JP2020064999A - 配線基板 - Google Patents
配線基板 Download PDFInfo
- Publication number
- JP2020064999A JP2020064999A JP2018196555A JP2018196555A JP2020064999A JP 2020064999 A JP2020064999 A JP 2020064999A JP 2018196555 A JP2018196555 A JP 2018196555A JP 2018196555 A JP2018196555 A JP 2018196555A JP 2020064999 A JP2020064999 A JP 2020064999A
- Authority
- JP
- Japan
- Prior art keywords
- electrode pads
- resistor
- resin
- substrate
- ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】電極パッドに接続された抵抗体の微細化が可能な配線基板を提供する。【解決手段】本開示の一態様は、セラミック基板と、樹脂基板と、樹脂基板のセラミック基板とは反対側の面に配置された複数の電極パッドと、複数の電極パッドのうち2つの電極パッドを電気的に接続する少なくとも1つの板状の抵抗体とを備える配線基板である。セラミック基板は、樹脂基板が重ね合わされた面に配置された複数の補助電極パッドを有する。複数の補助電極パッドは、それぞれ、樹脂基板の配線によって対応する複数の電極パッドに電気的に接続される。少なくとも1つの抵抗体は、セラミック基板の複数の補助電極パッドが配置された面、樹脂基板の複数の電極パッドが配置された面、又は樹脂基板の内部に配置される。【選択図】図1
Description
本開示は、配線基板に関する。
プローブカードは、複数の半導体素子が形成されたウェハを電気検査するための治具である。プローブカードは、プローブが取り付けられたプローブカード用配線基板を有する。プローブカード用配線基板には、セラミック基板の表面にプローブを取り付けるための電極パッドが設けられている。
プローブカード用配線基板では、インピーダンス整合をとるために、電極パッド間の抵抗値の大きさを調整する必要がある。しかし、電極パッドを含む配線が高密度で配置された配線基板では、チップ型の抵抗体を配置するスペースが限られる。
そこで、配線の間に薄膜抵抗体を配置し、薄膜抵抗体をトリミングすることで、配線基板の抵抗値を調整する方法が知られている(特許文献1参照)。
上述のセラミック基板を用いたプローブカード用配線基板では、セラミック基板が焼成時に収縮するため、セラミック基板に設けられた配線の位置精度に対する許容誤差を大きくする必要がある。そのため、薄膜抵抗体の形状に制限が生じる。つまり、薄膜抵抗体をある一定の大きさ以下に微細化することができないので、抵抗値の調整に限界が生じる。
また、このような薄膜抵抗体の微細化の制限は、プローブカード用配線基板以外の用途の配線基板においても生じ得る。
本開示の一局面は、電極パッドに接続された抵抗体の微細化が可能な配線基板を提供することを目的とする。
本開示の一態様は、セラミックを主成分とする少なくとも1つのセラミック絶縁層と少なくとも1つのセラミック絶縁層に配置された配線とを有するセラミック基板と、樹脂を主成分とする少なくとも1つの樹脂絶縁層と少なくとも1つの樹脂絶縁層に配置された配線とを有すると共に、セラミック基板の片方の面に重ね合わされた樹脂基板と、樹脂基板のセラミック基板とは反対側の面に配置された複数の電極パッドと、複数の電極パッドのうち2つの電極パッドを電気的に接続する少なくとも1つの板状の抵抗体と、を備える配線基板である。
また、セラミック基板は、樹脂基板が重ね合わされた面に配置された複数の補助電極パッドを有する。複数の補助電極パッドは、それぞれ、樹脂基板の配線によって対応する複数の電極パッドに電気的に接続される。少なくとも1つの抵抗体は、セラミック基板の複数の補助電極パッドが配置された面、樹脂基板の複数の電極パッドが配置された面、又は樹脂基板の内部に配置される。
このような構成によれば、寸法精度の高い樹脂基板に電極パッドが配置されるので、配線基板における電極パッドの位置精度が担保される。また、これにより、セラミック基板に設けられた補助電極パッドの位置精度に対する許容誤差を大きくできる。そのため、抵抗体がセラミック基板及び樹脂基板のいずれに配置されても、抵抗体の微細化が可能となる。
本開示の一態様では、抵抗体は、セラミック基板の複数の補助電極パッドが配置された面において複数の補助電極パッドのうち2つの補助電極パッド同士を連結するように配置されてもよい。このような構成によれば、樹脂基板によって抵抗体を被覆することができる。その結果、抵抗体の酸化による抵抗値の上昇が抑制できる。また、レーザー等の公知の加工技術を用いて、抵抗体のトリミングを行うことができる。
本開示の一態様は、抵抗体は、樹脂基板の複数の電極パッドが配置された面において複数の電極パッドのうち2つの電極パッド同士を連結するように配置されてもよい。このような構成によれば、セラミック基板に樹脂基板を積層してからの抵抗値の調整が可能となる。
本開示の一態様では、抵抗体は、樹脂基板の内部において樹脂基板の配線同士を連結するように配置されてもよい。このような構成によっても、樹脂絶縁層によって抵抗体を被覆することができる。その結果、抵抗体の酸化による抵抗値の上昇が抑制できる。
以下、本開示が適用された実施形態について、図面を用いて説明する。
[1.第1実施形態]
[1−1.構成]
図1に示す配線基板1は、セラミック基板2と、樹脂基板3と、複数の電極パッド4A,4Bと、複数の板状の抵抗体5とを備える配線基板である。
[1.第1実施形態]
[1−1.構成]
図1に示す配線基板1は、セラミック基板2と、樹脂基板3と、複数の電極パッド4A,4Bと、複数の板状の抵抗体5とを備える配線基板である。
なお、図1は、2つの電極パッド4A,4Bと、2つの電極パッド4A,4Bに電気的に接続された1つの抵抗体5とを含む1つの電極構造10を示している。配線基板1は、複数の電極構造10を有している。
配線基板1は、ダイシングによって、少なくとも1つの電極構造10を含む複数の個片に分割される多数個取り基板である。ただし、配線基板1は、予め個片化されたものであってもよい。
本実施形態の配線基板1は、複数の半導体素子が形成されたウェハを電気検査するために用いられるプローブカード用配線基板である。配線基板1は、複数のプローブが取り付けられることでウェハの検査に供される。
<セラミック基板>
セラミック基板2は、セラミックを主成分とする複数のセラミック絶縁層21A,21B,21C,21Dと、複数の補助電極パッド22A,22Bと、複数のセラミック絶縁層21A,21B,21C,21Dに配置された配線(図示省略)とを有する。
セラミック基板2は、セラミックを主成分とする複数のセラミック絶縁層21A,21B,21C,21Dと、複数の補助電極パッド22A,22Bと、複数のセラミック絶縁層21A,21B,21C,21Dに配置された配線(図示省略)とを有する。
ここで、「主成分」とは、90質量%以上含まれる成分である。なお、図1では、セラミック絶縁層は4層としているが、セラミック絶縁層は4層以外であってもよく、セラミック絶縁層は単層であってもよい。
複数の補助電極パッド22A,22Bは、セラミック基板2において樹脂基板3が重ね合わされた面に配置されている。図1に示した第1補助電極パッド22A及び第2補助電極パッド22Bは、それぞれ、樹脂基板3の配線によって対応する第1電極パッド4A及び第2電極パッド4Bに電気的に接続されている。
セラミック基板2の配線は、各セラミック絶縁層の表面に配置された少なくとも1つの配線パターンと、各セラミック絶縁層を厚み方向に貫通する少なくとも1つの導体(つまりビア)とを含む。
セラミック基板2が有する配線及び補助電極パッド22A,22Bの材質としては、例えば、タングステン(W)、モリブデン(Mo)、マンガン(Mn)、銅(Cu)、銀(Ag)、これらの合金等が挙げられる。これらの中でも、焼成時の耐熱性の観点からタングステンが好適に使用される。
各セラミック絶縁層を構成するセラミックは、特に限定されず、アルミナ、低温同時焼成セラミック(LTCC)、中温同時焼成セラミック(MTCC)等が使用できる。これらの中でも、アルミナ又はLTCCが好ましい。アルミナを用いることで、セラミック基板2の製造コストを低減することができる。また、LTCCを用いることで、セラミック基板2の焼成温度を下げられるため、配線として銅合金(例えばCu−W)を使用することができる。その結果、セラミック基板2の製造コストを低減しつつ、配線の導電性を高めることができる。
なお、セラミック基板2の樹脂基板3とは反対側の面には、複数の電極パッドが格子状に並べられた、いわゆるLGA(Land Grid Array)が配置されていてもよい。
<樹脂基板>
樹脂基板3は、樹脂を主成分とする樹脂絶縁層31と、樹脂絶縁層31に配置された配線とを有する。
樹脂基板3は、樹脂を主成分とする樹脂絶縁層31と、樹脂絶縁層31に配置された配線とを有する。
なお、図1では、樹脂基板3が有する配線のうち、後述する2つの電極パッド4A,4Bと2つの補助電極パッド22A,22Bとをそれぞれ接続する2つの導体32A,32Bのみを図示している。導体32A,32Bは、樹脂絶縁層31を厚み方向に貫通している。
樹脂基板3は、セラミック基板2の片方の面に重ね合わされている。具体的には、樹脂基板3は、セラミック基板2と重ね合わされる面に設けられた熱融着層の融着によって、セラミック基板2の表面に接合されている。図1では、樹脂基板3の樹脂絶縁層は、単層としているが、樹脂基板3は、2層以上の樹脂絶縁層を有してもよい。
樹脂基板3の樹脂絶縁層31は、例えば、配線基板1に金属部材をろう接する時に溶融しない(つまり、ろう材又ははんだの融点よりも融点が高い)樹脂を主成分とするとよい。このような樹脂としては、耐薬品性にも優れたポリイミドが好ましい。
樹脂基板3が有する配線は、複数の導体32A,32B以外に、樹脂絶縁層31の表面に配置された配線パターン等を含んでいる。樹脂基板3が有する配線の材質としては、例えば、W、Mo、Mn、Cu、Ag、これらの合金等が挙げられる。
<電極パッド>
第1電極パッド4A及び第2電極パッド4Bは、樹脂基板3のセラミック基板2とは反対側の面に配置されている。第1電極パッド4A及び第2電極パッド4Bは、配線基板1の最表層に設けられており、ウェハ検査用のプローブが取り付けられる端子を構成する。
第1電極パッド4A及び第2電極パッド4Bは、樹脂基板3のセラミック基板2とは反対側の面に配置されている。第1電極パッド4A及び第2電極パッド4Bは、配線基板1の最表層に設けられており、ウェハ検査用のプローブが取り付けられる端子を構成する。
第1電極パッド4Aには、樹脂基板3の第1導体32Aを介して、セラミック基板2の第1補助電極パッド22Aが電気的に接続されている。第2電極パッド4Bには、樹脂基板3の第2導体32Bを介して、セラミック基板2の第2補助電極パッド22Bが電気的に接続されている。
電極パッド4A,4Bの材質としては、例えば、W、Mo、Mn、Cu、Ag、これらの合金等が挙げられる。また、電極パッド4A,4Bは、Ni(ニッケル)、Au(金)等によってめっきされてもよい。例えば、電極パッド4A,4Bとして、Cu電極をNi及びAuでメッキしたものが使用できる。
<抵抗体>
抵抗体5は、セラミック基板2の複数の補助電極パッド22A,22Bが配置された面(つまり、樹脂基板3が重ね合わされた面)に配置されている。
抵抗体5は、セラミック基板2の複数の補助電極パッド22A,22Bが配置された面(つまり、樹脂基板3が重ね合わされた面)に配置されている。
抵抗体5は、図2に示すように、第1補助電極パッド22Aと第2補助電極パッド22Bとを連結するように配置されている。つまり、抵抗体5は、第1電極パッド4Aと第2電極パッド4Bとを間接的に、かつ電気的に接続している。換言すれば、抵抗体5は、第1電極パッド4Aと第2電極パッド4Bとを電気的に接続する回路を構成している。
抵抗体5は、一定の大きさで形成された後、所望の抵抗値を有するように、トリミングによって平面形状(つまり面積)が調整される。抵抗体5の厚みは、数千Åのオーダーである。抵抗体5の材質としては、例えば、TaN(窒化タンタル)が好適に使用できる。
<製造方法>
本実施形態の配線基板1は、例えば、セラミック基板2を形成する工程と、抵抗体5を形成する工程と、セラミック基板2に樹脂基板3を接合する工程とを備える製造方法にて得ることができる。
本実施形態の配線基板1は、例えば、セラミック基板2を形成する工程と、抵抗体5を形成する工程と、セラミック基板2に樹脂基板3を接合する工程とを備える製造方法にて得ることができる。
セラミック基板2を形成する工程では、未焼成の複数のセラミックグリーンシートを用意し、導電性ペーストをそれぞれのセラミックグリーンシートに印刷する。これらのセラミックグリーンシートを重ねた状態で焼成することで、複数の補助電極パッドを有するセラミック基板2が得られる。
抵抗体5を形成する工程では、セラミック基板2の2つの補助電極パッド22A,22Bの間に抵抗体5を形成する。具体的には、セラミック基板2の補助電極パッド22A,22Bが配置された面に例えばスパッタ法を用いて金属の薄膜を形成する。補助電極パッド22A,22Bに形成された薄膜は、エッチングによって除去される。
薄膜の形成後、目的の抵抗値に合わせて薄膜をトリミングすることで、抵抗体5が得られる。トリミングの手段としては、例えばレーザーを用いることができる。本実施形態では、抵抗体5はセラミック基板2上に形成されているので、レーザーによって基板が切断されるリスクが小さい。
セラミック基板2に樹脂基板3を接合する工程では、まず、公知の方法で配線及び複数の電極パッドが形成された樹脂基板3を用意する。樹脂基板3が熱融着層を介してセラミック基板2に重ね合わせられた状態で加熱及び加圧することで、セラミック基板2に樹脂基板3が接合される。なお、セラミック基板2の接合面に、アンカーとして表面をエッチングにより粗化した金属パッドを設けてもよい。
[1−2.効果]
以上詳述した実施形態によれば、以下の効果が得られる。
(1a)寸法精度の高い樹脂基板3に電極パッド4A,4Bが配置されるので、配線基板1における電極パッド4A,4Bの位置精度が担保される。また、これにより、セラミック基板2に設けられた補助電極パッド22A,22Bの位置精度に対する許容誤差を大きくできる。そのため、セラミック基板2に配置された抵抗体5の微細化が可能となる。
以上詳述した実施形態によれば、以下の効果が得られる。
(1a)寸法精度の高い樹脂基板3に電極パッド4A,4Bが配置されるので、配線基板1における電極パッド4A,4Bの位置精度が担保される。また、これにより、セラミック基板2に設けられた補助電極パッド22A,22Bの位置精度に対する許容誤差を大きくできる。そのため、セラミック基板2に配置された抵抗体5の微細化が可能となる。
(1b)抵抗体5がセラミック基板2に配置されることで、樹脂基板3によって抵抗体5を被覆することができる。その結果、抵抗体5の酸化による抵抗値の上昇が抑制できる。また、レーザー等の公知の加工技術を用いて、抵抗体5のトリミングを行うことができる。
[2.第2実施形態]
[2−1.構成]
図3に示す配線基板1Aは、セラミック基板2と、樹脂基板3と、複数の電極パッド4A,4Bと、複数の板状の抵抗体5Aとを備える。
[2−1.構成]
図3に示す配線基板1Aは、セラミック基板2と、樹脂基板3と、複数の電極パッド4A,4Bと、複数の板状の抵抗体5Aとを備える。
なお、図3は、2つの電極パッド4A,4Bと、2つの電極パッド4A,4Bに電気的に接続された1つの抵抗体5Aとを含む1つの電極構造10Aを示している。配線基板1Aは、複数の電極構造10Aを有している。
図3の配線基板1Aのセラミック基板2と、樹脂基板3と、複数の電極パッド4A,4Bとは、図1の配線基板1のセラミック基板2と、樹脂基板3と、複数の電極パッド4A,4Bとそれぞれ同じであるため、同一の符号を付して説明を省略する。
<抵抗体>
配線基板1Aの抵抗体5Aは、配置されている位置を除いて、図1の配線基板1の抵抗体5と同じものである。
配線基板1Aの抵抗体5Aは、配置されている位置を除いて、図1の配線基板1の抵抗体5と同じものである。
抵抗体5Aは、樹脂基板3の複数の電極パッド4A,4Bが配置された面(セラミック基板2とは反対側の面)において第1電極パッド4Aと第2電極パッド4Bとを連結するように配置されている。抵抗体5Aは、ポリイミド等の樹脂によってコーティングされてもよい。
<製造方法>
本実施形態の配線基板1Aは、例えば、セラミック基板2を形成する工程と、セラミック基板2に樹脂基板3を接合する工程と、抵抗体5Aを形成する工程とを備える製造方法にて得ることができる。
本実施形態の配線基板1Aは、例えば、セラミック基板2を形成する工程と、セラミック基板2に樹脂基板3を接合する工程と、抵抗体5Aを形成する工程とを備える製造方法にて得ることができる。
セラミック基板2を形成する工程と、樹脂基板3を接合する工程とは、第1実施形態と同じである。抵抗体5Aを形成する工程では、セラミック基板2に接合した樹脂基板3における2つの電極パッド4A,4Bの間に抵抗体5Aを形成する。抵抗体5Aの具体的な形成方法は、第1実施形態と同じである。
[2−2.効果]
以上詳述した実施形態によれば、以下の効果が得られる。
(2a)抵抗体5Aが電極パッド4A,4Bと同じ面に配置されることで、セラミック基板2に樹脂基板3を積層してからの抵抗値の調整が可能となる。
以上詳述した実施形態によれば、以下の効果が得られる。
(2a)抵抗体5Aが電極パッド4A,4Bと同じ面に配置されることで、セラミック基板2に樹脂基板3を積層してからの抵抗値の調整が可能となる。
[3.第3実施形態]
[3−1.構成]
図4に示す配線基板1Bは、セラミック基板2と、樹脂基板3Bと、複数の電極パッド4A,4Bと、複数の板状の抵抗体5Bとを備える。
[3−1.構成]
図4に示す配線基板1Bは、セラミック基板2と、樹脂基板3Bと、複数の電極パッド4A,4Bと、複数の板状の抵抗体5Bとを備える。
なお、図4は、2つの電極パッド4A,4Bと、2つの電極パッド4A,4Bに電気的に接続された1つの抵抗体5Bとを含む1つの電極構造10Bを示している。配線基板1Bは、複数の電極構造10Bを有している。
図4の配線基板1Bのセラミック基板2と、複数の電極パッド4A,4Bとは、図1の配線基板1のセラミック基板2と、複数の電極パッド4A,4Bとそれぞれ同じであるため、同一の符号を付して説明を省略する。
<樹脂基板及び抵抗体>
樹脂基板3Bは、図1の配線基板1における樹脂基板3の樹脂絶縁層31を多層構造としたものである。つまり、樹脂基板3Bは、複数の樹脂絶縁層31A,31Bを有する。
樹脂基板3Bは、図1の配線基板1における樹脂基板3の樹脂絶縁層31を多層構造としたものである。つまり、樹脂基板3Bは、複数の樹脂絶縁層31A,31Bを有する。
配線基板1Bの抵抗体5Bは、配置されている位置を除いて、図1の配線基板1の抵抗体5と同じものである。本実施形態では、抵抗体5Bは、樹脂基板3Bの内部に配置されている。
具体的には、抵抗体5Bは、2つの樹脂絶縁層31A,31Bの間に配置されている。また、抵抗体5Bは、樹脂基板3Bの配線の一部である第1導体32Aと第2導体32Bとを連結するように配置されている。つまり、抵抗体5Bは、第1電極パッド4Aと第2電極パッド4Bとを間接的に、かつ電気的に接続している。
<製造方法>
本実施形態の配線基板1Bは、例えば、セラミック基板2を形成する工程と、セラミック基板2に樹脂基板3Bを接合する工程とを備える製造方法にて得ることができる。
本実施形態の配線基板1Bは、例えば、セラミック基板2を形成する工程と、セラミック基板2に樹脂基板3Bを接合する工程とを備える製造方法にて得ることができる。
セラミック基板2を形成する工程は、第1実施形態と同じである。樹脂基板3Bを接合する工程では、予め抵抗体5Bを内部に形成した樹脂基板3Bを用意し、樹脂基板3Bをセラミック基板2に接合する。具体的な接合方法は、第1実施形態と同じである。
[3−2.効果]
以上詳述した実施形態によれば、以下の効果が得られる。
(3a)抵抗体5Bが樹脂基板3Bの内部に配置されることで、抵抗体5Bの酸化による抵抗値の上昇が抑制できる。
以上詳述した実施形態によれば、以下の効果が得られる。
(3a)抵抗体5Bが樹脂基板3Bの内部に配置されることで、抵抗体5Bの酸化による抵抗値の上昇が抑制できる。
[4.他の実施形態]
以上、本開示の実施形態について説明したが、本開示は、上記実施形態に限定されることなく、種々の形態を採り得ることは言うまでもない。
以上、本開示の実施形態について説明したが、本開示は、上記実施形態に限定されることなく、種々の形態を採り得ることは言うまでもない。
(2a)上記実施形態の配線基板1,1A,1Bは、プローブカード以外の用途にも適用可能である。
(2b)上記実施形態における1つの構成要素が有する機能を複数の構成要素として分散させたり、複数の構成要素が有する機能を1つの構成要素に統合したりしてもよい。また、上記実施形態の構成の一部を省略してもよい。また、上記実施形態の構成の少なくとも一部を、他の上記実施形態の構成に対して付加、置換等してもよい。なお、特許請求の範囲に記載の文言から特定される技術思想に含まれるあらゆる態様が本開示の実施形態である。
1,1A,1B…配線基板、2…セラミック基板、3,3B…樹脂基板、
4A…第1電極パッド、4B…第2電極パッド、5,5A,5B…抵抗体、
21A,21B,21C,21D…セラミック絶縁層、22A…第1補助電極パッド、
22B…第2補助電極パッド、31,31A,31B…樹脂絶縁層、
32A…第1導体、32B…第2導体、10,10A,10B…電極構造。
4A…第1電極パッド、4B…第2電極パッド、5,5A,5B…抵抗体、
21A,21B,21C,21D…セラミック絶縁層、22A…第1補助電極パッド、
22B…第2補助電極パッド、31,31A,31B…樹脂絶縁層、
32A…第1導体、32B…第2導体、10,10A,10B…電極構造。
Claims (4)
- セラミックを主成分とする少なくとも1つのセラミック絶縁層と前記少なくとも1つのセラミック絶縁層に配置された配線とを有するセラミック基板と、
樹脂を主成分とする少なくとも1つの樹脂絶縁層と前記少なくとも1つの樹脂絶縁層に配置された配線とを有すると共に、前記セラミック基板の片方の面に重ね合わされた樹脂基板と、
前記樹脂基板の前記セラミック基板とは反対側の面に配置された複数の電極パッドと、
前記複数の電極パッドのうち2つの電極パッドを電気的に接続する少なくとも1つの板状の抵抗体と、
を備える配線基板であって、
前記セラミック基板は、前記樹脂基板が重ね合わされた面に配置された複数の補助電極パッドを有し、
前記複数の補助電極パッドは、それぞれ、前記樹脂基板の前記配線によって対応する前記複数の電極パッドに電気的に接続され、
前記少なくとも1つの抵抗体は、前記セラミック基板の前記複数の補助電極パッドが配置された面、前記樹脂基板の前記複数の電極パッドが配置された面、又は前記樹脂基板の内部に配置される、配線基板。 - 前記抵抗体は、前記セラミック基板の前記複数の補助電極パッドが配置された面において前記複数の補助電極パッドのうち2つの補助電極パッド同士を連結するように配置される、請求項1に記載の配線基板。
- 前記抵抗体は、前記樹脂基板の前記複数の電極パッドが配置された面において前記複数の電極パッドのうち2つの電極パッド同士を連結するように配置される、請求項1に記載の配線基板。
- 前記抵抗体は、前記樹脂基板の内部において前記樹脂基板の前記配線同士を連結するように配置される、請求項1に記載の配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018196555A JP2020064999A (ja) | 2018-10-18 | 2018-10-18 | 配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018196555A JP2020064999A (ja) | 2018-10-18 | 2018-10-18 | 配線基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020064999A true JP2020064999A (ja) | 2020-04-23 |
Family
ID=70387572
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018196555A Pending JP2020064999A (ja) | 2018-10-18 | 2018-10-18 | 配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2020064999A (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS601858A (ja) * | 1983-06-17 | 1985-01-08 | Sanyo Electric Co Ltd | 多層混成集積回路 |
JPH01290285A (ja) * | 1988-05-18 | 1989-11-22 | Matsushita Electric Ind Co Ltd | 混成集積回路 |
JP2002111222A (ja) * | 2000-10-02 | 2002-04-12 | Matsushita Electric Ind Co Ltd | 多層基板 |
JP2002374067A (ja) * | 2001-06-13 | 2002-12-26 | Denso Corp | プリント基板のおよびその製造方法 |
JP2003163459A (ja) * | 2001-11-26 | 2003-06-06 | Sony Corp | 高周波回路ブロック体及びその製造方法、高周波モジュール装置及びその製造方法。 |
JP2011023697A (ja) * | 2009-07-17 | 2011-02-03 | Samsung Electro-Mechanics Co Ltd | 多層配線板及びその製造方法 |
-
2018
- 2018-10-18 JP JP2018196555A patent/JP2020064999A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS601858A (ja) * | 1983-06-17 | 1985-01-08 | Sanyo Electric Co Ltd | 多層混成集積回路 |
JPH01290285A (ja) * | 1988-05-18 | 1989-11-22 | Matsushita Electric Ind Co Ltd | 混成集積回路 |
JP2002111222A (ja) * | 2000-10-02 | 2002-04-12 | Matsushita Electric Ind Co Ltd | 多層基板 |
JP2002374067A (ja) * | 2001-06-13 | 2002-12-26 | Denso Corp | プリント基板のおよびその製造方法 |
JP2003163459A (ja) * | 2001-11-26 | 2003-06-06 | Sony Corp | 高周波回路ブロック体及びその製造方法、高周波モジュール装置及びその製造方法。 |
JP2011023697A (ja) * | 2009-07-17 | 2011-02-03 | Samsung Electro-Mechanics Co Ltd | 多層配線板及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3531573B2 (ja) | 積層型セラミック電子部品およびその製造方法ならびに電子装置 | |
JP4632358B2 (ja) | チップ型ヒューズ | |
JP4600688B2 (ja) | 電子部品の製造方法および電子部品 | |
KR100335454B1 (ko) | 반도체칩 모듈용 다층 회로기판 및 그의 제조방법 | |
JP6983527B2 (ja) | 電流検出用抵抗器 | |
US20170294322A1 (en) | Wiring board, electronic device, and electronic module | |
JP6791719B2 (ja) | 電子部品搭載用基板、電子装置および電子モジュール | |
JP4687205B2 (ja) | 電子部品 | |
JP2020064999A (ja) | 配線基板 | |
JP4564968B2 (ja) | 温度測定デバイスおよびこのデバイスを製造する方法 | |
JP2000269392A (ja) | 半導体モジュール及び放熱用絶縁板 | |
KR102368837B1 (ko) | 배선기판 | |
JP5787808B2 (ja) | プローブカード用配線基板およびそれを用いたプローブカード | |
JP6418918B2 (ja) | プローブカード用回路基板およびそれを備えたプローブカード | |
JP2000188475A (ja) | セラミック多層基板の製造方法 | |
JP2016122695A (ja) | 多数個取り配線基板、配線基板および電子装置 | |
JP3466398B2 (ja) | 配線基板とその製造方法 | |
JP2018181995A (ja) | 配線基板 | |
JP2002026527A (ja) | 積層配線基板及びその製造方法 | |
JPWO2017082416A1 (ja) | 電子部品パッケージ | |
JP6680634B2 (ja) | 半導体素子実装用基板および半導体装置 | |
JP2017130561A (ja) | 抵抗器 | |
JP2004165291A (ja) | ビアホール付きセラミック基板及びその製造方法 | |
JP2022014122A (ja) | 配線基板 | |
JPH0240937A (ja) | 半導体パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210902 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220520 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220531 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20221122 |