JP6983527B2 - 電流検出用抵抗器 - Google Patents

電流検出用抵抗器 Download PDF

Info

Publication number
JP6983527B2
JP6983527B2 JP2017068955A JP2017068955A JP6983527B2 JP 6983527 B2 JP6983527 B2 JP 6983527B2 JP 2017068955 A JP2017068955 A JP 2017068955A JP 2017068955 A JP2017068955 A JP 2017068955A JP 6983527 B2 JP6983527 B2 JP 6983527B2
Authority
JP
Japan
Prior art keywords
resistor
electrode
terminal
wiring
shunt resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017068955A
Other languages
English (en)
Other versions
JP2018170478A (ja
Inventor
圭史 仲村
憲一 井口
進 豊田
成浩 藤堂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koa Corp
Original Assignee
Koa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koa Corp filed Critical Koa Corp
Priority to JP2017068955A priority Critical patent/JP6983527B2/ja
Priority to DE112018001784.2T priority patent/DE112018001784T5/de
Priority to US16/497,220 priority patent/US20200051717A1/en
Priority to PCT/JP2018/007395 priority patent/WO2018180137A1/ja
Priority to CN201880020003.8A priority patent/CN110447079A/zh
Publication of JP2018170478A publication Critical patent/JP2018170478A/ja
Application granted granted Critical
Publication of JP6983527B2 publication Critical patent/JP6983527B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/20—Modifications of basic electric elements for use in electric measuring instruments; Structural combinations of such elements with such instruments
    • G01R1/203—Resistors used for electric measuring, e.g. decade resistors standards, resistors for comparators, series resistors, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/01—Mounting; Supporting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/02—Housing; Enclosing; Embedding; Filling the housing or enclosure
    • H01C1/032—Housing; Enclosing; Embedding; Filling the housing or enclosure plural layers surrounding the resistive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/13—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material current responsive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/647—Resistive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32265—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Description

本発明は、パワー半導体等における電流検出で使用するのに好適な電流検出用抵抗器および電流検出装置に関する。
図１０は、一般的なシャント抵抗器の構成例を示す斜視図（（ａ））と断面図（（ｂ））である。平板状の抵抗体５の両端に、第１端子１及び第２端子３が接合されている。第１端子１及び第２端子３は、段部を有する持ち上がり構造である。このようなシャント抵抗器の持つ自己インダクタンス値は、抵抗体５の長さに比例して大きくなる。
近年、電子機器で使用される電流が大電流化されている中で、パワーモジュールと呼ばれる、パワー半導体のスイッチングにより電力の変換や制御を行うモジュールが盛んに開発されている。パワーモジュールには、アルミナ基板に直接、銅を結合する方法で形成されたＤＢＣ基板と呼ばれるセラミック基板など、大きな電流も流せる様な高放熱の基板が使用されることが多くなっている。また、銅板等からなる板状配線（リードフレーム）にパワー半導体やシャント抵抗器などの部品を直接搭載して使用することもある。
また、パワー半導体としてはＳｉＣやＧａＮなどの素子が開発されている。この素子により使用できる温度範囲が高くなり、高周波でのスイッチングが可能になる。
特許文献１は、抵抗金属体を電流端子によりサンドイッチ状に挟んで電流検出用シャント抵抗器を構成している。これにより、放熱性が良く、かつ、信頼性の高い電流検出用シャント抵抗器を得ることができる。
特開２００１−３５８２８３号公報
特許文献１に記載の電流検出用シャント抵抗器は、放熱性と信頼性を向上させること、配線長を短くすることを目的としているが、今後は、電流検出用シャント抵抗器の性能として次の要求が増えていくことが予想される。まず、ＤＢＣ基板や板状配線などに直付けできる構造であり、ヒートサイクルによるクラックの発生を抑えることができる構造が求められる。従って、ワイヤーボンディングなどを用いて導通を確保できる構造が求められる。また、大電流の検出が必要となる。従って、シャント抵抗器の抵抗値はより低いことが要求される。また、20kHz以上の高周波での使用が想定されるため、自己インダクタンスを極力低減させる構造が求められる。また、機器の小型化のため、シャント抵抗器等の部品はできるだけ実装面積を小さくすることが要求される。
本発明は、パワーモジュール等に使用するのに好適な、小型で、インダクタンスの小さいシャント抵抗器の構造および電流検出装置を提供することを目的とする。
本発明は、電極と抵抗体を積層したシャント抵抗器の構造である。ワイヤーボンディングによる接続に好適な電極を有し、実装する基板等に対して縦型の電流経路となり、実装面積を小さくして、自己インダクタンス値を小さくすることができる。
本発明の一観点によれば、導電性の金属材からなる第１端子および第２端子と、前記第１端子と前記第２端子との間に配置された抵抗体と、を有し、前記抵抗体、前記第１端子、および、前記第２端子は、厚み方向に積層体を構成し、前記積層体のサイズは５ｍｍ以下である、電流検出用抵抗器が提供される。前記積層体の厚みは０．５ｍｍ以下であることが好ましい。また、前記第１端子および前記第２端子のそれぞれの厚みは、前記抵抗体の厚みよりも薄い、ことが好ましい。
前記積層体の外周に絶縁材を備えると良い。前記積層体の厚み方向の前記第１端子および前記第２端子の少なくとも一方の表面に金属薄膜層を備えることが好ましい。
また、前記第１端子と前記第２端子の面積が異なるようにしても良い。前記第１端子は貫通孔を有するリング形状であっても良い。
また、本発明は、一対の主電極を備える半導体素子と、前記半導体素子に配置され、導電性の金属材からなる第１端子および第２端子と、前記第１端子と前記第２端子との間に配置された抵抗体と、を有し、前記抵抗体、前記第１端子、および、前記第２端子は、厚み方向に積層体を構成した電流検出用抵抗器と、前記主電極の少なくともいずれか一方に、前記電流検出用抵抗器の前記第１端子又は前記第２端子を接続した、電流検出装置である。
また、導電性の金属材からなる第１端子および第２端子と、前記第１端子と前記第２端子との間に配置された抵抗体と、を有し、前記抵抗体、前記第１端子、および、前記第２端子は、厚み方向に積層体を構成し、前記積層体のサイズは５ｍｍ以下である、電流検出用抵抗器と、前記電流検出用抵抗器を実装する配線と、を備え、前記配線に、前記電流検出用抵抗器の前記第２端子を接続した、電流検出装置である。
上記において、前記配線とは別の配線を備え、前記別の配線と前記第１端子とをワイヤーにより接続することが好ましい。
本発明によれば、非常に小型且つ低背で、実装性に優れ、高周波特性も良好なシャント抵抗器の構造を提供することができる。
本発明の第１の実施の形態による電流検出用抵抗器の一構成例を示す図であり、図１（ａ）は斜視図、図１（ｃ）は断面図である。図１（ｂ）は、本発明の第２の実施の形態による電流検出用抵抗器の一構成例を示す斜視図である。 図２（ａ）から図２（ｄ）までは本発明の第１の実施の形態による電流検出用抵抗器の製造方法の一例を示す図であり、図２（ｅ）及び図２（ｆ）は、その変形例であって第２の実施の形態による電流検出用抵抗器の製造方法の一例を示す図である。 図３（ａ）から図３（ｃ）までは本発明の第１の実施の形態による電流検出用抵抗器の基板への実装構造の一例を示す図である。 本発明の第３の実施の形態による電流検出用抵抗器の一構成例を示す図であり、図４（ａ）は斜視図、図４（ｂ）は断面図である。 本発明の第４の実施の形態による電流検出用抵抗器の一構成例を示す図であり、図５（ａ）は斜視図、図５（ｂ）は断面図である。図５（ｃ）は分解図および製造方法を示す図である。 図６（ａ）及び図６（ｂ）は本発明の第４の実施の形態による電流検出用抵抗器の基板への実装構造の一例を示す図である。 本発明の第５の実施の形態による電流検出用抵抗器の一構成例を示す斜視図である。 本発明の第５の実施の形態による電流検出用抵抗器の製造方法を示す図である。 本発明の第５の実施の形態による電流検出用抵抗器の基板への実装構造の一例を示す図である。 一般的な電流検出用のシャント抵抗器の斜視図である。
以下に、本発明の実施の形態について図面を参照しながら詳細に説明する。
（第１の実施の形態）
図１は、本発明の第１の実施の形態による電流検出用抵抗器の一構成例を示す図であり、図１（ａ）は斜視図、図１（ｃ）は断面図である。
図１（ａ）、図１（ｃ）に示すように、本実施の形態による電流検出用のシャント抵抗器Ａは、円板状の抵抗体５と、抵抗体５の両面に形成され、抵抗器に電流を流すための、円板状の第１電極（端子）１及び第２電極（端子）３を備える。抵抗体５はＣｕ−Ｎｉ系、Ｃｕ−Ｍｎ系等の電流検出に適した金属材料から成る。第１電極１および第２電極３は、Ｃｕなどの高導電性の金属材料からなる。第１及び第２電極１，３の厚さは、それぞれ厚さｔ１、ｔ３として示す。抵抗体５の厚さは、厚さｔ２として示す。これにより、厚さ（高さ）ｈ（＝ｔ１＋ｔ２＋ｔ３）の薄い円柱状の積層体が形成される。積層体の半径はｒである。
シャント抵抗器Ａの例示的なサイズは、以下の通りである。
電極： ｔ１＝ｔ３＝０．１ｍｍ
抵抗体： ｔ２＝０．２ｍｍ
積層体： ｈ＝０．４ｍｍ
積層体： ｒ＝１．５ｍｍ
このとき、抵抗体５の固有抵抗値ρ＝１ｍΩ・ｃｍであれば、シャント抵抗器Ａの抵抗値は、０．３ｍΩである。また、抵抗体５の厚みｔ２を０．１ｍｍまで薄くすると、全体高さｈは０．３ｍｍとなり、シャント抵抗器Ａの抵抗値は１５０μΩとなる。
シャント抵抗器Ａのサイズは５ｍｍ以下が好ましい。ここでサイズとは具体的には、図１（ａ）においてシャント抵抗器Ａの直径２ｒである。また、図１（ｂ）に示すシャント抵抗器Ａにおいて、サイズとは、辺ｂである。シャント抵抗器Ａの平面形状が楕円形等である場合や、長方形である場合は、最大の幅である。即ち、シャント抵抗器Ａにおいて幅、長さ、高さのいずれか（特には平面形状における幅もしくは長さ）における最大のサイズが５ｍｍ以下である。外形サイズが５ｍｍ以下ということもできる。また、積層体としてのシャント抵抗器Ａの厚みは、全体として０．５ｍｍ以下が好ましい。このようなサイズにすることで、配線への実装に適し、パワー半導体等との実装もし易く、特性上も好適なシャント抵抗器を構成することができる。また、前記第１端子および前記第２端子のそれぞれの厚みは、前記抵抗体の厚みよりも薄くしている。このためシャント抵抗器を低背化しつつ、所定の抵抗値とすることが可能となる。
図１に示す構造では、シャント抵抗器Ａの実装面積も小さく、体積も小さくすることができる。また、シャント抵抗器Ａを縦型の構造にすることによって、上下面は平らな面を確保することが可能となる。即ち、シャント抵抗器Ａにおいて、上面および／または下面が最大の面を構成しており、且つ、平坦面である。このため、配線等への接続において実装が安定する。また、ワイヤー接続の領域も確保でき、好適である。後述のように、シャント抵抗器Ａを、何かの部品の上に実装したり、シャントの上に電子部品等を実装して使用したりすることが可能である。従って、シャント抵抗器Ａのより有効な面積利用が可能になる。尚、第１電極（端子）と第２電極（端子）との面積が異なるようにしても良い。例えば、上側の面積を小さくしても良い。
図２（ａ）から（ｄ）までは、本実施の形態によるシャント抵抗器の製造工程の一例を示す図である。まず、円板状の電極材１ａ、３ａと、円板状の抵抗材５ａと、を準備する。次いで、円板状の電極材１ａ、円板状の抵抗材５ａ、円板状の電極材３ａの順番に重ねる（図２（ａ））。これらを、例えば圧接などにより面で接合することより、図２（ｂ）に示す積層構造Ｂを形成することができる。
次いで、積層構造Ｂを、パンチなどにより例えば円形状に打ち抜くとで、１つ１つのシャント抵抗器Ａを形成することができる（図２（ｃ）、図２（ｄ））。
図３（ａ）から図３（ｃ）までは、シャント抵抗器Ａの実装構造の例を示す斜視図である。シャント抵抗器Ａは図１（ａ）に示す構造であり、図１（ａ）を援用して説明する。
（第１の実装構造例）
図３（ａ）に示すシャント抵抗器Ａの第１の実装構造例は、シャント抵抗器Ａを配線７上に配置している。なお、配線７におけるシャント抵抗器Ａが搭載される部位をパッドと称する。シャント抵抗器Ａの第２電極３は配線７（パッド）に接続されている。
また、シャント抵抗器Ａが配置された配線７とは分離した配線５９、６０、６１を備える。配線７，５９，６０，６１は銅板等からなる板状の配線材であり、例えばリードフレームである。配線は、セラミック基板や樹脂基板に形成されたＣｕ等の配線でもよい。これ以降説明する実施例においても同様である。シャント抵抗器Ａと配線７は、はんだ等により接続固定される。シャント抵抗器Ａの第１電極１と配線６０との間は、ボンディングワイヤーＷ１により電気的に接続されている。シャント抵抗器Ａの第１電極１と配線６１は、ボンディングワイヤーＷ４により電気的に接続されている。配線７におけるシャント抵抗器Ａの実装部位の近傍と配線５９とは、ボンディングワイヤーＷ３により電気的に接続されている。配線７、シャント抵抗器Ａ、ボンディングワイヤーＷ１および配線６０により電流経路が構成される。この電流経路においてシャント抵抗器Ａにおける電圧降下が、ボンディングワイヤーＷ３，Ｗ４により取り出される。よって、図３（ａ）の実装構造によれば、配線５９と配線６１との間の電圧を電圧計７１により測定することができる。シャント抵抗器Ａの実装構造によれば、図１０に示す構造と比べて、配線と電極との間の応力を緩和でき、また、従来に比べて小型であるため、ヒートサイクル等に対しても良好な接続状態を維持することができる。このような配線、シャント抵抗器Ａ及びワイヤーを、モールド樹脂により封止することもある。
（第２の実装構造例：電子部品上への実装）
図３（ｂ）に示すシャント抵抗器Ａの第２の実装構造例は、シャント抵抗器Ａを配線７に搭載した電子部品５１上に配置している。電子部品５１とは、例えば、パワーＭＯＳトランジスタなどの半導体素子である。シャント抵抗器Ａと電子部品５１は、はんだ等により接続固定される。電子部品５１には、２つの独立した主電極が設けられている。その一つが主電極４３であり、もう一方の主電極（図示せず）は、配線７と対峙するように電子部品５１の裏面側に形成され、配線７と接続されている。また、符号４５は、例えば電子部品５１に入力される信号用の端子である。シャント抵抗器Ａの第２電極３は電子部品５１の主電極４３上に接続されている。ボンディングワイヤーＷ１は、第１電極１と配線６０とを接続している。ボンディングワイヤーＷ４は、第１電極１と配線６１とを接続している。ボンディングワイヤーＷ３は、シャント抵抗器Ａが搭載された主電極４３と配線５９とを接続している。ボンディングワイヤーＷ２は、信号用端子４５と配線５７とを接続している。
図３（ｂ）の実装構造において、配線７と配線６０とは、電子部品５１、シャント抵抗器Ａ及びボンディングワイヤーＷ１を介在させて電流経路を構成している。例えば電子部品５１は、その電流を制御し、信号用端子４５にはそのための制御信号が入力される。シャント抵抗器Ａにおける電圧降下はボンディングワイヤーＷ３，Ｗ４より取り出され、配線５９と配線６１において電圧計７１により測定することができる。即ち、この実装構造では、電子部品５１の電極４３と基板の配線６０との間にシャント抵抗器Ａを接続した構造において、シャント抵抗器Ａに流れる電流を検出することができる。また、電子部品５１の発熱を配線側に逃がすことができるという利点がある。
（第３の実装構造例：電子部品下への実装）
図３（ｃ）に示すシャント抵抗器Ａの第３の実装構造は、シャント抵抗器Ａを絶縁基板等に形成された配線７に配置している。
さらに、シャント抵抗Ａの第１電極１上に電子部品５１を配置している。電子部品５１には、２つの独立した主電極が設けられている。その一つが主電極４３であり、もう一方の主電極（図示せず）は、電子部品５１の裏面側に形成され、第１電極１と接続されている。また、符号４５は、例えば電子部品５１に入力される信号用の端子である。ボンディングワイヤーＷ１は、主電極４３と配線６０とを接続している。ボンディングワイヤーＷ４は、第１電極１と配線６１とを接続している。ボンディングワイヤーＷ２は、配線７におけるシャント抵抗器Ａの実装部位の近傍と配線５９とを接続している。ボンディングワイヤーＷ２は、信号用端子４５と配線５７とを接続している。
この実装構造では、配線７と配線６０とは、シャント抵抗器Ａ、電子部品５１及びボンディングワイヤーＷ１を介在させて電流経路を構成している。例えば電子部品５１は、その電流を制御し、信号用端子４５にはそのための制御信号が入力される。シャント抵抗器Ａにおける電圧降下はボンディングワイヤーＷ３，Ｗ４より取り出され、電子部品５１の電極４３と基板の配線７との間にシャント抵抗器Ａを接続した構造において、シャント抵抗器Ａに流れる電流を検出することができる。
図３（ｂ），（ｃ）の例では、電子部品５１に入力される電流、或いは電子部品５１より出力される電流を検出する構成において、機器の小型化が可能となる。また、シャント抵抗器Ａの構造は、実装面積が小さく、抵抗体距離も小さいため、自己インダクタンスを小さくすることができ、例えばスイッチング素子等において好適である。
（第２の実施の形態）
図１（ｂ）は、本発明の第２の実施の形態による電流検出用抵抗器の一構成例を示す斜視図である。このような、四角形の形状を形成しても良い。図２（ｅ）に示すように、図２（ｂ）の積層構造を形成した後に、符号２ａ、２ｂに示すように、カットを行うことで、図２（ｆ）に示す四角形のシャント抵抗器Ｃを形成することができる。その他、実装構造などは、第１の実施の形態と同様である。
（第３の実施の形態）
図４（ａ）は、本発明の第３の実施の形態による電流検出用抵抗器の一構成例を示す斜視図である。図４（ｂ）は、図４（ａ）の円の中心を通る線に沿って切った断面図の一例である。
本実施の形態によるシャント抵抗器Ａは、第１電極１と第２電極３に例えばＮｉ、ＮｉＰ、ＮｉＷ、Ａｕなどの金属薄膜層を形成する。メッキの方法は、電解メッキ、無電解メッキ、スパッタリングなどでよい。このようなメッキ膜（金属薄膜層）２３を形成することで、高温はんだ等での実装と、アルミ等のワイヤーボンディングが可能な表面処理に耐える電極構造とすることができる。
図４（ｂ）に示すように、抵抗体５の側面には、メッキ工程の前に絶縁膜（側壁）１７を形成しておくことで、側面でのメッキ膜による第１電極１と第２電極３との短絡を防止することができる。なお、メッキ膜２３を形成しない場合においても、絶縁膜１７を形成することにより、第１および第２電極間の絶縁を図ることができるので、好適である。また、メッキ膜２３を備えるが、絶縁膜１７を備えない構造でもよい。
（第４の実施の形態）
図５（ａ）は、本発明の第４の実施の形態による電流検出用抵抗器の一構成例を示す斜視図である。図５（ｂ）は、図５（ａ）の円の中心を通る線に沿って切った断面図の一例である。図５（ｃ）は、分解斜視図である。
本実施の形態によるシャント抵抗器Ａは、貫通孔を有するリング形状の第１電極１及び抵抗体５と、その下に形成される凸形状を有する円板状の第２電極３とを有する。第１電極１と第２電極３とではシャント抵抗器の外表面に現れる面積が異なり、第１電極の面積が、第２電極の面積に比べて小さい。第２電極３の凸部３ａは、リング形状の第１電極及び抵抗体５の内側の空間部において突出している。そして、第２電極３の凸部３ａとリング形状の第１電極及び抵抗体５との間には、溝部Ｏが形成される。この溝部Ｏは、図５（ｂ）に示すように、絶縁体１７を埋めると良い。絶縁体１７の例としては、エポキシ樹脂、セメント材、セラミックペーストなどを溝部Ｏに充填したり、セラミック等の絶縁材を溝部Ｏに嵌め込める形状に加工した部材を溝部Ｏ内に収容して接着剤で固定する等があげられる。
図５（ｃ）に示すように、リング形状の第１の電極１及び抵抗体５の積層構造を形成し、空間部に第２電極３の凸部３ａを、隙間を空けて挿入する。そして、それぞれの部材を、例えば、圧接して一体化する。その後必要に応じて溝部Ｏを絶縁体１７で埋める。
本実施の形態によるシャント抵抗器Ａにおいては、その上面において、第１電極１とともに、第２電極３の一部が露出しているため、上面側からのみ電圧を引き出すことが可能になる。この形状は、下面の第２電極３の接続部を絶縁させ（電気的に浮かせ）、上面の第１の電極１から図示しないボンディングワイヤーでのみ電流経路を確保する。すると、電流の流れが磁束を相殺する流れになり、インダクタンスの影響を相殺することも可能になる。
図６（ａ）は、そのような実装構造例を示すものであり、第４の実施の形態による電流検出用抵抗器の実装構造の例を示す図である。図６（ａ）に示すように、基板１１上にはＣｕによる配線パターン（電流線、主経路）７，７が形成されている。パターン７ｘは電流経路とは切り離された金属パターンである。パターン７ｘに第２電極３が、はんだ等により接続固定される。パターン７ｘは電流経路とは切り離されているため、パターン７ｘは、例えば第２電極３を固定するためのもの、搭載されるシャント抵抗器や電子部品の放熱を促進するものである。なお、パターン７ｘを設けず、シャント抵抗器Ａの下面の第２電極３を基板に接着する等も可能である。ワイヤーＷ２は、配線パターン７ａと第１電極１を接続する。ワイヤーＷ１は、配線パターン７ｂと凸部３ａを接続する。
この構成により、配線パターン７ａ、７ｂ間に電流を流した場合、上述の通り磁束を相殺し、インダクタンスの影響を少なくすることが可能となる。また、シャント抵抗器Ａの上面側で、第１電極１および凸部３ａ（第２電極）に電圧を検出するためのワイヤーを接続することができるため、好適である。このように、シャント抵抗器Ａの上面側を電圧の検出に利用し、下面は放熱経路にするようにしても良い。
図６（ｂ）に示す例では、基板１１のパターン（配線）７ｂに第２の電極３を接続し、第１電極１はワイヤーＷ２でパターン７ａと接続することで構成している。このような構成において、配線パターン７ａ、７ｂ間に電流を流した場合、電圧センシングは上面側のみを利用することができる。
（第５の実施の形態）
図７は、本発明の第５の実施の形態による電流検出用抵抗器の一構成例を示す斜視図である。第４の実施の形態と本実施の形態では、第１電極１と抵抗体５（図７では現れていない）が、リング状である点は共通する。本実施の形態では、第２電極３が凸部３ａを有しておらず、平坦部３ｂを構成している。また、本実施の形態では、平面形状において矩形状にしている。また、本実施の形態では、電極１と抵抗体５の内周部分（平坦部３ｂを取り囲む周壁部分）と、電極１と抵抗体５の外周部分に、絶縁材１７を形成している。
図８は、図７の構造の製造工程の一例を示す図である。図８（ａ）に示すように、第１電極１、抵抗体５及び第２電極３となる積層体を構成する。第２電極（電極材）３は、所定厚みを有する銅板である。この銅板に薄膜形成法（スパッタリング等）によって、抵抗材料の薄膜５を形成する。次いで、抵抗材料５に重ねて、電極材料の薄膜１を形成する。このため、電極３の厚みに比べて、抵抗材料５と電極材料１の厚みはかなり薄いものとなる。電極３は板状の形態を保持するための基材を兼ねている。次いで、図８（ｂ）に示すように、第１電極１の上部に、第１電極１と抵抗体５をパターニングするためのリング形状のレジスト膜Ｒ１を形成する。次いで、レジスト膜Ｒ１をエッチングマスクとして、例えば、Ａｒのイオンミリング法などにより、第１電極１、抵抗体５をリング形状に加工する。レジスト膜Ｒ１を剥離することで、図８（ｃ）や図７に示すように、第１の電極１、抵抗体５をリング形状とすることができる。
次いで、図８（ｄ）に示すように、例えば、ＳｉＯ２などの絶縁材からなる絶縁膜１７を全面に堆積した後に、例えば、ＣＨＦ３などのガスを利用して反応性イオンエッチング（異方性のエッチング）を行う。すると、ＳｉＯ２などの絶縁膜１７が、リングの内周側面および外周側面のみに残る。以上は、大判の銅板（電極）３にマトリクス状に多数の電極１及び抵抗体５が形成されており、図８（ｅ）に示すように、これを１単位のシャント抵抗器に切断して完成する。必要に応じて、電極１や電極３の表面に前述の金属薄膜層を形成する。
図９に示すように、配線７ａ，７ｂを備えた基板上に、上記のシャント抵抗器Ａを配置する。そして、第１の電極１と一方の配線７ａとをボンディングワイヤーＷ１により結線する。また、リングの内側に露出する第２の電極３の表面（平坦部３ｂ）と配線７とを、ボンディングワイヤーＷ２により結線する。
この際、第１の電極１と抵抗体５の内側面は絶縁膜１７により覆われているため、ボンディングワイヤーＷ２と短絡するおそれが少ない。従って、ボンディングワイヤーＷ２による第２の電極３と配線７との結線を確実にすることができる。
以上のように、縦型で薄いシャント抵抗器を用いると、自己インダクタンスが極めて低くできる（例えば０．１ｎＨ以下）。図１０に示すように従来の抵抗体長さ５ｍｍとした場合と比べて、本発明の実施例では約１／２５の０．２ｍｍであり、インダクタンス値は小さくなる。従って、高周波で使用する際に電流検出の誤差を小さく使用することが可能になる。
上記の実施の形態において、添付図面に図示されている構成等については、これらに限定されるものではなく、本発明の効果を発揮する範囲内で適宜変更することが可能である。その他、本発明の目的の範囲を逸脱しない限りにおいて適宜変更して実施することが可能である。
また、本発明の各構成要素は、任意に取捨選択することができ、取捨選択した構成を具備する発明も本発明に含まれるものである。
本発明は、電流検出用抵抗器に利用可能である。
Ａ…シャント抵抗器
１…第１の電極（端子）
３…第２の電極（端子）
５…抵抗体
７…配線
１７…絶縁膜（絶縁体）
２３…メッキ膜
５１…電子部品
Ｗｎ…ボンディングワイヤー

Claims (1)

  1. 一対の主電極を備える半導体素子と、
    前記半導体素子に配置され、導電性の金属材からなる第１端子および第２端子と、前記第１端子と前記第２端子との間に配置された抵抗体と、を有し、
    前記抵抗体、前記第１端子、および、前記第２端子は、厚み方向に積層体を構成した電流検出用抵抗器を構成し、
    前記主電極の少なくともいずれか一方に、前記電流検出用抵抗器の前記第１端子又は前記第２端子を接続した、
    電流検出装置。
JP2017068955A 2017-03-30 2017-03-30 電流検出用抵抗器 Active JP6983527B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2017068955A JP6983527B2 (ja) 2017-03-30 2017-03-30 電流検出用抵抗器
DE112018001784.2T DE112018001784T5 (de) 2017-03-30 2018-02-28 Stromerfassungswiderstand
US16/497,220 US20200051717A1 (en) 2017-03-30 2018-02-28 Current sensing resistor
PCT/JP2018/007395 WO2018180137A1 (ja) 2017-03-30 2018-02-28 電流検出用抵抗器
CN201880020003.8A CN110447079A (zh) 2017-03-30 2018-02-28 检流电阻器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017068955A JP6983527B2 (ja) 2017-03-30 2017-03-30 電流検出用抵抗器

Publications (2)

Publication Number Publication Date
JP2018170478A JP2018170478A (ja) 2018-11-01
JP6983527B2 true JP6983527B2 (ja) 2021-12-17

Family

ID=63675391

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017068955A Active JP6983527B2 (ja) 2017-03-30 2017-03-30 電流検出用抵抗器

Country Status (5)

Country Link
US (1) US20200051717A1 (ja)
JP (1) JP6983527B2 (ja)
CN (1) CN110447079A (ja)
DE (1) DE112018001784T5 (ja)
WO (1) WO2018180137A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017207713A1 (de) * 2017-05-08 2018-11-08 Robert Bosch Gmbh Shunt-Widerstand zur Zustandserkennung einer elektrischen Energiespeichereinheit
JP7099938B2 (ja) * 2018-11-16 2022-07-12 株式会社日立製作所 パワー半導体装置
DE102019108541A1 (de) * 2019-04-02 2020-10-08 Eberspächer Controls Landau Gmbh & Co. Kg Strommessbaugruppe
JP7216602B2 (ja) 2019-04-17 2023-02-01 Koa株式会社 電流検出用抵抗器
JP7216603B2 (ja) * 2019-04-17 2023-02-01 Koa株式会社 電流検出用抵抗器の実装構造及び電流検出用抵抗器
JP2021168323A (ja) 2020-04-09 2021-10-21 Koa株式会社 電流検出用抵抗器及び電流検出装置
JP2022066642A (ja) 2020-10-19 2022-05-02 Koa株式会社 シャント抵抗器およびシャント抵抗装置
JP2023156132A (ja) * 2022-04-12 2023-10-24 Koa株式会社 シャント抵抗器およびシャント抵抗装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2523822B2 (ja) * 1988-09-27 1996-08-14 株式会社神戸製鋼所 高圧処理装置及び高圧処理方法
JP2507930Y2 (ja) * 1990-08-27 1996-08-21 好秀 金原 無誘導抵抗器
JP2001358283A (ja) 2000-06-13 2001-12-26 Nippon Inter Electronics Corp 電流シャント及びそれを使用した複合半導体装置
JP3826749B2 (ja) * 2001-08-22 2006-09-27 株式会社日立製作所 シャント抵抗を備えた電力変換装置
US7612429B2 (en) * 2002-10-31 2009-11-03 Rohm Co., Ltd. Chip resistor, process for producing the same, and frame for use therein
JP2005260658A (ja) * 2004-03-12 2005-09-22 Nec Electronics Corp 半導体装置
JP5445329B2 (ja) * 2010-05-25 2014-03-19 株式会社デンソー 電力半導体装置
JP2012099744A (ja) * 2010-11-05 2012-05-24 Shintekku:Kk 金属板低抵抗チップ抵抗器およびその製造方法
JP6294073B2 (ja) * 2013-12-27 2018-03-14 Koa株式会社 抵抗器の製造方法
JP6384211B2 (ja) * 2014-09-03 2018-09-05 株式会社デンソー シャント抵抗器
JP6574365B2 (ja) 2015-09-29 2019-09-11 昭和電工パッケージング株式会社 蓄電デバイスの外装材用シーラントフィルム、蓄電デバイス用外装材及び蓄電デバイス

Also Published As

Publication number Publication date
WO2018180137A1 (ja) 2018-10-04
CN110447079A (zh) 2019-11-12
JP2018170478A (ja) 2018-11-01
DE112018001784T5 (de) 2019-12-19
US20200051717A1 (en) 2020-02-13

Similar Documents

Publication Publication Date Title
JP6983527B2 (ja) 電流検出用抵抗器
TW201436130A (zh) 具有內建散熱座及增層電路之散熱增益型線路板
WO2001026147A1 (fr) Dispositif a semi-conducteur, son procede de fabrication, carte de circuit imprime et dispositif electronique
JP2008171965A (ja) 超小型電力変換装置
WO2021251126A1 (ja) 半導体装置
JP2019192751A (ja) 半導体装置
JP5823023B2 (ja) 素子収納用パッケージ
JP2015005681A (ja) 半導体装置及びその製造方法
US20180177059A1 (en) Thin-film capacitor manufacturing method, integrated circuit mounting substrate, and semiconductor device equipped with the substrate
JP6464787B2 (ja) 半導体装置および半導体装置の製造方法
JP6336298B2 (ja) 半導体装置
JP6483435B2 (ja) 磁気検出装置
WO2019004266A1 (ja) 電子部品モジュール
TWI749359B (zh) 配線基板
JP2009267267A (ja) 電子部品搭載装置
JP2022113492A (ja) 半導体装置、パワーモジュール及び半導体装置の製造方法
JP2021190556A (ja) 半導体装置の実装構造
KR20210064212A (ko) 플렉시블 프린트 배선판, 접합체, 압력 센서 및 질량 유량 제어 장치
JP2005039118A (ja) 半導体装置
JP2017117995A (ja) 電子装置
JP3841135B2 (ja) 半導体装置、回路基板及び電子機器
JP6842236B2 (ja) 磁気センサモジュール
CN105720020B (zh) 半导体器件
JP6254807B2 (ja) 半導体装置および電子機器
JP2016143782A (ja) 電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210423

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210713

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211008

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20211008

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20211015

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20211019

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211102

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211124

R150 Certificate of patent or registration of utility model

Ref document number: 6983527

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150