WO2019004266A1 - 電子部品モジュール - Google Patents

電子部品モジュール Download PDF

Info

Publication number
WO2019004266A1
WO2019004266A1 PCT/JP2018/024315 JP2018024315W WO2019004266A1 WO 2019004266 A1 WO2019004266 A1 WO 2019004266A1 JP 2018024315 W JP2018024315 W JP 2018024315W WO 2019004266 A1 WO2019004266 A1 WO 2019004266A1
Authority
WO
WIPO (PCT)
Prior art keywords
electronic component
wiring
layer
component module
wiring layer
Prior art date
Application number
PCT/JP2018/024315
Other languages
English (en)
French (fr)
Inventor
博史 杣田
岩本　敬
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to CN201880042086.0A priority Critical patent/CN110800101B/zh
Publication of WO2019004266A1 publication Critical patent/WO2019004266A1/ja
Priority to US16/724,422 priority patent/US11367677B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1085—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a non-uniform sealing mass covering the non-active sides of the BAW device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits

Definitions

  • the present invention relates generally to electronic component modules, and more particularly to an electronic component module comprising an electronic component and a structure.
  • a semiconductor package including a semiconductor chip (electronic component), an insulating resin layer (resin structure), a conductive post (through wiring), a connection terminal, a wiring layer and a surface layer is known as an electronic component module (for example, Reference 1).
  • connection terminal is provided on the top surface of the semiconductor chip, and the entire connection terminal, the conductive post and the wiring layer on the semiconductor chip except the bottom portion of the semiconductor chip are insulating resin layers. It is covered by
  • the electronic component is covered with the insulating resin layer. For this reason, since the heat generated in the electronic component is difficult to escape and the heat dissipation is insufficient, the characteristics of the electronic component module may be deteriorated.
  • the present invention is an invention made in view of the above points, and an object of the present invention is to make the heat generated in the electronic component more efficiently while maintaining the electrical insulation between the through wiring or the wiring layer and the structure.
  • An object of the present invention is to provide an electronic component module that can dissipate heat.
  • An electronic component module includes an electronic component, a structure, a through wiring, and an insulator.
  • the structure covers at least a part of the electronic component and has conductivity.
  • the through wiring penetrates the structure.
  • the insulator is provided at least between the through wiring and the structure.
  • An electronic component module includes an electronic component, a structure, a through wiring, a wiring layer, and an insulator.
  • the structure covers at least a part of the electronic component and has conductivity.
  • the through wiring penetrates the structure.
  • the wiring layer electrically connects the electronic component and the through wiring.
  • the insulator is provided at least between the wiring layer and the structure.
  • the heat generated in the electronic component can be dissipated more efficiently while maintaining the electrical insulation between the through wiring or the wiring layer and the structure.
  • FIG. 1 is a cross-sectional view of an electronic component module according to Embodiment 1 of the present invention.
  • FIG. 2 is a cross-sectional view of a communication module provided with the above electronic module.
  • 3A to 3F are cross-sectional views for explaining the method of manufacturing the electronic component module of the same.
  • 4A to 4E are cross-sectional views for explaining the method of manufacturing the electronic component module of the same.
  • FIG. 5 is a cross-sectional view of the electronic component module according to Embodiment 2 of the present invention.
  • 6A to 6F are cross-sectional views for explaining the method of manufacturing the electronic component module of the same.
  • 7A to 7E are cross-sectional views for explaining the method of manufacturing the electronic component module of the same.
  • the conductive structure holds the electronic component so as to cover at least a part of the side surface of the electronic component.
  • 1, 2, 3A to 3F, 4A to 4E, 5, 6A to 6F, and 7A to 7E, which are referred to in the following embodiments and the like, are all schematic views.
  • the ratio of the size and thickness of each component in the figure does not necessarily reflect the actual dimensional ratio.
  • the electronic component module 1 includes an electronic component 2, a structure 3, a plurality of (two in the illustrated example) through wires 4, and a plurality (two in the illustrated example) And the insulator 6.
  • the structural body 3 holds the electronic component 2 and the through wiring 4.
  • the structural body 3 protects the electronic component 2 from external impact and moisture.
  • the through wiring 4 is located on the side of the electronic component 2 and penetrates the structure 3 in the thickness direction (predetermined direction) of the structure 3.
  • the wiring layer 5 electrically connects the electronic component 2 and the through wiring 4.
  • the electronic component module 1 further includes a plurality of (two in the illustrated example) electrodes 7, an external connection wiring layer 8, and a plurality of resist layers 9, 90.
  • a plurality of electrodes 7 are provided as electrodes for external connection.
  • the external connection wiring layer 8 is provided to electrically connect the through wiring 4 to the circuit board 10 (see FIG. 2).
  • the resist layer 9 is formed on the wiring layer 5.
  • the resist layer 90 is formed on the external connection wiring layer 8.
  • the electronic component module 1 can be used, for example, as an interposer which is interposed between an electronic component 20 (see FIG. 2) different from the electronic component 2 and the circuit board 10 (see FIG. 2).
  • the circuit board 10 is, for example, a printed wiring board.
  • the electronic component 2 has, as shown in FIG. In more detail, the electronic component 2 is formed in plate shape, and has the surface 21 and the back surface 22 which are mutually opposite side in the thickness direction. The electronic component 2 also has a side surface 23.
  • the planar view shape (the outer peripheral shape when the electronic component 2 is viewed from the thickness direction) of the electronic component 2 is a rectangular shape, but is not limited to the rectangular shape, and may be, for example, a square shape.
  • the electronic component 2 is, for example, a surface acoustic wave (SAW) filter.
  • SAW surface acoustic wave
  • the electronic component 2 is not limited to the SAW filter, and, for example, a BAW (Bulk Acoustic Wave) filter, an RF (Radio Frequency) switch, an active element such as a semiconductor element, or a passive such as a multilayer ceramic capacitor or a thin film capacitor It may be an element.
  • the other electronic components 20 described above are, for example, an integrated circuit (IC), an inductor, and a SAW filter.
  • a gap 202 is formed between the surface 21 of the electronic component 2 which is a SAW filter and the other electronic component 20 described above There is.
  • the electronic component module 1 is electrically connected to the electronic component 20 by the plurality of conductive bumps 43, and is electrically connected to the circuit substrate 10 by the plurality of conductive bumps 44.
  • the electronic component 2 includes, for example, a piezoelectric substrate having front and back surfaces opposite to each other in the thickness direction, and a functional portion formed on the surface of the piezoelectric substrate.
  • the piezoelectric substrate is, for example, a LiTaO 3 substrate or a LiNbO 3 substrate.
  • the thickness of the piezoelectric substrate is, for example, about 200 ⁇ m.
  • the functional unit includes, for example, one or more IDT (Interdigital Transducer) electrodes.
  • the functional unit may include a terminal electrode for external connection. The number of terminal electrodes may be one or more.
  • the surface 21 of the electronic component 2 includes, for example, an exposed part of the surface of the piezoelectric substrate and a surface exposed in the functional part.
  • the electronic component 2 is not limited to the configuration provided with a bulk (Bulk) piezoelectric substrate, and for example, has a laminated structure in which a silicon substrate, a silicon oxide film and a piezoelectric thin film are laminated in this order
  • the thin film may have a configuration in which functional parts (IDT electrodes, terminal electrodes, etc.) are formed.
  • the piezoelectric thin film is, for example, a LiTaO 3 thin film or a LiNbO 3 thin film.
  • the thickness of the piezoelectric thin film is preferably 3.5 ⁇ or less, where ⁇ is a wavelength of an elastic wave determined by the electrode finger cycle of the IDT electrode.
  • the thickness of the piezoelectric thin film is, for example, about 0.5 ⁇ m.
  • the thickness of the silicon oxide film is preferably 2.0 ⁇ or less.
  • the thickness of the silicon oxide film is, for example, about 0.5 ⁇ m.
  • the thickness of the laminated structure is, for example, about 200 ⁇ m.
  • the structure 3 is configured to hold the electronic component 2.
  • the structural body 3 has a first surface 31 and a second surface 32 which are opposite to each other in the first direction D1 of the electronic component module 1.
  • the structure 3 is formed in plate shape, and has the 1st surface 31 and the 2nd surface 32 which are mutually opposite side in the thickness direction.
  • the planar view shape (The outer peripheral shape when the structure 3 is seen from the thickness direction (1st direction D1)) of the structure 3 is a rectangular shape.
  • the plan view shape of the structure 3 is not limited to the rectangular shape, and may be, for example, a square shape.
  • the planar size of the structure 3 is larger than the planar size of the electronic component 2.
  • the structural body 3 covers a part of the side surface 23 of the electronic component 2 and the back surface 22. That is, the electronic component 2 is disposed inside the structure 3.
  • the structural body 3 holds the electronic component 2 in a state in which the surface 21 of the electronic component 2 is exposed.
  • the structure 3 is, for example, a conductive structure formed of a conductive resin including a metal or alloy having conductivity, or (metal or alloy) thereof. More specifically, the structure 3 is formed of, for example, a conductive material containing Cu. The structure 3 is formed of a porous metal. More specifically, the structure 3 is formed of a porous Cu structure rather than bulk Cu. The thermal conductivity of the structure 3 is larger than the thermal conductivity of the resin structure. Furthermore, since the structure 3 is formed of Cu, the structure 3 is formed of a conductor having a low magnetic permeability.
  • the metal which comprises the structure 3 is not limited to Cu, For example, what is necessary is just a substance whose relative magnetic permeability is around 1 or 1 or less. As such a substance, for example, Al etc. may be mentioned.
  • the structural body 3 is in contact with the electronic component 2. That is, the structural body 3 holds the electronic component 2 in a state of being in contact with the electronic component 2 without interposing another member between the structural component 3 and the electronic component 2.
  • a plurality of (two in the illustrated example) through wirings 4 are disposed on the side of the electronic component 2 in the structure 3.
  • the plurality of through wires 4 are located apart from the electronic component 2 in the second direction D2 orthogonal to the first direction D1.
  • the plurality of through wires 4 are held by the structure 3.
  • the through wiring 4 has a columnar (here, cylindrical shape) shape, and has a first end surface 41 and a second end surface 42 opposite to each other in a direction parallel to the thickness direction of the structure 3.
  • the through wiring 4 has the first end surface 41 and the second end surface 42 opposite to each other in the first direction D1.
  • the second end 52 of the wiring layer 5 is stacked on the first end face 41 of the through wiring 4. Thereby, in the electronic component module 1, the through wiring 4 and the wiring layer 5 are electrically connected.
  • the through wiring 4 is electrically connected to the electronic component 2 via the wiring layer 5.
  • the position and number of the through wires 4 are not particularly limited.
  • the material of the through wiring 4 is, for example, a metal or an alloy.
  • the material of the through wiring 4 is, for example, Cu.
  • the material of the through wiring 4 is not limited to Cu, and may be, for example, Ni.
  • the through wiring 4 is formed by, for example, electrolytic plating.
  • the wiring layer 5 electrically connects the electronic component 2 and the through wiring 4 on the first surface 31 side of the structure 3 and the surface 21 side of the electronic component 2.
  • Wiring layer 5 has a first end 51 connected to surface 21 (of the surfaces of the terminals) of electronic component 2 and a second end 52 connected to through wiring 4.
  • the wiring layer 5 is disposed across the surface 21 of the electronic component 2, the first end face 41 of the through wiring 4, and the insulating portion 63 of the insulator 6 described later.
  • the thickness of the wiring layer 5 is, for example, 5 ⁇ m or more and 10 ⁇ m or less.
  • the material of the wiring layer 5 is, for example, a metal or an alloy.
  • the material of the wiring layer 5 is Cu.
  • the wiring layer 5 is a Cu layer.
  • the wiring layer 5 is not limited to a single layer structure, and may have a stacked structure in which a plurality of layers are stacked.
  • the wiring layer 5 is formed by sputtering or plating, for example.
  • the formation method of the wiring layer 5 is not limited to sputtering or plating, and may be another formation method.
  • the electronic component module 1 further includes an external connection wiring layer 8 for electrically connecting the through wiring 4 to the circuit board 10 (see FIG. 2) in addition to the wiring layer 5.
  • the external connection wiring layer 8 is formed across the second end surface 42 of the through wiring 4 and the insulating portion 64 of the insulator 6 described later on the second surface 32 side of the structure 3.
  • the thickness of the external connection wiring layer 8 is, for example, 5 ⁇ m or more and 10 ⁇ m or less.
  • the material of the external connection wiring layer 8 is, for example, a metal or an alloy.
  • the material of the external connection wiring layer 8 is Cu as in the case of the wiring layer 5.
  • the external connection wiring layer 8 is not limited to a single layer structure, and may have a stacked structure in which a plurality of layers are stacked.
  • the external connection wiring layer 8 is formed, for example, by sputtering or plating.
  • the method of forming the external connection wiring layer 8 is not limited to sputtering or plating, and may be another forming method.
  • the electronic component module 1 further includes a resist layer 90 formed on the external connection wiring layer 8.
  • the resist layer 90 is formed of a material having lower solder wettability than the external connection wiring layer 8.
  • the resist layer 90 is, for example, a polyimide layer.
  • the insulator 6 includes a plurality of insulators 61, an insulator 63, and an insulator 64.
  • Each insulating portion 61 is provided so as to surround the through wiring 4 between the structural body 3 and the through wiring 4, and electrically insulates between the structural body 3 and the through wiring 4.
  • Each insulating portion 61 is provided to cover the entire peripheral surface excluding the first end surface 41 and the second end surface 42 of the columnar through wiring 4.
  • the insulating portion 63 is provided along the first surface 31 of the structure 3 between the structure 3 and the wiring layer 5, and electrically insulates between the structure 3 and the wiring layer 5. .
  • the insulating portion 64 is provided along the second surface 32 of the structure 3 between the structure 3 and the external connection wiring layer 8, and the electricity between the structure 3 and the external connection wiring layer 8 is provided. Insulated.
  • the plurality of insulators 61, the insulators 63, and the insulators 64 are integrally formed.
  • the insulator 6 is formed of an inorganic insulating material.
  • the inorganic insulating material used for the insulator 6 is, for example, silicon oxide or silicon nitride.
  • the insulator 6 is, for example, a thin film insulating layer thinner than the width of the through wiring 4 in the first direction D1.
  • the film thickness of the thin film insulating layer is, for example, 0.1 ⁇ m or more and 30 ⁇ m or less.
  • the insulator 6 as described above is provided in the structure 3, but a portion of the second surface 32 of the structure 3 overlapping the back surface 22 in plan view from the first direction D 1 is the insulator 6. Exposed uncovered.
  • the electronic component module 1 further includes a plurality of (two in the illustrated example) electrodes 7 for external connection formed on the second end 52 of the wiring layer 5. Further, the electronic component module 1 further includes a resist layer 9 formed on the wiring layer 5.
  • the resist layer 9 is formed of a material having lower solder wettability than the electrode 7 and the wiring layer 5.
  • the resist layer 9 is, for example, a polyimide layer.
  • the electrode 7 is, for example, a laminated film of a Ti film on the second end 52 of the wiring layer 5 and an Au film on the Ti film.
  • the laminated structure of the electrode 7 is merely an example, and the invention is not limited to this example.
  • the first to tenth steps are sequentially performed.
  • a laminate 112 is prepared.
  • the laminate 112 includes a flat support 110 and a conductive layer 111 adhered on one surface in the thickness direction of the support 110 by the adhesive layer 113.
  • a plurality of conductive pillars 400 that are the sources of the through wiring 4 are formed on the conductive layer 111 of the stacked body 112.
  • a positive photoresist layer covering the conductive layer 111 is formed.
  • the portion of the photoresist layer at the planned formation position of the through wiring 4 is removed using photolithography (an opening is formed at the planned formation position of the through wiring 4).
  • the conductive pillars 400 are formed by electrolytic plating.
  • the conductive pillar 400 In forming the conductive pillar 400, current is applied between the anode opposed to the surface of the photoresist layer through the plating solution containing copper sulfate and the negative electrode made of the conductive layer 111 to make the conductive pillar 400 a conductive layer. It deposits from the exposed surface of 111 along the thickness direction of the photoresist layer. Thereafter, the photoresist layer is removed.
  • the electronic component 2 is temporarily fixed on the conductive layer 111 of the laminate 112 in which the conductor pillar 400 is formed. More specifically, first, a liquid (paste-like) resin adhesive layer (not shown) is formed on the conductive layer 111. Subsequently, the surface 21 of the electronic component 2 is made to face the resin adhesive layer, and the electronic component 2 is pressed against the resin adhesive layer. Thus, in the third step, the electronic component 2 is temporarily fixed to the resin adhesive layer.
  • the resin adhesive layer is preferably formed of a positive resist having photosensitivity.
  • the insulating layer 600 which is the source of the insulator 6 is formed. That is, the insulating layer 600 is formed on the exposed surfaces of the conductive layer 111 and the conductor pillar 400.
  • an inorganic insulating material is used for the insulating layer 600.
  • the inorganic insulating film used for the insulating layer 600 is, for example, silicon oxide or silicon nitride.
  • the insulating layer 600 is formed on the conductive layer 111 and the conductive pillar 400 by, for example, chemical vapor deposition (CVD) and a lithography technique.
  • Form 30 the metal structure layer 30 is formed on the conductive layer 111 of the stacked body 112 with the insulating layer 600 interposed therebetween.
  • the metal structure layer 30 has a first surface 301 and a second surface 302 which are opposite to each other in the thickness direction.
  • the first surface 301 of the metal structure layer 30 is a surface in contact with the insulating layer 600.
  • the metal structure layer 30 covers the back surface 22 and the side surface 23 of the electronic component 2.
  • the metal structure layer 30 covers the side and tip surfaces of the conductor pillar 400 via the insulating layer 600. Therefore, the metal structure layer 30 is thicker than the structure 3, and a part of the metal structure layer 30 is interposed between the second surface 302 of the metal structure layer 30 and the tip surface of the conductive pillar 400.
  • a metal structure layer 30 mainly composed of a metal is formed by thermal spraying.
  • a Cu structure having porosity can be formed as the metal structure layer 30.
  • the method of forming the metal structure layer 30 is not limited to the thermal spraying method.
  • the structure 3 is a conductive structure formed of a conductive resin containing a metal or an alloy
  • the conductive resin is formed.
  • the structure 3 is formed by polishing the metal structure layer 30 from the side of the second surface 302 opposite to the first surface 301 until the thickness of the structure 3 is reached. .
  • the metal structure layer 30 is polished so that the end surface of the conductor pillar 400 is exposed and the second surface 302 of the metal structure layer 30 is substantially flush with the end surface of the conductor pillar 400.
  • the structure 3, the through wiring 4 and a part of the insulator 6 are formed.
  • the insulating portion 64 which is a part of the insulator 6 is formed. More specifically, an insulating film to be the source of the insulating portion 64 is formed on the tip end surface of the through wiring 4 and the exposed surface of the insulating portion 61 of the structure 3 and the insulator 6, and then the above-mentioned etching technique is used. Remove unnecessary portions of the insulating film. Thus, the insulating portion 64 of the insulator 6 is formed.
  • a laminate 112 is formed from a structure including the electronic component 2, the structure 3, the through wiring 4, the insulator 6, the laminate 112, and the resin adhesive layer (not shown). And remove the resin adhesive layer.
  • the surface 21 of the electronic component 2, both end surfaces (first end surface 41 and second end surface 42) of the through wiring 4, and a part of the insulator 6 can be exposed.
  • the adhesive strength of the adhesive layer 113 which adheres the conductive layer 111 and the support 110 is reduced, and the support 110 in the laminate 112 is removed (peeled off).
  • the adhesive layer 113 is preferably formed of an adhesive whose adhesion can be reduced by ultraviolet light, infrared light, or heat.
  • the conductive layer 111 in the stacked body 112 can be removed by wet etching, for example.
  • the resin adhesive layer can be removed by exposing and developing the resin adhesive layer.
  • each wiring layer 5 is formed using, for example, sputtering or plating, a photolithography technique and an etching technique.
  • a plurality of external connection wiring layers 8 are formed, and then a resist layer 90 is formed.
  • the respective external connection wiring layers 8 are formed using, for example, sputtering or plating, a photolithography technique and an etching technique.
  • a resist layer 90 is formed using a coating technique such as spin coating and a photolithography technique.
  • a plurality of electrodes 7 are formed, and then a resist layer 9 is formed. More specifically, in the tenth step, the electrode 7 is formed using, for example, a thin film formation technique such as sputtering, a photolithography technique and an etching technique. Thereafter, in a tenth step, a resist layer 9 is formed using, for example, a coating technique such as spin coating and a photolithography technique. Thereafter, in a tenth step, conductive bumps 43 and 44 are formed.
  • the conductive bumps 43 and 44 are solder bumps, but not limited to solder bumps, and may be, for example, gold bumps.
  • the steps from the first step to the 10th step are performed. Aggregates can be formed.
  • the plurality of electronic component modules 1 can be obtained by performing dicing to separate an assembly of the plurality of electronic component modules 1 into the individual electronic component modules 1.
  • the communication module 200 including the electronic component module 1 After the tenth step, the following eleventh step is performed, and then the plurality of communication modules 200 are obtained by separating them into individual communication modules 200. May be
  • an electronic component 20 different from the electronic component 2 of the electronic component module 1 is mounted on the electronic component module 1. More specifically, in the eleventh step, the terminal electrode of the electronic component 20 and the electrode 7 of the electronic component module 1 are electrically and mechanically connected via the conductive bump 43. Thereafter, a cover layer 201 covering the electronic component 20 is formed.
  • a material of the cover layer 201 for example, polyimide, benzocyclobutene, polybenzoxazole, phenol resin or silicone resin can be adopted.
  • the cover layer 201 has a function as a sealing layer that seals the electronic component 20 on the electronic component module 1.
  • the structure 3 has conductivity.
  • the thermal conductivity of the conductive structure 3 is higher than that of the electrically insulating structure. Therefore, the heat generated by the electronic component 2 can be dissipated more efficiently.
  • the insulator 6 is provided between the through wiring 4 and the structure 3, the electrical insulation between the conductive structure 3 and the through wiring 4 can be enhanced.
  • the insulator 6 is provided between the wiring layer 5 and the structure 3, the electrical insulation between the conductive structure 3 and the wiring layer 5 can be enhanced.
  • the effect is large when the electronic component 2 is a device with large heat generation such as a high heat generation IC, an elastic wave filter, or a power amplifier.
  • a high heat generation IC by enhancing the heat dissipation of the electronic component module 1, it is possible to suppress a malfunction, a characteristic decrease, and the like due to the heat generation.
  • the electronic component 2 is an elastic wave filter, the frequency shift amount at the time of operation of the elastic wave filter can be reduced by enhancing the heat dissipation of the electronic component module 1.
  • the electronic component 2 is held in a state where the conductive structure 3 is in contact with the electronic component 2.
  • the heat radiated from the electronic component 2 can be easily transmitted to the structural body 3, so the heat generated in the electronic component 2 can be dissipated more efficiently.
  • the structure 3 is formed of a conductive material containing Cu.
  • Cu having a high thermal conductivity for the structure 3 the heat generated in the electronic component 2 can be dissipated more efficiently.
  • the structural body 3 is formed of a conductor containing a porous metal.
  • a porous structure is formed in the structure 3, in the structure 3, compared with the case where the structure is a resin, the heat dissipation property is enhanced, and the elasticity is improved compared to the case where the structure is a bulk metal. It can be enhanced.
  • the thermal stress on the electronic component 2 can be reduced.
  • the electronic component 2 is an elastic wave device, in the elastic wave device, since the in-plane anisotropy of the linear expansion coefficient of the piezoelectric substrate is large, the thermal stress on the electronic component 2 is reduced. High reliability can be maintained.
  • the structure 3 is formed of a conductor having a low magnetic permeability. Thereby, deterioration of the magnetic characteristic in the electronic component 2 can be suppressed. In particular, when the electronic component 2 is a high frequency device, the effect of suppressing the deterioration of the magnetic characteristics is large.
  • the structure 3 may be formed of a conductor including a porous metal and a low elasticity material. More specifically, the structure 3 is formed of a conductor in which a low elastic material is impregnated in a porous Cu structure. By impregnating the porous Cu structure with the low elastic material, a structure in which the low elastic material is filled in the gaps of the Cu particle necking body is formed.
  • the structure 3 is formed of a conductor including a porous metal and a low elastic material.
  • the gap between the metals can be filled with the low elastic material having a low elastic modulus, so that the heat generated in the electronic component 2 can be dissipated more efficiently than in the case where the structure is a porous metal.
  • the second surface 32 of the structure 3 is planar, and the shortest distance from the second surface 32 of the structure 3 to the surface 21 of the electronic component 2 is the second surface 32. Is longer than the shortest distance from the first surface 31 to the first surface 31. Thereby, in the electronic component module 1 according to the first embodiment, the height can be reduced.
  • the second surface 32 of the structure 3 is planar, and the distance from the second surface 32 of the structure 3 to the surface 21 of the electronic component 2 is the structure 3
  • the distance from the second surface 32 to the first surface 31 of the structure 3 may be shorter.
  • the second surface 32 of the structure 3 is planar, and the distance from the second surface 32 of the structure 3 to the surface 21 of the electronic component 2 is the same as that of the structure 3.
  • the distance from the second surface 32 to the first surface 31 of the structure 3 may be the same.
  • the structure 3 only needs to cover at least a part of the side surface 23 of the electronic component 2.
  • “At least a part of the side surface 23 of the electronic component 2 and the back surface 22 are covered” means that at least the side surface 23 of the electronic component 2 is the back surface of the side surface 23 of the electronic component 2 rather than the first end In the case where the entire side surface 23 of the electronic component 2 is covered, which means that the side surface 23 is covered over the entire circumference from the position shifted to the second end side on the side 22 to the boundary between the side surface 23 and the back surface 22 including.
  • the electronic component module 1 includes two wiring layers 5 directly connected to the electronic component 2 for one electronic component 2, but the number of wiring layers 5 is limited to two. Absent. The number of wiring layers 5 may be one or three or more.
  • the electronic component module 1 includes one electronic component 2 in the example of FIG. 1, the number of the electronic components 2 is not limited to one, and may be plural. At this time, the plurality of electronic components 2 may be the same type of electronic components or may be different electronic components from each other, or only some of the electronic components 2 of the plurality of electronic components 2 are the same. It may be an electronic component. Further, when the electronic component module 1 includes a plurality of electronic components 2, the layout of the through wiring 4 and the wiring layer 5 may be different for each electronic component 2.
  • the insulator 6a is provided not only between the structure 3 and the through wiring 4 but also between the structure 3 and the electronic component 2. And the electronic component module 1 according to the first embodiment (see FIG. 1).
  • symbol is attached
  • the electronic component module 1a according to the second embodiment includes an insulator 6a as shown in FIG. 5 instead of the insulator 6 (see FIG. 1) of the first embodiment.
  • the insulator 6a includes a plurality of first insulating portions 61a, a second insulating portion 62a, a third insulating portion 63a, and a fourth insulating portion 64a.
  • Each first insulating portion 61a is provided between the structural body 3 and the through wiring 4 in the same manner as the insulating portion 61 of the first embodiment (see FIG. 1), and between the structural body 3 and the through wiring 4 Electrically isolated.
  • the second insulating portion 62 a is provided between the structure 3 and the electronic component 2 and electrically insulates the structure 3 from the electronic component 2.
  • second insulating portion 62a is formed to cover back surface 22 and side surface 23 of electronic component 2, and other than the terminals electrically connected to wiring layer 5 among structural body 3 and electronic component 2.
  • the third insulating portion 63 a is provided along the space between the structure 3 and the wiring layer 5, and between the structure 3 and the wiring layer 5.
  • the fourth insulating portion 64a is provided between the structure 3 and the external connection wiring layer 8 as in the case of the insulating portion 64 of the first embodiment (see FIG. 1), and the structure 3 and the external connection wiring layer Electrically isolated from 8).
  • description is abbreviate
  • FIG. 1 is abbreviate
  • the insulator 6a is formed of an inorganic insulating material.
  • the inorganic insulating material used for the insulator 6a is, for example, silicon oxide or silicon nitride.
  • the insulator 6a is, for example, a thin film insulating layer that is much thinner than the width of the through wiring 4 in the first direction D1.
  • the first to tenth steps are sequentially performed.
  • the first to third steps of the second embodiment are the same as the first to third steps of the first embodiment.
  • a laminate 112 is prepared.
  • a plurality of conductive pillars 400 that are the sources of the through wiring 4 are formed on the conductive layer 111 of the stacked body 112.
  • the electronic component 2 is temporarily fixed on the conductive layer 111 of the laminate 112 in which the conductor pillar 400 is formed.
  • the insulating layer 600a that is the source of the insulator 6a is formed.
  • the insulating layer 600 a is formed not only on the exposed surfaces of the conductive layer 111 and the conductor pillar 400 but also on the back surface 22 and the side surface 23 of the electronic component 2.
  • the metal structure layer 30 which is the source of the structure 3 is formed on the laminate 112 so as to cover the insulating layer 600a covering the electronic component 2, the conductor pillar 400 and the conductive layer 111.
  • the metal structure layer 30 is formed on the conductive layer 111 of the stacked body 112 via the insulating layer 600a.
  • the metal structure layer 30 is formed by thermal spraying.
  • a thermal spraying method is used, a Cu structure having porosity can be formed as the metal structure layer 30.
  • the method of forming the metal structure layer 30 is not limited to the thermal spraying method.
  • the metal structure layer 30 is polished from the second surface 302 side to the thickness of the structure 3 to obtain the structure 3.
  • the fourth insulating portion 64a which is a part of the insulator 6a is formed.
  • the seventh to tenth steps of the second embodiment are the same as the seventh to tenth steps of the first embodiment.
  • a laminate 112 is formed from a structure including the electronic component 2, the structure 3, the through wiring 4, the insulator 6a, the laminate 112, and the resin adhesive layer (not shown). And remove the resin adhesive layer.
  • a plurality of wiring layers 5 for electrically connecting the electronic component 2 and the through wiring 4 are formed.
  • a plurality of external connection wiring layers 8 and a resist layer 90 are formed.
  • a plurality of electrodes 7, a plurality of conductive bumps 43 and 44, and a resist layer 9 are formed.
  • the electronic component 20 is mounted on the electronic component module 1a, and then the cover layer 201 covering the electronic component 20 is formed.
  • the insulator 6a is provided not only between the structure 3 and the through wiring 4 but also between the structure 3 and the electronic component 2. There is. The electrical insulation between the conductive structure 3 and the conductive portion of the electronic component 2 can be enhanced.
  • the insulator 6a of the second embodiment can be applied not only to the electronic component module 1 according to the first embodiment, but also to the electronic component module 1 according to each modification of the first embodiment.
  • the electronic component module (1; 1a) includes an electronic component (2), a structure (3), a through wiring (4), and an insulator (6; 6a).
  • the structure (3) covers at least a part of the electronic component (2) and has conductivity.
  • the through wiring (4) penetrates the structure (3).
  • the insulator (6; 6a) is provided at least between the through wiring (4) and the structure (3).
  • the thermal conductivity of the electrically conductive structure (3) is higher than that of the electrically insulating structure. Therefore, the heat generated in the electronic component (2) can be dissipated more efficiently.
  • the insulator (6; 6a) is provided between the through wire (4) and the structure (3), the conductive body (3) and the through wire (4) can be Electrical insulation can be enhanced.
  • the electronic component module (1; 1a) according to the second aspect further includes a wiring layer (5) in the first aspect.
  • the wiring layer (5) electrically connects the electronic component (2) and the through wiring (4).
  • An electronic component module (1; 1a) includes an electronic component (2), a structure (3), a through wiring (4), a wiring layer (5), and an insulator (6; 6a) And.
  • the structure (3) covers at least a part of the electronic component (2) and has conductivity.
  • the through wiring (4) penetrates the structure (3).
  • the wiring layer (5) electrically connects the electronic component (2) and the through wiring (4).
  • the insulator (6; 6a) is provided at least between the wiring layer (5) and the structure (3).
  • the thermal conductivity of the electrically conductive structure (3) is higher than that of the electrically insulating structure. Therefore, the heat generated in the electronic component (2) can be dissipated more efficiently.
  • the insulator (6; 6a) is provided between the wiring layer (5) and the structure (3), the space between the conductive structure (3) and the wiring layer (5) can be obtained. Electrical insulation can be enhanced.
  • the effect is large particularly when the electronic component (2) is a device with large heat generation such as a high heat generation IC, an elastic wave filter or a power amplifier.
  • the electronic component (2) is a high heat generation IC
  • the malfunction due to heat generation can be reduced by enhancing the heat radiation of the electronic component module (1; 1a).
  • the electronic component (2) is an elastic wave filter
  • the frequency shift amount at the time of operation of the elastic wave filter can be reduced by enhancing the heat dissipation of the electronic component module (1; 1a).
  • the structural body (3) is in contact with the electronic component (2).
  • the electronic component (2) is held in a state where the conductive structure (3) is in contact with the electronic component (2). Thereby, the heat radiated from the electronic component (2) can be easily transmitted to the structure (3), so that the heat generated in the electronic component (2) can be dissipated more efficiently.
  • the insulator (6a) includes a first insulating portion (61a) and a second insulating portion (62a).
  • the first insulating portion (61a) is provided between the structure (3) and the through wiring (4).
  • the second insulating portion (62a) is provided between the structural body (3) and the electronic component (2).
  • the insulator not only between the structure (3) and the through wiring (4) but also between the structure (3) and the electronic component (2) (6a) is provided.
  • the electrical insulation between the conductive structure (3) and the conductive portion of the electronic component (2) can be enhanced.
  • the insulator (6a) includes a third insulating portion (63a) and a second insulating portion (62a).
  • the third insulating portion (63a) is provided between the structure (3) and the wiring layer (5).
  • the second insulating portion (62a) is provided between the structural body (3) and the electronic component (2).
  • the insulator not only between the structure (3) and the wiring layer (5) but also between the structure (3) and the electronic component (2) (6a) is provided.
  • the electrical insulation between the conductive structure (3) and the conductive portion of the electronic component (2) can be enhanced.
  • the structure (3) is formed of a conductive material containing Cu.
  • the structural body (3) is formed of a conductive material containing Cu.
  • Cu having a high thermal conductivity for the structure (3) the heat generated in the electronic component (2) can be dissipated more efficiently.
  • the structure (3) is formed of a conductor containing a porous metal.
  • the structure (3) is formed of the conductor containing the porous metal.
  • a porous structure is formed in the structure (3), so that the heat dissipation is enhanced in the structure (3) as compared with the case where the structure is a resin, as compared with the case where the structure is a bulk metal.
  • the elasticity can be enhanced.
  • thermal stress on the electronic component (2) can be reduced.
  • the electronic component (2) is an elastic wave device, in the elastic wave device, the in-plane anisotropy of the linear expansion coefficient of the piezoelectric substrate is large, so the thermal stress on the electronic component (2) is reduced. High reliability of the electronic component (2) can be maintained.
  • the structure (3) is formed of a conductor including a porous metal and a low elasticity material.
  • the structure (3) is formed of a conductor including a porous metal and a low elasticity material.
  • the gap between the metals can be filled with the low elastic material having a low elastic modulus, so that the heat generated in the electronic component (2) can be dissipated more efficiently than in the case of a metal having a porous structure. be able to.
  • the structure (3) is formed of a conductor having a low magnetic permeability.
  • the structure (3) is formed of a conductor having a low magnetic permeability. Thereby, deterioration of the magnetic characteristic in the electronic component (2) can be suppressed. In particular, when the electronic component (2) is a high frequency device, the effect of suppressing the deterioration of the magnetic characteristics is large.
  • the insulator (6; 6a) is formed of an inorganic insulating material.
  • the electronic component module (1; 1a) according to the twelfth aspect further includes an electrode (7) and a resist layer (9) in the second or third aspect.
  • the electrode (7) is formed on the wiring layer (5).
  • the resist layer (9) is formed on the wiring layer (5).
  • the resist layer (9) is formed of a material having lower solder wettability than the electrode (7) and the wiring layer (5).
  • the solder wets and spreads on the wiring layer (5) It can be suppressed.
  • the electronic component module (1; 1a) according to the thirteenth aspect further includes an external connection wiring layer (8) and a resist layer (90) in the first, second or fifth aspect.
  • the external connection wiring layer (8) is electrically connected to the through wiring (4).
  • the resist layer (90) is formed on the external connection wiring layer (8).
  • the resist layer (90) is formed of a material having lower solder wettability than the external connection wiring layer (8).
  • the solder is soldered onto the external connection wiring layer (8). Can be suppressed from spreading out.
  • 1, 1a electronic component module 110 support 111 conductive layer 112 laminate 113 adhesive layer 2 electronic component 21 front surface 22 back surface 23 side surface 3 structure 30 metal structure layer 301 first surface 302 second surface 31 first surface 32 second surface REFERENCE SIGNS LIST 4 through wiring 400 conductor pillar 41 first end face 42 second end face 43, 44 conductive bump 5 wiring layer 51 first end 52 second end 6, 6 a insulator 600, 600 a insulating layer 61 insulating portion 63 insulating portion 64 insulating portion 61a first insulating portion 62a second insulating portion 63a third insulating portion 64a fourth insulating portion 7 electrode 8 wiring layer for external connection 9, 90 resist layer 200 communication module 201 cover layer 202 gap 10 circuit board 20 electronic component D1 first Direction D2 Second direction

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Acoustics & Sound (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

貫通配線又は配線層と構造体との間の電気絶縁性を保ちながら、電子部品で発生した熱をより効率よく放熱する。電子部品モジュール（１）は、電子部品（２）と、構造体（３）と、貫通配線（４）と、絶縁体（６）とを備える。構造体（３）は、電子部品（２）の少なくとも一部を覆い、導電性を有する。貫通配線（４）は、構造体（３）を貫通している。絶縁体（６）は、少なくとも貫通配線（４）と構造体（３）との間に設けられている。

Description

電子部品モジュール
　本発明は、一般に電子部品モジュールに関し、より詳細には、電子部品と構造体とを備える電子部品モジュールに関する。
　従来、電子部品モジュールとして、半導体チップ（電子部品）、絶縁樹脂層（樹脂構造体）、導電ポスト（貫通配線）、接続端子、配線層及び表面層を含む半導体パッケージが知られている（例えば特許文献１参照）。
　特許文献１に記載された半導体パッケージでは、半導体チップの上面に接続端子が設けられており、半導体チップの底面部を除く全体、半導体チップ上の接続端子、導電ポスト及び配線層は、絶縁樹脂層により覆われている。
特開２００５－３１０９５４号公報
　特許文献１に記載された電子部品モジュールでは、上述したように、電子部品が絶縁樹脂層で覆われている。このため、電子部品で発生した熱が逃げにくく放熱性が不十分であるため、電子部品モジュールの特性が劣化してしまうことがあった。
　本発明は上記の点に鑑みてなされた発明であり、本発明の目的は、貫通配線又は配線層と構造体との間の電気絶縁性を保ちながら、電子部品で発生した熱をより効率よく放熱することができる電子部品モジュールを提供することにある。
　本発明の一態様に係る電子部品モジュールは、電子部品と、構造体と、貫通配線と、絶縁体とを備える。前記構造体は、前記電子部品の少なくとも一部を覆い、導電性を有する。前記貫通配線は、前記構造体を貫通している。前記絶縁体は、少なくとも前記貫通配線と前記構造体との間に設けられている。
　本発明の一態様に係る電子部品モジュールは、電子部品と、構造体と、貫通配線と、配線層と、絶縁体とを備える。前記構造体は、前記電子部品の少なくとも一部を覆い、導電性を有する。前記貫通配線は、前記構造体を貫通している。前記配線層は、前記電子部品と前記貫通配線とを電気的に接続している。前記絶縁体は、少なくとも前記配線層と前記構造体との間に設けられている。
　本発明の上記態様に係る電子部品モジュールによれば、貫通配線又は配線層と構造体との間の電気絶縁性を保ちながら、電子部品で発生した熱をより効率よく放熱することができる。
図１は、本発明の実施形態１に係る電子部品モジュールの断面図である。 図２は、同上の電子モジュールを備える通信モジュールの断面図である。 図３Ａ～図３Ｆは、同上の電子部品モジュールの製造方法を説明するための断面図である。 図４Ａ～図４Ｅは、同上の電子部品モジュールの製造方法を説明するための断面図である。 図５は、本発明の実施形態２に係る電子部品モジュールの断面図である。 図６Ａ～図６Ｆは、同上の電子部品モジュールの製造方法を説明するための断面図である。 図７Ａ～図７Ｅは、同上の電子部品モジュールの製造方法を説明するための断面図である。
　以下、実施形態１，２に係る電子部品モジュールについて、図面を参照して説明する。
　以下の実施形態１，２に係る電子部品モジュールでは、導電性を有する構造体が、電子部品の側面の少なくとも一部を覆うように電子部品を保持している。
　以下の実施形態等において参照する図１、図２、図３Ａ～図３Ｆ、図４Ａ～図４Ｅ、図５、図６Ａ～図６Ｆ及び図７Ａ～図７Ｅは、いずれも模式的な図であり、図中の各構成要素の大きさや厚さそれぞれの比が、必ずしも実際の寸法比を反映しているとは限らない。
　（実施形態１）
　（１）電子部品モジュールの全体構成
　以下、実施形態１に係る電子部品モジュール１について、図面を参照して説明する。
　実施形態１に係る電子部品モジュール１は、図１に示すように、電子部品２と、構造体３と、複数（図示例では２つ）の貫通配線４と、複数（図示例では２つ）の配線層５と、絶縁体６とを備える。電子部品モジュール１では、構造体３が、電子部品２及び貫通配線４を保持している。電子部品モジュール１では、構造体３が、外部からの衝撃及び水分等から電子部品２を保護している。貫通配線４は、電子部品２の側方に位置し、構造体３の厚さ方向（所定方向）に構造体３を貫通している。配線層５は、電子部品２と貫通配線４とを電気的に接続している。
　また、電子部品モジュール１は、複数（図示例では２つ）の電極７と、外部接続用配線層８と、複数のレジスト層９，９０とを更に備える。電子部品モジュール１では、外部接続用の電極として複数の電極７が設けられている。外部接続用配線層８は、貫通配線４を回路基板１０（図２参照）に電気的に接続させるために設けられている。レジスト層９は、配線層５上に形成されている。レジスト層９０は、外部接続用配線層８上に形成されている。
　電子部品モジュール１は、例えば、電子部品２とは別の電子部品２０（図２参照）と回路基板１０（図２参照）との間に介在させるインタポーザ（Interposer）として用いることができる。回路基板１０は、例えばプリント配線板である。
　（２）電子部品モジュールの各構成要素
　次に、電子部品モジュール１の各構成要素について、図面を参照して説明する。
　（２．１）電子部品
　電子部品２は、図１に示すように、電子部品モジュール１の第１方向Ｄ１において互いに反対側にある表面２１及び裏面２２を有する。より詳細には、電子部品２は、板状に形成されており、その厚さ方向において互いに反対側にある表面２１及び裏面２２を有する。また、電子部品２は、側面２３を有する。電子部品２の平面視形状（電子部品２をその厚さ方向から見たときの外周形状）は、長方形状であるが、長方形状に限らず、例えば正方形状であってもよい。
　電子部品２は、例えばＳＡＷ（Surface Acoustic Wave）フィルタである。ただし、電子部品２は、ＳＡＷフィルタに限らず、例えば、ＢＡＷ（Bulk Acoustic Wave）フィルタ、ＲＦ（Radio Frequency）スイッチ、半導体素子のような能動素子、又は、積層セラミックコンデンサ、薄膜コンデンサのような受動素子であってもよい。上述の別の電子部品２０は、例えば、ＩＣ（Integrated Circuit）、インダクタ、ＳＡＷフィルタである。電子部品モジュール１を備える通信モジュール２００（図２参照）では、ＳＡＷフィルタである電子部品２の表面２１と上述の別の電子部品２０との間に、間隙２０２（図２参照）が形成されている。また、電子部品モジュール１は、複数の導電性バンプ４３により電子部品２０と電気的に接続し、複数の導電性バンプ４４により回路基板１０と電気的に接続している。
　電子部品２は、ＳＡＷフィルタの場合、例えば、厚さ方向において互いに反対側にある表面及び裏面を有する圧電基板と、圧電基板の表面上に形成された機能部とを含む。圧電基板は、例えばＬｉＴａＯ3基板又はＬｉＮｂＯ3基板である。圧電基板の厚さは、例えば２００μｍ程度である。機能部は、例えば、１又は複数のＩＤＴ（Interdigital Transducer）電極を含む。機能部は、外部接続用の端子電極を含んでいてもよい。端子電極の数は、１つであっても複数であってもよい。電子部品２がＳＡＷフィルタである場合、電子部品２の表面２１は、例えば、圧電基板の表面のうち露出した部位と、機能部において露出している面とを含む。電子部品２は、ＳＡＷフィルタの場合、バルク（Bulk）の圧電基板を備えた構成に限らず、例えば、シリコン基板とシリコン酸化膜と圧電薄膜とがこの順に積層された積層構造を有し、圧電薄膜上に機能部（ＩＤＴ電極、端子電極等）が形成された構成であってもよい。圧電薄膜は、例えばＬｉＴａＯ3薄膜又はＬｉＮｂＯ3薄膜である。圧電薄膜の厚さは、ＩＤＴ電極の電極指周期で定まる弾性波の波長をλとしたときに、３．５λ以下が好ましい。圧電薄膜の厚さは、例えば０．５μｍ程度である。シリコン酸化膜の厚さは、２．０λ以下が好ましい。シリコン酸化膜の厚さは、例えば０．５μｍ程度である。積層構造の厚さは、例えば２００μｍ程度である。
　（２．２）構造体
　構造体３は、図１に示すように、電子部品２を保持するように構成されている。構造体３は、電子部品モジュール１の第１方向Ｄ１において互いに反対側にある第１面３１及び第２面３２を有する。より詳細には、構造体３は、板状に形成されており、その厚さ方向において互いに反対側にある第１面３１及び第２面３２を有する。構造体３の平面視形状（構造体３をその厚さ方向（第１方向Ｄ１）から見たときの外周形状）は、長方形状である。ただし、構造体３の平面視形状は、長方形状に限らず、例えば正方形状であってもよい。構造体３の平面サイズは、電子部品２の平面サイズよりも大きい。
　構造体３は、電子部品２の側面２３の一部及び裏面２２を覆っている。つまり、電子部品２は、構造体３の内側に配置されている。構造体３は、電子部品２の表面２１を露出させている状態で電子部品２を保持する。
　構造体３は、例えば、導電性を有する金属若しくは合金、又はそれら（金属又は合金）を含む導電性樹脂によって形成されている導電性構造体である。より詳細には、構造体３は、例えばＣｕを含む導電材料により形成されている。また、構造体３は、ポーラス金属により形成されている。より詳細には、構造体３は、バルクのＣｕではなく、ポーラスを有するＣｕ構造体により形成されている。構造体３の熱伝導率は、樹脂の構造体の熱伝導率に比べて大きい。さらに、構造体３は、Ｃｕにより形成されているから、構造体３は、低透磁率を有する導体により形成されていることになる。なお、構造体３を構成する金属は、Ｃｕには限定されず、例えば、比透磁率が１前後又は１以下である物質であればよい。このような物質として、例えばＡｌ等が挙げられる。
　また、構造体３は、電子部品２に接触している。つまり、構造体３は、電子部品２との間に他の部材を介さずに、電子部品２に接触している状態で電子部品２を保持している。
　（２．３）貫通配線
　電子部品モジュール１では、図１に示すように、構造体３における電子部品２の側方に、複数（図示例では２つ）の貫通配線４が配置されている。第１方向Ｄ１と直交する第２方向Ｄ２において、複数の貫通配線４は、電子部品２から離れて位置している。複数の貫通配線４は、構造体３に保持されている。
　貫通配線４は、柱状（ここでは、円柱状）の形状であり、構造体３の厚さ方向に平行な方向において互いに反対側にある第１端面４１及び第２端面４２を有する。要するに、貫通配線４は、第１方向Ｄ１において互いに反対側にある第１端面４１及び第２端面４２を有する。貫通配線４の第１端面４１には、配線層５の第２端５２が積層されている。これにより、電子部品モジュール１では、貫通配線４と配線層５とが電気的に接続されている。
　電子部品モジュール１では、電子部品２に対して、配線層５を介して、貫通配線４が電気的に接続されている。電子部品モジュール１では、貫通配線４の位置及び数は、特に限定されない。
　貫通配線４の材料は、例えば金属又は合金である。実施形態１に係る電子部品モジュール１では、貫通配線４の材料は、例えばＣｕである。貫通配線４の材料は、Ｃｕに限らず、例えばＮｉであってもよい。貫通配線４は、例えば電解めっきによって形成されている。
　（２．４）配線層
　配線層５は、構造体３の第１面３１側及び電子部品２の表面２１側において、電子部品２と貫通配線４とを電気的に接続している。配線層５は、電子部品２の表面２１（のうち端子部の表面）に接続されている第１端５１と、貫通配線４に接続されている第２端５２とを有する。配線層５は、電子部品２の表面２１と貫通配線４の第１端面４１と後述の絶縁体６の絶縁部６３とに跨って配置されている。配線層５の厚さは、例えば５μｍ以上１０μｍ以下である。
　配線層５の材料は、例えば金属又は合金である。実施形態１に係る電子部品モジュール１では、一例として、配線層５の材料は、Ｃｕである。要するに、配線層５は、Ｃｕ層である。配線層５は、単層構造に限らず、複数の層が積層された積層構造であってもよい。配線層５は、例えばスパッタ又はめっきにより形成されている。配線層５の形成方法は、スパッタ又はめっきに限らず、他の形成方法であってもよい。
　電子部品モジュール１は、配線層５の他に、貫通配線４を回路基板１０（図２参照）に電気的に接続させるための外部接続用配線層８を更に備える。外部接続用配線層８は、構造体３の第２面３２側において、貫通配線４の第２端面４２と後述の絶縁体６の絶縁部６４とに跨って形成されている。外部接続用配線層８の厚さは、例えば５μｍ以上１０μｍ以下である。
　外部接続用配線層８の材料は、例えば金属又は合金である。実施形態１に係る電子部品モジュール１では、外部接続用配線層８の材料は、配線層５と同様、Ｃｕである。配線層５と同様、外部接続用配線層８は、単層構造に限らず、複数の層が積層された積層構造であってもよい。外部接続用配線層８は、例えばスパッタ又はめっきにより形成されている。なお、外部接続用配線層８の形成方法は、スパッタ又はめっきに限らず、他の形成方法であってもよい。
　また、電子部品モジュール１は、外部接続用配線層８上に形成されているレジスト層９０を更に備える。レジスト層９０は、外部接続用配線層８よりもはんだ濡れ性が低い材料により形成されている。レジスト層９０は、例えばポリイミド層である。これにより、電子部品モジュール１では、外部接続用配線層８を回路基板１０等とはんだにより接合する際に、外部接続用配線層８上にはんだが濡れ広がることを抑制できる。
　（２．５）絶縁体
　絶縁体６は、複数の絶縁部６１と、絶縁部６３と、絶縁部６４とを備える。各絶縁部６１は、構造体３と貫通配線４との間において貫通配線４を囲むように設けられており、構造体３と貫通配線４との間を電気的に絶縁している。各絶縁部６１は、円柱状の貫通配線４の第１端面４１及び第２端面４２を除く周面全体を覆うように設けられている。絶縁部６３は、構造体３と配線層５との間において構造体３の第１面３１に沿って設けられており、構造体３と配線層５との間を電気的に絶縁している。絶縁部６４は、構造体３と外部接続用配線層８との間において構造体３の第２面３２に沿って設けられており、構造体３と外部接続用配線層８との間を電気的に絶縁している。複数の絶縁部６１と絶縁部６３と絶縁部６４とは、一体に形成されている。
　絶縁体６は、無機絶縁材料により形成されている。絶縁体６に用いられる無機絶縁材料は、例えば酸化シリコン又は窒化シリコンである。絶縁体６は、例えば第１方向Ｄ１において貫通配線４の幅よりも薄い薄膜絶縁層である。薄膜絶縁層の膜厚は、例えば、０．１μｍ以上３０μｍ以下である。
　上記のような絶縁体６が構造体３に設けられているが、構造体３の第２面３２のうち第１方向Ｄ１からの平面視で裏面２２に重なる部分の一部は、絶縁体６に覆われずに露出している。
　（２．６）電極
　電子部品モジュール１は、配線層５の第２端５２上に形成された外部接続用の複数（図示例では２つ）の電極７を更に備える。また、電子部品モジュール１は、配線層５上に形成されているレジスト層９を更に備える。レジスト層９は、電極７及び配線層５よりもはんだ濡れ性が低い材料により形成されている。レジスト層９は、例えばポリイミド層である。これにより、電子部品モジュール１では、電極７を別の電子部品２０等とはんだにより接合する際に、配線層５上にはんだが濡れ広がることを抑制できる。
　電極７は、例えば、配線層５の第２端５２上のＴｉ膜と当該Ｔｉ膜上のＡｕ膜との積層膜である。電極７の積層構造は、あくまで一例であり、この一例に限定されない。
　（３）電子部品モジュールの製造方法
　次に、実施形態１に係る電子部品モジュール１の製造方法について、図３Ａ～図３Ｆ及び図４Ａ～図４Ｅを参照して説明する。
　電子部品モジュール１の製造方法では、電子部品２を準備した後、第１工程～第１０工程を順次行う。
　第１工程では、図３Ａに示すように、積層体１１２を準備する。積層体１１２は、平板状の支持体１１０と、支持体１１０の厚さ方向の一面に接着層１１３により粘着された導電層１１１とを含む。
　第２工程では、図３Ｂに示すように、積層体１１２の導電層１１１上に、貫通配線４の元になる複数の導体ピラー４００を形成する。この工程においては、まず、導電層１１１を覆うポジ型のフォトレジスト層を形成する。その後、フォトレジスト層において貫通配線４の形成予定位置にある部分を、フォトリソグラフィ技術を利用して除去する（貫通配線４の形成予定位置に開孔部を形成する）ことで、導電層１１１のうち貫通配線４の下地となる部位を露出させる。その後、電解めっきによって導体ピラー４００を形成する。導体ピラー４００の形成にあたっては、硫酸銅を含むめっき液を介してフォトレジスト層の表面に対向配置された陽極と、導電層１１１からなる陰極との間に通電して、導体ピラー４００を導電層１１１の露出表面からフォトレジスト層の厚さ方向に沿って析出させる。その後、フォトレジスト層を除去する。
　第３工程では、図３Ｃに示すように、導体ピラー４００が形成された積層体１１２の導電層１１１上に電子部品２を仮固定する。より詳細には、まず、導電層１１１上に液状（ペースト状）の樹脂粘着層（図示せず）を形成する。続いて、電子部品２の表面２１を樹脂粘着層に対向させ、電子部品２を樹脂粘着層に押し付ける。これにより、第３工程では、電子部品２を樹脂粘着層に仮固定する。樹脂粘着層は、感光性を有するポジ型のレジストにより形成されていることが好ましい。
　第４工程では、図４Ｄに示すように、絶縁体６の元になる絶縁層６００を形成する。つまり、導電層１１１及び導体ピラー４００の露出面上に絶縁層６００を形成する。絶縁層６００には、無機絶縁材料が用いられる。絶縁層６００に用いられる無機絶縁膜としては、例えば酸化シリコン又は窒化シリコンがある。絶縁層６００は、例えばＣＶＤ（Chemical Vapor Deposition）及びリソグラフィ技術により、導電層１１１及び導体ピラー４００上に形成される。
　第５工程では、図４Ｅに示すように、電子部品２と、導体ピラー４００及び導電層１１１を覆う絶縁層６００とを覆うように積層体１１２上に、構造体３の元になる金属構造層３０を形成する。要するに、第５工程では、積層体１１２の導電層１１１上に絶縁層６００を介して金属構造層３０を形成する。ここで、金属構造層３０は、その厚さ方向において互いに反対側にある第１面３０１及び第２面３０２を有する。金属構造層３０の第１面３０１は、絶縁層６００に接する面である。金属構造層３０は、電子部品２の裏面２２及び側面２３を覆っている。さらに、金属構造層３０は、絶縁層６００を介して導体ピラー４００の側面及び先端面を覆っている。したがって、金属構造層３０は構造体３よりも厚く、金属構造層３０の第２面３０２と導体ピラー４００の先端面との間には金属構造層３０の一部が介在している。
　第５工程では、金属を主成分とする金属構造層３０を溶射法によって形成する。溶射法を利用すると、金属構造層３０として、ポーラスを有するＣｕ構造体を形成することができる。なお、金属構造層３０の形成法は、溶射法には限らない。
　なお、構造体３が、金属又は合金を含む導電性樹脂によって形成されている導電性構造体である場合、第５工程では、上記導電性樹脂を形成する。
　第６工程では、図３Ｆに示すように、金属構造層３０を構造体３の厚さになるまで第１面３０１とは反対の第２面３０２側から研磨することによって構造体３を形成する。要するに、第６工程では、導体ピラー４００の先端面が露出しかつ金属構造層３０の第２面３０２が導体ピラー４００の先端面と略面一となるように金属構造層３０を研磨する。第６工程では、導体ピラー４００の先端面を露出させることが必須であり、導体ピラー４００の先端面と金属構造層３０の第２面３０２とが面一となることは必須ではない。第６工程を行うことによって、構造体３と貫通配線４と絶縁体６の一部とが形成される。
　さらに、第６工程では、絶縁体６の一部である絶縁部６４を形成する。より詳細には、絶縁部６４の元になる絶縁膜を貫通配線４の先端面と構造体３と絶縁体６の絶縁部６１の露出面上に形成し、その後、エッチング技術を利用して上記絶縁膜のうち不要な部分を除去する。これにより、絶縁体６の絶縁部６４が形成される。
　第７工程では、図４Ａに示すように、電子部品２と構造体３と貫通配線４と絶縁体６と積層体１１２と樹脂粘着層（図示せず）とを含む構造体から、積層体１１２及び樹脂粘着層を除去する。これにより、第７工程では、電子部品２の表面２１、貫通配線４の両端面（第１端面４１及び第２端面４２）及び絶縁体６の一部を露出させることができる。第７工程では、例えば、導電層１１１と支持体１１０とを粘着している接着層１１３の粘着力を低下させ、積層体１１２における支持体１１０を除去する（剥離する）。接着層１１３は、紫外線、赤外線、熱のいずれかによって粘着力を低下させることが可能な接着剤によって形成されていることが好ましい。積層体１１２における導電層１１１は、例えばウェットエッチングにより除去することできる。また、第７工程では、樹脂粘着層を露光してから現像することにより樹脂粘着層を除去することができる。
　第８工程では、図４Ｂに示すように、電子部品２と貫通配線４とを電気的に接続する複数の配線層５を形成する。第８工程では、例えば、スパッタ又はめっき、フォトリソグラフィ技術及びエッチング技術を利用して各配線層５を形成する。
　第９工程では、図４Ｃに示すように、複数の外部接続用配線層８を形成し、その後、レジスト層９０を形成する。第９工程では、例えば、スパッタ又はめっき、フォトリソグラフィ技術及びエッチング技術を利用して各外部接続用配線層８を形成する。また、第９工程では、例えば、スピンコート等の塗布技術と、フォトリソグラフィ技術とを利用してレジスト層９０を形成する。
　第１０工程では、図４Ｄに示すように、複数の電極７を形成し、その後、レジスト層９を形成する。より詳細には、第１０工程では、例えば、スパッタ等の薄膜形成技術と、フォトリソグラフィ技術及びエッチング技術とを利用して、電極７を形成する。その後、第１０工程では、例えば、スピンコート等の塗布技術と、フォトリソグラフィ技術とを利用してレジスト層９を形成する。その後、第１０工程では、導電性バンプ４３，４４を形成する。導電性バンプ４３，４４は、はんだバンプであるが、はんだバンプに限らず、例えば金バンプであってもよい。
　第１工程において積層体１１２として複数の電子部品モジュール１の集合体を形成可能な大きさの積層体１１２を用いれば、第１工程から第１０工程まで行うことによって、複数の電子部品モジュール１の集合体を形成することができる。この場合、例えば、複数の電子部品モジュール１の集合体を個々の電子部品モジュール１に分離するダイシングを行うことで複数の電子部品モジュール１を得ることができる。
　電子部品モジュール１を含む通信モジュール２００の製造にあたっては、第１０工程の後で、以下の第１１工程を行ってから、個々の通信モジュール２００に分離することで複数の通信モジュール２００を得るようにしてもよい。
　第１１工程では、図４Ｅに示すように、例えば、電子部品モジュール１の電子部品２とは別の電子部品２０を、電子部品モジュール１に実装する。より詳細には、第１１工程では、電子部品２０の端子電極と電子部品モジュール１の電極７とを導電性バンプ４３を介して電気的かつ機械的に接続する。その後、電子部品２０を覆うカバー層２０１を形成する。カバー層２０１の材料としては、例えば、ポリイミド、ベンゾシクロブテン、ポリベンゾオキサゾール、フェノール樹脂又はシリコーン樹脂を採用することができる。カバー層２０１は、電子部品モジュール１上の電子部品２０を封止する封止層としての機能を有する。
　（４）効果
　以上説明したように、実施形態１に係る電子部品モジュール１では、電子部品２の少なくとも一部を覆っている構造体３を貫通配線４が貫通しているモジュール構造において、構造体３が導電性を有している。このような電子部品モジュール１では、電気絶縁性を有する構造体よりも、導電性を有する構造体３のほうが熱伝導率が高い。したがって、電子部品２で発生した熱をより効率よく放熱することができる。また、絶縁体６が貫通配線４と構造体３との間に設けられているので、導電性を有する構造体３と貫通配線４との間の電気絶縁性を高めることができる。さらに、絶縁体６が配線層５と構造体３との間に設けられているので、導電性を有する構造体３と配線層５との間の電気絶縁性を高めることができる。
　特に、電子部品２が高発熱のＩＣ、弾性波フィルタ又はパワーアンプのような発熱の大きなデバイスである場合に、効果が大きい。例えば電子部品２が高発熱のＩＣである場合、電子部品モジュール１の放熱性を高めることにより、発熱による誤動作、特性低下等を抑制させることができる。また、電子部品２が弾性波フィルタである場合、電子部品モジュール１の放熱性を高めることにより、弾性波フィルタの動作時の周波数シフト量を小さくすることができる。
　さらに、実施形態１に係る電子部品モジュール１では、放熱のための構造が別途不要であるから、サイズダウン及びコストダウンを図ることができる。
　また、実施形態１に係る電子部品モジュール１では、導電性を有する構造体３が電子部品２に接触している状態で電子部品２を保持している。これにより、電子部品２から放射される熱が構造体３に伝達しやすいので、電子部品２で発生した熱を更に効率よく放熱することができる。
　実施形態１に係る電子部品モジュール１では、構造体３がＣｕを含む導電材料により形成されている。熱伝導率の高いＣｕを構造体３に用いることにより、電子部品２で発生した熱を更に効率よく放熱することができる。
　実施形態１に係る電子部品モジュール１では、ポーラス金属を含む導体により構造体３が形成されている。これにより、構造体３にポーラスが形成されるので、構造体３において、構造体が樹脂である場合に比べて、放熱性を高めつつ、構造体がバルク金属である場合に比べて、弾性を高めることができる。その結果、電子部品２への熱応力を低減させることができる。特に、電子部品２が弾性波デバイスである場合、弾性波デバイスでは圧電基板の線膨張率の面内異方性が大きいため、電子部品２への熱応力を低減することにより、電子部品２の高信頼性を保つことができる。
　実施形態１に係る電子部品モジュール１では、低透磁率を有する導体により構造体３が形成されている。これにより、電子部品２における磁気的特性の劣化を抑制することができる。特に電子部品２が高周波デバイスである場合、磁気的特性の劣化の抑制効果が大きい。
　（５）変形例
　実施形態１の変形例として、構造体３は、ポーラス金属と低弾性材とを含む導体により形成されていてもよい。より詳細には、構造体３は、ポーラスを有するＣｕ構造体に低弾性材が含浸されている導体により形成されている。ポーラスを有するＣｕ構造体に低弾性材を含浸させることで、Ｃｕ粒子ネッキング体の隙間に低弾性材が充填された構造体が形成される。
　本変形例に係る電子部品モジュール１では、ポーラス金属と低弾性材とを含む導体により構造体３が形成されている。これにより、弾性率の低い低弾性材によって金属間の隙間を埋めることができるので、構造体がポーラスを有する金属である場合に比べて、電子部品２で発生した熱を更に効率よく放熱することができる。
　実施形態１に係る電子部品モジュール１では、構造体３の第２面３２が平面状であり、構造体３の第２面３２から電子部品２の表面２１までの最短距離が、第２面３２から第１面３１までの最短距離よりも長い。これにより、実施形態１に係る電子部品モジュール１では、低背化を図ることができる。
　これに対して、実施形態１の変形例として、構造体３の第２面３２が平面状であり、構造体３の第２面３２から電子部品２の表面２１までの距離が、構造体３の第２面３２から構造体３の第１面３１までの距離よりも短くてもよい。これにより、本変形例に係る電子部品モジュール１では、電子部品２の表面２１に傷がつきにくくなる。
　また、実施形態１の別の変形例として、構造体３の第２面３２が平面状であり、構造体３の第２面３２から電子部品２の表面２１までの距離が、構造体３の第２面３２から構造体３の第１面３１までの距離よりも同じであってもよい。
　要するに、構造体３は、電子部品２の側面２３の少なくとも一部を覆っていればよい。「電子部品２の側面２３の少なくとも一部及び裏面２２を覆っている」とは、電子部品２の側面２３に関して、少なくとも、電子部品２の側面２３のうち表面２１側の第１端よりも裏面２２側の第２端側にずれた位置から側面２３と裏面２２との境界まで側面２３を全周に亘って覆っていることを意味し、電子部品２の側面２３の全部を覆っている場合を含む。
　電子部品モジュール１は、図１の例では、１つの電子部品２に対して、電子部品２に直接接続された２つの配線層５を備えるが、配線層５の数は、２つには限らない。配線層５の数は、１つであってもよいし、３つ以上であってもよい。
　また、電子部品モジュール１は、図１の例では、１つの電子部品２を備えるが、電子部品２の数は１つに限らず、複数であってもよい。このとき、複数の電子部品２は、同じ種類の電子部品であってもよいし、互いに異なる電子部品であってもよいし、複数の電子部品２のうちの一部の電子部品２のみが同じ電子部品であってもよい。また、電子部品モジュール１が複数の電子部品２を備える場合、電子部品２ごとに、貫通配線４及び配線層５のレイアウトが相違してもよい。
　上記の各変形例に係る電子部品モジュール１においても、実施形態１に係る電子部品モジュール１と同様の効果を奏する。
　（実施形態２）
　実施形態２に係る電子部品モジュール１ａは、図５に示すように、構造体３と貫通配線４との間だけではなく、構造体３と電子部品２との間にも絶縁体６ａが設けられている点で、実施形態１に係る電子部品モジュール１（図１参照）と相違する。なお、実施形態１に係る電子部品モジュール１と同様の構成要素については、同一の符号を付して説明を省略する。
　実施形態２に係る電子部品モジュール１ａは、実施形態１の絶縁体６（図１参照）に代えて、図５に示すような絶縁体６ａを備える。
　絶縁体６ａは、複数の第１絶縁部６１ａと、第２絶縁部６２ａと、第３絶縁部６３ａと、第４絶縁部６４ａとを備える。各第１絶縁部６１ａは、実施形態１の絶縁部６１（図１参照）と同様、構造体３と貫通配線４との間に設けられており、構造体３と貫通配線４との間を電気的に絶縁している。第２絶縁部６２ａは、構造体３と電子部品２との間に設けられており、構造体３と電子部品２との間を電気的に絶縁している。より詳細には、第２絶縁部６２ａは、電子部品２の裏面２２及び側面２３を覆うように形成されており、構造体３と電子部品２のうち配線層５と電気的に接続する端子以外の部分との間を電気的に絶縁している。第３絶縁部６３ａは、実施形態１の絶縁部６３（図１参照）と同様、構造体３と配線層５との間に沿って設けられており、構造体３と配線層５との間を電気的に絶縁している。第４絶縁部６４ａは、実施形態１の絶縁部６４（図１参照）と同様、構造体３と外部接続用配線層８との間に設けられており、構造体３と外部接続用配線層８との間を電気的に絶縁している。なお、実施形態１の絶縁体６（図１参照）と同様の機能については説明を省略する。
　絶縁体６ａは、無機絶縁材料により形成されている。絶縁体６ａに用いられる無機絶縁材料は、例えば酸化シリコン又は窒化シリコンである。絶縁体６ａは、例えば第１方向Ｄ１において貫通配線４の幅よりも非常に薄い薄膜絶縁層である。
　次に、実施形態２に係る電子部品モジュール１ａの製造方法について、図６Ａ～図６Ｆ及び図７Ａ～図７Ｅを参照して説明する。
　電子部品モジュール１ａの製造方法では、電子部品２を準備した後、第１工程～第１０工程を順次行う。
　実施形態２の第１工程～第３工程は、実施形態１の第１工程～第３工程と同様である。第１工程では、図６Ａに示すように、積層体１１２を準備する。第２工程では、図６Ｂに示すように、積層体１１２の導電層１１１上に、貫通配線４の元になる複数の導体ピラー４００を形成する。第３工程では、図６Ｃに示すように、導体ピラー４００が形成された積層体１１２の導電層１１１上に電子部品２を仮固定する。
　第４工程では、図６Ｄに示すように、絶縁体６ａの元になる絶縁層６００ａを形成する。実施形態２の第４工程では、導電層１１１及び導体ピラー４００の露出面上だけではなく、電子部品２の裏面２２及び側面２３上にも絶縁層６００ａを形成する。
　第５工程では、図６Ｅに示すように、電子部品２と導体ピラー４００と導電層１１１とを覆う絶縁層６００ａを覆うように積層体１１２上に、構造体３の元になる金属構造層３０を形成する。要するに、第５工程では、積層体１１２の導電層１１１上に絶縁層６００ａを介して金属構造層３０を形成する。
　第５工程では、実施形態１の第５工程と同様、金属構造層３０を溶射法によって形成している。溶射法を利用すると、金属構造層３０として、ポーラスを有するＣｕ構造体を作成することができる。なお、実施形態２においても、金属構造層３０の形成法は、溶射法には限らない。
　第６工程では、実施形態１の第６工程と同様、図６Ｆに示すように、金属構造層３０を構造体３の厚さになるまで第２面３０２側から研磨することによって構造体３を形成する。さらに、第６工程では、絶縁体６ａの一部である第４絶縁部６４ａを形成する。
　実施形態２の第７工程～第１０工程は、実施形態１の第７工程～第１０工程と同様である。第７工程では、図７Ａに示すように、電子部品２と構造体３と貫通配線４と絶縁体６ａと積層体１１２と樹脂粘着層（図示せず）とを含む構造体から、積層体１１２及び樹脂粘着層を除去する。第８工程では、図７Ｂに示すように、電子部品２と貫通配線４とを電気的に接続する複数の配線層５を形成する。第９工程では、図７Ｃに示すように、複数の外部接続用配線層８及びレジスト層９０を形成する。第１０工程では、図７Ｄに示すように、複数の電極７及び複数の導電性バンプ４３，４４及びレジスト層９を形成する。
　第１１工程では、実施形態１の第１１工程と同様、図７Ｅに示すように、電子部品２０を電子部品モジュール１ａに実装し、その後、電子部品２０を覆うカバー層２０１を形成する。
　以上説明したように、実施形態２に係る電子部品モジュール１ａでは、構造体３と貫通配線４との間だけではなく、構造体３と電子部品２との間にも絶縁体６ａが設けられている。導電性を有する構造体３と電子部品２の導電部分との間の電気絶縁性を高めることができる。
　なお、実施形態２の絶縁体６ａは、実施形態１に係る電子部品モジュール１だけではなく、実施形態１の各変形例に係る電子部品モジュール１にも適用することができる。
　以上説明した実施形態１，２は、本発明の様々な実施形態の一つに過ぎない。実施形態１，２は、本発明の目的を達成できれば、設計等に応じて種々の変更が可能である。
　（まとめ）
　以上説明した実施形態等から以下の態様が開示されていることは明らかである。
　第１の態様に係る電子部品モジュール（１；１ａ）は、電子部品（２）と、構造体（３）と、貫通配線（４）と、絶縁体（６；６ａ）とを備える。構造体（３）は、電子部品（２）の少なくとも一部を覆い、導電性を有する。貫通配線（４）は、構造体（３）を貫通している。絶縁体（６；６ａ）は、少なくとも貫通配線（４）と構造体（３）との間に設けられている。
　第１の態様に係る電子部品モジュール（１；１ａ）では、電子部品（２）の少なくとも一部を覆っている構造体（３）を貫通配線（４）が貫通しているモジュール構造において、構造体（３）が導電性を有している。このような電子部品モジュール（１；１ａ）では、電気絶縁性を有する構造体よりも、導電性を有する構造体（３）のほうが熱伝導率が高い。したがって、電子部品（２）で発生した熱をより効率よく放熱することができる。また、絶縁体（６；６ａ）が貫通配線（４）と構造体（３）との間に設けられているので、導電性を有する構造体（３）と貫通配線（４）との間の電気絶縁性を高めることができる。
　第２の態様に係る電子部品モジュール（１；１ａ）は、第１の態様において、配線層（５）を更に備える。配線層（５）は、電子部品（２）と貫通配線（４）とを電気的に接続している。
　第３の態様に係る電子部品モジュール（１；１ａ）は、電子部品（２）と、構造体（３）と、貫通配線（４）と、配線層（５）と、絶縁体（６；６ａ）とを備える。構造体（３）は、電子部品（２）の少なくとも一部を覆い、導電性を有する。貫通配線（４）は、構造体（３）を貫通している。配線層（５）は、電子部品（２）と貫通配線（４）とを電気的に接続している。絶縁体（６；６ａ）は、少なくとも配線層（５）と構造体（３）との間に設けられている。
　第３の態様に係る電子部品モジュール（１；１ａ）では、電子部品（２）の少なくとも一部を覆っている構造体（３）を貫通配線（４）が貫通しているモジュール構造において、構造体（３）が導電性を有している。このような電子部品モジュール（１；１ａ）では、電気絶縁性を有する構造体よりも、導電性を有する構造体（３）のほうが熱伝導率が高い。したがって、電子部品（２）で発生した熱をより効率よく放熱することができる。また、絶縁体（６；６ａ）が配線層（５）と構造体（３）との間に設けられているので、導電性を有する構造体（３）と配線層（５）との間の電気絶縁性を高めることができる。
　第１～３の態様において、特に、電子部品（２）が高発熱のＩＣ、弾性波フィルタ又はパワーアンプのような発熱の大きなデバイスである場合に、効果が大きい。例えば電子部品（２）が高発熱のＩＣである場合、電子部品モジュール（１；１ａ）の放熱性を高めることにより、発熱による誤動作を低減させることができる。また、電子部品（２）が弾性波フィルタである場合、電子部品モジュール（１；１ａ）の放熱性を高めることにより、弾性波フィルタの動作時の周波数シフト量を小さくすることができる。
　さらに、第１～３の態様に係る電子部品モジュール（１；１ａ）では、放熱のための新たな構造が不要であるから、サイズダウン及びコストダウンを図ることができる。
　第４の態様に係る電子部品モジュール（１）では、第１～３の態様のいずれか１つにおいて、構造体（３）は、電子部品（２）に接触している。
　第４の態様に係る電子部品モジュール（１）では、導電性を有する構造体（３）が電子部品（２）に接触している状態で電子部品（２）を保持している。これにより、電子部品（２）から放射される熱が構造体（３）に伝達しやすいので、電子部品（２）で発生した熱を更に効率よく放熱することができる。
　第５の態様に係る電子部品モジュール（１ａ）では、第１又は２の態様において、絶縁体（６ａ）は、第１絶縁部（６１ａ）と、第２絶縁部（６２ａ）とを含む。第１絶縁部（６１ａ）は、構造体（３）と貫通配線（４）との間に設けられている。第２絶縁部（６２ａ）は、構造体（３）と電子部品（２）との間に設けられている。
　第５の態様に係る電子部品モジュール（１ａ）では、構造体（３）と貫通配線（４）との間だけではなく、構造体（３）と電子部品（２）との間にも絶縁体（６ａ）が設けられている。導電性を有する構造体（３）と電子部品（２）の導電部分との間の電気絶縁性を高めることができる。
　第６の態様に係る電子部品モジュール（１ａ）では、第３の態様において、絶縁体（６ａ）は、第３絶縁部（６３ａ）と、第２絶縁部（６２ａ）とを含む。第３絶縁部（６３ａ）は、構造体（３）と配線層（５）との間に設けられている。第２絶縁部（６２ａ）は、構造体（３）と電子部品（２）との間に設けられている。
　第６の態様に係る電子部品モジュール（１ａ）では、構造体（３）と配線層（５）との間だけではなく、構造体（３）と電子部品（２）との間にも絶縁体（６ａ）が設けられている。導電性を有する構造体（３）と電子部品（２）の導電部分との間の電気絶縁性を高めることができる。
　第７の態様に係る電子部品モジュール（１；１ａ）では、第１～６の態様のいずれか１つにおいて、構造体（３）は、Ｃｕを含む導電材料により形成されている。
　第７の態様に係る電子部品モジュール（１；１ａ）では、構造体（３）がＣｕを含む導電材料により形成されている。熱伝導率の高いＣｕを構造体（３）に用いることにより、電子部品（２）で発生した熱を更に効率よく放熱することができる。
　第８の態様に係る電子部品モジュール（１；１ａ）では、第１～７の態様のいずれか１つにおいて、構造体（３）は、ポーラス金属を含む導体により形成されている。
　第８の態様に係る電子部品モジュール（１；１ａ）では、ポーラス金属を含む導体により構造体（３）が形成されている。これにより、構造体（３）にポーラスが形成されるので、構造体（３）において、構造体が樹脂である場合に比べて、放熱性を高めつつ、構造体がバルク金属である場合に比べて、弾性を高めることができる。その結果、電子部品（２）への熱応力を低減させることができる。特に、電子部品（２）が弾性波デバイスである場合、弾性波デバイスでは圧電基板の線膨張率の面内異方性が大きいため、電子部品（２）への熱応力を低減することにより、電子部品（２）の高信頼性を保つことができる。
　第９の態様に係る電子部品モジュール（１；１ａ）では、第８の態様において、構造体（３）は、ポーラス金属と低弾性材とを含む導体により形成されている。
　第９の態様に係る電子部品モジュール（１；１ａ）では、ポーラス金属と低弾性材とを含む導体により構造体（３）が形成されている。これにより、弾性率の低い低弾性材によって金属間の隙間を埋めることができるので、構造体ポーラスを有する金属である場合に比べて、電子部品（２）で発生した熱を更に効率よく放熱することができる。
　第１０の態様に係る電子部品モジュール（１；１ａ）では、第１～９の態様のいずれか１つにおいて、構造体（３）は、低透磁率を有する導体により形成されている。
　第１０の態様に係る電子部品モジュール（１；１ａ）では、低透磁率を有する導体により構造体（３）が形成されている。これにより、電子部品（２）における磁気的特性の劣化を抑制することができる。特に電子部品（２）が高周波デバイスである場合、磁気的特性の劣化の抑制効果が大きい。
　第１１の態様に係る電子部品モジュール（１；１ａ）では、第１～１０の態様のいずれか１つにおいて、絶縁体（６；６ａ）は、無機絶縁材料により形成されている。
　第１２の態様に係る電子部品モジュール（１；１ａ）は、第２又は３の態様において、電極（７）と、レジスト層（９）とを更に備える。電極（７）は、配線層（５）上に形成されている。レジスト層（９）は、配線層（５）上に形成されている。レジスト層（９）は、電極（７）及び配線層（５）よりもはんだ濡れ性が低い材料により形成されている。
　第１２の態様に係る電子部品モジュール（１；１ａ）では、電極（７）を別の電子部品（２０）等とはんだにより接合する際に、配線層（５）上にはんだが濡れ広がることを抑制できる。
　第１３の態様に係る電子部品モジュール（１；１ａ）は、第１，２又は５の態様において、外部接続用配線層（８）と、レジスト層（９０）とを更に備える。外部接続用配線層（８）は、貫通配線（４）に電気的に接続されている。レジスト層（９０）は、外部接続用配線層（８）上に形成されている。レジスト層（９０）は、外部接続用配線層（８）よりもはんだ濡れ性が低い材料により形成されている。
　第１３の態様に係る電子部品モジュール（１；１ａ）では、外部接続用配線層（８）を回路基板（１０）等とはんだにより接合する際に、外部接続用配線層（８）上にはんだが濡れ広がることを抑制できる。
　１，１ａ　電子部品モジュール
　１１０　支持体
　１１１　導電層
　１１２　積層体
　１１３　接着層
　２　電子部品
　２１　表面
　２２　裏面
　２３　側面
　３　構造体
　３０　金属構造層
　３０１　第１面
　３０２　第２面
　３１　第１面
　３２　第２面
　４　貫通配線
　４００　導体ピラー
　４１　第１端面
　４２　第２端面
　４３，４４　導電性バンプ
　５　配線層
　５１　第１端
　５２　第２端
　６，６ａ　絶縁体
　６００，６００ａ　絶縁層
　６１　絶縁部
　６３　絶縁部
　６４　絶縁部
　６１ａ　第１絶縁部
　６２ａ　第２絶縁部
　６３ａ　第３絶縁部
　６４ａ　第４絶縁部
　７　電極
　８　外部接続用配線層
　９，９０　レジスト層
　２００　通信モジュール
　２０１　カバー層
　２０２　間隙
　１０　回路基板
　２０　電子部品
　Ｄ１　第１方向
　Ｄ２　第２方向

Claims (13)

  1. 　電子部品と、
    　前記電子部品の少なくとも一部を覆い、導電性を有する構造体と、
    　前記構造体を貫通している貫通配線と、
    　少なくとも前記貫通配線と前記構造体との間に設けられている絶縁体と、
    　を備える
    　ことを特徴とする電子部品モジュール。
  2. 　前記電子部品と前記貫通配線とを電気的に接続している配線層を更に備える
    　ことを特徴とする請求項１に記載の電子部品モジュール。
  3. 　電子部品と、
    　前記電子部品の少なくとも一部を覆い、導電性を有する構造体と、
    　前記構造体を貫通している貫通配線と、
    　前記電子部品と前記貫通配線とを電気的に接続している配線層と、
    　少なくとも前記配線層と前記構造体との間に設けられている絶縁体と、
    　を備える
    　ことを特徴とする電子部品モジュール。
  4. 　前記構造体は、前記電子部品に接触している
    　ことを特徴とする請求項１～３のいずれか１項に記載の電子部品モジュール。
  5. 　前記絶縁体は、
    　　前記構造体と前記貫通配線との間に設けられている第１絶縁部と、
    　　前記構造体と前記電子部品との間に設けられている第２絶縁部とを含む
    　ことを特徴とする請求項１又は２に記載の電子部品モジュール。
  6. 　前記絶縁体は、
    　　前記構造体と前記配線層との間に設けられている第３絶縁部と、
    　　前記構造体と前記電子部品との間に設けられている第２絶縁部とを含む
    　ことを特徴とする請求項３に記載の電子部品モジュール。
  7. 　前記構造体は、Ｃｕを含む導電材料により形成されている
    　ことを特徴とする請求項１～６のいずれか１項に記載の電子部品モジュール。
  8. 　前記構造体は、ポーラス金属を含む導体により形成されている
    　ことを特徴とする請求項１～７のいずれか１項に記載の電子部品モジュール。
  9. 　前記構造体は、前記ポーラス金属と低弾性材とを含む導体により形成されている
    　ことを特徴とする請求項８に記載の電子部品モジュール。
  10. 　前記構造体は、低透磁率を有する導体により形成されている
    　ことを特徴とする請求項１～９のいずれか１項に記載の電子部品モジュール。
  11. 　前記絶縁体は、無機絶縁材料により形成されている
    　ことを特徴とする請求項１～１０のいずれか１項に記載の電子部品モジュール。
  12. 　前記配線層上に形成されている電極と、
    　前記配線層上において前記電極とは異なる位置に形成されているレジスト層とを更に備え、
    　前記レジスト層は、前記電極及び前記配線層よりもはんだ濡れ性が低い材料により形成されている
    　ことを特徴とする請求項２又は３に記載の電子部品モジュール。
  13. 　前記貫通配線に電気的に接続されている外部接続用配線層と、
    　前記外部接続用配線層上に形成されているレジスト層とを更に備え、
    　前記レジスト層は、前記外部接続用配線層よりもはんだ濡れ性が低い材料により形成されている
    　ことを特徴とする請求項１，２又は５に記載の電子部品モジュール。
PCT/JP2018/024315 2017-06-30 2018-06-27 電子部品モジュール WO2019004266A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201880042086.0A CN110800101B (zh) 2017-06-30 2018-06-27 电子部件模块
US16/724,422 US11367677B2 (en) 2017-06-30 2019-12-23 Electronic component module

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017129932 2017-06-30
JP2017-129932 2017-06-30

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/724,422 Continuation US11367677B2 (en) 2017-06-30 2019-12-23 Electronic component module

Publications (1)

Publication Number Publication Date
WO2019004266A1 true WO2019004266A1 (ja) 2019-01-03

Family

ID=64742102

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/024315 WO2019004266A1 (ja) 2017-06-30 2018-06-27 電子部品モジュール

Country Status (3)

Country Link
US (1) US11367677B2 (ja)
CN (1) CN110800101B (ja)
WO (1) WO2019004266A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018116799A1 (ja) * 2016-12-21 2018-06-28 株式会社村田製作所 電子部品内蔵基板の製造方法、電子部品内蔵基板、電子部品装置及び通信モジュール
US20200243484A1 (en) * 2019-01-30 2020-07-30 Avago Technologies International Sales Pte. Limited Radio frequency (rf) switch device including rf switch integrated circuit (ic) divided between sides of pcb

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005311249A (ja) * 2004-04-26 2005-11-04 Taiyo Yuden Co Ltd 部品内蔵型多層基板
JP2011211099A (ja) * 2010-03-30 2011-10-20 Tdk Corp 電子部品内蔵基板及び電子部品内蔵基板の製造方法
JP2014110337A (ja) * 2012-12-03 2014-06-12 Fujitsu Ltd 電子部品装置の製造方法、電子部品装置及び電子装置
JP2018046298A (ja) * 2016-02-22 2018-03-22 太陽誘電株式会社 回路基板及び回路モジュール

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000101245A (ja) * 1998-09-24 2000-04-07 Ngk Spark Plug Co Ltd 積層樹脂配線基板及びその製造方法
TW550997B (en) * 2001-10-18 2003-09-01 Matsushita Electric Ind Co Ltd Module with built-in components and the manufacturing method thereof
JP2005310954A (ja) 2004-04-20 2005-11-04 Nec Corp 半導体パッケージとその製造方法
US9780079B2 (en) * 2015-04-30 2017-10-03 Micron Technology, Inc. Semiconductor die assembly and methods of forming thermal paths
JP6572673B2 (ja) * 2015-08-13 2019-09-11 富士通株式会社 電子装置及び電子装置の製造方法
US10050014B2 (en) * 2016-02-22 2018-08-14 Taiyo Yuden Co., Ltd. Circuit substrate and method of manufacturing same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005311249A (ja) * 2004-04-26 2005-11-04 Taiyo Yuden Co Ltd 部品内蔵型多層基板
JP2011211099A (ja) * 2010-03-30 2011-10-20 Tdk Corp 電子部品内蔵基板及び電子部品内蔵基板の製造方法
JP2014110337A (ja) * 2012-12-03 2014-06-12 Fujitsu Ltd 電子部品装置の製造方法、電子部品装置及び電子装置
JP2018046298A (ja) * 2016-02-22 2018-03-22 太陽誘電株式会社 回路基板及び回路モジュール

Also Published As

Publication number Publication date
CN110800101A (zh) 2020-02-14
US20200126898A1 (en) 2020-04-23
US11367677B2 (en) 2022-06-21
CN110800101B (zh) 2023-09-15

Similar Documents

Publication Publication Date Title
JP6908112B2 (ja) 電子部品モジュール及びその製造方法
US6710682B2 (en) Surface acoustic wave device, method for producing the same, and circuit module using the same
JP5861771B2 (ja) 弾性波装置及びその製造方法
JP2012182604A (ja) 弾性波フィルタ部品
CN109074947B (zh) 电子部件
JP6288111B2 (ja) 弾性波フィルタデバイス
JP2002261582A (ja) 弾性表面波デバイスおよびその製造方法ならびにそれを用いた回路モジュール
JP2001298115A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US11367677B2 (en) Electronic component module
WO2015046402A1 (ja) 弾性波装置および弾性波モジュール
JP5873311B2 (ja) 弾性波デバイス及び多層基板
WO2018225589A1 (ja) 電子部品モジュール
WO2018198952A1 (ja) フィルタ装置およびその製造方法
US20210297057A1 (en) Method for manufacturing electronic component module and electronic component module
US11289825B2 (en) Radio frequency module and method of manufacturing radio frequency module
JP2004288815A (ja) 半導体装置及びその製造方法
JP2014216971A (ja) 弾性表面波装置
JP7001096B2 (ja) 電子部品モジュール及び電子部品モジュールの製造方法
WO2020166550A1 (ja) 電子部品モジュールの製造方法、及び電子部品モジュール
JP6068220B2 (ja) 電子部品の製造方法
JP6557481B2 (ja) 電子装置
JP6130162B2 (ja) 電子部品の製造方法
JP2011160176A (ja) 圧電発振器
JP2005027229A (ja) 弾性表面波デバイスとその製造法
JP2009088864A (ja) 圧電発振器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18825238

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18825238

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP