JP7001096B2 - 電子部品モジュール及び電子部品モジュールの製造方法 - Google Patents

電子部品モジュール及び電子部品モジュールの製造方法 Download PDF

Info

Publication number
JP7001096B2
JP7001096B2 JP2019537565A JP2019537565A JP7001096B2 JP 7001096 B2 JP7001096 B2 JP 7001096B2 JP 2019537565 A JP2019537565 A JP 2019537565A JP 2019537565 A JP2019537565 A JP 2019537565A JP 7001096 B2 JP7001096 B2 JP 7001096B2
Authority
JP
Japan
Prior art keywords
electronic component
layer
wiring
component module
conductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019537565A
Other languages
English (en)
Other versions
JPWO2019039336A1 (ja
Inventor
敬 岩本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2019039336A1 publication Critical patent/JPWO2019039336A1/ja
Application granted granted Critical
Publication of JP7001096B2 publication Critical patent/JP7001096B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/117—Stacked arrangements of devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • H03H9/0557—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement the other elements being buried in the substrate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/058—Holders; Supports for surface acoustic wave devices
    • H03H9/059—Holders; Supports for surface acoustic wave devices consisting of mounting pads or bumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1071—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the SAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1078—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a foil covering the non-active sides of the SAW device
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02992—Details of bus bars, contact pads or other electrical connections for finger electrodes

Description

本発明は、一般に電子部品モジュール及び電子部品モジュールの製造方法に関し、より詳細には、電子部品と樹脂構造体とを備える電子部品モジュール及び電子部品モジュールの製造方法に関する。
従来、電子部品モジュールとして、半導体チップ（電子部品）、絶縁樹脂層（樹脂構造体）、導電ポスト（貫通配線）、接続端子、配線層及び表面層を含む半導体パッケージが知られている（例えば特許文献１参照）。
特許文献１に記載された半導体パッケージでは、半導体チップの上面に接続端子が設けられており、半導体チップの底面部を除く全体、半導体チップ上の接続端子、導電ポスト及び配線層は、絶縁樹脂層により覆われている。
特開２００５－３１０９５４号公報
しかしながら、特許文献１に記載された半導体パッケージのような従来の電子部品モジュールでは、例えば電子部品又は配線層が外部からの電磁波の影響を受けやすいという問題があった。これにより、特許文献１に記載された従来の電子部品モジュールでは、特性が劣化する可能性が高かった。
上記の問題を解決するために、本願の発明者は、電子部品と樹脂構造体との間に第１導体層が設けられており、かつ、配線層と樹脂構造体との間に第２導体層が設けられている構造の電子部品モジュールを考えた。
しかしながら、第１導体層と第２導体層との境界に界面が発生するため、上記のような構造の電子部品モジュールであっても、外部からの電磁波を遮断する電磁シールド性能の劣化が大きかった。
本発明は上記の点に鑑みてなされた発明であり、本発明の目的は、外部からの電磁波を遮断する電磁シールド性能の劣化を抑制することができる電子部品モジュール及び電子部品モジュールの製造方法を提供することにある。
本発明の一態様に係る電子部品モジュールは、電子部品と、樹脂構造体と、配線部と、シールド部と、貫通配線と、を備える。前記電子部品は、互いに背向する第１主面及び第２主面、並びに、前記第１主面と前記第２主面とを結ぶ側面を有する。前記樹脂構造体は、前記電子部品の前記側面の少なくとも一部及び前記第２主面を覆っている。前記配線部は、前記電子部品に電気的に接続されている。前記シールド部は、第１導体層及び第２導体層を含む。前記第１導体層は、前記電子部品と前記樹脂構造体との間に前記電子部品から離れて設けられており、導電性を有する。前記第２導体層は、前記配線部と前記樹脂構造体との間に前記配線部から離れて設けられており、導電性を有する。前記貫通配線は、前記樹脂構造体を貫通している。前記シールド部では、前記第１導体層と前記第２導体層とが一体となっている。前記シールド部は、第３導体層を更に含む。前記第３導体層は、前記貫通配線と前記樹脂構造体との間に前記貫通配線から離れて設けられている。
本発明の一態様に係る電子部品モジュールの製造方法は、部品配置工程と、中間部形成工程と、樹脂成形工程と、ピラー形成工程と、を有する。前記部品配置工程では、電子部品の第１主面を支持体の表面に対向させて前記電子部品を前記支持体の前記表面上に配置する。前記電子部品は、互いに背向する前記第１主面及び第２主面、並びに、前記第１主面と前記第２主面とを結ぶ側面を有する。前記中間部形成工程では、前記支持体の前記表面のうち露出している領域及び前記電子部品の前記側面のうち露出している領域及び前記第２主面の両方を覆う中間部を形成する。前記シールド部形成工程では、前記中間部を覆うシールド部を形成する。前記樹脂成形工程では、前記シールド部を覆う樹脂構造体を成形する。前記ピラー形成工程では、前記中間部を形成する前に、前記支持体の前記表面上に導電性を有するピラーを形成する。前記中間部形成工程では、前記ピラーの露出している領域、前記支持体の前記表面のうち露出している領域、及び、前記電子部品の前記側面のうち露出している領域を覆う前記中間部を形成する。
本発明の上記態様に係る電子部品モジュール及び電子部品モジュールの製造方法によれば、外部からの電磁波を遮断する電磁シールド性能の劣化を抑制することができる。
図１Ａは、本発明の実施形態１に係る電子部品モジュールの断面図である。図１Ｂは、同上の電子部品モジュールの厚さ方向に直交する断面において同軸構造を含む要部の拡大図である。 図２は、同上の電子部品モジュールをインタポーザとして用いた場合における電子部品モジュールを含む通信モジュールの断面図である。 図３Ａ～３Ｃは、同上の電子部品モジュールの製造方法を説明するための工程断面図である。 図４Ａ～４Ｆは、同上の電子部品モジュールの製造方法を説明するための工程断面図である。 図５Ａ～５Ｄは、同上の電子部品モジュールの製造方法を説明するための工程断面図である。 図６は、本発明の実施形態１の変形例１に係る電子部品モジュールの断面図である。 図７は、本発明の実施形態１の変形例２に係る電子部品モジュールの断面図である。 図８は、本発明の実施形態１の変形例３に係る電子部品モジュールの断面図である。 図９は、本発明の実施形態２に係る電子部品モジュールの断面図である。 図１０は、本発明の実施形態３に係る電子部品モジュールの断面図である。 図１１Ａ～１１Ｄは、同上の電子部品モジュールの製造方法を説明するための工程断面図である。 図１２Ａ～１２Ｄは、同上の電子部品モジュールの製造方法を説明するための工程断面図である。
以下、実施形態１～３に係る電子部品モジュールについて、図面を参照して説明する。
以下の実施形態等において参照する図１Ａ、１Ｂ、２、３Ａ～３Ｃ、４Ａ～４Ｆ、５Ａ～５Ｄ、６～１０、１１Ａ～１１Ｄ及び１２Ａ～１２Ｄは、いずれも模式的な図であり、図中の各構成要素の大きさや厚さそれぞれの比が、必ずしも実際の寸法比を反映しているとは限らない。
（実施形態１）
（１）電子部品モジュールの全体構成
以下、実施形態１に係る電子部品モジュール１について、図面を参照して説明する。
実施形態１に係る電子部品モジュール１は、図１Ａに示すように、電子部品２と、樹脂構造体３と、複数（図示例では２つ）の貫通配線４と、複数（図示例では２つ）の配線層（配線部）５と、導電性のシールド部６と、電気絶縁性の絶縁部（中間部）７と、を備える。電子部品モジュール１では、樹脂構造体３が、電子部品２及び貫通配線４を保持している。電子部品モジュール１では、樹脂構造体３が、外部からの衝撃等から電子部品２を保護する。貫通配線４は、電子部品２の側方に位置し、樹脂構造体３の厚さ方向（所定方向）に樹脂構造体３を貫通している。配線層５は、電子部品２と貫通配線４とを電気的に接続している。
また、電子部品モジュール１は、複数（図示例では２つ）の電極８と、第１レジスト層９と、第２レジスト層１０と、第３レジスト層１１と、第１グラウンド用配線層１２と、第２グラウンド用配線層１３と、複数（図示例では２つ）の電極５３と、を更に備える。複数（図示例では２つ）の電極８及び複数（図示例では２つ）の電極５３は、外部接続用の電極である。
電子部品モジュール１は、例えば、別の電子部品２０（図２参照）と回路基板１５（図２参照）との間に介在させるインタポーザ（Interposer）として用いることができる。回路基板１５は、例えばプリント配線板である。
（２）電子部品モジュールの各構成要素
次に、電子部品モジュール１の各構成要素について、図面を参照して説明する。
（２．１）電子部品
電子部品２は、図１Ａに示すように、電子部品モジュール１の第１方向Ｄ１において互いに反対側にある表面（第１主面）２１及び裏面（第２主面）２２を有する。より詳細には、電子部品２は、チップ状電子部品であり、板状に形成されており、その厚さ方向において互いに反対側にある表面２１及び裏面２２を有する。表面２１及び裏面２２は、互いに背向する。また、電子部品２は、側面２３を有する。側面２３は、表面２１と裏面２２とを結ぶ。電子部品２の平面視形状（電子部品２をその厚さ方向から見たときの外周形状）は、長方形状であるが、長方形状に限らず、例えば正方形状であってもよい。
電子部品２は、例えば周波数帯１ＧＨｚ以上の高周波デバイスである。周波数帯１ＧＨｚ以上の高周波デバイスは、例えば、周波数帯１ＧＨｚ以上の近距離通信デバイス又はミリ波デバイスである。より詳細には、高周波デバイスは、例えば、ＳＡＷ（Surface Acoustic Wave）フィルタである。
周波数が高くなると波長が短くなるため、小さな導体をアンテナとして電気信号が飛んでしまう（放射してしまう）問題いわゆる電波干渉の問題（信号飛びの問題）が発生する。特に、周波数帯が１ＧＨｚ以上となれば、電子デバイス（高周波デバイス）内での回路や外部回路の配線を介して電気信号が放射するため、上記問題がより顕著になる。つまり、周波数帯が１ＧＨｚ以上である場合、顕著な効果が得られる。さらに、周波数帯が５ＧＨｚ以上である場合、より顕著な効果が得られる。
電子部品２は、ＳＡＷフィルタの場合、例えば、厚さ方向において互いに反対側にある表面（第１主面）及び裏面（第２主面）を有する圧電基板と、圧電基板の表面上に形成された機能部とを含む。圧電基板は、例えばＬｉＴａＯ3基板又はＬｉＮｂＯ3基板である。圧電基板の厚さは、例えば２００μｍ程度である。機能部は、例えば、１又は複数のＩＤＴ（Interdigital Transducer）電極を含む。機能部は、外部接続用の端子電極を含んでいてもよい。端子電極の数は、１つであっても複数であってもよい。電子部品２がＳＡＷフィルタである場合、電子部品２の表面２１は、例えば、圧電基板の表面のうち露出した部位と、機能部において露出している面とを含む。電子部品２は、ＳＡＷフィルタの場合、バルク（Bulk）の圧電基板を備えた構成に限らず、例えば、シリコン基板とシリコン酸化膜と圧電薄膜とがこの順に積層された積層構造を有し、圧電薄膜上に機能部（ＩＤＴ電極、端子電極等）が形成された構成であってもよい。圧電薄膜は、例えばＬｉＴａＯ3薄膜又はＬｉＮｂＯ3薄膜である。圧電薄膜の厚さは、ＩＤＴ電極の電極指周期で定まる弾性波の波長をλとしたときに、３．５λ以下が好ましい。圧電薄膜の厚さは、例えば０．５μｍ程度である。シリコン酸化膜の厚さは、２．０λ以下が好ましい。シリコン酸化膜の厚さは、例えば０．５μｍ程度である。積層構造の厚さは、例えば２００μｍ程度である。
高周波デバイスは、ＳＡＷフィルタに限らず、例えば、ＢＡＷ（Bulk Acoustic Wave）フィルタ、誘電体フィルタ、アンテナ、スイッチ、パワーアンプ等であってもよい。上述の別の電子部品２０は、例えば、ＩＣ（Integrated Circuit）である。電子部品２０は、ＩＣに限らず、例えば、インダクタ、コンデンサ、ＳＡＷフィルタであってもよい。電子部品モジュール１を備える通信モジュール２１０（図２参照）では、電子部品モジュール１と上述の別の電子部品２０との間に、間隙２０２（図２参照）が形成されている。また、通信モジュール２１０では、電子部品モジュール１と回路基板１５との間に間隙２０３が形成されている。また、通信モジュール２１０では、電子部品モジュール１は、複数（図示例では４つ）の導電性バンプ４３により電子部品２０と電気的に接続され、複数（図示例では４つ）の導電性バンプ４４により回路基板１５と電気的に接続されている。
（２．２）樹脂構造体
樹脂構造体３は、図１Ａに示すように、電子部品２を保持するように構成されている。樹脂構造体３は、電子部品モジュール１の第１方向Ｄ１において互いに反対側にある第１面３１及び第２面３２を有する。より詳細には、樹脂構造体３は、板状に形成されており、その厚さ方向において互いに反対側にある第１面３１及び第２面３２を有する。樹脂構造体３の平面視形状（樹脂構造体３をその厚さ方向すなわち第１方向Ｄ１から見たときの外周形状）は、長方形状である。ただし、樹脂構造体３の平面視形状は、長方形状に限らず、例えば正方形状であってもよい。樹脂構造体３の平面サイズは、電子部品２の平面サイズよりも大きい。
樹脂構造体３は、シールド部６と絶縁部７とを介して電子部品２の側面２３の一部及び裏面２２を覆っている。つまり、電子部品２は、樹脂構造体３の内側に配置されている。樹脂構造体３は、電子部品２の表面２１を露出させている状態で電子部品２を保持している。
樹脂構造体３は、電気絶縁性を有する樹脂等によって形成されている。また、樹脂構造体３は、例えば、樹脂の他に、樹脂に混合されているフィラーを含んでいるが、フィラーは必須の構成要素ではない。樹脂は、例えば、エポキシ樹脂である。ただし、樹脂は、エポキシ樹脂に限らず、例えば、アクリル樹脂、ウレタン樹脂又はシリコーン樹脂であってもよい。フィラーは、例えば、シリカ、アルミナ等の無機フィラーである。樹脂構造体３は、樹脂及びフィラーの他に、例えば、カーボンブラック等の黒色顔料を含んでいてもよい。
（２．３）貫通配線
電子部品モジュール１では、図１Ａに示すように、電子部品２の側方に、複数（図示例では２つ）の貫通配線４が配置されている。第１方向Ｄ１と直交する第２方向Ｄ２において、複数の貫通配線４は、電子部品２から離れて位置している。複数の貫通配線４は、樹脂構造体３に保持されている。
貫通配線４は、円柱状の形状であり、樹脂構造体３の厚さ方向に平行な方向において互いに反対側にある第１端面４１及び第２端面４２を有する。要するに、貫通配線４は、第１方向Ｄ１において互いに反対側にある第１端面４１及び第２端面４２を有する。貫通配線４の第１端面４１には、後述の配線層５の第２端５２が積層されている。これにより、電子部品モジュール１では、貫通配線４と配線層５とが電気的に接続されている。
電子部品モジュール１では、電子部品２に対して、配線層５を介して、貫通配線４が電気的に接続されている。電子部品モジュール１では、貫通配線４の位置及び数は、特に限定されない。
貫通配線４の材料は、例えば、金属である。実施形態１に係る電子部品モジュール１では、貫通配線４の材料は、例えばＣｕである。貫通配線４の材料は、Ｃｕに限らず、例えばＮｉであってもよい。貫通配線４の材料は、金属に限らず、合金であってもよい。
（２．４）配線層
配線層５は、樹脂構造体３の第１面３１側及び電子部品２の表面２１側において、電子部品２と貫通配線４とを電気的に接続している。配線層５は、電子部品２の表面２１（のうち端子電極の表面）に接続されている第１端５１と、貫通配線４に接続されている第２端５２とを有する。配線層５は、電子部品２の表面２１と貫通配線４の第１端面４１と後述の絶縁部７の第２中間層７２とに跨って配置されている。
配線層５の材料は、例えば金属である。実施形態１に係る電子部品モジュール１では、一例として、配線層５の材料は、Ｃｕである。要するに、配線層５は、Ｃｕ層である。配線層５の材料は、例えば、合金であってもよい。配線層５は、単層構造に限らず、複数の層が積層された積層構造であってもよい。
（２．５）電極
電極８は、樹脂構造体３の第２面３２側において、貫通配線４の第２端面４２と第２レジスト層１０とに跨って形成されている。
電極８の材料は、例えば金属である。実施形態１に係る電子部品モジュール１では、電極８の材料は、配線層５と同様、Ｃｕである。配線層５と同様、電極８は、単層構造に限らず、複数の層が積層された積層構造であってもよい。
また、電子部品モジュール１では、配線層５の一部（配線層５のうち第１レジスト層９により覆われていない部分）が、貫通配線４を回路基板１５（図２参照）等に電気的に接続させるための外部接続用の電極５３を構成している。電子部品モジュール１では、配線層５上に電極が形成されていてもよい。配線層５上に形成される電極は、例えば、配線層５上のＴｉ膜と当該Ｔｉ膜上のＡｕ膜との積層膜である。電極の積層構造は、あくまで一例であり、この一例に限定されない。
（２．６）第１レジスト層、第２レジスト層及び第３レジスト層
第１レジスト層９は、樹脂構造体３の第１面３１側において、配線層５の一部を除いて配線層５を覆うように形成されている。第１レジスト層９には、配線層５の一部を露出させる孔９１が形成されている。第１レジスト層９は、樹脂構造体３の第１面３１側において、配線層５と絶縁部７とに跨って形成されている。第１レジスト層９は、電気絶縁性を有する。第１レジスト層９は、配線層５よりもはんだ濡れ性が低い材料により形成されている。第１レジスト層９は、例えばポリイミド層である。
第２レジスト層１０は、樹脂構造体３の第２面３２側において、第２グラウンド用配線層１３を覆うように形成されている。ここにおいて、第２レジスト層１０は、第２グラウンド用配線層１３と樹脂構造体３の第２面３２とに跨って形成されている。第２レジスト層１０は、第２グラウンド用配線層１３の一部を除いて第２グラウンド用配線層１３を覆っている。第２レジスト層１０には、第２グラウンド用配線層１３の一部を露出させる孔１０１が形成されている。第２レジスト層１０は、電気絶縁性を有する。第２レジスト層１０は、第２グラウンド用配線層１３よりもはんだ濡れ性が低い材料により形成されている。第２レジスト層１０は、例えばポリイミド層である。
第３レジスト層１１は、樹脂構造体３の第１面３１側において、第１グラウンド用配線層１２の一部を除いて第１グラウンド用配線層１２を覆うように形成されている。第３レジスト層１１には、第１グラウンド用配線層１２の一部を露出させる孔１１１が形成されている。第３レジスト層１１は、電気絶縁性を有する。第３レジスト層１１は、第１グラウンド用配線層１２よりもはんだ濡れ性が低い材料により形成されている。第３レジスト層１１は、例えばポリイミド層である。
（２．７）絶縁部
絶縁部７は、電気絶縁性を有する。絶縁部７は、第１中間層（第１絶縁部）７１と、第２中間層（第２絶縁部）７２と、複数（図示例では２つ）の第３中間層（第３絶縁部）７３と、を備える。
第１中間層７１は、電子部品２と接触するように設けられている。より詳細には、第１中間層７１は、電子部品２の裏面２２及び側面２３を覆うように形成されている。第２中間層７２は、配線層５及びシールド部６と接するように樹脂構造体３の第１面３１に沿って設けられている。第２中間層７２は、配線層５とシールド部６とを電気的に絶縁する。各第３中間層７３は、円柱状の貫通配線４の側面全体を覆うように設けられている。各第３中間層７３の形状は、円筒状である。各第３中間層７３は、貫通配線４と接するように設けられている。第１中間層７１と第２中間層７２と複数の第３中間層７３とは、一体形成されている。第１中間層７１と第２中間層７２と複数の第３中間層７３とが、同一の材料を用いて１つの工程で略同時に形成されている。
電子部品モジュール１では、絶縁部７の誘電率及び誘電正接が、それぞれ、樹脂構造体３の誘電率及び誘電正接よりも小さい。また、電子部品モジュール１では、絶縁部７の誘電率及び誘電正接が、それぞれ、電子部品２において機能部を支持している基材（ＳＡＷフィルタの場合、例えば、圧電基板）の誘電率及び誘電正接よりも小さい。絶縁部７は、無機絶縁膜で構成されている。無機絶縁膜は、無機絶縁材料により形成されている。無機絶縁膜に用いられる無機絶縁材料は、例えば、酸化シリコンである。絶縁部７は、無機絶縁膜に限らず、有機絶縁膜であってもよい。有機絶縁膜の材料は、例えば、フッ素系樹脂、ビスマレイミド、ベンゾシクロブテン、ポリイミド等である。
（２．８）シールド部
シールド部６は、電磁シールドのためのシールド層として設けられている。シールド部６は、第１導体層６１と、第２導体層６２と、複数（図示例では２つ）の第３導体層６３と、を備える。
第１導体層６１は、樹脂構造体３及び第１中間層７１と接するように電子部品２の側面２３と裏面２２とに沿って設けられている。第２導体層６２は、樹脂構造体３及び第２中間層７２と接するように樹脂構造体３の第１面３１に沿って設けられている。各第３導体層６３は、第３中間層７３の側面全体を覆うように設けられている。各第３導体層６３の形状は、円筒状である。各第３導体層６３は、第３中間層７３及び樹脂構造体３と接するように設けられている。第１導体層６１と第２導体層６２と複数の第３導体層６３とは、一体となっている。第１導体層６１と第２導体層６２と複数の第３導体層６３とが、同一の材料を用いて１つの工程で略同時に一体形成されている。
（２．９）同軸構造
電子部品モジュール１では、第３導体層６３は、貫通配線４の側面を囲むように貫通配線４と同軸的に配置されている。つまり、電子部品モジュール１は、貫通配線４と第３導体層６３とを含む同軸構造１４を有する。電子部品モジュール１では、同軸構造１４が、貫通配線４と第３導体層６３との間に介在する第３中間層７３を更に備える。電子部品モジュール１では、樹脂構造体３が、第３導体層６３の側面を覆っている。
（２．１０）第１グラウンド用配線層及び第２グラウンド用配線層
第１グラウンド用配線層１２は、シールド部６と電気的に接続されている。より詳細には、第１グラウンド用配線層１２は、樹脂構造体３の第１面３１側において、シールド部６と接しており、第３導体層６３と電気的に接続されている。第１グラウンド用配線層１２は、シールド部６のうち第３導体層６３から見て第２導体層６２とは反対側にあるグラウンド用導体層６５と第１レジスト層９とに跨って形成されている。第１グラウンド用配線層１２の材料は、例えば、Ｃｕである。
第２グラウンド用配線層１３は、シールド部６と電気的に接続されている。より詳細には、第２グラウンド用配線層１３は、樹脂構造体３の第２面３２側において、シールド部６の第３導体層６３と接しており、第３導体層６３と電気的に接続されている。第２グラウンド用配線層１３は、第３導体層６３の第２導体層６２側とは反対の端面６３１と樹脂構造体３の第２面３２とに跨って形成されている。第２グラウンド用配線層１３の材料は、例えば、Ｃｕである。
（３）電子部品モジュールの製造方法
次に、実施形態１に係る電子部品モジュール１の製造方法について、図３Ａ～３Ｆ、４Ａ～４Ｆ及び５Ａ～５Ｄを参照して説明する。
電子部品モジュール１の製造方法では、電子部品２を準備した後、第１工程～第１１工程を順次行う。上述したように、電子部品２は、互いに背向する表面（第１主面）２１及び裏面（第２主面）２２、並びに、表面２１と裏面２２とを結ぶ側面２３を有する（図１Ａ参照）。
第１工程では、図３Ａに示すように、支持体１２０を準備する。支持体１２０は、平板状のベース１２３と、ベース１２３の厚さ方向の一面に接着層１２４により粘着された導電層１２５と、を含む。
第２工程では、図３Ｂに示すように、支持体１２０の導電層１２５上に、複数のピラー４００を形成する。複数のピラー４００は、導電性を有し、複数の貫通配線４の元になる。この工程においては、まず、支持体１２０の導電層１２５を覆うポジ型のフォトレジスト層を形成する。その後、フォトレジスト層においてピラー４００の形成予定位置にある部分を、フォトリソグラフィ技術を利用して除去する（ピラー４００の形成予定位置に開孔部を形成する）ことで、導電層１２５のうちピラー４００の下地となる部位を露出させる。その後、電解めっきによってピラー４００を形成する。ピラー４００の形成にあたっては、硫酸銅を含むめっき液を介してフォトレジスト層の表面に対向配置された陽極と、導電層１２５からなる陰極との間に通電して、ピラー４００を導電層１２５の露出表面からフォトレジスト層の厚さ方向に沿って析出させる。その後、フォトレジスト層を除去する。実施形態１に係る電子部品モジュール１の製造方法では、第２工程が、支持体１２０の表面１２１上に導電性を有するピラー４００を形成するピラー形成工程を構成している。なお、支持体１２０の表面１２１は、導電層１２５の表面である。
第３工程では、図３Ｃに示すように、ピラー４００が形成された支持体１２０の導電層１２５上に電子部品２を仮固定する。より詳細には、まず、導電層１２５上に液状（ペースト状）の樹脂粘着層（図示せず）を形成する。続いて、電子部品２の表面２１を樹脂粘着層に対向させ、電子部品２を樹脂粘着層に押し付ける。これにより、第３工程では、樹脂粘着層を介して電子部品２を導電層１２５上に仮固定する。樹脂粘着層は、感光性を有するポジ型のレジストにより形成されていることが好ましい。実施形態１に係る電子部品モジュール１の製造方法では、第３工程が、部品配置工程を構成している。つまり、部品配置工程では、ピラー４００の側面から離れた位置で電子部品２を支持体１２０の表面１２１上に配置する（支持体１２０に仮固定する）。ここにおいて、部品配置工程では、電子部品２の表面２１を支持体１２０の表面１２１に対向させて電子部品２を支持体１２０の表面１２１上に配置する。
第４工程では、図４Ａに示すように、絶縁部７（図１Ａ参照）の元になる絶縁層７００を形成する。より詳細には、第４工程では、支持体１２０の表面１２１の露出部位とピラー４００の側面及び先端面と電子部品２の側面２３及び裏面２２とを覆う絶縁層７００を形成する。絶縁層７００は、第１中間層７１、第２中間層７２及び第３中間層７３の他に、ピラー４００の先端面を覆っている第４中間層７４を含んでいる。絶縁層７００の材料は、例えば、酸化シリコンである。第４工程では、例えばＣＶＤ法（Chemical Vapor Deposition）によって絶縁層７００を形成する。これにより、第４工程では、第１中間層７１と第２中間層７２と第３中間層７３と第４中間層７４とを一体形成することができる。第４工程では、第１中間層７１と第２中間層７２と第３中間層７３と第４中間層７４とを、同一の材料を用いて１つの工程で略同時に形成することにより、第１中間層７１と第２中間層７２と第３中間層７３と第４中間層７４とを一体形成する。第４工程では、ＣＶＤ法に限らず、例えば、スプレーコート等によって絶縁層７００を形成してもよい。実施形態１に係る電子部品モジュール１の製造方法では、第４工程が、ピラー４００の側面を覆う絶縁部７（中間部）を形成する中間部形成工程を構成している。
第５工程では、図４Ｂに示すように、シールド部６（図１Ａ参照）の元になる金属層６００を形成する。より詳細には、第５工程では、絶縁層７００上に金属層６００を形成する。金属層６００は、第１導体層６１、第２導体層６２及び第３導体層６３の他に、第４導体層６４を含んでいる。第４導体層６４は、第４中間層７４を覆うように形成される。金属層６００の材料は、例えば、Ｃｕである。第５工程では、例えばＣＶＤ法によって金属層６００を形成する。これにより、第５工程では、第１導体層６１と第２導体層６２と第３導体層６３と第４導体層６４とを一体形成することができる。第５工程では、第１導体層６１と第２導体層６２と第３導体層６３と第４導体層６４とを、同一の材料を用いて１つの工程で略同時に形成することにより、第１導体層６１と第２導体層６２と第３導体層６３と第４導体層６４とを一体形成する。第５工程では、ＣＶＤ法に限らず、例えば、スパッタ（例えば、斜めスパッタ）、蒸着（例えば、斜め蒸着）、スプレーコート、無電解めっき等によって金属層６００を形成してもよい。実施形態１に係る電子部品モジュール１の製造方法では、第５工程が、絶縁部７（中間部）を覆うシールド部６を形成するシールド部形成工程を構成している。
第６工程では、図４Ｃに示すように、支持体１２０上に、樹脂構造体３（図４Ｄ参照）の元になる樹脂構造層３０を形成する。ここにおいて、第６工程では、絶縁層７００を覆っている金属層６００を覆うように、樹脂構造層３０を支持体１２０上に形成する。要するに、第６工程では、支持体１２０の導電層１２５上に絶縁部７及び金属層６００を介して樹脂構造層３０を形成する。ここで、樹脂構造層３０は、その厚さ方向において互いに反対側にある第１面３０１及び第２面３０２を有する。樹脂構造層３０の第１面３０１は、金属層６００の第２導体層６２に接する面である。樹脂構造層３０は、金属層６００及び絶縁層７００を介して電子部品２の裏面２２及び側面２３を覆っている。さらに、樹脂構造層３０は、金属層６００及び絶縁層７００を介してピラー４００の側面及び先端面を覆っている。したがって、樹脂構造層３０は樹脂構造体３よりも厚く、樹脂構造層３０の第２面３０２とピラー４００の先端面との間には樹脂構造層３０の一部、金属層６００の一部及び絶縁層７００の一部が介在している。
第６工程では、樹脂構造層３０をプレス成形法によって成形する。樹脂構造層３０の形成法は、プレス成形法には限らない。第６工程では、例えば、スピンコート法、トランスファー成形法等を利用して樹脂構造層３０を成形してもよい。実施形態１に係る電子部品モジュール１の製造方法では、第６工程が、シールド部６を覆う樹脂構造層３０を成形する樹脂成形工程を構成している。
第７工程では、図４Ｄに示すように、樹脂構造層３０を樹脂構造体３の厚さになるまで第１面３０１とは反対の第２面３０２側から研磨することによって樹脂構造体３を形成する。要するに、第７工程では、ピラー４００の先端面が露出しかつ樹脂構造層３０（図４Ｃ参照）の第２面３０２（図４Ｃ参照）がピラー４００の先端面と略面一となるように樹脂構造層３０を研磨する。第７工程では、ピラー４００の先端面を露出させることが必須であり、ピラー４００の先端面と樹脂構造層３０の第２面３０２とが面一となることは必須ではない。第７工程を行うことによって、樹脂構造体３と貫通配線４と絶縁部７とシールド部６とを含む構造体が形成される。実施形態１に係る電子部品モジュール１の製造方法では、第７工程が、研磨工程を構成している。研磨工程は、樹脂成形工程よりも後に行う。研磨工程では、ピラー４００の先端面を露出させるように樹脂構造層３０を研磨する。
第８工程では、図４Ｅに示すように、電子部品２と樹脂構造体３と貫通配線４と絶縁部７とシールド部６と支持体１２０と樹脂粘着層（図示せず）とを含む構造体から、支持体１２０及び樹脂粘着層を除去する。これにより、第８工程では、電子部品２の表面２１、貫通配線４の両端面（第１端面４１及び第２端面４２）、絶縁部７の一部及びシールド部６の一部を露出させることができる。第８工程では、例えば、導電層１２５（図４Ｄ参照）とベース１２３（図４Ｄ参照）とを粘着している接着層１２４（図４Ｄ参照）の粘着力を低下させ、支持体１２０におけるベース１２３を除去する（剥離する）。接着層１２４は、紫外線、赤外線、熱のいずれかによって粘着力を低下させることが可能な接着剤によって形成されていることが好ましい。導電層１２５は、例えばウェットエッチングにより除去することできる。また、第８工程では、樹脂粘着層を露光してから現像することにより樹脂粘着層を除去することができる。実施形態１に係る電子部品モジュール１の製造方法では、第８工程が、支持体１２０を除去する除去工程を構成している。
第９工程では、図４Ｆに示すように、電子部品２と貫通配線４とを電気的に接続する複数の配線層５を形成する。第９工程では、例えば、スパッタ又はめっき、フォトリソグラフィ技術及びエッチング技術を利用して各配線層５を形成する。実施形態１に係る電子部品モジュール１の製造方法では、第９工程が、配線層形成工程を構成している。配線層形成工程では、電子部品２と貫通配線４とを電気的に接続する配線層５を形成する。
また、第９工程では、図４Ｆに示すように、複数の第２グラウンド用配線層１３を形成する。第９工程では、例えば、スパッタ又はめっき、フォトリソグラフィ技術及びエッチング技術を利用して第２グラウンド用配線層１３を形成する。
第１０工程では、図５Ａに示すように、第１レジスト層９及び第２レジスト層１０それぞれを形成する。第１０工程では、例えば、スピンコート等の塗布技術と、フォトリソグラフィ技術とを利用して第１レジスト層９及び第２レジスト層１０それぞれを形成する。
第１１工程では、図５Ｂに示すように、複数の貫通配線４の第２端面４２上に、複数の貫通配線４に一対一に対応する複数の電極８を形成する。より詳細には、第１１工程では、例えば、スパッタ等の薄膜形成技術と、フォトリソグラフィ技術及びエッチング技術とを利用して、各電極８を形成する。
さらに、第１１工程では、図５Ｂに示すように、第１グラウンド用配線層１２を形成し、その後、第３レジスト層１１を形成する。より詳細には、第１１工程では、例えば、スパッタ等の薄膜形成技術と、フォトリソグラフィ技術及びエッチング技術とを利用して、第１レジスト層９上に第１グラウンド用配線層１２を形成する。その後、第１１工程では、例えば、スピンコート等の塗布技術と、フォトリソグラフィ技術とを利用して第３レジスト層１１を形成する。
本実施形態に係る電子部品モジュール１の製造方法では、第１工程において支持体１２０として複数の電子部品モジュール１の集合体を形成可能な大きさの支持体１２０を用いれば、第１工程から第１１工程まで行うことによって、複数の電子部品モジュール１の集合体を形成することができる。この場合、例えば、複数の電子部品モジュール１の集合体を個々の電子部品モジュール１に分離するダイシングを行うことで複数の電子部品モジュール１を得ることができる。
電子部品モジュール１を含む通信モジュール２００（図５Ｄ参照）の製造にあたっては、第１１工程の後で、以下の第１２工程、第１３工程を行ってから、個々の通信モジュール２００に分離することで複数の通信モジュール２００を得るようにしてもよい。
第１２工程では、図５Ｃに示すように、電子部品モジュール１に導電性バンプ４３を形成する。その後、第１３工程では、図５Ｄに示すように、電子部品２０の端子電極と電子部品モジュール１の電極８とを導電性バンプ４３（４３Ｓ）を介して電気的かつ機械的に接続するとともに、電子部品２０のグラウンド用電極と電子部品モジュール１の第２グラウンド用配線層１３とを導電性バンプ４３（４３Ｇ）を介して電気的かつ機械的に接続する。その後、第１３工程では、電子部品２０を覆うカバー層２０１を形成する。カバー層２０１の材料としては、例えば、ポリイミド樹脂、ベンゾシクロブテン、ポリベンゾオキサゾール、フェノール樹脂、シリコーン樹脂又はエポキシ樹脂を採用することができる。カバー層２０１は、電子部品モジュール１上の電子部品２０を封止する封止層としての機能を有する。第１３工程では、カバー層２０１を形成した後、電子部品モジュール１の各配線層５に電気的に接続される導電性バンプ４４（４４Ｓ）及び第１グラウンド用配線層１２に電気的に接続される導電性バンプ４４（４４Ｇ）を形成する。上述の導電性バンプ４３、４４は、はんだバンプである。導電性バンプ４３、４４は、はんだバンプに限らず、例えば金バンプであってもよい。
第１３工程では、例えば、導電性バンプ４４を形成した後、個々の通信モジュール２００に分離する。その後、図５Ｄに示すように、通信モジュール２００を回路基板１５に実装する。通信モジュール２００では、電子部品２の表面２１と回路基板１５との間に間隙２０３が形成されている。
（４）効果
以上説明した実施形態１に係る電子部品モジュール１では、シールド部６において、電子部品２と樹脂構造体３との間に設けられている第１導体層６１と、配線層５と樹脂構造体３との間に設けられている第２導体層６２とが、一体となっている。これにより、シールド部６において第１導体層６１と第２導体層６２との間で界面が発生しないので、シールド部６が劣化しにくくなり、外部からの電磁波を遮断する電磁シールド性能の劣化を抑制することができる。つまり、外部からの電磁波を遮断する電磁シールド性の長期的な信頼性を高めることができる。ここで、「第１導体層６１と第２導体層６２とが一体形成されている」とは、第１導体層６１と第２導体層６２とが同一の材料を用いて連続している状態で形成されていることをいう。「第１導体層６１と第２導体層６２とが一体となっている」とは、第１導体層６１と第２導体層６２とが同一の材料であって連続している状態をいう。
また、実施形態１に係る電子部品モジュール１では、樹脂構造体３と貫通配線４との間にもシールド部６が設けられている。これにより、外部からの電磁波の貫通配線４への影響を低減させることができる。
さらに、実施形態１に係る電子部品モジュール１では、電子部品２と樹脂構造体３との間の第１導体層６１と、配線層５と樹脂構造体３との間の第２導体層６２と、貫通配線４と樹脂構造体３との間の第３導体層６３とが、一体となっている。これにより、第２導体層６２と第３導体層６３との間で界面が発生しないので、シールド部６が劣化しにくくなり、外部からの電磁波を遮断する電磁シールド性能の劣化をより抑制することができる。
また、実施形態１に係る電子部品モジュール１では、貫通配線４と樹脂構造体３との間において、貫通配線４の側面から離れた状態で貫通配線４の側面を囲むようにシールド部６が設けられている。さらに、実施形態１に係る電子部品モジュール１は、貫通配線４とシールド部６の第３導体層６３とにより同軸構造１４を有する。これにより、外部からの電磁波の貫通配線４への影響を更に受けにくくすることができ、かつ、貫通配線４を通る高周波信号の伝搬ロスを低減させることができる。つまり、外部からの電磁波の影響による特性劣化を抑制することができる。
実施形態１に係る電子部品モジュール１の製造方法では、絶縁部７のうち電子部品２を覆う第１中間層７１を覆う第１導体層６１と、絶縁部７のうち配線層５を覆う第２中間層７２を覆う第２導体層６２と、を一体形成する。シールド部形成工程では、第１導体層６１と第２導体層６２とを、同一の材料を用いて１つの工程で略同時に形成することにより、第１導体層６１と第２導体層６２とを一体形成する。これにより、第１導体層６１と第２導体層６２との間で界面が発生しないシールド部６を形成することができるので、シールド部６が劣化しにくくなり、外部からの電磁波を遮断する電磁シールド性能の劣化を抑制することができる。つまり、外部からの電磁波を遮断する電磁シールド性能の劣化を抑制する電子部品モジュール１を製造することができる。
また、実施形態１に係る電子部品モジュール１の製造方法では、絶縁部７のうち電子部品２を覆う第１中間層７１を覆う第１導体層６１と、絶縁部７のうち配線層５を覆う第２中間層７２を覆う第２導体層６２と、絶縁部７のうちピラー４００を覆う第３中間層７３を覆う第３導体層６３と、を一体形成する。シールド部形成工程では、第１導体層６１と第２導体層６２と第３導体層６３とを、同一の材料を用いて１つの工程で略同時に形成することにより、第１導体層６１と第２導体層６２と第３導体層６３とを一体形成する。これにより、第２導体層６２と第３導体層６３との間で界面が発生しないシールド部６を形成することができるので、シールド部６が劣化しにくくなり、外部からの電磁波を遮断する電磁シールド性能の劣化をより抑制することができる。
（５）変形例
（５．１）変形例１
実施形態１の変形例１に係る電子部品モジュール１ａは、図６に示すように、実施形態１に係る電子部品モジュール１（図１Ａ参照）における第１グラウンド用配線層１２及び第３レジスト層１１を備えていない点で、実施形態１に係る電子部品モジュール１と相違する。変形例１に係る電子部品モジュール１ａに関し、実施形態１に係る電子部品モジュール１と同様の構成要素については、同一の符号を付して説明を省略する。
変形例１に係る電子部品モジュール１ａでは、第１グラウンド用配線層１２及び第３レジスト層１１を備えていないので、実施形態１の電子部品モジュール１と比べて製造が容易になる。
（５．２）変形例２
実施形態１の変形例２に係る電子部品モジュール１ｂは、図７に示すように、第１レジスト層９が配線層５全体を覆っている点、及び第１グラウンド用配線層１２が第１レジスト層９全体を覆っている点で、実施形態１に係る電子部品モジュール１と相違する。変形例２に係る電子部品モジュール１ｂに関し、実施形態１に係る電子部品モジュール１と同様の構成要素については、同一の符号を付して説明を省略する。
変形例２に係る電子部品モジュール１ｂでは、配線層５を通る高周波信号が電子部品モジュール１の外部からの電磁波の影響を受けにくくなる。これにより、変形例２に係る電子部品モジュール１ｂでは、より良好な特性が得られる。変形例２に係る電子部品モジュール１ｂの製造方法は、実施形態１に係る電子部品モジュール１の製造方法と同様であり、第１レジスト層９を形成する際のフォトマスク、及び第１グラウンド用配線層１２を形成する際のフォトマスクのパターンが相違するだけである。
（５．３）変形例３
実施形態１の変形例３に係る電子部品モジュール１ｃは、図８に示すように、第２方向Ｄ２において並ぶ２つの電子部品２０ｃを実装できるように第２方向Ｄ２における第２グラウンド用配線層１３の全長（配線長）を長くしてある点で、実施形態１に係る電子部品モジュール１と相違する。また、変形例３に係る電子部品モジュール１ｃは、第２グラウンド用配線層１３において第２レジスト層１０により覆われていない領域上に電極１６を形成してある点で、実施形態１に係る電子部品モジュール１と相違する。変形例３に係る電子部品モジュール１ｃに関し、実施形態１に係る電子部品モジュール１と同様の構成要素については、同一の符号を付して説明を省略する。
変形例３に係る電子部品モジュール１ｃと２つの電子部品２０ｃとを含む通信モジュール２２０では、各電子部品２０ｃの端子電極が電子部品モジュール１ｃの電極８に接合部４６（４６Ｓ）により接合されることで電気的かつ機械的に接続され、各電子部品２０ｃのグラウンド電極が電子部品モジュール１ｃの電極１６に接合部４６（４６Ｇ）により接合されることで電気的かつ機械的に接続されている。接合部４６は、導電性接着材（例えば、導電ペースト）により形成されている。通信モジュール２２０は、回路基板１５を含んでいる。ただし、通信モジュール２２０では、回路基板１５は必須の構成要素ではない。
通信モジュール２２０では、電子部品モジュール１ｃと各電子部品２０ｃとの電磁波による干渉を防ぐことができる。
変形例３に係る電子部品モジュール１ｃの製造方法は、実施形態１に係る電子部品モジュール１の製造方法と同様であり、電極８を形成する際に電極１６も形成する点が相違する。
（５．４）その他の変形例
実施形態１に係る電子部品モジュール１では、樹脂構造体３の第２面３２が平面状であり、樹脂構造体３の第２面３２から電子部品２の表面２１までの最短距離が、第２面３２から第１面３１までの最短距離よりも長い。これにより、実施形態１に係る電子部品モジュール１では、低背化を図ることができる。
これに対して、実施形態１の変形例として、樹脂構造体３の第２面３２が平面状であり、樹脂構造体３の第２面３２から電子部品２の表面２１までの距離が、樹脂構造体３の第２面３２から樹脂構造体３の第１面３１までの距離よりも短くてもよい。これにより、本変形例に係る電子部品モジュール１では、電子部品２の表面２１に傷がつきにくくなる。
また、実施形態１の別の変形例として、樹脂構造体３の第２面３２が平面状であり、樹脂構造体３の第２面３２から電子部品２の表面２１までの距離が、樹脂構造体３の第２面３２から樹脂構造体３の第１面３１までの距離と同じであってもよい。
要するに、樹脂構造体３は、電子部品２の側面２３の少なくとも一部を覆っていればよい。「電子部品２の側面２３の少なくとも一部を覆っている」とは、電子部品２の側面２３に関して、少なくとも、電子部品２の側面２３のうち表面２１側の第１端よりも裏面２２側の第２端側にずれた位置から側面２３と裏面２２との境界まで側面２３を全周に亘って覆っていることを意味し、電子部品２の側面２３の全部を覆っている場合を含む。
第１導体層６１は、第１中間層７１の全面を覆っている場合に限らず、例えば、１乃至複数の孔が形成されていてもよい。
電子部品モジュール１は、図１Ａの例では、１つの電子部品２に対して、電子部品２に直接接続された２つの配線層５を備えるが、配線層５の数は、２つには限らない。配線層５の数は、１つであってもよいし、３つ以上であってもよい。また、貫通配線４の数は、２つに限らない。貫通配線４の数は、１つであってもよいし、３つ以上であってもよい。電子部品モジュール１では、複数の貫通配線４が例えば第１方向Ｄ１と第２方向Ｄ２とに直交する方向（第３方向）において並んでいる場合、複数の同軸構造１４も第３方向に並んでいるので、第３方向において隣り合う貫通配線４間の距離を短くすることが可能となる。
電子部品モジュール１では、貫通配線４と第１導体層６１との間の第１中間層７１が電気絶縁層であるが、第１中間層は、電気絶縁層に限定されない。電子部品モジュール１では、第１中間層が空気層であってもよい。第１中間層が空気層である場合、電子部品モジュール１を製造する際に、貫通配線４と第１導体層６１との間に介在させた犠牲層をエッチング除去すればよい。この場合の犠牲層は、電子部品モジュール１の製造方法においては、中間層形成工程において形成する電気絶縁層からなる第１中間層である。犠牲層は、電気絶縁性を有する材料により形成する場合に限らず、導電性を有する材料により形成してもよい。
上記の各変形例に係る電子部品モジュール１においても、実施形態１に係る電子部品モジュール１と同様の効果を奏する。
（実施形態２）
実施形態２に係る電子部品モジュール１ｄは、図９に示すように、複数（図示例では２つ）の電子部品２が設けられている点で、実施形態１に係る電子部品モジュール１（図１Ａ参照）と相違する。実施形態２に係る電子部品モジュール１ｄに関し、実施形態１に係る電子部品モジュール１と同様の構成要素については、同一の符号を付して説明を省略する。
実施形態２に係る電子部品モジュール１ｄの製造方法は、部品配置工程において複数の電子部品２を配置する点で、実施形態１に係る電子部品モジュール１の製造方法と相違する。
実施形態２に係る電子部品モジュール１ｄでは、各電子部品２の側面２３が第１中間層７１を介して第１導体層６１により覆われているので、隣り合う２つ電子部品２同士の電磁波による干渉を防ぐことができる。これにより、実施形態２に係る電子部品モジュール１ｄでは、隣り合う２つの電子部品２間の距離をより短くすることが可能となるから、複数の電子部品２を備えた構成において、小型化が可能となる。
複数の電子部品２は、同じ種類の電子部品であってもよいし、互いに異なる種類の電子部品であってもよい。また、電子部品２の数は、２つに限らず、３つ以上でもよい。電子部品２の数が３つ以上の場合、電子部品２のうちの一部の電子部品２のみが同じ電子部品であってもよい。また、電子部品モジュール１が複数の電子部品２を備える場合、電子部品２ごとに、貫通配線４及び配線層５のレイアウトが相違してもよい。
（実施形態３）
実施形態３に係る電子部品モジュール１ｅは、図１０に示すように、実施形態１に係る電子部品モジュール１（図１Ａ参照）における貫通配線４が設けられていない点で、実施形態１に係る電子部品モジュール１と相違する。実施形態３に係る電子部品モジュール１ｅに関し、実施形態１に係る電子部品モジュール１と同様の構成要素については、同一の符号を付して説明を省略する。
実施形態３に係る電子部品モジュール１ｅは、図１０に示すように、実施形態１に係る電子部品モジュール１と同様、電子部品２と、樹脂構造体３と、複数（図示例では２つ）の配線層５と、導電性のシールド部６と、電気絶縁性の絶縁部７と、を備える。
実施形態３の絶縁部７は、電気絶縁性を有する。絶縁部７は、第１中間層７１と、第２中間層７２と、を備える。なお、実施形態１の絶縁部７（図１Ａ参照）と同様の構成及び機能については説明を省略する。
実施形態３のシールド部６は、実施形態１のシールド部６（図１Ａ参照）と同様、電磁シールドのためのシールド層として設けられている。シールド部６は、第１導体層６１と、第２導体層６２と、を備える。第１導体層６１と第２導体層６２とは、一体となっている。なお、実施形態１のシールド部６と同様の構成及び機能については説明を省略する。
次に、実施形態３に係る電子部品モジュール１ｅの製造方法について、図１１Ａ～１１Ｄ及び図１２Ａ～１２Ｄを参照して説明する。
実施形態３に係る電子部品モジュール１ｅの製造方法では、電子部品２を準備した後、第１工程～第８工程を順次行う。実施形態３に係る電子部品モジュール１ｅの製造方法は、ピラー形成工程を有していない点で、実施形態１に係る電子部品モジュール１の製造方法と相違する。
実施形態３の第１工程は、実施形態１の第１工程と同様である。第１工程では、図１１Ａに示すように、支持体１２０を準備する。
第２工程では、実施形態１の第３工程と同様、図１１Ｂに示すように、支持体１２０の導電層１２５上に電子部品２を仮固定する。実施形態３に係る電子部品モジュール１ｅの製造方法では、第２工程が、部品配置工程を構成している。
第３工程では、実施形態１の第４工程と同様、図１１Ｃに示すように、絶縁部７の元になる絶縁層７００を形成する。実施形態３に係る電子部品モジュール１ｅの製造方法では、第３工程が、中間部形成工程を構成している。
第４工程では、実施形態１の第５工程と同様、図１１Ｄに示すように、シールド部６の元になる金属層６００を形成する。より詳細には、第４工程では、絶縁層７００上に金属層６００を形成する。第４工程では、例えばＣＶＤ法によって金属層６００を形成する。これにより、第４工程では、第１導体層６１と第２導体層６２とを一体形成することができる。実施形態３に係る電子部品モジュール１ｅの製造方法では、第４工程が、シールド部形成工程を構成している。
第５工程では、実施形態１の第６工程と同様、図１２Ａに示すように、支持体１２０上に、樹脂構造体３（図１２Ｃ参照）の元になる樹脂構造層３０を形成する。第５工程では、絶縁層７００を覆っている金属層６００を覆うように、樹脂構造層３０を支持体１２０上に形成する。
実施形態３に係る電子部品モジュール１ｅの製造方法では、第５工程が、樹脂成形工程を構成している。
第６工程では、実施形態１の第７工程と同様、図１２Ｂに示すように、樹脂構造層３０を樹脂構造体３の厚さになるまで第２面３０２側から研磨することによって樹脂構造体３を形成する。なお、実施形態３において、第６工程は必須の工程ではなく、第６工程を省略して、第５工程を行った後に、第７工程を行ってもよい。
第７工程では、実施形態１の第８工程と同様、図１２Ｃに示すように、電子部品２と樹脂構造体３と絶縁部７とシールド部６と支持体１２０と樹脂粘着層（図示せず）とを含む構造体から、支持体１２０及び樹脂粘着層を除去する。
第８工程では、実施形態１の第９工程と同様、図１２Ｄに示すように、複数の配線層５を形成する。実施形態３に係る電子部品モジュール１ｅの製造方法では、第８工程が、配線層形成工程を構成している。
以上説明したように、実施形態３に係る電子部品モジュール１ｅにおいても、実施形態１に係る電子部品モジュール１と同様、シールド部６において、電子部品２と樹脂構造体３との間に設けられている第１導体層６１と、配線層５と樹脂構造体３との間に設けられている第２導体層６２とが、一体となっている。これにより、シールド部６において第１導体層６１と第２導体層６２との間で界面が発生しないので、シールド部６が劣化しにくくなり、外部からの電磁波を遮断する電磁シールド性能の劣化を抑制することができる。
以上説明した実施形態１～３は、本発明の様々な実施形態の一つに過ぎない。実施形態１～３は、本発明の目的を達成できれば、設計等に応じて種々の変更が可能である。
（まとめ）
以上説明した実施形態等から以下の態様が開示されていることは明らかである。
第１の態様に係る電子部品モジュール（１；１ａ；１ｂ；１ｃ；１ｄ；１ｅ）は、電子部品（２）と、樹脂構造体（３）と、配線部（配線層５）と、シールド部（６）と、を備える。電子部品（２）は、互いに背向する第１主面（表面２１）及び第２主面（裏面２２）、並びに、第１主面と第２主面とを結ぶ側面（２３）を有する。樹脂構造体（３）は、電子部品（２）の側面（２３）の少なくとも一部及び第２主面を覆っている。配線部は、電子部品（２）に電気的に接続されている。シールド部（６）は、第１導体層（６１）及び第２導体層（６２）を含む。第１導体層（６１）は、電子部品（２）と樹脂構造体（３）との間に電子部品（２）から離れて設けられており、導電性を有する。第２導体層（６２）は、配線部と樹脂構造体（３）との間に配線部から離れて設けられており、導電性を有する。シールド部（６）では、第１導体層（６１）と第２導体層（６２）とが一体となっている。
第１の態様に係る電子部品モジュール（１；１ａ；１ｂ；１ｃ；１ｄ；１ｅ）では、シールド部（６）において、電子部品（２）と樹脂構造体（３）との間に設けられている第１導体層（６１）と、配線部（配線層５）と樹脂構造体（３）との間に設けられている第２導体層（６２）とが、一体となっている。これにより、シールド部（６）において第１導体層（６１）と第２導体層（６２）との間で界面が発生しないので、シールド部（６）が劣化しにくくなり、外部からの電磁波を遮断する電磁シールド性能の劣化を抑制することができる。
第２の態様に係る電子部品モジュール（１；１ａ；１ｂ；１ｃ；１ｄ；１ｅ）では、第１の態様において、シールド部（６）では、第１導体層（６１）と第２導体層（６２）とが同一の材料であって連続している。
第３の態様に係る電子部品モジュール（１；１ａ；１ｂ；１ｃ；１ｄ）は、第１又は２の態様において、貫通配線（４）を更に備える。貫通配線（４）は、樹脂構造体（３）を貫通している。シールド部（６）は、第３導体層（６３）を更に含む。第３導体層（６３）は、貫通配線（４）と樹脂構造体（３）との間に貫通配線（４）から離れて設けられている。
第３の態様に係る電子部品モジュール（１；１ａ；１ｂ；１ｃ；１ｄ）では、樹脂構造体（３）と貫通配線（４）との間にもシールド部（６）が設けられている。これにより、外部からの電磁波の貫通配線（４）への影響を低減させることができる。
第４の態様に係る電子部品モジュール（１；１ａ；１ｂ；１ｃ；１ｄ）では、第３の態様において、シールド部（６）では、第１導体層（６１）と第２導体層（６２）と第３導体層（６３）とが一体となっている。
第４の態様に係る電子部品モジュール（１；１ａ；１ｂ；１ｃ；１ｄ）では、電子部品（２）と樹脂構造体（３）との間の第１導体層（６１）と、配線部（配線層５）と樹脂構造体（３）との間の第２導体層（６２）と、貫通配線（４）と樹脂構造体（３）との間の第３導体層（６３）とが、一体となっている。これにより、第２導体層（６２）と第３導体層（６３）との間で界面が発生しないので、シールド部（６）が劣化しにくくなり、外部からの電磁波を遮断する電磁シールド性能の劣化をより抑制することができる。
第５の態様に係る電子部品モジュール（１；１ａ；１ｂ；１ｃ；１ｄ）では、第３又は４の態様において、シールド部（６）の第３導体層（６３）は、貫通配線（４）と樹脂構造体（３）との間において、貫通配線（４）の側面を囲むように配置され、貫通配線（４）の側面から離れている。
第５の態様に係る電子部品モジュール（１；１ａ；１ｂ；１ｃ；１ｄ）では、貫通配線（４）と樹脂構造体（３）との間において、貫通配線（４）の側面から離れた状態で貫通配線（４）の側面を囲むようにシールド部（６）が設けられている。これにより、外部からの電磁波の貫通配線（４）への影響を更に低減させることができる。
第６の態様に係る電子部品モジュール（１；１ａ；１ｂ；１ｃ；１ｄ）は、第３～５の態様のいずれか１つにおいて、貫通配線（４）と第３導体層（６３）とにより同軸構造（１４）を有する。
第６の態様に係る電子部品モジュール（１；１ａ；１ｂ；１ｃ；１ｄ）では、貫通配線（４）と第３導体層（６３）とにより同軸構造（１４）が形成されている。これにより、貫通配線（４）が外部からの電磁波の影響を更に受けにくくすることができ、かつ、貫通配線（４）を通る高周波信号の伝搬ロスを低減させることができる。つまり、外部からの電磁波の影響による特性劣化を抑制することができる。
第７の態様に係る電子部品モジュール（１；１ａ；１ｂ；１ｃ；１ｄ；１ｅ）は、第１～６の態様のいずれか１つにおいて、中間部（絶縁部７）を更に備える。中間部は、電子部品（２）及び配線部（配線層５）の少なくとも一方とシールド部（６）との間に介在し、電気絶縁性を有する。
第７の態様に係る電子部品モジュール（１；１ａ；１ｂ；１ｃ；１ｄ；１ｅ）では、電子部品（２）及び配線部（配線層５）の少なくとも一方とシールド部（６）との間に、電気絶縁性を有する中間部（絶縁部７）が設けられている。これにより、電子部品（２）及び配線部の少なくとも一方とシールド部（６）との間の電気絶縁性を確保しつつ、電子部品（２）及び配線部の少なくとも一方とシールド部（６）との間に隙間がある場合に比べて、電子部品モジュール（１；１ａ；１ｂ；１ｃ；１ｄ；１ｅ）全体を安定に形成することができる。
第８の態様に係る電子部品モジュール（１；１ａ；１ｂ；１ｃ；１ｄ；１ｅ）では、第７の態様において、中間部（絶縁部７）の誘電率は、樹脂構造体（３）の誘電率よりも低い。
第８の態様に係る電子部品モジュール（１；１ａ；１ｂ；１ｃ；１ｄ；１ｅ）では、中間部（絶縁部７）の誘電率が樹脂構造体（３）の誘電率よりも低い。これにより、電子部品モジュール（１；１ａ；１ｂ；１ｃ；１ｄ；１ｅ）では、電子部品（２）及び配線部（配線層５）の少なくとも一方とシールド部（６）との間で発生する寄生容量を低減することができる。
第９の態様に係る電子部品モジュール（１；１ａ；１ｂ；１ｃ；１ｄ；１ｅ）では、第１～８の態様のいずれか１つにおいて、電子部品（２）は、周波数帯５ＧＨｚ以上の高周波デバイスである。
第１０の態様に係る電子部品モジュール（１；１ａ；１ｂ；１ｃ；１ｄ；１ｅ）の製造方法は、部品配置工程と、中間部形成工程と、樹脂成形工程と、を有する。部品配置工程では、電子部品（２）の表面（２１）を支持体（１２０）の表面（１２１）に対向させて電子部品（２）を支持体（１２０）の表面（１２１）上に配置する。電子部品（２）は、互いに背向する第１主面（表面２１）及び第２主面（裏面２２）、並びに、第１主面と第２主面とを結ぶ側面（２３）を有する。中間部形成工程では、支持体（１２０）の表面（１２１）のうち露出している領域及び電子部品（２）の側面（２３）のうち露出している領域及び第２主面の両方を覆う中間部（絶縁部７）を形成する。シールド部形成工程では、中間部を覆うシールド部（６）を形成する。樹脂成形工程では、シールド部（６）を覆う樹脂構造体（３）を成形する。
第１０の態様に係る電子部品モジュール（１；１ａ；１ｂ；１ｃ；１ｄ；１ｅ）の製造方法では、中間部（絶縁部７）のうち電子部品（２）を覆う部分（第１中間層７１）を覆う第１導体層（６１）と、中間部のうち配線部（配線層５）を覆う部分（第２中間層７２）を覆う第２導体層（６２）と、を一体形成する。これにより、第１導体層（６１）と第２導体層（６２）との間で界面が発生しないシールド部（６）を形成することができるので、シールド部（６）が劣化しにくくなり、外部からの電磁波を遮断する電磁シールド性能の劣化を抑制することができる。
第１１の態様に係る電子部品モジュール（１；１ａ；１ｂ；１ｃ；１ｄ）の製造方法は、第１０の態様において、ピラー形成工程を更に有する。ピラー形成工程では、中間部（絶縁部７）を形成する前に、支持体（１２０）の表面（１２１）上に導電性を有するピラー（４００）を形成する。中間部形成工程では、ピラー（４００）の露出している領域、支持体（１２０）の表面（１２１）のうち露出している領域、及び、電子部品（２）の側面（２３）のうち露出している領域を覆う中間部を形成する。
第１１の態様に係る電子部品モジュール（１；１ａ；１ｂ；１ｃ；１ｄ）の製造方法では、中間部（絶縁部７）のうち電子部品（２）を覆う部分（第１中間層７１）を覆う第１導体層（６１）と、中間部のうち配線部（配線層５）を覆う部分（第２中間層７２）を覆う第２導体層（６２）と、中間部のうちピラー（４００）を覆う部分（第３中間層７３）を覆う第３導体層（６３）と、を一体形成する。これにより、第２導体層（６２）と第３導体層（６３）との間で界面が発生しないシールド部（６）を形成することができるので、シールド部（６）が劣化しにくくなり、外部からの電磁波を遮断する電磁シールド性能の劣化をより抑制することができる。
１，１ａ，１ｂ，１ｃ，１ｄ，１ｅ 電子部品モジュール
２ 電子部品
２１ 表面（第１主面）
２２ 裏面（第２主面）
２３ 側面
３ 樹脂構造体
３１ 第１面
３２ 第２面
４ 貫通配線
４１ 第１端面
４２ 第２端面
４３，４３Ｇ，４３Ｓ 導電性バンプ
４４，４４Ｇ，４４Ｓ 導電性バンプ
４６，４６Ｇ，４６Ｓ 接合部
５ 配線層（配線部）
５１ 第１端
５２ 第２端
５３ 電極
６ シールド部
６１ 第１導体層
６２ 第２導体層
６３ 第３導体層
６４ 第４導体層
７ 絶縁部（中間部）
７１ 第１中間層
７２ 第２中間層
７３ 第３中間層
７４ 第４中間層
８ 電極
９ 第１レジスト層
１０ 第２レジスト層
１１ 第３レジスト層
１２ 第１グラウンド用配線層
１３ 第２グラウンド用配線層
１４ 同軸構造
１５ 回路基板
１６ 電極
２０，２０ｃ 電子部品
９１ 孔
１０１ 孔
１１１ 孔
１２０ 支持体
１２１ 表面
１２３ ベース
１２４ 接着層
１２５ 導電層
２００ 通信モジュール
２０１ カバー層
２０２ 間隙
２０３ 間隙
２１０ 通信モジュール
２２０ 通信モジュール
３０ 樹脂構造層
３０１ 第１面
３０２ 第２面
４００ ピラー
６００ 金属層
７００ 絶縁層
Ｄ１ 第１方向
Ｄ２ 第２方向

Claims (9)

  1. 互いに背向する第１主面及び第２主面、並びに、前記第１主面と前記第２主面とを結ぶ側面を有する電子部品と、
    前記電子部品の前記側面の少なくとも一部及び前記第２主面を覆っている樹脂構造体と、
    前記電子部品に電気的に接続されている配線部と、
    前記電子部品と前記樹脂構造体との間に前記電子部品から離れて設けられており導電性を有する第１導体層、及び、前記配線部と前記樹脂構造体との間に前記配線部から離れて設けられており導電性を有する第２導体層を含むシールド部と、
    前記樹脂構造体を貫通している貫通配線と、を備え、
    前記シールド部では、前記第１導体層と前記第２導体層とが一体となっており、
    前記シールド部は、前記貫通配線と前記樹脂構造体との間に前記貫通配線から離れて設けられている第３導体層を更に含む
    ことを特徴とする電子部品モジュール。
  2. 前記シールド部では、前記第１導体層と前記第２導体層とが同一の材料であって連続している
    ことを特徴とする請求項１に記載の電子部品モジュール。
  3. 前記シールド部では、前記第１導体層と前記第２導体層と前記第３導体層とが一体となっている
    ことを特徴とする請求項１又は２に記載の電子部品モジュール。
  4. 前記シールド部の前記第３導体層は、前記貫通配線と前記樹脂構造体との間において、前記貫通配線の側面を囲むように配置され、前記貫通配線の前記側面から離れている
    ことを特徴とする請求項１～３のいずれか１項に記載の電子部品モジュール。
  5. 前記貫通配線と前記第３導体層とにより同軸構造を有する
    ことを特徴とする請求項１～４のいずれか１項に記載の電子部品モジュール。
  6. 前記電子部品及び前記配線部の少なくとも一方と前記シールド部との間に介在し電気絶縁性を有する中間部を更に備える
    ことを特徴とする請求項１～５のいずれか１項に記載の電子部品モジュール。
  7. 前記中間部の誘電率は、前記樹脂構造体の誘電率よりも低い
    ことを特徴とする請求項６に記載の電子部品モジュール。
  8. 前記電子部品は、周波数帯５ＧＨｚ以上の高周波デバイスである
    ことを特徴とする請求項１～７のいずれか１項に記載の電子部品モジュール。
  9. 互いに背向する第１主面及び第２主面、並びに、前記第１主面と前記第２主面とを結ぶ側面を有する電子部品の前記第１主面を支持体の表面に対向させて前記電子部品を前記支持体の前記表面上に配置する部品配置工程と、
    前記支持体の前記表面のうち露出している領域及び前記電子部品の前記側面のうち露出している領域及び前記第２主面の両方を覆う中間部を形成する中間部形成工程と、
    前記中間部を覆うシールド部を形成するシールド部形成工程と、
    前記シールド部を覆う樹脂構造体を成形する樹脂成形工程と、
    前記中間部を形成する前に、前記支持体の前記表面上に導電性を有するピラーを形成するピラー形成工程と、を有し、
    前記中間部形成工程では、前記ピラーの露出している領域、前記支持体の前記表面のうち露出している領域、及び、前記電子部品の前記側面のうち露出している領域を覆う前記中間部を形成する
    ことを特徴とする電子部品モジュールの製造方法。
JP2019537565A 2017-08-21 2018-08-13 電子部品モジュール及び電子部品モジュールの製造方法 Active JP7001096B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017158855 2017-08-21
JP2017158855 2017-08-21
PCT/JP2018/030183 WO2019039336A1 (ja) 2017-08-21 2018-08-13 電子部品モジュール及び電子部品モジュールの製造方法

Publications (2)

Publication Number Publication Date
JPWO2019039336A1 JPWO2019039336A1 (ja) 2020-08-13
JP7001096B2 true JP7001096B2 (ja) 2022-01-19

Family

ID=65438885

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019537565A Active JP7001096B2 (ja) 2017-08-21 2018-08-13 電子部品モジュール及び電子部品モジュールの製造方法

Country Status (4)

Country Link
US (1) US11257730B2 (ja)
JP (1) JP7001096B2 (ja)
CN (1) CN110998830B (ja)
WO (1) WO2019039336A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013187434A (ja) 2012-03-09 2013-09-19 Fujitsu Ltd 半導体装置、半導体装置の製造方法、電子装置及び基板
US20140175623A1 (en) 2010-05-14 2014-06-26 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Discontinuous ESD Protection Layers Between Semiconductor Die
US20160163682A1 (en) 2007-04-30 2016-06-09 Intel Deutschland Gmbh Workpiece with semiconductor chips, semiconductor device and method for producing a workpiece with semiconductor chips

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2799883B1 (fr) * 1999-10-15 2003-05-30 Thomson Csf Procede d'encapsulation de composants electroniques
US7110732B2 (en) * 2001-04-09 2006-09-19 Texas Instruments Incorporated Subsampling RF receiver architecture
JP2005310954A (ja) 2004-04-20 2005-11-04 Nec Corp 半導体パッケージとその製造方法
US9007273B2 (en) * 2010-09-09 2015-04-14 Advances Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
US8399961B2 (en) * 2010-12-21 2013-03-19 Taiwan Semiconductor Manufacturing Company, Ltd. Tuning the efficiency in the transmission of radio-frequency signals using micro-bumps
JP5684349B1 (ja) * 2013-09-10 2015-03-11 株式会社東芝 半導体装置および半導体装置の検査方法
WO2015038974A1 (en) * 2013-09-13 2015-03-19 University Of Utah Research Foundation Micro-molded electrodes, arrays, and methods of making the same
CN105566621B (zh) * 2014-11-11 2018-09-21 江苏雅克科技股份有限公司 低介电含磷聚酯化合物组成及其制法
US10541209B2 (en) * 2017-08-03 2020-01-21 General Electric Company Electronics package including integrated electromagnetic interference shield and method of manufacturing thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160163682A1 (en) 2007-04-30 2016-06-09 Intel Deutschland Gmbh Workpiece with semiconductor chips, semiconductor device and method for producing a workpiece with semiconductor chips
US20140175623A1 (en) 2010-05-14 2014-06-26 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Discontinuous ESD Protection Layers Between Semiconductor Die
JP2013187434A (ja) 2012-03-09 2013-09-19 Fujitsu Ltd 半導体装置、半導体装置の製造方法、電子装置及び基板

Also Published As

Publication number Publication date
US20200168520A1 (en) 2020-05-28
CN110998830A (zh) 2020-04-10
US11257730B2 (en) 2022-02-22
WO2019039336A1 (ja) 2019-02-28
CN110998830B (zh) 2023-09-22
JPWO2019039336A1 (ja) 2020-08-13

Similar Documents

Publication Publication Date Title
CN107786183B (zh) 嵌入式rf滤波器封装结构及其制造方法
CN106533384B (zh) 声波装置及其制造方法
JP3939504B2 (ja) 半導体装置並びにその製造方法および実装構造
JP6311724B2 (ja) 電子部品モジュール
WO2012120968A1 (ja) 電子部品
JP4576849B2 (ja) 集積回路装置
US8994153B2 (en) Semiconductor device having antenna element and method of manufacturing same
US11139266B2 (en) Manufacturing method for electronic component, and electronic component
JP5453787B2 (ja) 弾性表面波デバイス
KR102611168B1 (ko) 음향파 디바이스 및 그 제조방법
JP5056885B2 (ja) 集積回路装置
US11069645B2 (en) Electronic component module
US11367677B2 (en) Electronic component module
US20210297057A1 (en) Method for manufacturing electronic component module and electronic component module
JP7001096B2 (ja) 電子部品モジュール及び電子部品モジュールの製造方法
KR101741648B1 (ko) 전자파 차폐 수단을 갖는 반도체 패키지 및 그 제조 방법
JP5716875B2 (ja) 電子部品及び電子モジュール
US20230017921A1 (en) Electronic component
JP2011222686A (ja) スパイラル型のインダクタ及び半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200205

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210427

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210607

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211207

R150 Certificate of patent or registration of utility model

Ref document number: 7001096

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150