WO2019039336A1 - 電子部品モジュール及び電子部品モジュールの製造方法 - Google Patents

電子部品モジュール及び電子部品モジュールの製造方法 Download PDF

Info

Publication number
WO2019039336A1
WO2019039336A1 PCT/JP2018/030183 JP2018030183W WO2019039336A1 WO 2019039336 A1 WO2019039336 A1 WO 2019039336A1 JP 2018030183 W JP2018030183 W JP 2018030183W WO 2019039336 A1 WO2019039336 A1 WO 2019039336A1
Authority
WO
WIPO (PCT)
Prior art keywords
electronic component
layer
wiring
conductor layer
component module
Prior art date
Application number
PCT/JP2018/030183
Other languages
English (en)
French (fr)
Inventor
岩本　敬
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to JP2019537565A priority Critical patent/JP7001096B2/ja
Priority to CN201880054126.3A priority patent/CN110998830B/zh
Publication of WO2019039336A1 publication Critical patent/WO2019039336A1/ja
Priority to US16/779,710 priority patent/US11257730B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/117—Stacked arrangements of devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • H03H9/0557—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement the other elements being buried in the substrate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/058—Holders; Supports for surface acoustic wave devices
    • H03H9/059—Holders; Supports for surface acoustic wave devices consisting of mounting pads or bumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1071—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the SAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1078—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a foil covering the non-active sides of the SAW device
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02992—Details of bus bars, contact pads or other electrical connections for finger electrodes

Definitions

  • the present invention generally relates to an electronic component module and a method of manufacturing the electronic component module, and more particularly, to an electronic component module including the electronic component and a resin structure and a method of manufacturing the electronic component module.
  • a semiconductor package including a semiconductor chip (electronic component), an insulating resin layer (resin structure), a conductive post (through wiring), a connection terminal, a wiring layer and a surface layer is known as an electronic component module (for example, Reference 1).
  • connection terminal is provided on the top surface of the semiconductor chip, and the entire connection terminal, the conductive post and the wiring layer on the semiconductor chip except the bottom portion of the semiconductor chip are insulating resin layers. It is covered by
  • the inventor of the present application has provided a first conductor layer between the electronic component and the resin structure, and a second conductor between the wiring layer and the resin structure.
  • the electronic component module of the structure provided with the layer was considered.
  • the present invention is an invention made in view of the above points, and an object of the present invention is to provide an electronic component module and an electronic component module manufacturing method capable of suppressing deterioration of electromagnetic shielding performance for blocking electromagnetic waves from the outside. It is to provide.
  • An electronic component module includes an electronic component, a resin structure, a wiring portion, and a shield portion.
  • the electronic component has a first main surface and a second main surface facing each other, and a side surface connecting the first main surface and the second main surface.
  • the resin structure covers at least a part of the side surface of the electronic component and the second main surface.
  • the wiring portion is electrically connected to the electronic component.
  • the shield portion includes a first conductor layer and a second conductor layer.
  • the first conductor layer is provided between the electronic component and the resin structure so as to be separated from the electronic component, and has conductivity.
  • the second conductor layer is provided between the wiring portion and the resin structure so as to be separated from the wiring portion, and has conductivity.
  • the first conductor layer and the second conductor layer are integrated.
  • the method of manufacturing an electronic component module includes a component disposing step, an intermediate portion forming step, and a resin molding step.
  • the electronic component is disposed on the surface of the support such that the first main surface of the electronic component faces the surface of the support.
  • the electronic component has the first main surface and the second main surface opposite to each other, and a side surface connecting the first main surface and the second main surface.
  • the middle part forming step a middle part covering both the exposed area of the surface of the support and the exposed area of the side surface of the electronic component and the second main surface is formed.
  • the shield portion forming step a shield portion covering the intermediate portion is formed.
  • the resin molding step a resin structure covering the shield portion is molded.
  • the electronic component module and the method of manufacturing the electronic component module according to the above aspect of the present invention it is possible to suppress deterioration of the electromagnetic shielding performance for blocking electromagnetic waves from the outside.
  • FIG. 1A is a cross-sectional view of an electronic component module according to Embodiment 1 of the present invention.
  • FIG. 1B is an enlarged view of a main part including a coaxial structure in a cross section orthogonal to the thickness direction of the electronic component module of the same.
  • FIG. 2 is a cross-sectional view of a communication module including an electronic component module when the electronic component module of the same is used as an interposer.
  • 3A to 3C are process cross-sectional views for explaining the method of manufacturing the electronic component module of the same.
  • 4A to 4F are process cross-sectional views for explaining the method of manufacturing the electronic component module of the same.
  • 5A to 5D are process cross-sectional views for explaining the method of manufacturing the electronic component module of the same.
  • FIG. 6 is a cross-sectional view of an electronic component module according to Modification 1 of Embodiment 1 of the present invention.
  • FIG. 7 is a cross-sectional view of an electronic component module according to Modification 2 of Embodiment 1 of the present invention.
  • FIG. 8 is a cross-sectional view of an electronic component module according to Modification 3 of Embodiment 1 of the present invention.
  • FIG. 9 is a cross-sectional view of the electronic component module according to Embodiment 2 of the present invention.
  • FIG. 10 is a cross-sectional view of an electronic component module according to Embodiment 3 of the present invention.
  • 11A to 11D are process cross-sectional views for explaining the method of manufacturing the electronic component module of the same.
  • 12A to 12D are process cross-sectional views for explaining the method of manufacturing the electronic component module of the same.
  • the electronic component module 1 includes an electronic component 2, a resin structure 3, a plurality of (two in the illustrated example) through wires 4, and a plurality (two in the illustrated example) ), The conductive shield portion 6 and the electrically insulating insulating portion (intermediate portion) 7.
  • the resin structure 3 holds the electronic component 2 and the through wiring 4.
  • the resin structure 3 protects the electronic component 2 from external impact and the like.
  • the through wiring 4 is located on the side of the electronic component 2 and penetrates the resin structure 3 in the thickness direction (predetermined direction) of the resin structure 3.
  • the wiring layer 5 electrically connects the electronic component 2 and the through wiring 4.
  • the electronic component module 1 further includes a plurality of (two in the illustrated example) electrodes 8, a first resist layer 9, a second resist layer 10, a third resist layer 11, and a first ground wiring layer 12. , And the plurality of (two in the illustrated example) electrodes 53.
  • the plurality of (two in the illustrated example) electrodes 8 and the plurality of (two in the illustrated example) electrodes 53 are electrodes for external connection.
  • the electronic component module 1 can be used, for example, as an interposer interposed between another electronic component 20 (see FIG. 2) and the circuit board 15 (see FIG. 2).
  • the circuit board 15 is, for example, a printed wiring board.
  • the electronic component 2 is, as shown in FIG. 1A, a surface (first main surface) 21 and a back surface (second main surface) opposite to each other in the first direction D1 of the electronic component module 1. Having 22. More specifically, the electronic component 2 is a chip-like electronic component, is formed in a plate shape, and has a front surface 21 and a rear surface 22 opposite to each other in the thickness direction. The front side 21 and the back side 22 face each other. The electronic component 2 also has a side surface 23. The side surface 23 connects the front surface 21 and the back surface 22.
  • the planar view shape (the outer peripheral shape when the electronic component 2 is viewed from the thickness direction) of the electronic component 2 is a rectangular shape, but is not limited to the rectangular shape, and may be, for example, a square shape.
  • the electronic component 2 is, for example, a high frequency device having a frequency band of 1 GHz or more.
  • the high frequency device having a frequency band of 1 GHz or more is, for example, a short distance communication device or a millimeter wave device having a frequency band of 1 GHz or more. More specifically, the high frequency device is, for example, a surface acoustic wave (SAW) filter.
  • SAW surface acoustic wave
  • the frequency band When the frequency becomes high, the wavelength becomes short, so that the electric signal is blown (radiated) by using a small conductor as an antenna, so that the problem of so-called radio wave interference (the problem of signal fly) occurs.
  • the frequency band is 1 GHz or more, the above problem becomes more remarkable because the electric signal is radiated through the wiring of the circuit or the external circuit in the electronic device (high frequency device). That is, when the frequency band is 1 GHz or more, a remarkable effect is obtained. Furthermore, when the frequency band is 5 GHz or more, more remarkable effects can be obtained.
  • the electronic component 2 is formed, for example, on a piezoelectric substrate having a surface (first main surface) and a back surface (second main surface) opposite to each other in the thickness direction, and the surface of the piezoelectric substrate And a functional unit.
  • the piezoelectric substrate is, for example, a LiTaO 3 substrate or a LiNbO 3 substrate.
  • the thickness of the piezoelectric substrate is, for example, about 200 ⁇ m.
  • the functional unit includes, for example, one or more IDT (Interdigital Transducer) electrodes.
  • the functional unit may include a terminal electrode for external connection. The number of terminal electrodes may be one or more.
  • the surface 21 of the electronic component 2 includes, for example, an exposed part of the surface of the piezoelectric substrate and a surface exposed in the functional part.
  • the electronic component 2 is not limited to the configuration provided with a bulk (Bulk) piezoelectric substrate, and for example, has a laminated structure in which a silicon substrate, a silicon oxide film and a piezoelectric thin film are laminated in this order
  • the thin film may have a configuration in which functional parts (IDT electrodes, terminal electrodes, etc.) are formed.
  • the piezoelectric thin film is, for example, a LiTaO 3 thin film or a LiNbO 3 thin film.
  • the thickness of the piezoelectric thin film is preferably 3.5 ⁇ or less, where ⁇ is a wavelength of an elastic wave determined by the electrode finger cycle of the IDT electrode.
  • the thickness of the piezoelectric thin film is, for example, about 0.5 ⁇ m.
  • the thickness of the silicon oxide film is preferably 2.0 ⁇ or less.
  • the thickness of the silicon oxide film is, for example, about 0.5 ⁇ m.
  • the thickness of the laminated structure is, for example, about 200 ⁇ m.
  • the high frequency device is not limited to the SAW filter, and may be, for example, a BAW (Bulk Acoustic Wave) filter, a dielectric filter, an antenna, a switch, a power amplifier or the like.
  • the other electronic component 20 described above is, for example, an IC (Integrated Circuit).
  • the electronic component 20 is not limited to an IC, and may be, for example, an inductor, a capacitor, or a SAW filter.
  • a gap 202 is formed between the electronic component module 1 and the other electronic component 20 described above.
  • a gap 203 is formed between the electronic component module 1 and the circuit board 15.
  • the electronic component module 1 is electrically connected to the electronic component 20 by the plurality of (four in the illustrated example) conductive bumps 43, and the plurality of (four in the illustrated example) conductive bumps 44. Are electrically connected to the circuit board 15.
  • the resin structure 3 is configured to hold the electronic component 2 as shown in FIG. 1A.
  • the resin structure 3 has a first surface 31 and a second surface 32 which are opposite to each other in the first direction D1 of the electronic component module 1.
  • the resin structure 3 is formed in plate shape, and has the 1st surface 31 and the 2nd surface 32 which are mutually opposite side in the thickness direction.
  • the planar view shape (the outer peripheral shape when the resin structure 3 is seen from the thickness direction, ie, the first direction D1) of the resin structure 3 is a rectangular shape.
  • the plan view shape of the resin structure 3 is not limited to the rectangular shape, and may be, for example, a square shape.
  • the planar size of the resin structure 3 is larger than the planar size of the electronic component 2.
  • the resin structure 3 covers a part of the side surface 23 and the back surface 22 of the electronic component 2 through the shield portion 6 and the insulating portion 7. That is, the electronic component 2 is disposed inside the resin structure 3.
  • the resin structure 3 holds the electronic component 2 in a state in which the surface 21 of the electronic component 2 is exposed.
  • the resin structure 3 is formed of a resin or the like having electrical insulation. Moreover, although the resin structure 3 contains the filler mixed with resin other than resin, for example, a filler is not an essential component.
  • the resin is, for example, an epoxy resin. However, the resin is not limited to the epoxy resin, and may be, for example, an acrylic resin, a urethane resin, or a silicone resin.
  • the filler is, for example, an inorganic filler such as silica or alumina.
  • the resin structure 3 may contain, for example, a black pigment such as carbon black in addition to the resin and the filler.
  • a plurality of (two in the illustrated example) through wirings 4 are arranged on the side of the electronic component 2.
  • the plurality of through wires 4 are located apart from the electronic component 2 in the second direction D2 orthogonal to the first direction D1.
  • the plurality of through wires 4 are held by the resin structure 3.
  • the through wiring 4 has a cylindrical shape, and has a first end surface 41 and a second end surface 42 opposite to each other in a direction parallel to the thickness direction of the resin structure 3.
  • the through wiring 4 has the first end surface 41 and the second end surface 42 opposite to each other in the first direction D1.
  • a second end 52 of the wiring layer 5 described later is stacked. Thereby, in the electronic component module 1, the through wiring 4 and the wiring layer 5 are electrically connected.
  • the through wiring 4 is electrically connected to the electronic component 2 via the wiring layer 5.
  • the position and number of the through wires 4 are not particularly limited.
  • the material of the through wiring 4 is, for example, a metal.
  • the material of the through wiring 4 is, for example, Cu.
  • the material of the through wiring 4 is not limited to Cu, and may be, for example, Ni.
  • the material of the through wiring 4 is not limited to metal, and may be an alloy.
  • Wiring layer 5 electrically connects the electronic component 2 and the through wiring 4 on the first surface 31 side of the resin structure 3 and the surface 21 side of the electronic component 2.
  • Wiring layer 5 has a first end 51 connected to surface 21 (of the surfaces of the terminal electrodes) of electronic component 2 and a second end 52 connected to through wiring 4.
  • the wiring layer 5 is disposed across the surface 21 of the electronic component 2, the first end face 41 of the through wiring 4, and the second intermediate layer 72 of the insulating portion 7 described later.
  • the material of the wiring layer 5 is, for example, a metal.
  • the material of the wiring layer 5 is Cu.
  • the wiring layer 5 is a Cu layer.
  • the material of the wiring layer 5 may be, for example, an alloy.
  • the wiring layer 5 is not limited to a single layer structure, and may have a stacked structure in which a plurality of layers are stacked.
  • Electrode 8 is formed across the second end surface 42 of the through wiring 4 and the second resist layer 10 on the second surface 32 side of the resin structure 3.
  • the material of the electrode 8 is, for example, a metal.
  • the material of the electrode 8 is Cu similarly to the wiring layer 5.
  • the electrode 8 is not limited to a single layer structure, and may have a stacked structure in which a plurality of layers are stacked.
  • a part of the wiring layer 5 (a part not covered by the first resist layer 9 in the wiring layer 5) electrically connects the through wiring 4 to the circuit board 15 (see FIG. 2)
  • the electrode 53 for external connection for connecting to is constructed.
  • an electrode may be formed on the wiring layer 5.
  • the electrode formed on the wiring layer 5 is, for example, a laminated film of a Ti film on the wiring layer 5 and an Au film on the Ti film.
  • the laminated structure of the electrodes is merely an example, and the invention is not limited to this example.
  • the first resist layer 9 is the wiring layer 5 except for a part of the wiring layer 5 on the first surface 31 side of the resin structure 3. It is formed to cover the In the first resist layer 9, a hole 91 for exposing a part of the wiring layer 5 is formed. The first resist layer 9 is formed across the wiring layer 5 and the insulating portion 7 on the first surface 31 side of the resin structure 3. The first resist layer 9 has electrical insulation. The first resist layer 9 is formed of a material having lower solder wettability than the wiring layer 5.
  • the first resist layer 9 is, for example, a polyimide layer.
  • the second resist layer 10 is formed on the second surface 32 side of the resin structure 3 so as to cover the second ground wiring layer 13.
  • the second resist layer 10 is formed across the second ground wiring layer 13 and the second surface 32 of the resin structure 3.
  • the second resist layer 10 covers the second ground wiring layer 13 except for a part of the second ground wiring layer 13.
  • a hole 101 for exposing a part of the second ground wiring layer 13 is formed.
  • the second resist layer 10 has electrical insulation.
  • the second resist layer 10 is formed of a material having lower solder wettability than the second ground wiring layer 13.
  • the second resist layer 10 is, for example, a polyimide layer.
  • the third resist layer 11 is formed on the first surface 31 side of the resin structure 3 so as to cover the first ground wiring layer 12 except for a part of the first ground wiring layer 12.
  • the third resist layer 11 is formed with a hole 111 for exposing a part of the first ground wiring layer 12.
  • the third resist layer 11 has electrical insulation.
  • the third resist layer 11 is formed of a material having lower solder wettability than the first ground wiring layer 12.
  • the third resist layer 11 is, for example, a polyimide layer.
  • the insulating part 7 has electrical insulation.
  • the insulating portion 7 includes a first intermediate layer (first insulating portion) 71, a second intermediate layer (second insulating portion) 72, and a plurality of (two in the illustrated example) third intermediate layers (third insulating portion) And 73.
  • the first intermediate layer 71 is provided to be in contact with the electronic component 2. More specifically, the first intermediate layer 71 is formed to cover the back surface 22 and the side surface 23 of the electronic component 2.
  • the second intermediate layer 72 is provided along the first surface 31 of the resin structure 3 so as to be in contact with the wiring layer 5 and the shield portion 6.
  • the second intermediate layer 72 electrically insulates the wiring layer 5 from the shield portion 6.
  • Each third intermediate layer 73 is provided so as to cover the entire side surface of the columnar through wiring 4.
  • the shape of each third intermediate layer 73 is cylindrical.
  • Each third intermediate layer 73 is provided in contact with the through wiring 4.
  • the first intermediate layer 71, the second intermediate layer 72, and the plurality of third intermediate layers 73 are integrally formed.
  • the first intermediate layer 71, the second intermediate layer 72, and the plurality of third intermediate layers 73 are formed substantially simultaneously in one process using the same material.
  • the dielectric constant and the dielectric loss tangent of the insulating portion 7 are respectively smaller than the dielectric constant and the dielectric loss tangent of the resin structure 3. Further, in the electronic component module 1, the dielectric constant and dielectric loss tangent of the insulating portion 7 respectively represent the dielectric constant and dielectric of a base material (for example, a piezoelectric substrate in the case of a SAW filter) supporting a functional portion in the electronic component 2. Less than tangent.
  • the insulating portion 7 is made of an inorganic insulating film.
  • the inorganic insulating film is formed of an inorganic insulating material.
  • the inorganic insulating material used for the inorganic insulating film is, for example, silicon oxide.
  • the insulating portion 7 is not limited to the inorganic insulating film, and may be an organic insulating film.
  • the material of the organic insulating film is, for example, a fluorine resin, bismaleimide, benzocyclobutene, polyimide or the like.
  • the shield part 6 is provided as a shield layer for electromagnetic shielding.
  • the shield portion 6 includes a first conductor layer 61, a second conductor layer 62, and a plurality (two in the illustrated example) of third conductor layers 63.
  • the first conductor layer 61 is provided along the side surface 23 and the back surface 22 of the electronic component 2 so as to be in contact with the resin structure 3 and the first intermediate layer 71.
  • the second conductor layer 62 is provided along the first surface 31 of the resin structure 3 so as to be in contact with the resin structure 3 and the second intermediate layer 72.
  • Each third conductor layer 63 is provided so as to cover the entire side surface of the third intermediate layer 73.
  • the shape of each third conductor layer 63 is cylindrical.
  • Each third conductor layer 63 is provided in contact with the third intermediate layer 73 and the resin structure 3.
  • the first conductor layer 61, the second conductor layer 62, and the plurality of third conductor layers 63 are integrated.
  • the first conductor layer 61, the second conductor layer 62, and the plurality of third conductor layers 63 are integrally formed substantially simultaneously in one process using the same material.
  • the third conductor layer 63 is coaxially disposed with the through wiring 4 so as to surround the side surface of the through wiring 4. That is, the electronic component module 1 has the coaxial structure 14 including the through wiring 4 and the third conductor layer 63.
  • the coaxial structure 14 further includes a third intermediate layer 73 interposed between the through wiring 4 and the third conductor layer 63.
  • the resin structure 3 covers the side surface of the third conductor layer 63.
  • the first ground wiring layer 12 is electrically connected to the shield portion 6. More specifically, the first ground wiring layer 12 is in contact with the shield portion 6 on the first surface 31 side of the resin structure 3 and is electrically connected to the third conductor layer 63.
  • the first ground wiring layer 12 is formed across the ground conductor layer 65 and the first resist layer 9 on the opposite side of the second conductor layer 62 as viewed from the third conductor layer 63 in the shield portion 6. ing.
  • the material of the first ground wiring layer 12 is, for example, Cu.
  • the second ground wiring layer 13 is electrically connected to the shield portion 6. More specifically, the second ground wiring layer 13 is in contact with the third conductor layer 63 of the shield portion 6 on the second surface 32 side of the resin structure 3 and is electrically connected to the third conductor layer 63. It is done.
  • the second ground wiring layer 13 is formed across the end face 631 opposite to the second conductor layer 62 side of the third conductor layer 63 and the second surface 32 of the resin structure 3.
  • the material of the second ground wiring layer 13 is, for example, Cu.
  • the first to eleventh steps are sequentially performed.
  • the electronic component 2 has the front surface (first main surface) 21 and the back surface (second main surface) 22 facing each other, and the side surface 23 connecting the front surface 21 and the back surface 22 (see FIG. 1A) ).
  • a support 120 is prepared.
  • the support 120 includes a flat base 123 and a conductive layer 125 adhered to one surface in the thickness direction of the base 123 by an adhesive layer 124.
  • a plurality of pillars 400 are formed on the conductive layer 125 of the support 120.
  • the plurality of pillars 400 have conductivity and become sources of the plurality of through wires 4.
  • a positive photoresist layer covering the conductive layer 125 of the support 120 is formed.
  • a portion of the photoresist layer at the planned formation position of the pillar 400 is removed using a photolithography technique (an opening is formed at the planned formation position of the pillar 400), whereby the pillar of the conductive layer 125 is formed. Expose the underlying area of 400.
  • the pillars 400 are formed by electrolytic plating.
  • the second step constitutes a pillar forming step of forming the conductive pillar 400 on the surface 121 of the support 120.
  • the surface 121 of the support 120 is the surface of the conductive layer 125.
  • the electronic component 2 is temporarily fixed on the conductive layer 125 of the support 120 on which the pillar 400 is formed.
  • a liquid (paste-like) resin adhesive layer (not shown) is formed on the conductive layer 125.
  • the surface 21 of the electronic component 2 is made to face the resin adhesive layer, and the electronic component 2 is pressed against the resin adhesive layer.
  • the electronic component 2 is temporarily fixed on the conductive layer 125 via the resin adhesive layer.
  • the resin adhesive layer is preferably formed of a positive resist having photosensitivity.
  • the third step constitutes a component arranging step.
  • the electronic component 2 is disposed on the surface 121 of the support 120 at a position away from the side surface of the pillar 400 (temporarily fixed to the support 120).
  • the electronic component 2 is disposed on the surface 121 of the support 120 by causing the surface 21 of the electronic component 2 to face the surface 121 of the support 120.
  • the insulating layer 700 which is the source of the insulating portion 7 (see FIG. 1A) is formed. More specifically, in the fourth step, the insulating layer 700 covering the exposed portion of the surface 121 of the support 120, the side and tip surfaces of the pillar 400, and the side surface 23 and the back surface 22 of the electronic component 2 is formed.
  • the insulating layer 700 includes, in addition to the first intermediate layer 71, the second intermediate layer 72, and the third intermediate layer 73, a fourth intermediate layer 74 covering the top end surface of the pillar 400.
  • the material of the insulating layer 700 is, for example, silicon oxide.
  • the insulating layer 700 is formed by, eg, CVD (Chemical Vapor Deposition).
  • CVD Chemical Vapor Deposition
  • the first intermediate layer 71, the second intermediate layer 72, the third intermediate layer 73, and the fourth intermediate layer 74 can be integrally formed.
  • the first intermediate layer 71, the second intermediate layer 72, the third intermediate layer 73, and the fourth intermediate layer 74 are formed substantially simultaneously in one step using the same material.
  • the intermediate layer 71, the second intermediate layer 72, the third intermediate layer 73, and the fourth intermediate layer 74 are integrally formed.
  • the insulating layer 700 may be formed by spray coating or the like without being limited to the CVD method.
  • the fourth step constitutes an intermediate portion forming step of forming the insulating portion 7 (intermediate portion) covering the side surface of the pillar 400.
  • a metal layer 600 which is the source of the shield portion 6 (see FIG. 1A) is formed. More specifically, in the fifth step, the metal layer 600 is formed on the insulating layer 700.
  • the metal layer 600 includes a fourth conductor layer 64 in addition to the first conductor layer 61, the second conductor layer 62, and the third conductor layer 63.
  • the fourth conductor layer 64 is formed to cover the fourth intermediate layer 74.
  • the material of the metal layer 600 is, for example, Cu.
  • the metal layer 600 is formed by, for example, a CVD method.
  • the first conductor layer 61, the second conductor layer 62, the third conductor layer 63, and the fourth conductor layer 64 can be integrally formed.
  • the first conductor layer 61, the second conductor layer 62, the third conductor layer 63, and the fourth conductor layer 64 are formed substantially simultaneously in one step using the same material.
  • the conductor layer 61, the second conductor layer 62, the third conductor layer 63, and the fourth conductor layer 64 are integrally formed.
  • the metal layer 600 may be formed by, for example, sputtering (for example, oblique sputtering), vapor deposition (for example, oblique vapor deposition), spray coating, electroless plating or the like without being limited to the CVD method.
  • the fifth step constitutes a shield portion forming step of forming the shield portion 6 covering the insulating portion 7 (intermediate portion).
  • the resin structure layer 30 that is the source of the resin structure 3 is formed on the support 120.
  • the resin structure layer 30 is formed on the support 120 so as to cover the metal layer 600 covering the insulating layer 700.
  • the resin structure layer 30 is formed on the conductive layer 125 of the support 120 via the insulating portion 7 and the metal layer 600.
  • the resin structure layer 30 has a first surface 301 and a second surface 302 which are opposite to each other in the thickness direction.
  • the first surface 301 of the resin structure layer 30 is a surface in contact with the second conductor layer 62 of the metal layer 600.
  • the resin structure layer 30 covers the back surface 22 and the side surface 23 of the electronic component 2 via the metal layer 600 and the insulating layer 700. Furthermore, the resin structural layer 30 covers the side and tip surfaces of the pillar 400 via the metal layer 600 and the insulating layer 700. Therefore, the resin structure layer 30 is thicker than the resin structure 3, and a part of the resin structure layer 30, a part of the metal layer 600, and the second surface 302 of the resin structure layer 30 and the tip surface of the pillar 400. A part of the insulating layer 700 intervenes.
  • the resin structure layer 30 is formed by press molding.
  • the method of forming the resin structural layer 30 is not limited to the press molding method.
  • the resin structure layer 30 may be formed using a spin coating method, a transfer molding method, or the like.
  • the sixth step constitutes a resin molding step of molding the resin structure layer 30 covering the shield portion 6.
  • the resin structural layer 30 is polished from the side of the second surface 302 opposite to the first surface 301 until the thickness of the resin structural body 3 is reached.
  • the resin is used so that the tip end surface of the pillar 400 is exposed and the second surface 302 (see FIG. 4C) of the resin structure layer 30 (see FIG. 4C)
  • the structural layer 30 is polished.
  • it is essential to expose the end surface of the pillar 400, and it is not essential that the end surface of the pillar 400 and the second surface 302 of the resin structure layer 30 be flush.
  • a structure including the resin structure 3, the through wiring 4, the insulating portion 7 and the shield portion 6 is formed.
  • the seventh step constitutes a polishing step.
  • the polishing process is performed later than the resin molding process.
  • the resin structure layer 30 is polished to expose the tip end surface of the pillar 400.
  • the eighth step as shown in FIG. 4E, a structure including the electronic component 2, the resin structure 3, the through wiring 4, the insulating portion 7, the shield portion 6, the support 120, and the resin adhesive layer (not shown). Then, the support 120 and the resin adhesive layer are removed. Thereby, in the eighth step, the surface 21 of the electronic component 2, both end surfaces (the first end surface 41 and the second end surface 42) of the through wiring 4, a part of the insulating part 7 and a part of the shield part 6 are exposed. Can.
  • the adhesion of the adhesive layer 124 adhering the conductive layer 125 (see FIG. 4D) and the base 123 (see FIG. 4D) is reduced to Remove (peel off).
  • the adhesive layer 124 is preferably formed of an adhesive whose adhesion can be reduced by ultraviolet light, infrared light, or heat.
  • the conductive layer 125 can be removed by wet etching, for example.
  • the resin adhesive layer can be removed by exposing and developing the resin adhesive layer. In the method of manufacturing the electronic component module 1 according to the first embodiment, the eighth step constitutes a removal step of removing the support 120.
  • each wiring layer 5 is formed using, for example, sputtering or plating, a photolithography technique and an etching technique.
  • the ninth step constitutes a wiring layer forming step.
  • the wiring layer 5 for electrically connecting the electronic component 2 and the through wiring 4 is formed.
  • the plurality of second ground wiring layers 13 are formed.
  • the second ground wiring layer 13 is formed using, for example, sputtering or plating, a photolithography technique and an etching technique.
  • the first resist layer 9 and the second resist layer 10 are formed.
  • the first resist layer 9 and the second resist layer 10 are formed by using, for example, a coating technique such as spin coating and a photolithography technique.
  • each electrode 8 is formed using, for example, a thin film formation technique such as sputtering, a photolithography technique, and an etching technique.
  • the first ground wiring layer 12 is formed, and then the third resist layer 11 is formed. More specifically, in the eleventh step, the first ground wiring layer 12 is formed on the first resist layer 9 using, for example, a thin film forming technique such as sputtering, a photolithography technique, and an etching technique. Thereafter, in an eleventh step, the third resist layer 11 is formed using, for example, a coating technique such as spin coating and a photolithography technique.
  • a coating technique such as spin coating and a photolithography technique.
  • the first to the first steps are performed.
  • an assembly of a plurality of electronic component modules 1 can be formed.
  • the plurality of electronic component modules 1 can be obtained by performing dicing to separate an assembly of the plurality of electronic component modules 1 into the individual electronic component modules 1.
  • the communication module 200 including the electronic component module 1
  • the following twelfth process and thirteenth process are performed, and then separated into individual communication modules 200.
  • a plurality of communication modules 200 may be obtained.
  • conductive bumps 43 are formed on the electronic component module 1.
  • the terminal electrode of the electronic component 20 and the electrode 8 of the electronic component module 1 are electrically and mechanically connected via the conductive bump 43 (43S)
  • the ground electrode of the electronic component 20 and the second ground wiring layer 13 of the electronic component module 1 are electrically and mechanically connected via the conductive bump 43 (43G).
  • the cover layer 201 covering the electronic component 20 is formed.
  • the cover layer 201 As a material of the cover layer 201, for example, a polyimide resin, benzocyclobutene, polybenzoxazole, a phenol resin, a silicone resin, or an epoxy resin can be adopted.
  • the cover layer 201 has a function as a sealing layer that seals the electronic component 20 on the electronic component module 1.
  • the conductive bumps 44 (44S) electrically connected to the wiring layers 5 of the electronic component module 1 and the first ground wiring layer 12 are electrically connected.
  • Conductive bumps 44 (44G) are formed.
  • the conductive bumps 43 and 44 described above are solder bumps.
  • the conductive bumps 43 and 44 are not limited to solder bumps, and may be, for example, gold bumps.
  • the communication modules 200 are separated. Thereafter, as shown in FIG. 5D, the communication module 200 is mounted on the circuit board 15. In the communication module 200, a gap 203 is formed between the surface 21 of the electronic component 2 and the circuit board 15.
  • the shield portion 6 the first conductor layer 61 provided between the electronic component 2 and the resin structure 3, and the wiring layer 5
  • the second conductor layer 62 provided between the resin structure 3 and the resin structure 3 is integrated.
  • no interface is generated between the first conductor layer 61 and the second conductor layer 62 in the shield portion 6, so that the shield portion 6 is less likely to deteriorate, and the electromagnetic shielding performance is degraded to block electromagnetic waves from the outside. It can be suppressed. That is, the long-term reliability of the electromagnetic shielding property for blocking the electromagnetic wave from the outside can be enhanced.
  • it is formed of “The first conductor layer 61 and the second conductor layer 62 are integrated” means that the first conductor layer 61 and the second conductor layer 62 are the same material and are continuous.
  • the shield portion 6 is provided also between the resin structure 3 and the through wiring 4. Thereby, the influence on the penetration wiring 4 of the electromagnetic waves from the outside can be reduced.
  • the first conductor layer 61 between the electronic component 2 and the resin structure 3 and the second conductor layer 62 between the wiring layer 5 and the resin structure 3 The third conductor layer 63 between the through wiring 4 and the resin structure 3 is integrated. As a result, no interface is generated between the second conductor layer 62 and the third conductor layer 63, so that the shield portion 6 is less likely to be deteriorated, and the deterioration of the electromagnetic shielding performance for blocking electromagnetic waves from the outside is further suppressed. Can.
  • the shield portion 6 is provided between the through wiring 4 and the resin structure 3 so as to surround the side surface of the through wiring 4 in a state of being separated from the side surface of the through wiring 4 It is done. Furthermore, the electronic component module 1 according to the first embodiment has the coaxial structure 14 by the through wiring 4 and the third conductor layer 63 of the shield portion 6. As a result, the influence of electromagnetic waves from the outside on the through wiring 4 can be further reduced, and the propagation loss of high frequency signals passing through the through wiring 4 can be reduced. That is, the characteristic deterioration due to the influence of the electromagnetic wave from the outside can be suppressed.
  • the first conductor layer 61 and the second conductor layer 62 are formed by forming the first conductor layer 61 and the second conductor layer 62 substantially simultaneously in one step using the same material. Form one piece.
  • produce between the 1st conductor layer 61 and the 2nd conductor layer 62 can be formed, it becomes difficult to deteriorate the shield part 6, and the electromagnetic which intercepts the electromagnetic waves from the outside. Deterioration of shield performance can be suppressed. That is, it is possible to manufacture the electronic component module 1 which suppresses the deterioration of the electromagnetic shielding performance for blocking the electromagnetic wave from the outside.
  • the first conductor layer 61 covering the first intermediate layer 71 covering the electronic component 2 in the insulating portion 7 and the wiring layer 5 in the insulating portion 7 are covered.
  • a second conductor layer 62 covering the second intermediate layer 72 and a third conductor layer 63 covering the third intermediate layer 73 covering the pillars 400 of the insulating portion 7 are integrally formed.
  • the first conductor layer 61, the second conductor layer 62, and the third conductor layer 63 are formed substantially simultaneously in one step using the same material.
  • the second conductor layer 62 and the third conductor layer 63 are integrally formed.
  • produce between the 2nd conductor layer 62 and the 3rd conductor layer 63 can be formed, it becomes difficult to deteriorate the shield part 6, and the electromagnetic which intercepts the electromagnetic waves from the outside. Deterioration of the shielding performance can be further suppressed.
  • Modifications (5.1) Modification 1 The electronic component module 1a according to the first modification of the first embodiment is, as shown in FIG. 6, the first ground wiring layer 12 and the third resist layer 11 in the electronic component module 1 according to the first embodiment (see FIG. 1A). And the electronic component module 1 according to the first embodiment.
  • the same components of the electronic component module 1a according to the first modification as those of the electronic component module 1 according to the first embodiment are designated by the same reference numerals and description thereof is omitted.
  • the first ground wiring layer 12 and the third resist layer 11 are not provided, so that the manufacturing becomes easier as compared with the electronic component module 1 of the first embodiment.
  • the first resist layer 9 covers the entire wiring layer 5, and the first ground wiring layer 12 is a first resist. It differs from the electronic component module 1 according to the first embodiment in that the entire layer 9 is covered.
  • the same components of the electronic component module 1b according to the second modification as those of the electronic component module 1 according to the first embodiment are designated by the same reference numerals, and the description thereof is omitted.
  • the high frequency signal passing through the wiring layer 5 is less susceptible to the influence of the electromagnetic wave from the outside of the electronic component module 1. Thereby, in the electronic component module 1b according to the second modification, better characteristics can be obtained.
  • the method of manufacturing the electronic component module 1b according to the second modification is the same as the method of manufacturing the electronic component module 1 according to the first embodiment, and the photomask for forming the first resist layer 9 and the first ground wiring Only the pattern of the photomask in forming the layer 12 is different.
  • the electronic component module 1c according to the third modification of the first embodiment has the second ground wiring layer 13 in the second direction D2 so that two electronic components 20c aligned in the second direction D2 can be mounted as shown in FIG.
  • the electronic component module 1 according to the first embodiment is different from the electronic component module 1 according to the first embodiment in that the total length (wiring length) of the second embodiment is increased.
  • the electronic component module 1c according to the third modification is the electron according to the first embodiment in that the electrode 16 is formed on the area not covered by the second resist layer 10 in the second ground wiring layer 13. It differs from the part module 1.
  • the same components of the electronic component module 1c according to the third modification as those of the electronic component module 1 according to the first embodiment are designated by the same reference numerals, and the description thereof is omitted.
  • the terminal electrode of each electronic component 20c is bonded to the electrode 8 of the electronic component module 1c by the bonding portion 46 (46S) , And the ground electrode of each electronic component 20c is electrically and mechanically connected by being joined to the electrode 16 of the electronic component module 1c by the joint 46 (46G).
  • the bonding portion 46 is formed of a conductive adhesive (for example, a conductive paste).
  • the communication module 220 includes a circuit board 15. However, in the communication module 220, the circuit board 15 is not an essential component.
  • the communication module 220 can prevent interference between the electronic component module 1c and each electronic component 20c due to electromagnetic waves.
  • the method of manufacturing the electronic component module 1c according to the third modification is the same as the method of manufacturing the electronic component module 1 according to the first embodiment, and is different in that the electrode 16 is also formed when the electrode 8 is formed.
  • the second surface 32 of the resin structure 3 is planar, and the surface of the electronic component 2 from the second surface 32 of the resin structure 3
  • the shortest distance to 21 is longer than the shortest distance from the second surface 32 to the first surface 31.
  • the second surface 32 of the resin structure 3 is planar, and the distance from the second surface 32 of the resin structure 3 to the surface 21 of the electronic component 2 is resin.
  • the distance from the second surface 32 of the structure 3 to the first surface 31 of the resin structure 3 may be shorter.
  • the second surface 32 of the resin structure 3 is planar, and the distance from the second surface 32 of the resin structure 3 to the surface 21 of the electronic component 2 is the resin structure.
  • the distance from the second surface 32 of the body 3 to the first surface 31 of the resin structure 3 may be the same.
  • the resin structure 3 may cover at least a part of the side surface 23 of the electronic component 2.
  • “At least a part of the side surface 23 of the electronic component 2 is covered” refers to at least the side surface 23 of the electronic component 2 with respect to the side surface 23 of the electronic component 2 on the back surface 22 side of the first end of the surface 21 side. It means that the side surface 23 is covered over the entire circumference from the position shifted to the second end side to the boundary between the side surface 23 and the back surface 22, including the case where the entire side surface 23 of the electronic component 2 is covered.
  • the first conductor layer 61 is not limited to covering the entire surface of the first intermediate layer 71. For example, one or more holes may be formed.
  • the electronic component module 1 includes two wiring layers 5 directly connected to the electronic component 2 with respect to one electronic component 2 in the example of FIG. 1A, but the number of wiring layers 5 is limited to two. Absent.
  • the number of wiring layers 5 may be one or three or more.
  • the number of through wires 4 is not limited to two.
  • the number of through interconnections 4 may be one or three or more.
  • the plurality of through wires 4 when the plurality of through wires 4 are arranged in the direction (third direction) orthogonal to the first direction D1 and the second direction D2, for example, the plurality of coaxial structures 14 are also arranged in the third direction. Because of this, it is possible to shorten the distance between the through wires 4 adjacent in the third direction.
  • the first intermediate layer 71 between the through wiring 4 and the first conductor layer 61 is an electrical insulating layer, but the first intermediate layer is not limited to the electrical insulating layer.
  • the first intermediate layer may be an air layer.
  • the sacrificial layer interposed between the through wiring 4 and the first conductor layer 61 may be etched away when the electronic component module 1 is manufactured.
  • the sacrificial layer in this case is, in the method of manufacturing the electronic component module 1, a first intermediate layer made of an electrically insulating layer formed in the intermediate layer forming step.
  • the sacrificial layer is not limited to the case of being formed of a material having electrical insulation, and may be formed of a material having conductivity.
  • the electronic component module 1d according to the second embodiment is, as shown in FIG. 9, an electronic component module 1 according to the first embodiment (FIG. 1A) in that a plurality of (two in the illustrated example) electronic components 2 are provided. Reference) is different.
  • the same components as those of the electronic component module 1 according to the first embodiment are given the same reference numerals, and the description thereof is omitted.
  • the method of manufacturing the electronic component module 1d according to the second embodiment is different from the method of manufacturing the electronic component module 1 according to the first embodiment in that the plurality of electronic components 2 are arranged in the component arranging step.
  • the side surface 23 of each electronic component 2 is covered by the first conductor layer 61 with the first intermediate layer 71 interposed therebetween. Interference can be prevented.
  • the distance between two adjacent electronic components 2 can be made shorter, so that downsizing can be achieved in the configuration including the plurality of electronic components 2. It becomes.
  • the plurality of electronic components 2 may be the same type of electronic components or may be different types of electronic components. Further, the number of electronic components 2 is not limited to two, and may be three or more. When the number of electronic components 2 is three or more, only some of the electronic components 2 of the electronic components 2 may be the same electronic component. Further, when the electronic component module 1 includes a plurality of electronic components 2, the layout of the through wiring 4 and the wiring layer 5 may be different for each electronic component 2.
  • the electronic component module 1e according to the third embodiment is an electronic component module according to the first embodiment in that the through wiring 4 in the electronic component module 1 according to the first embodiment (see FIG. 1A) is not provided as shown in FIG. It differs from the part module 1.
  • the same components as those of the electronic component module 1 according to the first embodiment are given the same reference numerals, and the description thereof is omitted.
  • the electronic component module 1e according to the third embodiment includes the electronic component 2, the resin structure 3, and a plurality of (two in the illustrated example) A wiring layer 5, a conductive shield portion 6, and an electrically insulating insulating portion 7 are provided.
  • Insulating part 7 of Embodiment 3 has electrical insulation.
  • the insulating unit 7 includes a first intermediate layer 71 and a second intermediate layer 72. Descriptions of configurations and functions similar to those of the insulating unit 7 (see FIG. 1A) of the first embodiment will be omitted.
  • the shield portion 6 of the third embodiment is provided as a shield layer for an electromagnetic shield, similarly to the shield portion 6 (see FIG. 1A) of the first embodiment.
  • the shield portion 6 includes a first conductor layer 61 and a second conductor layer 62.
  • the first conductor layer 61 and the second conductor layer 62 are integrated. Descriptions of configurations and functions similar to those of the shield unit 6 of the first embodiment will be omitted.
  • the first to eighth steps are sequentially performed.
  • the method of manufacturing the electronic component module 1e according to the third embodiment is different from the method of manufacturing the electronic component module 1 according to the first embodiment in that the step of forming a pillar is not included.
  • the first step of the third embodiment is the same as the first step of the first embodiment.
  • a support 120 is prepared.
  • the electronic component 2 is temporarily fixed on the conductive layer 125 of the support 120.
  • the second step constitutes a component arranging step.
  • the third step as in the fourth step of the first embodiment, as shown in FIG. 11C, the insulating layer 700 that is the source of the insulating portion 7 is formed.
  • the third step constitutes an intermediate portion forming step.
  • the metal layer 600 that is the source of the shield portion 6 is formed. More specifically, in the fourth step, the metal layer 600 is formed on the insulating layer 700. In the fourth step, the metal layer 600 is formed by, for example, a CVD method. Thereby, in the fourth step, the first conductor layer 61 and the second conductor layer 62 can be integrally formed. In the method of manufacturing the electronic component module 1e according to the third embodiment, the fourth step constitutes a shield portion forming step.
  • the resin structure layer 30 which is the base of the resin structure 3 (see FIG. 12C) is formed on the support 120.
  • the resin structure layer 30 is formed on the support 120 so as to cover the metal layer 600 covering the insulating layer 700.
  • the fifth step constitutes a resin molding step.
  • the resin structure layer 30 is polished from the second surface 302 side to the thickness of the resin structure 3 to obtain a resin structure.
  • Form 3 In the third embodiment, the sixth step is not an essential step, and the seventh step may be performed after the fifth step is performed by omitting the sixth step.
  • the electronic component 2 As in the eighth step of the first embodiment, as shown in FIG. 12C, the electronic component 2, the resin structure 3, the insulating portion 7, the shield portion 6, the support 120, and the resin adhesive layer (not shown) And the resin adhesive layer is removed from the structure including
  • the eighth step as in the ninth step of the first embodiment, as shown in FIG. 12D, a plurality of wiring layers 5 are formed.
  • the eighth step constitutes a wiring layer forming step.
  • the shield portion 6 it is provided between the electronic component 2 and the resin structure 3
  • the first conductor layer 61 and the second conductor layer 62 provided between the wiring layer 5 and the resin structure 3 are integrated.
  • no interface is generated between the first conductor layer 61 and the second conductor layer 62 in the shield portion 6, so that the shield portion 6 is less likely to deteriorate, and the electromagnetic shielding performance is degraded to block electromagnetic waves from the outside. It can be suppressed.
  • Embodiments 1 to 3 described above are only one of various embodiments of the present invention. In the first to third embodiments, various modifications can be made according to the design and the like as long as the objects of the present invention can be achieved.
  • An electronic component module (1; 1a; 1b; 1c; 1d; 1e) includes an electronic component (2), a resin structure (3), a wiring portion (wiring layer 5), and a shield portion And (6).
  • the electronic component (2) has a first main surface (surface 21) and a second main surface (back surface 22) opposite to each other, and a side surface (23) connecting the first main surface and the second main surface.
  • the resin structure (3) covers at least a part of the side surface (23) of the electronic component (2) and the second main surface.
  • the wiring portion is electrically connected to the electronic component (2).
  • the shield portion (6) includes a first conductor layer (61) and a second conductor layer (62).
  • the first conductor layer (61) is provided between the electronic component (2) and the resin structure (3) separately from the electronic component (2), and has conductivity.
  • the second conductor layer (62) is provided between the wiring portion and the resin structure (3) separately from the wiring portion, and has conductivity. In the shield portion (6), the first conductor layer (61) and the second conductor layer (62) are integrated.
  • the shield portion (6) is provided between the electronic component (2) and the resin structure (3)
  • the first conductor layer (61) and the second conductor layer (62) provided between the wiring portion (wiring layer 5) and the resin structure (3) are integrated.
  • no interface is generated between the first conductor layer (61) and the second conductor layer (62) in the shield portion (6), so that the shield portion (6) is less likely to deteriorate and electromagnetic waves from the outside can be generated. It is possible to suppress the deterioration of the shielding performance of the electromagnetic shield.
  • the first conductor layer (61) and the second conductor layer ( 62) is the same material and continuous.
  • the electronic component module (1; 1a; 1b; 1c; 1d) according to the third aspect further includes a through wiring (4) in the first or second aspect.
  • the through wiring (4) penetrates the resin structure (3).
  • the shield portion (6) further includes a third conductor layer (63).
  • the third conductor layer (63) is provided between the through wiring (4) and the resin structure (3) apart from the through wiring (4).
  • the shield part (6) is provided also between the resin structure (3) and the through wiring (4). Thereby, the influence on the penetration wiring (4) of the electromagnetic waves from the outside can be reduced.
  • the first conductor layer (61) and the second conductor layer (62) And the third conductor layer (63) are integrated.
  • the second conductor layer (62) between the wiring layer 5) and the resin structure (3), and the third conductor layer (63) between the through wiring (4) and the resin structure (3) It is integrated.
  • no interface is generated between the second conductor layer (62) and the third conductor layer (63), so that the shield portion (6) is less likely to be deteriorated and electromagnetic shielding performance for shielding electromagnetic waves from the outside Deterioration can be further suppressed.
  • the third conductor layer (63) of the shield portion (6) is a through wiring (4)
  • the resin structure (3) it is disposed so as to surround the side surface of the through wiring (4) and is separated from the side surface of the through wiring (4).
  • the state separated from the side surface of the through wiring (4) between the through wiring (4) and the resin structure (3) The shield portion (6) is provided so as to surround the side surface of the through wiring (4). Thereby, the influence of the electromagnetic wave from the outside on the through wiring (4) can be further reduced.
  • the through wiring (4) and the third conductor layer (63) It has a coaxial structure (14).
  • the through wiring (4) and the third conductor layer (63) form a coaxial structure (14).
  • the through wiring (4) can be further less affected by the electromagnetic wave from the outside, and the propagation loss of the high frequency signal passing through the through wiring (4) can be reduced. That is, the characteristic deterioration due to the influence of the electromagnetic wave from the outside can be suppressed.
  • the electronic component module (1; 1a; 1b; 1c; 1d; 1e) according to the seventh aspect further includes an intermediate portion (insulation portion 7) in any one of the first to sixth aspects.
  • the intermediate portion is interposed between at least one of the electronic component (2) and the wiring portion (wiring layer 5) and the shield portion (6), and has electrical insulation.
  • the space between at least one of the electronic component (2) and the wiring portion (wiring layer 5) and the shield portion (6) An intermediate portion (insulation portion 7) having an electrical insulation property is provided.
  • an intermediate portion (insulation portion 7) having an electrical insulation property is provided.
  • the dielectric constant of the intermediate portion (insulation portion 7) is the dielectric of the resin structure (3) Lower than the rate.
  • the dielectric constant of the intermediate portion (insulation portion 7) is lower than the dielectric constant of the resin structure (3).
  • parasitics generated between at least one of the electronic component (2) and the wiring portion (wiring layer 5) and the shield portion (6) The capacity can be reduced.
  • the electronic component (2) has a high frequency band of 5 GHz or higher It is a device.
  • the method of manufacturing an electronic component module (1; 1a; 1b; 1c; 1d; 1e) according to the tenth aspect includes a component disposing step, an intermediate portion forming step, and a resin molding step.
  • the electronic component (2) is placed on the surface (121) of the support (120) with the surface (21) of the electronic component (2) facing the surface (121) of the support (120) .
  • the electronic component (2) has a first main surface (surface 21) and a second main surface (back surface 22) opposite to each other, and a side surface (23) connecting the first main surface and the second main surface.
  • both the exposed region of the surface (121) of the support (120) and the exposed region of the side surface (23) of the electronic component (2) and the second main surface are covered.
  • An intermediate part (insulation part 7) is formed.
  • a shield portion (6) covering the middle portion is formed.
  • a resin structure (3) covering the shield portion (6) is molded.
  • the method of manufacturing an electronic component module (1; 1a; 1b; 1c; 1d) according to the eleventh aspect further includes a pillar forming step in the tenth aspect.
  • a pillar (400) having conductor conductivity is formed on the surface (121) of the support (120).
  • the exposed region of the pillar (400), the exposed region of the surface (121) of the support (120), and the exposure of the side surface (23) of the electronic component (2) Form an intermediate part that covers the area being
  • a portion (first intermediate layer 71) covering the electronic component (2) in the intermediate portion (insulation portion 7) A second conductor layer (62) covering a first conductor layer (61) to be covered, a portion (second intermediate layer 72) covering the wiring portion (wiring layer 5) in the middle portion, and a pillar (400) And a third conductor layer (63) covering a portion (third intermediate layer 73) covering the first and second layers.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Acoustics & Sound (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

外部からの電磁波を遮断する電磁シールド性能の劣化を抑制する。電子部品モジュール（１）は、電子部品（２）と、樹脂構造体（３）と、例えば配線層（５）のような配線部と、シールド部（６）と、を備える。樹脂構造体（３）は、電子部品（２）の側面（２３）の少なくとも一部及び第２主面を覆っている。配線部は、電子部品（２）に電気的に接続されている。シールド部（６）は、第１導体層（６１）及び第２導体層（６２）を含む。第１導体層（６１）は、電子部品（２）と樹脂構造体（３）との間に電子部品（２）から離れて設けられており、導電性を有する。第２導体層（６２）は、配線部と樹脂構造体（３）との間に配線部から離れて設けられており、導電性を有する。シールド部（６）では、第１導体層（６１）と第２導体層（６２）とが一体となっている。

Description

電子部品モジュール及び電子部品モジュールの製造方法
　本発明は、一般に電子部品モジュール及び電子部品モジュールの製造方法に関し、より詳細には、電子部品と樹脂構造体とを備える電子部品モジュール及び電子部品モジュールの製造方法に関する。
　従来、電子部品モジュールとして、半導体チップ（電子部品）、絶縁樹脂層（樹脂構造体）、導電ポスト（貫通配線）、接続端子、配線層及び表面層を含む半導体パッケージが知られている（例えば特許文献１参照）。
　特許文献１に記載された半導体パッケージでは、半導体チップの上面に接続端子が設けられており、半導体チップの底面部を除く全体、半導体チップ上の接続端子、導電ポスト及び配線層は、絶縁樹脂層により覆われている。
特開２００５－３１０９５４号公報
　しかしながら、特許文献１に記載された半導体パッケージのような従来の電子部品モジュールでは、例えば電子部品又は配線層が外部からの電磁波の影響を受けやすいという問題があった。これにより、特許文献１に記載された従来の電子部品モジュールでは、特性が劣化する可能性が高かった。
　上記の問題を解決するために、本願の発明者は、電子部品と樹脂構造体との間に第１導体層が設けられており、かつ、配線層と樹脂構造体との間に第２導体層が設けられている構造の電子部品モジュールを考えた。
　しかしながら、第１導体層と第２導体層との境界に界面が発生するため、上記のような構造の電子部品モジュールであっても、外部からの電磁波を遮断する電磁シールド性能の劣化が大きかった。
　本発明は上記の点に鑑みてなされた発明であり、本発明の目的は、外部からの電磁波を遮断する電磁シールド性能の劣化を抑制することができる電子部品モジュール及び電子部品モジュールの製造方法を提供することにある。
　本発明の一態様に係る電子部品モジュールは、電子部品と、樹脂構造体と、配線部と、シールド部と、を備える。前記電子部品は、互いに背向する第１主面及び第２主面、並びに 、前記第１主面と前記第２主面とを結ぶ側面を有する。前記樹脂構造体は、前記電子部品の前記側面の少なくとも一部及び前記第２主面を覆っている。前記配線部は、前記電子部品に電気的に接続されている。前記シールド部は、第１導体層及び第２導体層を含む。前記第１導体層は、前記電子部品と前記樹脂構造体との間に前記電子部品から離れて設けられており、導電性を有する。前記第２導体層は、前記配線部と前記樹脂構造体との間に前記配線部から離れて設けられており、導電性を有する。前記シールド部では、前記第１導体層と前記第２導体層とが一体となっている。
　本発明の一態様に係る電子部品モジュールの製造方法は、部品配置工程と、中間部形成工程と、樹脂成形工程と、を有する。前記部品配置工程では、電子部品の第１主面を支持体の表面に対向させて前記電子部品を前記支持体の前記表面上に配置する。前記電子部品は、互いに背向する前記第１主面及び第２主面、並びに、前記第１主面と前記第２主面とを結ぶ側面を有する。前記中間部形成工程では、前記支持体の前記表面のうち露出している領域及び前記電子部品の前記側面のうち露出している領域及び前記第２主面の両方を覆う中間部を形成する。前記シールド部形成工程では、前記中間部を覆うシールド部を形成する。前記樹脂成形工程では、前記シールド部を覆う樹脂構造体を成形する。
　本発明の上記態様に係る電子部品モジュール及び電子部品モジュールの製造方法によれば、外部からの電磁波を遮断する電磁シールド性能の劣化を抑制することができる。
図１Ａは、本発明の実施形態１に係る電子部品モジュールの断面図である。図１Ｂは、同上の電子部品モジュールの厚さ方向に直交する断面において同軸構造を含む要部の拡大図である。 図２は、同上の電子部品モジュールをインタポーザとして用いた場合における電子部品モジュールを含む通信モジュールの断面図である。 図３Ａ～３Ｃは、同上の電子部品モジュールの製造方法を説明するための工程断面図である。 図４Ａ～４Ｆは、同上の電子部品モジュールの製造方法を説明するための工程断面図である。 図５Ａ～５Ｄは、同上の電子部品モジュールの製造方法を説明するための工程断面図である。 図６は、本発明の実施形態１の変形例１に係る電子部品モジュールの断面図である。 図７は、本発明の実施形態１の変形例２に係る電子部品モジュールの断面図である。 図８は、本発明の実施形態１の変形例３に係る電子部品モジュールの断面図である。 図９は、本発明の実施形態２に係る電子部品モジュールの断面図である。 図１０は、本発明の実施形態３に係る電子部品モジュールの断面図である。 図１１Ａ～１１Ｄは、同上の電子部品モジュールの製造方法を説明するための工程断面図である。 図１２Ａ～１２Ｄは、同上の電子部品モジュールの製造方法を説明するための工程断面図である。
　以下、実施形態１～３に係る電子部品モジュールについて、図面を参照して説明する。
　以下の実施形態等において参照する図１Ａ、１Ｂ、２、３Ａ～３Ｃ、４Ａ～４Ｆ、５Ａ～５Ｄ、６～１０、１１Ａ～１１Ｄ及び１２Ａ～１２Ｄは、いずれも模式的な図であり、図中の各構成要素の大きさや厚さそれぞれの比が、必ずしも実際の寸法比を反映しているとは限らない。
　（実施形態１）
　（１）電子部品モジュールの全体構成
　以下、実施形態１に係る電子部品モジュール１について、図面を参照して説明する。
　実施形態１に係る電子部品モジュール１は、図１Ａに示すように、電子部品２と、樹脂構造体３と、複数（図示例では２つ）の貫通配線４と、複数（図示例では２つ）の配線層（配線部）５と、導電性のシールド部６と、電気絶縁性の絶縁部（中間部）７と、を備える。電子部品モジュール１では、樹脂構造体３が、電子部品２及び貫通配線４を保持している。電子部品モジュール１では、樹脂構造体３が、外部からの衝撃等から電子部品２を保護する。貫通配線４は、電子部品２の側方に位置し、樹脂構造体３の厚さ方向（所定方向）に樹脂構造体３を貫通している。配線層５は、電子部品２と貫通配線４とを電気的に接続している。
　また、電子部品モジュール１は、複数（図示例では２つ）の電極８と、第１レジスト層９と、第２レジスト層１０と、第３レジスト層１１と、第１グラウンド用配線層１２と、第２グラウンド用配線層１３と、複数（図示例では２つ）の電極５３と、を更に備える。複数（図示例では２つ）の電極８及び複数（図示例では２つ）の電極５３は、外部接続用の電極である。
　電子部品モジュール１は、例えば、別の電子部品２０（図２参照）と回路基板１５（図２参照）との間に介在させるインタポーザ（Interposer）として用いることができる。回路基板１５は、例えばプリント配線板である。
　（２）電子部品モジュールの各構成要素
　次に、電子部品モジュール１の各構成要素について、図面を参照して説明する。
　（２．１）電子部品
　電子部品２は、図１Ａに示すように、電子部品モジュール１の第１方向Ｄ１において互いに反対側にある表面（第１主面）２１及び裏面（第２主面）２２を有する。より詳細には、電子部品２は、チップ状電子部品であり、板状に形成されており、その厚さ方向において互いに反対側にある表面２１及び裏面２２を有する。表面２１及び裏面２２は、互いに背向する。また、電子部品２は、側面２３を有する。側面２３は、表面２１と裏面２２とを結ぶ。電子部品２の平面視形状（電子部品２をその厚さ方向から見たときの外周形状）は、長方形状であるが、長方形状に限らず、例えば正方形状であってもよい。
　電子部品２は、例えば周波数帯１ＧＨｚ以上の高周波デバイスである。周波数帯１ＧＨｚ以上の高周波デバイスは、例えば、周波数帯１ＧＨｚ以上の近距離通信デバイス又はミリ波デバイスである。より詳細には、高周波デバイスは、例えば、ＳＡＷ（Surface Acoustic Wave）フィルタである。
　周波数が高くなると波長が短くなるため、小さな導体をアンテナとして電気信号が飛んでしまう（放射してしまう）問題いわゆる電波干渉の問題（信号飛びの問題）が発生する。特に、周波数帯が１ＧＨｚ以上となれば、電子デバイス（高周波デバイス）内での回路や外部回路の配線を介して電気信号が放射するため、上記問題がより顕著になる。つまり、周波数帯が１ＧＨｚ以上である場合、顕著な効果が得られる。さらに、周波数帯が５ＧＨｚ以上である場合、より顕著な効果が得られる。
　電子部品２は、ＳＡＷフィルタの場合、例えば、厚さ方向において互いに反対側にある表面（第１主面）及び裏面（第２主面）を有する圧電基板と、圧電基板の表面上に形成された機能部とを含む。圧電基板は、例えばＬｉＴａＯ3基板又はＬｉＮｂＯ3基板である。圧電基板の厚さは、例えば２００μｍ程度である。機能部は、例えば、１又は複数のＩＤＴ（Interdigital Transducer）電極を含む。機能部は、外部接続用の端子電極を含んでいてもよい。端子電極の数は、１つであっても複数であってもよい。電子部品２がＳＡＷフィルタである場合、電子部品２の表面２１は、例えば、圧電基板の表面のうち露出した部位と、機能部において露出している面とを含む。電子部品２は、ＳＡＷフィルタの場合、バルク（Bulk）の圧電基板を備えた構成に限らず、例えば、シリコン基板とシリコン酸化膜と圧電薄膜とがこの順に積層された積層構造を有し、圧電薄膜上に機能部（ＩＤＴ電極、端子電極等）が形成された構成であってもよい。圧電薄膜は、例えばＬｉＴａＯ3薄膜又はＬｉＮｂＯ3薄膜である。圧電薄膜の厚さは、ＩＤＴ電極の電極指周期で定まる弾性波の波長をλとしたときに、３．５λ以下が好ましい。圧電薄膜の厚さは、例えば０．５μｍ程度である。シリコン酸化膜の厚さは、２．０λ以下が好ましい。シリコン酸化膜の厚さは、例えば０．５μｍ程度である。積層構造の厚さは、例えば２００μｍ程度である。
　高周波デバイスは、ＳＡＷフィルタに限らず、例えば、ＢＡＷ（Bulk Acoustic Wave）フィルタ、誘電体フィルタ、アンテナ、スイッチ、パワーアンプ等であってもよい。上述の別の電子部品２０は、例えば、ＩＣ（Integrated Circuit）である。電子部品２０は、ＩＣに限らず、例えば、インダクタ、コンデンサ、ＳＡＷフィルタであってもよい。電子部品モジュール１を備える通信モジュール２１０（図２参照）では、電子部品モジュール１と上述の別の電子部品２０との間に、間隙２０２（図２参照）が形成されている。また、通信モジュール２１０では、電子部品モジュール１と回路基板１５との間に間隙２０３が形成されている。また、通信モジュール２１０では、電子部品モジュール１は、複数（図示例では４つ）の導電性バンプ４３により電子部品２０と電気的に接続され、複数（図示例では４つ）の導電性バンプ４４により回路基板１５と電気的に接続されている。
　（２．２）樹脂構造体
　樹脂構造体３は、図１Ａに示すように、電子部品２を保持するように構成されている。樹脂構造体３は、電子部品モジュール１の第１方向Ｄ１において互いに反対側にある第１面３１及び第２面３２を有する。より詳細には、樹脂構造体３は、板状に形成されており、その厚さ方向において互いに反対側にある第１面３１及び第２面３２を有する。樹脂構造体３の平面視形状（樹脂構造体３をその厚さ方向すなわち第１方向Ｄ１から見たときの外周形状）は、長方形状である。ただし、樹脂構造体３の平面視形状は、長方形状に限らず、例えば正方形状であってもよい。樹脂構造体３の平面サイズは、電子部品２の平面サイズよりも大きい。
　樹脂構造体３は、シールド部６と絶縁部７とを介して電子部品２の側面２３の一部及び裏面２２を覆っている。つまり、電子部品２は、樹脂構造体３の内側に配置されている。樹脂構造体３は、電子部品２の表面２１を露出させている状態で電子部品２を保持している。
　樹脂構造体３は、電気絶縁性を有する樹脂等によって形成されている。また、樹脂構造体３は、例えば、樹脂の他に、樹脂に混合されているフィラーを含んでいるが、フィラーは必須の構成要素ではない。樹脂は、例えば、エポキシ樹脂である。ただし、樹脂は、エポキシ樹脂に限らず、例えば、アクリル樹脂、ウレタン樹脂又はシリコーン樹脂であってもよい。フィラーは、例えば、シリカ、アルミナ等の無機フィラーである。樹脂構造体３は、樹脂及びフィラーの他に、例えば、カーボンブラック等の黒色顔料を含んでいてもよい。
　（２．３）貫通配線
　電子部品モジュール１では、図１Ａに示すように、電子部品２の側方に、複数（図示例では２つ）の貫通配線４が配置されている。第１方向Ｄ１と直交する第２方向Ｄ２において、複数の貫通配線４は、電子部品２から離れて位置している。複数の貫通配線４は、樹脂構造体３に保持されている。
　貫通配線４は、円柱状の形状であり、樹脂構造体３の厚さ方向に平行な方向において互いに反対側にある第１端面４１及び第２端面４２を有する。要するに、貫通配線４は、第１方向Ｄ１において互いに反対側にある第１端面４１及び第２端面４２を有する。貫通配線４の第１端面４１には、後述の配線層５の第２端５２が積層されている。これにより、電子部品モジュール１では、貫通配線４と配線層５とが電気的に接続されている。
　電子部品モジュール１では、電子部品２に対して、配線層５を介して、貫通配線４が電気的に接続されている。電子部品モジュール１では、貫通配線４の位置及び数は、特に限定されない。
　貫通配線４の材料は、例えば、金属である。実施形態１に係る電子部品モジュール１では、貫通配線４の材料は、例えばＣｕである。貫通配線４の材料は、Ｃｕに限らず、例えばＮｉであってもよい。貫通配線４の材料は、金属に限らず、合金であってもよい。
　（２．４）配線層
　配線層５は、樹脂構造体３の第１面３１側及び電子部品２の表面２１側において、電子部品２と貫通配線４とを電気的に接続している。配線層５は、電子部品２の表面２１（のうち端子電極の表面）に接続されている第１端５１と、貫通配線４に接続されている第２端５２とを有する。配線層５は、電子部品２の表面２１と貫通配線４の第１端面４１と後述の絶縁部７の第２中間層７２とに跨って配置されている。
　配線層５の材料は、例えば金属である。実施形態１に係る電子部品モジュール１では、一例として、配線層５の材料は、Ｃｕである。要するに、配線層５は、Ｃｕ層である。配線層５の材料は、例えば、合金であってもよい。配線層５は、単層構造に限らず、複数の層が積層された積層構造であってもよい。
　（２．５）電極
　電極８は、樹脂構造体３の第２面３２側において、貫通配線４の第２端面４２と第２レジスト層１０とに跨って形成されている。
　電極８の材料は、例えば金属である。実施形態１に係る電子部品モジュール１では、電極８の材料は、配線層５と同様、Ｃｕである。配線層５と同様、電極８は、単層構造に限らず、複数の層が積層された積層構造であってもよい。
　また、電子部品モジュール１では、配線層５の一部（配線層５のうち第１レジスト層９により覆われていない部分）が、貫通配線４を回路基板１５（図２参照）等に電気的に接続させるための外部接続用の電極５３を構成している。電子部品モジュール１では、配線層５上に電極が形成されていてもよい。配線層５上に形成される電極は、例えば、配線層５上のＴｉ膜と当該Ｔｉ膜上のＡｕ膜との積層膜である。電極の積層構造は、あくまで一例であり、この一例に限定されない。
　（２．６）第１レジスト層、第２レジスト層及び第３レジスト層
　第１レジスト層９は、樹脂構造体３の第１面３１側において、配線層５の一部を除いて配線層５を覆うように形成されている。第１レジスト層９には、配線層５の一部を露出させる孔９１が形成されている。第１レジスト層９は、樹脂構造体３の第１面３１側において、配線層５と絶縁部７とに跨って形成されている。第１レジスト層９は、電気絶縁性を有する。第１レジスト層９は、配線層５よりもはんだ濡れ性が低い材料により形成されている。第１レジスト層９は、例えばポリイミド層である。
　第２レジスト層１０は、樹脂構造体３の第２面３２側において、第２グラウンド用配線層１３を覆うように形成されている。ここにおいて、第２レジスト層１０は、第２グラウンド用配線層１３と樹脂構造体３の第２面３２とに跨って形成されている。第２レジスト層１０は、第２グラウンド用配線層１３の一部を除いて第２グラウンド用配線層１３を覆っている。第２レジスト層１０には、第２グラウンド用配線層１３の一部を露出させる孔１０１が形成されている。第２レジスト層１０は、電気絶縁性を有する。第２レジスト層１０は、第２グラウンド用配線層１３よりもはんだ濡れ性が低い材料により形成されている。第２レジスト層１０は、例えばポリイミド層である。
　第３レジスト層１１は、樹脂構造体３の第１面３１側において、第１グラウンド用配線層１２の一部を除いて第１グラウンド用配線層１２を覆うように形成されている。第３レジスト層１１には、第１グラウンド用配線層１２の一部を露出させる孔１１１が形成されている。第３レジスト層１１は、電気絶縁性を有する。第３レジスト層１１は、第１グラウンド用配線層１２よりもはんだ濡れ性が低い材料により形成されている。第３レジスト層１１は、例えばポリイミド層である。
　（２．７）絶縁部
　絶縁部７は、電気絶縁性を有する。絶縁部７は、第１中間層（第１絶縁部）７１と、第２中間層（第２絶縁部）７２と、複数（図示例では２つ）の第３中間層（第３絶縁部）７３と、を備える。
　第１中間層７１は、電子部品２と接触するように設けられている。より詳細には、第１中間層７１は、電子部品２の裏面２２及び側面２３を覆うように形成されている。第２中間層７２は、配線層５及びシールド部６と接するように樹脂構造体３の第１面３１に沿って設けられている。第２中間層７２は、配線層５とシールド部６とを電気的に絶縁する。各第３中間層７３は、円柱状の貫通配線４の側面全体を覆うように設けられている。各第３中間層７３の形状は、円筒状である。各第３中間層７３は、貫通配線４と接するように設けられている。第１中間層７１と第２中間層７２と複数の第３中間層７３とは、一体形成されている。第１中間層７１と第２中間層７２と複数の第３中間層７３とが、同一の材料を用いて１つの工程で略同時に形成されている。
　電子部品モジュール１では、絶縁部７の誘電率及び誘電正接が、それぞれ、樹脂構造体３の誘電率及び誘電正接よりも小さい。また、電子部品モジュール１では、絶縁部７の誘電率及び誘電正接が、それぞれ、電子部品２において機能部を支持している基材（ＳＡＷフィルタの場合、例えば、圧電基板）の誘電率及び誘電正接よりも小さい。絶縁部７は、無機絶縁膜で構成されている。無機絶縁膜は、無機絶縁材料により形成されている。無機絶縁膜に用いられる無機絶縁材料は、例えば、酸化シリコンである。絶縁部７は、無機絶縁膜に限らず、有機絶縁膜であってもよい。有機絶縁膜の材料は、例えば、フッ素系樹脂、ビスマレイミド、ベンゾシクロブテン、ポリイミド等である。
　（２．８）シールド部
　シールド部６は、電磁シールドのためのシールド層として設けられている。シールド部６は、第１導体層６１と、第２導体層６２と、複数（図示例では２つ）の第３導体層６３と、を備える。
　第１導体層６１は、樹脂構造体３及び第１中間層７１と接するように電子部品２の側面２３と裏面２２とに沿って設けられている。第２導体層６２は、樹脂構造体３及び第２中間層７２と接するように樹脂構造体３の第１面３１に沿って設けられている。各第３導体層６３は、第３中間層７３の側面全体を覆うように設けられている。各第３導体層６３の形状は、円筒状である。各第３導体層６３は、第３中間層７３及び樹脂構造体３と接するように設けられている。第１導体層６１と第２導体層６２と複数の第３導体層６３とは、一体となっている。第１導体層６１と第２導体層６２と複数の第３導体層６３とが、同一の材料を用いて１つの工程で略同時に一体形成されている。
　（２．９）同軸構造
　電子部品モジュール１では、第３導体層６３は、貫通配線４の側面を囲むように貫通配線４と同軸的に配置されている。つまり、電子部品モジュール１は、貫通配線４と第３導体層６３とを含む同軸構造１４を有する。電子部品モジュール１では、同軸構造１４が、貫通配線４と第３導体層６３との間に介在する第３中間層７３を更に備える。電子部品モジュール１では、樹脂構造体３が、第３導体層６３の側面を覆っている。
　（２．１０）第１グラウンド用配線層及び第２グラウンド用配線層
　第１グラウンド用配線層１２は、シールド部６と電気的に接続されている。より詳細には、第１グラウンド用配線層１２は、樹脂構造体３の第１面３１側において、シールド部６と接しており、第３導体層６３と電気的に接続されている。第１グラウンド用配線層１２は、シールド部６のうち第３導体層６３から見て第２導体層６２とは反対側にあるグラウンド用導体層６５と第１レジスト層９とに跨って形成されている。第１グラウンド用配線層１２の材料は、例えば、Ｃｕである。
　第２グラウンド用配線層１３は、シールド部６と電気的に接続されている。より詳細には、第２グラウンド用配線層１３は、樹脂構造体３の第２面３２側において、シールド部６の第３導体層６３と接しており、第３導体層６３と電気的に接続されている。第２グラウンド用配線層１３は、第３導体層６３の第２導体層６２側とは反対の端面６３１と樹脂構造体３の第２面３２とに跨って形成されている。第２グラウンド用配線層１３の材料は、例えば、Ｃｕである。
　（３）電子部品モジュールの製造方法
　次に、実施形態１に係る電子部品モジュール１の製造方法について、図３Ａ～３Ｆ、４Ａ～４Ｆ及び５Ａ～５Ｄを参照して説明する。
　電子部品モジュール１の製造方法では、電子部品２を準備した後、第１工程～第１１工程を順次行う。上述したように、電子部品２は、互いに背向する表面（第１主面）２１及び裏面（第２主面）２２、並びに、表面２１と裏面２２とを結ぶ側面２３を有する（図１Ａ参照）。
　第１工程では、図３Ａに示すように、支持体１２０を準備する。支持体１２０は、平板状のベース１２３と、ベース１２３の厚さ方向の一面に接着層１２４により粘着された導電層１２５と、を含む。
　第２工程では、図３Ｂに示すように、支持体１２０の導電層１２５上に、複数のピラー４００を形成する。複数のピラー４００は、導電性を有し、複数の貫通配線４の元になる。この工程においては、まず、支持体１２０の導電層１２５を覆うポジ型のフォトレジスト層を形成する。その後、フォトレジスト層においてピラー４００の形成予定位置にある部分を、フォトリソグラフィ技術を利用して除去する（ピラー４００の形成予定位置に開孔部を形成する）ことで、導電層１２５のうちピラー４００の下地となる部位を露出させる。その後、電解めっきによってピラー４００を形成する。ピラー４００の形成にあたっては、硫酸銅を含むめっき液を介してフォトレジスト層の表面に対向配置された陽極と、導電層１２５からなる陰極との間に通電して、ピラー４００を導電層１２５の露出表面からフォトレジスト層の厚さ方向に沿って析出させる。その後、フォトレジスト層を除去する。実施形態１に係る電子部品モジュール１の製造方法では、第２工程が、支持体１２０の表面１２１上に導電性を有するピラー４００を形成するピラー形成工程を構成している。なお、支持体１２０の表面１２１は、導電層１２５の表面である。
　第３工程では、図３Ｃに示すように、ピラー４００が形成された支持体１２０の導電層１２５上に電子部品２を仮固定する。より詳細には、まず、導電層１２５上に液状（ペースト状）の樹脂粘着層（図示せず）を形成する。続いて、電子部品２の表面２１を樹脂粘着層に対向させ、電子部品２を樹脂粘着層に押し付ける。これにより、第３工程では、樹脂粘着層を介して電子部品２を導電層１２５上に仮固定する。樹脂粘着層は、感光性を有するポジ型のレジストにより形成されていることが好ましい。実施形態１に係る電子部品モジュール１の製造方法では、第３工程が、部品配置工程を構成している。つまり、部品配置工程では、ピラー４００の側面から離れた位置で電子部品２を支持体１２０の表面１２１上に配置する（支持体１２０に仮固定する）。ここにおいて、部品配置工程では、電子部品２の表面２１を支持体１２０の表面１２１に対向させて電子部品２を支持体１２０の表面１２１上に配置する。
　第４工程では、図４Ａに示すように、絶縁部７（図１Ａ参照）の元になる絶縁層７００を形成する。より詳細には、第４工程では、支持体１２０の表面１２１の露出部位とピラー４００の側面及び先端面と電子部品２の側面２３及び裏面２２とを覆う絶縁層７００を形成する。絶縁層７００は、第１中間層７１、第２中間層７２及び第３中間層７３の他に、ピラー４００の先端面を覆っている第４中間層７４を含んでいる。絶縁層７００の材料は、例えば、酸化シリコンである。第４工程では、例えばＣＶＤ法（Chemical Vapor Deposition）によって絶縁層７００を形成する。これにより、第４工程では、第１中間層７１と第２中間層７２と第３中間層７３と第４中間層７４とを一体形成することができる。第４工程では、第１中間層７１と第２中間層７２と第３中間層７３と第４中間層７４とを、同一の材料を用いて１つの工程で略同時に形成することにより、第１中間層７１と第２中間層７２と第３中間層７３と第４中間層７４とを一体形成する。第４工程では、ＣＶＤ法に限らず、例えば、スプレーコート等によって絶縁層７００を形成してもよい。実施形態１に係る電子部品モジュール１の製造方法では、第４工程が、ピラー４００の側面を覆う絶縁部７（中間部）を形成する中間部形成工程を構成している。
　第５工程では、図４Ｂに示すように、シールド部６（図１Ａ参照）の元になる金属層６００を形成する。より詳細には、第５工程では、絶縁層７００上に金属層６００を形成する。金属層６００は、第１導体層６１、第２導体層６２及び第３導体層６３の他に、第４導体層６４を含んでいる。第４導体層６４は、第４中間層７４を覆うように形成される。金属層６００の材料は、例えば、Ｃｕである。第５工程では、例えばＣＶＤ法によって金属層６００を形成する。これにより、第５工程では、第１導体層６１と第２導体層６２と第３導体層６３と第４導体層６４とを一体形成することができる。第５工程では、第１導体層６１と第２導体層６２と第３導体層６３と第４導体層６４とを、同一の材料を用いて１つの工程で略同時に形成することにより、第１導体層６１と第２導体層６２と第３導体層６３と第４導体層６４とを一体形成する。第５工程では、ＣＶＤ法に限らず、例えば、スパッタ（例えば、斜めスパッタ）、蒸着（例えば、斜め蒸着）、スプレーコート、無電解めっき等によって金属層６００を形成してもよい。実施形態１に係る電子部品モジュール１の製造方法では、第５工程が、絶縁部７（中間部）を覆うシールド部６を形成するシールド部形成工程を構成している。
　第６工程では、図４Ｃに示すように、支持体１２０上に、樹脂構造体３（図４Ｄ参照）の元になる樹脂構造層３０を形成する。ここにおいて、第６工程では、絶縁層７００を覆っている金属層６００を覆うように、樹脂構造層３０を支持体１２０上に形成する。要するに、第６工程では、支持体１２０の導電層１２５上に絶縁部７及び金属層６００を介して樹脂構造層３０を形成する。ここで、樹脂構造層３０は、その厚さ方向において互いに反対側にある第１面３０１及び第２面３０２を有する。樹脂構造層３０の第１面３０１は、金属層６００の第２導体層６２に接する面である。樹脂構造層３０は、金属層６００及び絶縁層７００を介して電子部品２の裏面２２及び側面２３を覆っている。さらに、樹脂構造層３０は、金属層６００及び絶縁層７００を介してピラー４００の側面及び先端面を覆っている。したがって、樹脂構造層３０は樹脂構造体３よりも厚く、樹脂構造層３０の第２面３０２とピラー４００の先端面との間には樹脂構造層３０の一部、金属層６００の一部及び絶縁層７００の一部が介在している。
　第６工程では、樹脂構造層３０をプレス成形法によって成形する。樹脂構造層３０の形成法は、プレス成形法には限らない。第６工程では、例えば、スピンコート法、トランスファー成形法等を利用して樹脂構造層３０を成形してもよい。実施形態１に係る電子部品モジュール１の製造方法では、第６工程が、シールド部６を覆う樹脂構造層３０を成形する樹脂成形工程を構成している。
　第７工程では、図４Ｄに示すように、樹脂構造層３０を樹脂構造体３の厚さになるまで第１面３０１とは反対の第２面３０２側から研磨することによって樹脂構造体３を形成する。要するに、第７工程では、ピラー４００の先端面が露出しかつ樹脂構造層３０（図４Ｃ参照）の第２面３０２（図４Ｃ参照）がピラー４００の先端面と略面一となるように樹脂構造層３０を研磨する。第７工程では、ピラー４００の先端面を露出させることが必須であり、ピラー４００の先端面と樹脂構造層３０の第２面３０２とが面一となることは必須ではない。第７工程を行うことによって、樹脂構造体３と貫通配線４と絶縁部７とシールド部６とを含む構造体が形成される。実施形態１に係る電子部品モジュール１の製造方法では、第７工程が、研磨工程を構成している。研磨工程は、樹脂成形工程よりも後に行う。研磨工程では、ピラー４００の先端面を露出させるように樹脂構造層３０を研磨する。
　第８工程では、図４Ｅに示すように、電子部品２と樹脂構造体３と貫通配線４と絶縁部７とシールド部６と支持体１２０と樹脂粘着層（図示せず）とを含む構造体から、支持体１２０及び樹脂粘着層を除去する。これにより、第８工程では、電子部品２の表面２１、貫通配線４の両端面（第１端面４１及び第２端面４２）、絶縁部７の一部及びシールド部６の一部を露出させることができる。第８工程では、例えば、導電層１２５（図４Ｄ参照）とベース１２３（図４Ｄ参照）とを粘着している接着層１２４（図４Ｄ参照）の粘着力を低下させ、支持体１２０におけるベース１２３を除去する（剥離する）。接着層１２４は、紫外線、赤外線、熱のいずれかによって粘着力を低下させることが可能な接着剤によって形成されていることが好ましい。導電層１２５は、例えばウェットエッチングにより除去することできる。また、第８工程では、樹脂粘着層を露光してから現像することにより樹脂粘着層を除去することができる。実施形態１に係る電子部品モジュール１の製造方法では、第８工程が、支持体１２０を除去する除去工程を構成している。
　第９工程では、図４Ｆに示すように、電子部品２と貫通配線４とを電気的に接続する複数の配線層５を形成する。第９工程では、例えば、スパッタ又はめっき、フォトリソグラフィ技術及びエッチング技術を利用して各配線層５を形成する。実施形態１に係る電子部品モジュール１の製造方法では、第９工程が、配線層形成工程を構成している。配線層形成工程では、電子部品２と貫通配線４とを電気的に接続する配線層５を形成する。
　また、第９工程では、図４Ｆに示すように、複数の第２グラウンド用配線層１３を形成する。第９工程では、例えば、スパッタ又はめっき、フォトリソグラフィ技術及びエッチング技術を利用して第２グラウンド用配線層１３を形成する。
　第１０工程では、図５Ａに示すように、第１レジスト層９及び第２レジスト層１０それぞれを形成する。第１０工程では、例えば、スピンコート等の塗布技術と、フォトリソグラフィ技術とを利用して第１レジスト層９及び第２レジスト層１０それぞれを形成する。
　第１１工程では、図５Ｂに示すように、複数の貫通配線４の第２端面４２上に、複数の貫通配線４に一対一に対応する複数の電極８を形成する。より詳細には、第１１工程では、例えば、スパッタ等の薄膜形成技術と、フォトリソグラフィ技術及びエッチング技術とを利用して、各電極８を形成する。
　さらに、第１１工程では、図５Ｂに示すように、第１グラウンド用配線層１２を形成し、その後、第３レジスト層１１を形成する。より詳細には、第１１工程では、例えば、スパッタ等の薄膜形成技術と、フォトリソグラフィ技術及びエッチング技術とを利用して、第１レジスト層９上に第１グラウンド用配線層１２を形成する。その後、第１１工程では、例えば、スピンコート等の塗布技術と、フォトリソグラフィ技術とを利用して第３レジスト層１１を形成する。
　本実施形態に係る電子部品モジュール１の製造方法では、第１工程において支持体１２０として複数の電子部品モジュール１の集合体を形成可能な大きさの支持体１２０を用いれば、第１工程から第１１工程まで行うことによって、複数の電子部品モジュール１の集合体を形成することができる。この場合、例えば、複数の電子部品モジュール１の集合体を個々の電子部品モジュール１に分離するダイシングを行うことで複数の電子部品モジュール１を得ることができる。
　電子部品モジュール１を含む通信モジュール２００（図５Ｄ参照）の製造にあたっては、第１１工程の後で、以下の第１２工程、第１３工程を行ってから、個々の通信モジュール２００に分離することで複数の通信モジュール２００を得るようにしてもよい。
　第１２工程では、図５Ｃに示すように、電子部品モジュール１に導電性バンプ４３を形成する。その後、第１３工程では、図５Ｄに示すように、電子部品２０の端子電極と電子部品モジュール１の電極８とを導電性バンプ４３（４３Ｓ）を介して電気的かつ機械的に接続するとともに、電子部品２０のグラウンド用電極と電子部品モジュール１の第２グラウンド用配線層１３とを導電性バンプ４３（４３Ｇ）を介して電気的かつ機械的に接続する。その後、第１３工程では、電子部品２０を覆うカバー層２０１を形成する。カバー層２０１の材料としては、例えば、ポリイミド樹脂、ベンゾシクロブテン、ポリベンゾオキサゾール、フェノール樹脂、シリコーン樹脂又はエポキシ樹脂を採用することができる。カバー層２０１は、電子部品モジュール１上の電子部品２０を封止する封止層としての機能を有する。第１３工程では、カバー層２０１を形成した後、電子部品モジュール１の各配線層５に電気的に接続される導電性バンプ４４（４４Ｓ）及び第１グラウンド用配線層１２に電気的に接続される導電性バンプ４４（４４Ｇ）を形成する。上述の導電性バンプ４３、４４は、はんだバンプである。導電性バンプ４３、４４は、はんだバンプに限らず、例えば金バンプであってもよい。
　第１３工程では、例えば、導電性バンプ４４を形成した後、個々の通信モジュール２００に分離する。その後、図５Ｄに示すように、通信モジュール２００を回路基板１５に実装する。通信モジュール２００では、電子部品２の表面２１と回路基板１５との間に間隙２０３が形成されている。
　（４）効果
　以上説明した実施形態１に係る電子部品モジュール１では、シールド部６において、電子部品２と樹脂構造体３との間に設けられている第１導体層６１と、配線層５と樹脂構造体３との間に設けられている第２導体層６２とが、一体となっている。これにより、シールド部６において第１導体層６１と第２導体層６２との間で界面が発生しないので、シールド部６が劣化しにくくなり、外部からの電磁波を遮断する電磁シールド性能の劣化を抑制することができる。つまり、外部からの電磁波を遮断する電磁シールド性の長期的な信頼性を高めることができる。ここで、「第１導体層６１と第２導体層６２とが一体形成されている」とは、第１導体層６１と第２導体層６２とが同一の材料を用いて連続している状態で形成されていることをいう。「第１導体層６１と第２導体層６２とが一体となっている」とは、第１導体層６１と第２導体層６２とが同一の材料であって連続している状態をいう。
　また、実施形態１に係る電子部品モジュール１では、樹脂構造体３と貫通配線４との間にもシールド部６が設けられている。これにより、外部からの電磁波の貫通配線４への影響を低減させることができる。
　さらに、実施形態１に係る電子部品モジュール１では、電子部品２と樹脂構造体３との間の第１導体層６１と、配線層５と樹脂構造体３との間の第２導体層６２と、貫通配線４と樹脂構造体３との間の第３導体層６３とが、一体となっている。これにより、第２導体層６２と第３導体層６３との間で界面が発生しないので、シールド部６が劣化しにくくなり、外部からの電磁波を遮断する電磁シールド性能の劣化をより抑制することができる。
　また、実施形態１に係る電子部品モジュール１では、貫通配線４と樹脂構造体３との間において、貫通配線４の側面から離れた状態で貫通配線４の側面を囲むようにシールド部６が設けられている。さらに、実施形態１に係る電子部品モジュール１は、貫通配線４とシールド部６の第３導体層６３とにより同軸構造１４を有する。これにより、外部からの電磁波の貫通配線４への影響を更に受けにくくすることができ、かつ、貫通配線４を通る高周波信号の伝搬ロスを低減させることができる。つまり、外部からの電磁波の影響による特性劣化を抑制することができる。
　実施形態１に係る電子部品モジュール１の製造方法では、絶縁部７のうち電子部品２を覆う第１中間層７１を覆う第１導体層６１と、絶縁部７のうち配線層５を覆う第２中間層７２を覆う第２導体層６２と、を一体形成する。シールド部形成工程では、第１導体層６１と第２導体層６２とを、同一の材料を用いて１つの工程で略同時に形成することにより、第１導体層６１と第２導体層６２とを一体形成する。これにより、第１導体層６１と第２導体層６２との間で界面が発生しないシールド部６を形成することができるので、シールド部６が劣化しにくくなり、外部からの電磁波を遮断する電磁シールド性能の劣化を抑制することができる。つまり、外部からの電磁波を遮断する電磁シールド性能の劣化を抑制する電子部品モジュール１を製造することができる。
　また、実施形態１に係る電子部品モジュール１の製造方法では、絶縁部７のうち電子部品２を覆う第１中間層７１を覆う第１導体層６１と、絶縁部７のうち配線層５を覆う第２中間層７２を覆う第２導体層６２と、絶縁部７のうちピラー４００を覆う第３中間層７３を覆う第３導体層６３と、を一体形成する。シールド部形成工程では、第１導体層６１と第２導体層６２と第３導体層６３とを、同一の材料を用いて１つの工程で略同時に形成することにより、第１導体層６１と第２導体層６２と第３導体層６３とを一体形成する。これにより、第２導体層６２と第３導体層６３との間で界面が発生しないシールド部６を形成することができるので、シールド部６が劣化しにくくなり、外部からの電磁波を遮断する電磁シールド性能の劣化をより抑制することができる。
　（５）変形例
　（５．１）変形例１
　実施形態１の変形例１に係る電子部品モジュール１ａは、図６に示すように、実施形態１に係る電子部品モジュール１（図１Ａ参照）における第１グラウンド用配線層１２及び第３レジスト層１１を備えていない点で、実施形態１に係る電子部品モジュール１と相違する。変形例１に係る電子部品モジュール１ａに関し、実施形態１に係る電子部品モジュール１と同様の構成要素については、同一の符号を付して説明を省略する。
　変形例１に係る電子部品モジュール１ａでは、第１グラウンド用配線層１２及び第３レジスト層１１を備えていないので、実施形態１の電子部品モジュール１と比べて製造が容易になる。
　（５．２）変形例２
　実施形態１の変形例２に係る電子部品モジュール１ｂは、図７に示すように、第１レジスト層９が配線層５全体を覆っている点、及び第１グラウンド用配線層１２が第１レジスト層９全体を覆っている点で、実施形態１に係る電子部品モジュール１と相違する。変形例２に係る電子部品モジュール１ｂに関し、実施形態１に係る電子部品モジュール１と同様の構成要素については、同一の符号を付して説明を省略する。
　変形例２に係る電子部品モジュール１ｂでは、配線層５を通る高周波信号が電子部品モジュール１の外部からの電磁波の影響を受けにくくなる。これにより、変形例２に係る電子部品モジュール１ｂでは、より良好な特性が得られる。変形例２に係る電子部品モジュール１ｂの製造方法は、実施形態１に係る電子部品モジュール１の製造方法と同様であり、第１レジスト層９を形成する際のフォトマスク、及び第１グラウンド用配線層１２を形成する際のフォトマスクのパターンが相違するだけである。
　（５．３）変形例３
　実施形態１の変形例３に係る電子部品モジュール１ｃは、図８に示すように、第２方向Ｄ２において並ぶ２つの電子部品２０ｃを実装できるように第２方向Ｄ２における第２グラウンド用配線層１３の全長（配線長）を長くしてある点で、実施形態１に係る電子部品モジュール１と相違する。また、変形例３に係る電子部品モジュール１ｃは、第２グラウンド用配線層１３において第２レジスト層１０により覆われていない領域上に電極１６を形成してある点で、実施形態１に係る電子部品モジュール１と相違する。変形例３に係る電子部品モジュール１ｃに関し、実施形態１に係る電子部品モジュール１と同様の構成要素については、同一の符号を付して説明を省略する。
　変形例３に係る電子部品モジュール１ｃと２つの電子部品２０ｃとを含む通信モジュール２２０では、各電子部品２０ｃの端子電極が電子部品モジュール１ｃの電極８に接合部４６（４６Ｓ）により接合されることで電気的かつ機械的に接続され、各電子部品２０ｃのグラウンド電極が電子部品モジュール１ｃの電極１６に接合部４６（４６Ｇ）により接合されることで電気的かつ機械的に接続されている。接合部４６は、導電性接着材（例えば、導電ペースト）により形成されている。通信モジュール２２０は、回路基板１５を含んでいる。ただし、通信モジュール２２０では、回路基板１５は必須の構成要素ではない。
　通信モジュール２２０では、電子部品モジュール１ｃと各電子部品２０ｃとの電磁波による干渉を防ぐことができる。
　変形例３に係る電子部品モジュール１ｃの製造方法は、実施形態１に係る電子部品モジュール１の製造方法と同様であり、電極８を形成する際に電極１６も形成する点が相違する。
　（５．４）その他の変形例
　実施形態１に係る電子部品モジュール１では、樹脂構造体３の第２面３２が平面状であり、樹脂構造体３の第２面３２から電子部品２の表面２１までの最短距離が、第２面３２から第１面３１までの最短距離よりも長い。これにより、実施形態１に係る電子部品モジュール１では、低背化を図ることができる。
　これに対して、実施形態１の変形例として、樹脂構造体３の第２面３２が平面状であり、樹脂構造体３の第２面３２から電子部品２の表面２１までの距離が、樹脂構造体３の第２面３２から樹脂構造体３の第１面３１までの距離よりも短くてもよい。これにより、本変形例に係る電子部品モジュール１では、電子部品２の表面２１に傷がつきにくくなる。
　また、実施形態１の別の変形例として、樹脂構造体３の第２面３２が平面状であり、樹脂構造体３の第２面３２から電子部品２の表面２１までの距離が、樹脂構造体３の第２面３２から樹脂構造体３の第１面３１までの距離と同じであってもよい。
　要するに、樹脂構造体３は、電子部品２の側面２３の少なくとも一部を覆っていればよい。「電子部品２の側面２３の少なくとも一部を覆っている」とは、電子部品２の側面２３に関して、少なくとも、電子部品２の側面２３のうち表面２１側の第１端よりも裏面２２側の第２端側にずれた位置から側面２３と裏面２２との境界まで側面２３を全周に亘って覆っていることを意味し、電子部品２の側面２３の全部を覆っている場合を含む。
　第１導体層６１は、第１中間層７１の全面を覆っている場合に限らず、例えば、１乃至複数の孔が形成されていてもよい。
　電子部品モジュール１は、図１Ａの例では、１つの電子部品２に対して、電子部品２に直接接続された２つの配線層５を備えるが、配線層５の数は、２つには限らない。配線層５の数は、１つであってもよいし、３つ以上であってもよい。また、貫通配線４の数は、２つに限らない。貫通配線４の数は、１つであってもよいし、３つ以上であってもよい。電子部品モジュール１では、複数の貫通配線４が例えば第１方向Ｄ１と第２方向Ｄ２とに直交する方向（第３方向）において並んでいる場合、複数の同軸構造１４も第３方向に並んでいるので、第３方向において隣り合う貫通配線４間の距離を短くすることが可能となる。
　電子部品モジュール１では、貫通配線４と第１導体層６１との間の第１中間層７１が電気絶縁層であるが、第１中間層は、電気絶縁層に限定されない。電子部品モジュール１では、第１中間層が空気層であってもよい。第１中間層が空気層である場合、電子部品モジュール１を製造する際に、貫通配線４と第１導体層６１との間に介在させた犠牲層をエッチング除去すればよい。この場合の犠牲層は、電子部品モジュール１の製造方法においては、中間層形成工程において形成する電気絶縁層からなる第１中間層である。犠牲層は、電気絶縁性を有する材料により形成する場合に限らず、導電性を有する材料により形成してもよい。
　上記の各変形例に係る電子部品モジュール１においても、実施形態１に係る電子部品モジュール１と同様の効果を奏する。
　（実施形態２）
　実施形態２に係る電子部品モジュール１ｄは、図９に示すように、複数（図示例では２つ）の電子部品２が設けられている点で、実施形態１に係る電子部品モジュール１（図１Ａ参照）と相違する。実施形態２に係る電子部品モジュール１ｄに関し、実施形態１に係る電子部品モジュール１と同様の構成要素については、同一の符号を付して説明を省略する。
　実施形態２に係る電子部品モジュール１ｄの製造方法は、部品配置工程において複数の電子部品２を配置する点で、実施形態１に係る電子部品モジュール１の製造方法と相違する。
　実施形態２に係る電子部品モジュール１ｄでは、各電子部品２の側面２３が第１中間層７１を介して第１導体層６１により覆われているので、隣り合う２つ電子部品２同士の電磁波による干渉を防ぐことができる。これにより、実施形態２に係る電子部品モジュール１ｄでは、隣り合う２つの電子部品２間の距離をより短くすることが可能となるから、複数の電子部品２を備えた構成において、小型化が可能となる。
　複数の電子部品２は、同じ種類の電子部品であってもよいし、互いに異なる種類の電子部品であってもよい。また、電子部品２の数は、２つに限らず、３つ以上でもよい。電子部品２の数が３つ以上の場合、電子部品２のうちの一部の電子部品２のみが同じ電子部品であってもよい。また、電子部品モジュール１が複数の電子部品２を備える場合、電子部品２ごとに、貫通配線４及び配線層５のレイアウトが相違してもよい。
　（実施形態３）
　実施形態３に係る電子部品モジュール１ｅは、図１０に示すように、実施形態１に係る電子部品モジュール１（図１Ａ参照）における貫通配線４が設けられていない点で、実施形態１に係る電子部品モジュール１と相違する。実施形態３に係る電子部品モジュール１ｅに関し、実施形態１に係る電子部品モジュール１と同様の構成要素については、同一の符号を付して説明を省略する。
　実施形態３に係る電子部品モジュール１ｅは、図１０に示すように、実施形態１に係る電子部品モジュール１と同様、電子部品２と、樹脂構造体３と、複数（図示例では２つ）の配線層５と、導電性のシールド部６と、電気絶縁性の絶縁部７と、を備える。
　実施形態３の絶縁部７は、電気絶縁性を有する。絶縁部７は、第１中間層７１と、第２中間層７２と、を備える。なお、実施形態１の絶縁部７（図１Ａ参照）と同様の構成及び機能については説明を省略する。
　実施形態３のシールド部６は、実施形態１のシールド部６（図１Ａ参照）と同様、電磁シールドのためのシールド層として設けられている。シールド部６は、第１導体層６１と、第２導体層６２と、を備える。第１導体層６１と第２導体層６２とは、一体となっている。なお、実施形態１のシールド部６と同様の構成及び機能については説明を省略する。
　次に、実施形態３に係る電子部品モジュール１ｅの製造方法について、図１１Ａ～１１Ｄ及び図１２Ａ～１２Ｄを参照して説明する。
　実施形態３に係る電子部品モジュール１ｅの製造方法では、電子部品２を準備した後、第１工程～第８工程を順次行う。実施形態３に係る電子部品モジュール１ｅの製造方法は、ピラー形成工程を有していない点で、実施形態１に係る電子部品モジュール１の製造方法と相違する。
　実施形態３の第１工程は、実施形態１の第１工程と同様である。第１工程では、図１１Ａに示すように、支持体１２０を準備する。
　第２工程では、実施形態１の第３工程と同様、図１１Ｂに示すように、支持体１２０の導電層１２５上に電子部品２を仮固定する。実施形態３に係る電子部品モジュール１ｅの製造方法では、第２工程が、部品配置工程を構成している。
　第３工程では、実施形態１の第４工程と同様、図１１Ｃに示すように、絶縁部７の元になる絶縁層７００を形成する。実施形態３に係る電子部品モジュール１ｅの製造方法では、第３工程が、中間部形成工程を構成している。
　第４工程では、実施形態１の第５工程と同様、図１１Ｄに示すように、シールド部６の元になる金属層６００を形成する。より詳細には、第４工程では、絶縁層７００上に金属層６００を形成する。第４工程では、例えばＣＶＤ法によって金属層６００を形成する。これにより、第４工程では、第１導体層６１と第２導体層６２とを一体形成することができる。実施形態３に係る電子部品モジュール１ｅの製造方法では、第４工程が、シールド部形成工程を構成している。
　第５工程では、実施形態１の第６工程と同様、図１２Ａに示すように、支持体１２０上に、樹脂構造体３（図１２Ｃ参照）の元になる樹脂構造層３０を形成する。第５工程では、絶縁層７００を覆っている金属層６００を覆うように、樹脂構造層３０を支持体１２０上に形成する。
　実施形態３に係る電子部品モジュール１ｅの製造方法では、第５工程が、樹脂成形工程を構成している。
　第６工程では、実施形態１の第７工程と同様、図１２Ｂに示すように、樹脂構造層３０を樹脂構造体３の厚さになるまで第２面３０２側から研磨することによって樹脂構造体３を形成する。なお、実施形態３において、第６工程は必須の工程ではなく、第６工程を省略して、第５工程を行った後に、第７工程を行ってもよい。
　第７工程では、実施形態１の第８工程と同様、図１２Ｃに示すように、電子部品２と樹脂構造体３と絶縁部７とシールド部６と支持体１２０と樹脂粘着層（図示せず）とを含む構造体から、支持体１２０及び樹脂粘着層を除去する。
　第８工程では、実施形態１の第９工程と同様、図１２Ｄに示すように、複数の配線層５を形成する。実施形態３に係る電子部品モジュール１ｅの製造方法では、第８工程が、配線層形成工程を構成している。
　以上説明したように、実施形態３に係る電子部品モジュール１ｅにおいても、実施形態１に係る電子部品モジュール１と同様、シールド部６において、電子部品２と樹脂構造体３との間に設けられている第１導体層６１と、配線層５と樹脂構造体３との間に設けられている第２導体層６２とが、一体となっている。これにより、シールド部６において第１導体層６１と第２導体層６２との間で界面が発生しないので、シールド部６が劣化しにくくなり、外部からの電磁波を遮断する電磁シールド性能の劣化を抑制することができる。
　以上説明した実施形態１～３は、本発明の様々な実施形態の一つに過ぎない。実施形態１～３は、本発明の目的を達成できれば、設計等に応じて種々の変更が可能である。
　（まとめ）
　以上説明した実施形態等から以下の態様が開示されていることは明らかである。
　第１の態様に係る電子部品モジュール（１；１ａ；１ｂ；１ｃ；１ｄ；１ｅ）は、電子部品（２）と、樹脂構造体（３）と、配線部（配線層５）と、シールド部（６）と、を備える。電子部品（２）は、互いに背向する第１主面（表面２１）及び第２主面（裏面２２）、並びに、第１主面と第２主面とを結ぶ側面（２３）を有する。樹脂構造体（３）は、電子部品（２）の側面（２３）の少なくとも一部及び第２主面を覆っている。配線部は、電子部品（２）に電気的に接続されている。シールド部（６）は、第１導体層（６１）及び第２導体層（６２）を含む。第１導体層（６１）は、電子部品（２）と樹脂構造体（３）との間に電子部品（２）から離れて設けられており、導電性を有する。第２導体層（６２）は、配線部と樹脂構造体（３）との間に配線部から離れて設けられており、導電性を有する。シールド部（６）では、第１導体層（６１）と第２導体層（６２）とが一体となっている。
　第１の態様に係る電子部品モジュール（１；１ａ；１ｂ；１ｃ；１ｄ；１ｅ）では、シールド部（６）において、電子部品（２）と樹脂構造体（３）との間に設けられている第１導体層（６１）と、配線部（配線層５）と樹脂構造体（３）との間に設けられている第２導体層（６２）とが、一体となっている。これにより、シールド部（６）において第１導体層（６１）と第２導体層（６２）との間で界面が発生しないので、シールド部（６）が劣化しにくくなり、外部からの電磁波を遮断する電磁シールド性能の劣化を抑制することができる。
　第２の態様に係る電子部品モジュール（１；１ａ；１ｂ；１ｃ；１ｄ；１ｅ）では、第１の態様において、シールド部（６）では、第１導体層（６１）と第２導体層（６２）とが同一の材料であって連続している。
　第３の態様に係る電子部品モジュール（１；１ａ；１ｂ；１ｃ；１ｄ）は、第１又は２の態様において、貫通配線（４）を更に備える。貫通配線（４）は、樹脂構造体（３）を貫通している。シールド部（６）は、第３導体層（６３）を更に含む。第３導体層（６３）は、貫通配線（４）と樹脂構造体（３）との間に貫通配線（４）から離れて設けられている。
　第３の態様に係る電子部品モジュール（１；１ａ；１ｂ；１ｃ；１ｄ）では、樹脂構造体（３）と貫通配線（４）との間にもシールド部（６）が設けられている。これにより、外部からの電磁波の貫通配線（４）への影響を低減させることができる。
　第４の態様に係る電子部品モジュール（１；１ａ；１ｂ；１ｃ；１ｄ）では、第３の態様において、シールド部（６）では、第１導体層（６１）と第２導体層（６２）と第３導体層（６３）とが一体となっている。
　第４の態様に係る電子部品モジュール（１；１ａ；１ｂ；１ｃ；１ｄ）では、電子部品（２）と樹脂構造体（３）との間の第１導体層（６１）と、配線部（配線層５）と樹脂構造体（３）との間の第２導体層（６２）と、貫通配線（４）と樹脂構造体（３）との間の第３導体層（６３）とが、一体となっている。これにより、第２導体層（６２）と第３導体層（６３）との間で界面が発生しないので、シールド部（６）が劣化しにくくなり、外部からの電磁波を遮断する電磁シールド性能の劣化をより抑制することができる。
　第５の態様に係る電子部品モジュール（１；１ａ；１ｂ；１ｃ；１ｄ）では、第３又は４の態様において、シールド部（６）の第３導体層（６３）は、貫通配線（４）と樹脂構造体（３）との間において、貫通配線（４）の側面を囲むように配置され、貫通配線（４）の側面から離れている。
　第５の態様に係る電子部品モジュール（１；１ａ；１ｂ；１ｃ；１ｄ）では、貫通配線（４）と樹脂構造体（３）との間において、貫通配線（４）の側面から離れた状態で貫通配線（４）の側面を囲むようにシールド部（６）が設けられている。これにより、外部からの電磁波の貫通配線（４）への影響を更に低減させることができる。
　第６の態様に係る電子部品モジュール（１；１ａ；１ｂ；１ｃ；１ｄ）は、第３～５の態様のいずれか１つにおいて、貫通配線（４）と第３導体層（６３）とにより同軸構造（１４）を有する。
　第６の態様に係る電子部品モジュール（１；１ａ；１ｂ；１ｃ；１ｄ）では、貫通配線（４）と第３導体層（６３）とにより同軸構造（１４）が形成されている。これにより、貫通配線（４）が外部からの電磁波の影響を更に受けにくくすることができ、かつ、貫通配線（４）を通る高周波信号の伝搬ロスを低減させることができる。つまり、外部からの電磁波の影響による特性劣化を抑制することができる。
　第７の態様に係る電子部品モジュール（１；１ａ；１ｂ；１ｃ；１ｄ；１ｅ）は、第１～６の態様のいずれか１つにおいて、中間部（絶縁部７）を更に備える。中間部は、電子部品（２）及び配線部（配線層５）の少なくとも一方とシールド部（６）との間に介在し、電気絶縁性を有する。
　第７の態様に係る電子部品モジュール（１；１ａ；１ｂ；１ｃ；１ｄ；１ｅ）では、電子部品（２）及び配線部（配線層５）の少なくとも一方とシールド部（６）との間に、電気絶縁性を有する中間部（絶縁部７）が設けられている。これにより、電子部品（２）及び配線部の少なくとも一方とシールド部（６）との間の電気絶縁性を確保しつつ、電子部品（２）及び配線部の少なくとも一方とシールド部（６）との間に隙間がある場合に比べて、電子部品モジュール（１；１ａ；１ｂ；１ｃ；１ｄ；１ｅ）全体を安定に形成することができる。
　第８の態様に係る電子部品モジュール（１；１ａ；１ｂ；１ｃ；１ｄ；１ｅ）では、第７の態様において、中間部（絶縁部７）の誘電率は、樹脂構造体（３）の誘電率よりも低い。
　第８の態様に係る電子部品モジュール（１；１ａ；１ｂ；１ｃ；１ｄ；１ｅ）では、中間部（絶縁部７）の誘電率が樹脂構造体（３）の誘電率よりも低い。これにより、電子部品モジュール（１；１ａ；１ｂ；１ｃ；１ｄ；１ｅ）では、電子部品（２）及び配線部（配線層５）の少なくとも一方とシールド部（６）との間で発生する寄生容量を低減することができる。
　第９の態様に係る電子部品モジュール（１；１ａ；１ｂ；１ｃ；１ｄ；１ｅ）では、第１～８の態様のいずれか１つにおいて、電子部品（２）は、周波数帯５ＧＨｚ以上の高周波デバイスである。
　第１０の態様に係る電子部品モジュールの製造方法（１；１ａ；１ｂ；１ｃ；１ｄ；１ｅ）は、部品配置工程と、中間部形成工程と、樹脂成形工程と、を有する。部品配置工程では、電子部品（２）の表面（２１）を支持体（１２０）の表面（１２１）に対向させて電子部品（２）を支持体（１２０）の表面（１２１）上に配置する。電子部品（２）は、互いに背向する第１主面（表面２１）及び第２主面（裏面２２）、並びに、第１主面と第２主面とを結ぶ側面（２３）を有する。中間部形成工程では、支持体（１２０）の表面（１２１）のうち露出している領域及び電子部品（２）の側面（２３）のうち露出している領域及び第２主面の両方を覆う中間部（絶縁部７）を形成する。シールド部形成工程では、中間部を覆うシールド部（６）を形成する。樹脂成形工程では、シールド部（６）を覆う樹脂構造体（３）を成形する。
　第１０の態様に係る電子部品モジュール（１；１ａ；１ｂ；１ｃ；１ｄ；１ｅ）の製造方法では、中間部（絶縁部７）のうち電子部品（２）を覆う部分（第１中間層７１）を覆う第１導体層（６１）と、中間部のうち配線部（配線層５）を覆う部分（第２中間層７２）を覆う第２導体層（６２）と、を一体形成する。これにより、第１導体層（６１）と第２導体層（６２）との間で界面が発生しないシールド部（６）を形成することができるので、シールド部（６）が劣化しにくくなり、外部からの電磁波を遮断する電磁シールド性能の劣化を抑制することができる。
　第１１の態様に係る電子部品モジュール（１；１ａ；１ｂ；１ｃ；１ｄ）の製造方法は、第１０の態様において、ピラー形成工程を更に有する。ピラー形成工程では、中間部（絶縁部７）を形成する前に、支持体（１２０）の表面（１２１）上に導体導電性を有するピラー（４００）を形成する。中間部形成工程では、ピラー（４００）の露出している領域、支持体（１２０）の表面（１２１）のうち露出している領域、及び、電子部品（２）の側面（２３）のうち露出している領域を覆う中間部を形成する。
　第１１の態様に係る電子部品モジュール（１；１ａ；１ｂ；１ｃ；１ｄ）の製造方法では、中間部（絶縁部７）のうち電子部品（２）を覆う部分（第１中間層７１）を覆う第１導体層（６１）と、中間部のうち配線部（配線層５）を覆う部分（第２中間層７２）を覆う第２導体層（６２）と、中間部のうちピラー（４００）を覆う部分（第３中間層７３）を覆う第３導体層（６３）と、を一体形成する。これにより、第２導体層（６２）と第３導体層（６３）との間で界面が発生しないシールド部（６）を形成することができるので、シールド部（６）が劣化しにくくなり、外部からの電磁波を遮断する電磁シールド性能の劣化をより抑制することができる。
　１，１ａ，１ｂ，１ｃ，１ｄ，１ｅ　電子部品モジュール
　２　電子部品
　２１　表面（第１主面）
　２２　裏面（第２主面）
　２３　側面
　３　樹脂構造体
　３１　第１面
　３２　第２面
　４　貫通配線
　４１　第１端面
　４２　第２端面
　４３，４３Ｇ，４３Ｓ　導電性バンプ
　４４，４４Ｇ，４４Ｓ　導電性バンプ
　４６，４６Ｇ，４６Ｓ　接合部
　５　配線層（配線部）
　５１　第１端
　５２　第２端
　５３　電極
　６　シールド部
　６１　第１導体層
　６２　第２導体層
　６３　第３導体層
　６４　第４導体層
　７　絶縁部（中間部）
　７１　第１中間層
　７２　第２中間層
　７３　第３中間層
　７４　第４中間層
　８　電極
　９　第１レジスト層
　１０　第２レジスト層
　１１　第３レジスト層
　１２　第１グラウンド用配線層
　１３　第２グラウンド用配線層
　１４　同軸構造
　１５　回路基板
　１６　電極
　２０，２０ｃ　電子部品
　９１　孔
　１０１　孔
　１１１　孔
　１２０　支持体
　１２１　表面
　１２３　ベース
　１２４　接着層
　１２５　導電層
　２００　通信モジュール
　２０１　カバー層
　２０２　間隙
　２０３　間隙
　２１０　通信モジュール
　２２０　通信モジュール
　３０　樹脂構造層
　３０１　第１面
　３０２　第２面
　４００　ピラー
　６００　金属層
　７００　絶縁層
　Ｄ１　第１方向
　Ｄ２　第２方向

Claims (11)

  1. 　互いに背向する第１主面及び第２主面、並びに、前記第１主面と前記第２主面とを結ぶ側面を有する電子部品と、
    　前記電子部品の前記側面の少なくとも一部及び前記第２主面を覆っている樹脂構造体と、
    　前記電子部品に電気的に接続されている配線部と、
    　前記電子部品と前記樹脂構造体との間に前記電子部品から離れて設けられており導電性を有する第１導体層、及び、前記配線部と前記樹脂構造体との間に前記配線部から離れて設けられており導電性を有する第２導体層を含むシールド部と、を備え、
    　前記シールド部では、前記第１導体層と前記第２導体層とが一体となっている
    　ことを特徴とする電子部品モジュール。
  2. 　前記シールド部では、前記第１導体層と前記第２導体層とが同一の材料であって連続している
    　ことを特徴とする請求項１に記載の電子部品モジュール。
  3. 　前記樹脂構造体を貫通している貫通配線を更に備え、
    　前記シールド部は、前記貫通配線と前記樹脂構造体との間に前記貫通配線から離れて設けられている第３導体層を更に含む
    　ことを特徴とする請求項１又は２に記載の電子部品モジュール。
  4. 　前記シールド部では、前記第１導体層と前記第２導体層と前記第３導体層とが一体となっている
    　ことを特徴とする請求項３に記載の電子部品モジュール。
  5. 　前記シールド部の前記第３導体層は、前記貫通配線と前記樹脂構造体との間において、前記貫通配線の側面を囲むように配置され、前記貫通配線の前記側面から離れている
    　ことを特徴とする請求項３又は４に記載の電子部品モジュール。
  6. 　前記貫通配線と前記第３導体層とにより同軸構造を有する
    　ことを特徴とする請求項３～５のいずれか１項に記載の電子部品モジュール。
  7. 　前記電子部品及び前記配線部の少なくとも一方と前記シールド部との間に介在し電気絶縁性を有する中間部を更に備える
    　ことを特徴とする請求項１～６のいずれか１項に記載の電子部品モジュール。
  8. 　前記中間部の誘電率は、前記樹脂構造体の誘電率よりも低い
    　ことを特徴とする請求項７に記載の電子部品モジュール。
  9. 　前記電子部品は、周波数帯５ＧＨｚ以上の高周波デバイスである
    　ことを特徴とする請求項１～８のいずれか１項に記載の電子部品モジュール。
  10. 　互いに背向する第１主面及び第２主面、並びに、前記第１主面と前記第２主面とを結ぶ側面を有する電子部品の前記第１主面を支持体の表面に対向させて前記電子部品を前記支持体の前記表面上に配置する部品配置工程と、
    　前記支持体の前記表面のうち露出している領域及び前記電子部品の前記側面のうち露出している領域及び前記第２主面の両方を覆う中間部を形成する中間部形成工程と、
    　前記中間部を覆うシールド部を形成するシールド部形成工程と、
    　前記シールド部を覆う樹脂構造体を成形する樹脂成形工程と、を有する
    　ことを特徴とする電子部品モジュールの製造方法。
  11. 　前記中間部を形成する前に、前記支持体の前記表面上に導電性を有するピラーを形成するピラー形成工程を更に有し、
    　前記中間部形成工程では、前記ピラーの露出している領域、前記支持体の前記表面のうち露出している領域、及び、前記電子部品の前記側面のうち露出している領域を覆う前記中間部を形成する
    　ことを特徴とする請求項１０に記載の電子部品モジュールの製造方法。
PCT/JP2018/030183 2017-08-21 2018-08-13 電子部品モジュール及び電子部品モジュールの製造方法 WO2019039336A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2019537565A JP7001096B2 (ja) 2017-08-21 2018-08-13 電子部品モジュール及び電子部品モジュールの製造方法
CN201880054126.3A CN110998830B (zh) 2017-08-21 2018-08-13 电子部件模块以及电子部件模块的制造方法
US16/779,710 US11257730B2 (en) 2017-08-21 2020-02-03 Electronic component module, and manufacturing method for electronic component module

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-158855 2017-08-21
JP2017158855 2017-08-21

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/779,710 Continuation US11257730B2 (en) 2017-08-21 2020-02-03 Electronic component module, and manufacturing method for electronic component module

Publications (1)

Publication Number Publication Date
WO2019039336A1 true WO2019039336A1 (ja) 2019-02-28

Family

ID=65438885

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/030183 WO2019039336A1 (ja) 2017-08-21 2018-08-13 電子部品モジュール及び電子部品モジュールの製造方法

Country Status (4)

Country Link
US (1) US11257730B2 (ja)
JP (1) JP7001096B2 (ja)
CN (1) CN110998830B (ja)
WO (1) WO2019039336A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230069327A1 (en) * 2021-08-27 2023-03-02 Skyworks Solutions, Inc. Packaged surface acoustic wave device with conductive pillar

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013187434A (ja) * 2012-03-09 2013-09-19 Fujitsu Ltd 半導体装置、半導体装置の製造方法、電子装置及び基板
US20140175623A1 (en) * 2010-05-14 2014-06-26 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Discontinuous ESD Protection Layers Between Semiconductor Die
US20160163682A1 (en) * 2007-04-30 2016-06-09 Intel Deutschland Gmbh Workpiece with semiconductor chips, semiconductor device and method for producing a workpiece with semiconductor chips

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2799883B1 (fr) * 1999-10-15 2003-05-30 Thomson Csf Procede d'encapsulation de composants electroniques
US7110732B2 (en) * 2001-04-09 2006-09-19 Texas Instruments Incorporated Subsampling RF receiver architecture
JP2005310954A (ja) 2004-04-20 2005-11-04 Nec Corp 半導体パッケージとその製造方法
US9007273B2 (en) * 2010-09-09 2015-04-14 Advances Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
US8399961B2 (en) * 2010-12-21 2013-03-19 Taiwan Semiconductor Manufacturing Company, Ltd. Tuning the efficiency in the transmission of radio-frequency signals using micro-bumps
JP5684349B1 (ja) * 2013-09-10 2015-03-11 株式会社東芝 半導体装置および半導体装置の検査方法
US11185271B2 (en) * 2013-09-13 2021-11-30 University Of Utah Research Foundation Methods of making micro-molded electrodes and arrays
CN105566621B (zh) * 2014-11-11 2018-09-21 江苏雅克科技股份有限公司 低介电含磷聚酯化合物组成及其制法
US10541209B2 (en) * 2017-08-03 2020-01-21 General Electric Company Electronics package including integrated electromagnetic interference shield and method of manufacturing thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160163682A1 (en) * 2007-04-30 2016-06-09 Intel Deutschland Gmbh Workpiece with semiconductor chips, semiconductor device and method for producing a workpiece with semiconductor chips
US20140175623A1 (en) * 2010-05-14 2014-06-26 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Discontinuous ESD Protection Layers Between Semiconductor Die
JP2013187434A (ja) * 2012-03-09 2013-09-19 Fujitsu Ltd 半導体装置、半導体装置の製造方法、電子装置及び基板

Also Published As

Publication number Publication date
JP7001096B2 (ja) 2022-01-19
CN110998830B (zh) 2023-09-22
CN110998830A (zh) 2020-04-10
JPWO2019039336A1 (ja) 2020-08-13
US20200168520A1 (en) 2020-05-28
US11257730B2 (en) 2022-02-22

Similar Documents

Publication Publication Date Title
JP6311724B2 (ja) 電子部品モジュール
CN106533384B (zh) 声波装置及其制造方法
JP3939504B2 (ja) 半導体装置並びにその製造方法および実装構造
US11139266B2 (en) Manufacturing method for electronic component, and electronic component
WO2012120968A1 (ja) 電子部品
JP4576849B2 (ja) 集積回路装置
US8994153B2 (en) Semiconductor device having antenna element and method of manufacturing same
US7893792B2 (en) Duplexer using an embedded PCB and method of fabricating the same
JP5056885B2 (ja) 集積回路装置
US11367677B2 (en) Electronic component module
KR20170032149A (ko) 음향파 디바이스 및 그 제조방법
US11069645B2 (en) Electronic component module
US11257730B2 (en) Electronic component module, and manufacturing method for electronic component module
US20210297057A1 (en) Method for manufacturing electronic component module and electronic component module
WO2018198952A1 (ja) フィルタ装置およびその製造方法
KR101741648B1 (ko) 전자파 차폐 수단을 갖는 반도체 패키지 및 그 제조 방법
KR102295454B1 (ko) 전자 부품 및 그것을 구비하는 모듈
JP5716875B2 (ja) 電子部品及び電子モジュール
JP2006179806A (ja) 半導体装置及びその製造方法
JP2014192221A (ja) 電子部品およびその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18847424

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019537565

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18847424

Country of ref document: EP

Kind code of ref document: A1