JP5684349B1 - 半導体装置および半導体装置の検査方法 - Google Patents

半導体装置および半導体装置の検査方法 Download PDF

Info

Publication number
JP5684349B1
JP5684349B1 JP2013187132A JP2013187132A JP5684349B1 JP 5684349 B1 JP5684349 B1 JP 5684349B1 JP 2013187132 A JP2013187132 A JP 2013187132A JP 2013187132 A JP2013187132 A JP 2013187132A JP 5684349 B1 JP5684349 B1 JP 5684349B1
Authority
JP
Japan
Prior art keywords
wiring
ground
semiconductor device
layer
conductive shield
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013187132A
Other languages
English (en)
Other versions
JP2015056427A (ja
Inventor
勇佑 高野
勇佑 高野
善秋 後藤
善秋 後藤
武志 渡部
武志 渡部
孝志 井本
孝志 井本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2013187132A priority Critical patent/JP5684349B1/ja
Priority to TW102146999A priority patent/TWI503931B/zh
Priority to CN201310729562.5A priority patent/CN104425459B/zh
Priority to US14/474,635 priority patent/US20150070046A1/en
Application granted granted Critical
Publication of JP5684349B1 publication Critical patent/JP5684349B1/ja
Publication of JP2015056427A publication Critical patent/JP2015056427A/ja
Priority to US16/386,774 priority patent/US11715701B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】簡便に導通検査を行うことが可能な半導体装置および半導体装置の検査方法を提供する。【解決手段】実施形態の半導体装置１は、互いに対向する第１の面および第２の面を有する配線基板２と、第１の面上に設けられた半導体チップ３と、第２の面上に設けられた外部接続端子６と、半導体チップ３を封止するように第１の面上に設けられた封止樹脂層５と、配線基板２の側面の少なくとも一部と封止樹脂層５とを覆う導電性シールド層７と、を具備する。配線基板２は、導電性シールド層７に電気的に接続された第１のグランド配線と、導電性シールド層に電気的に接続され、第１のグランド配線と電気的に分離された第２のグランド配線と、を備える。【選択図】図１

Description

本発明の実施形態は、半導体装置および半導体装置の検査方法に関する。
通信機器等に用いられる半導体装置では、ＥＭＩ（Ｅｌｅｃｔｒｏ Ｍａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃｅ）等の電磁波障害を抑制するために、表面を導電性シールド層で覆う構造が用いられている。上記構造で十分な磁界シールド効果を得るためには、導電性シールド層をグランド配線に電気的に接続し、グランド配線を介して外部に電磁波ノイズを逃がすことが好ましい。
このとき、導電性シールド層とグランド配線との電気的接続が不十分であると磁界シールド効果が得られない場合がある。このため、導電性シールド層とグランド配線との電気的接続が十分か否かの検査（導通検査）を行い、十分な磁界シールド効果が得られる半導体装置を選別することが効果的である。上記導通検査は、グランド配線に電気的に接続された外部接続端子と導電性シールド層とにテスタの端子を接触させ、外部接続端子と導電性シールド層との間の抵抗値を測定することにより行われる。このような検査方法では、専用の測定機器を用いなければならないため不便であり、また、導電性シールド層の表面の一部が損傷してしまう場合がある。よって、より簡便で損傷の少ない検査方法が求められる。
米国特許出願公開２０１２／０１５６８７号明細書
本発明が解決しようとする課題は、簡便に導通検査を行うことが可能な半導体装置および半導体装置の検査方法を提供することである。
実施形態の半導体装置は、第１の面および第２の面を有する配線基板と、第１の面上に設けられた半導体チップと、第２の面上に設けられ、第１のグランド端子と第２のグランド端子とを備えた外部接続端子と、半導体チップを封止するように第１の面上に設けられた封止樹脂層と、配線基板の側面の少なくとも一部と封止樹脂層とを覆う導電性シールド層と、を具備する。半導体装置は、導電性シールド層に電気的に接続された第１のグランド配線と、導電性シールド層に電気的に接続され、かつ導電性シールド層との間を除き第１のグランド配線と電気的に分離された第２のグランド配線と、をさらに備える。第１のグランド端子は第１のグランド配線に電気的に接続され、第２のグランド端子は第２のグランド配線に電気的に接続される。
半導体装置を示す斜視図である。 半導体装置を示す断面図である。 配線基板の上面模式図である。 配線基板の上面模式図である。 半導体装置の他の例を示す断面図である。 半導体装置の他の例を示す断面図である。 半導体装置の他の例を示す断面図である。 半導体装置の他の例を示す断面図である。 抵抗値の測定結果を示す図である。
以下、実施形態の半導体装置について、図面を参照して説明する。図１は半導体装置を示す斜視図であり、図２は図１に示す半導体装置の断面図である。
図１および図２に示す半導体装置１は、第１の面および第２の面を有する配線基板２と、電極パッドを有し、配線基板２の第１の面上に設けられた半導体チップ３と、半導体チップ３を封止するように配線基板２の第１の面上に設けられた封止樹脂層５と、第２の面上に設けられた外部接続端子６と、配線基板２の側面の少なくとも一部と封止樹脂層５とを覆う導電性シールド層７と、ボンディングワイヤ８Ａおよびボンディングワイヤ８Ｂと、を具備する。なお、配線基板２の第１の面は、図２における配線基板２の上面に相当し、第２の面は、図２における配線基板２の下面に相当しており、配線基板２の第１の面および第２の面は、互いに対向している。
配線基板２は、第１の面と第２の面との間に設けられた絶縁層２１と、第１の面に設けられた配線層２２と、第２の面に設けられた配線層２３と、絶縁層２１を貫通して設けられたビア２４と、配線層２２上に設けられた半田レジスト層２８と、配線層２３上に設けられた半田レジスト層２９と、を備える。
絶縁層２１としては、例えばシリコン基板やガラス基板、セラミック基板、エポキシ等の樹脂基板等を用いることができる。また、封止樹脂層５としては、例えば絶縁性の有機樹脂材料等を用いることができる。
配線層２２および配線層２３には、例えば信号配線、電源配線、グランド配線等が設けられる。配線層２２および配線層２３のそれぞれは、単層構造に限定されず、絶縁層を挟んで複数の導電層を積層させた積層構造であってもよい。配線層２２および配線層２３には、例えば銅箔や銀または銅を含む導電性ペーストを用い、必要に応じて表面にニッケルめっきや金めっき等が施されている。
配線層２２は、配線２２Ａおよび配線２２Ｂを有する。配線２２Ａは、第１のグランド配線としての機能を有し、配線２２Ｂは、第２のグランド配線としての機能を有する。なお、配線２２Ａに供給されるグランド電位の値は、配線２２Ｂに供給されるグランド電位の値と異なっていてもよい。また、配線２２Ａおよび配線２２Ｂは、接続パッドを有する。配線層２３は、配線２３Ａおよび配線２３Ｂを有する。配線２３Ａおよび配線２３Ｂは、接続パッドを有する。なお、配線２３Ａが第１のグランド配線としての機能を有し、配線２３Ｂが第２のグランド配線としての機能を有していてもよい。
ビア２４は、絶縁層２１を貫通して複数設けられる。ビア２４は、例えば絶縁層２１を貫通する開口の内面に設けられた導体層と、導体層の内側に充填された穴埋め材と、を有する。導体層には、例えば銅箔や銀または銅を含む導電性ペーストを用い、必要に応じて表面にニッケルめっきや金めっき等が施されている。穴埋め材は、例えば絶縁性材料または導電性材料を用いて形成される。なお、これに限定されず、例えば貫通孔内にめっき等により金属材料（銅等）を充填することによりビア２４を形成してもよい。
さらに、外部接続端子６としては、例えば信号端子、電源端子、グランド端子等が設けられる。例えば、外部接続端子６は、グランド端子６Ａおよびグランド端子６Ｂを有する。グランド端子６Ａは、配線２２Ａに電気的に接続され、グランド端子６Ｂは、配線２２Ｂに電気的に接続される。換言すると、グランド端子６Ａは、第１のグランド配線に電気的に接続され、グランド端子６Ｂは、第２のグランド配線に電気的に接続される。外部接続端子６は、半田ボール４を有する。半田ボール４は、配線層２３の接続パッド上に設けられる。なお、半田ボール４の代わりにランドを設けてもよい。
導電性シールド層７は、半導体チップ３等から放射される不要電磁波を遮蔽し、外部への漏洩を防止する機能を有する。導電性シールド層７としては、例えば抵抗率が低い金属層を用いることが好ましく、例えば銅、銀、ニッケル等を含む金属層を用いることが好ましい。抵抗率の低い金属層を導電性シールド層７に用いることにより、半導体チップ３や配線基板２を介して放射される不要電磁波の漏洩を抑制することができる。
導電性シールド層７は、例えば転写法、スクリーン印刷法、スプレー塗布法、ジェットディスペンス法、インクジェット法、エアロゾル法等で導電性ペーストを塗布することにより形成される。導電性ペーストは、例えば銀や銅と樹脂とを主成分として含み、抵抗率が低いことが好ましい。また、無電解めっき法や電解めっき法で銅やニッケル等を成膜する方法、スパッタリング法により銅等を成膜する方法を適用して、導電性シールド層７を形成してもよい。
導電性シールド層７の厚さは、その抵抗率に基づいて設定することが好ましい。例えば、導電性シールド層７の抵抗率を厚さで割ったシート抵抗値が０．５Ω以下となるように、導電性シールド層７の厚さを設定することが好ましい。導電性シールド層７のシート抵抗値を０．５Ω以下とすることにより、封止樹脂層５からの不要電磁波の漏洩を再現性よく抑制することができる。なお、必要に応じて耐食性や耐マイグレーション性に優れる保護層で導電性シールド層７を覆ってもよい。保護層としては、ポリイミド樹脂等を用いることができる。
ボンディングワイヤ８Ａは、配線２２Ａおよび半導体チップ３に電気的に接続され、ボンディングワイヤ８Ｂは、配線２２Ｂおよび半導体チップ３に電気的に接続される。なお、これに限定されず、少なくともボンディングワイヤ８Ａにより配線基板２の接続パッドまたは半導体チップ３と第１のグランド配線または第２のグランド配線とを電気的に接続すればよい。
さらに、本実施形態の半導体装置は、第１のグランド配線および第２のグランド配線のそれぞれが導電性シールド層７に電気的に接続され、かつ第１のグランド配線および第２のグランド配線が互いに電気的に分離されている。
例えば、図３は配線基板２の上面模式図である。図３では便宜のため、配線２２Ａおよび配線２２Ｂを図示し、それ以外の構成要素は省略している。領域３０は、半導体チップ３および各種配線が設けられる領域である。
図３では、配線２２Ａおよび配線２２Ｂが互いに電気的に分離されるように、配線基板２の周縁に沿って配置されている。配線２２Ａはコンタクト部２０Ａにおいてビア２４Ａを介してグランド端子６Ａに電気的に接続され、配線２２Ｂはコンタクト部２０Ｂにおいてビア２４Ｂを介してグランド端子６Ｂに電気的に接続される。なお、コンタクト部２０Ａおよびコンタクト部２０Ｂのそれぞれは複数設けられていてもよい。
さらに、配線２２Ａの側面と配線２２Ｂの側面は、配線基板２の側面に露出する。これにより、配線２２Ａの側面と配線２２Ｂの側面が導電性シールド層７に接する。このように、第１のグランド配線および第２のグランド配線を導電性シールド層７に電気的に接続させることにより第１のグランド配線および第２のグランド配線を介して外部に不要電磁波を逃がすことができる。これに限定されず、配線２３Ａの側面および配線２３Ｂの側面が導電性シールド層７に接する構造にしてもよい。
また、配線２２Ａは、配線基板２の側面に露出する複数の露出部１０Ａを有し、配線２２Ｂは配線基板２の周縁に沿って配線基板２の側面に露出する複数の露出部１０Ｂを有する。配線２２Ａの面積および配線２２Ｂの、配線基板２の側面で露出する面積を増やすことにより、配線２２Ａおよび配線２２Ｂと導電性シールド層７との接触抵抗を低くすることができ、磁界シールド効果を高めることができる。
導電性シールド層が設けられた半導体装置では、例えば導電性シールド層によるシールド効果の有無を検査するために、導電性シールド層とグランド端子との導通検査をする場合がある。一般的な検査方法は、導電性シールド層とグランド端子とにテスタを接触させ、導電性シールド層とグランド端子との間の抵抗値を測定することにより導電性シールド層とグランド端子との導通検査を行う。この場合、専用機器を用いる必要があり、また検査により導電性シールド層が損傷する場合がある。
本実施形態の半導体装置では、グランド配線を２系統（第１のグランド配線、第２のグランド配線）に分け、第１のグランド配線をグランド端子６Ａに電気的に接続し、第２のグランド配線をグランド端子６Ｂに電気的に接続し、かつ第１のグランド配線および第２のグランド配線を導電性シールド層７に電気的に接続させている。よって、例えばグランド端子６Ａとグランド端子６Ｂとにテスタを接触させることでグランド端子６Ａとグランド端子６Ｂとの間の抵抗値を測定し、測定結果に基づいて第１のグランド配線および第２のグランド配線と導電性シールド層７との接続状態を検査することができる。このため、専用機器を用いなくても検査することができる。また、導電性シールド層７にテスタを接触させないため、検査による導電性シールド層７の損傷を抑制することができる。
なお、本実施形態では、グランド配線を２系統に分ける例について説明したが、これに限定されず、３系統以上（例えば４系統）に分けてもよい。本実施形態の半導体装置は、例えばスマートフォン等の携帯型情報通信端末や、タブレット型の情報通信端末等への適用が好適である。
また、本実施形態の半導体装置において、配線基板２の周縁に沿って第１のグランド配線または第２のグランド配線を配置することにより、第１のグランド配線および第２のグランド配線が導電性シールド層として機能し、半導体チップ３や配線基板２を介して放射される不要電磁波の漏洩を抑制することができる。
複数の半導体装置のサンプルにおいて、グランド端子６Ａとグランド端子６Ｂとにテスタを接触させたときのグランド端子６Ａとグランド端子６Ｂとの間の抵抗値の測定結果について図９に示す。図９に示すように、測定した半導体装置のサンプルは、抵抗値が測定できるサンプル（ここでは抵抗値が０．１Ω〜０．３Ωを示すサンプル（Ｓａｍｐｌｅ１））と抵抗値が測定できないオープン状態のサンプル（Ｓａｍｐｌｅ２）とに分けられる。
さらに、Ｓａｍｐｌｅ１に属するサンプルとＳａｍｐｌｅ２に属するサンプルとの磁界シールド効果について表１に示す。なお、磁界強度は、半導体装置の中央部から１ｍｍ上の磁界強度を基準として測定機器を走査することにより得られる測定値とする。また、磁界シールド効果とは、導電性シールド層がある場合と無い場合の差分から求められる値とする。
Figure 0005684349
表１では、Ｓａｍｐｌｅ１に属するサンプルの磁界シールド効果が１９．９ｄＢであるのに対し、Ｓａｍｐｌｅ２に属するサンプルの磁界シールド効果が７．６ｄＢと極端に小さく、Ｓａｍｐｌｅ１に属するサンプルの磁界シールド効果の値とＳａｍｐｌｅ２に属するサンプル磁界シールド効果の値とは明らかに異なることがわかる。このことから、抵抗値を測定することにより、電気的に接続が不十分な、すなわち磁界シールド効果が不十分な半導体装置を選別できることがわかる。
さらに、本実施形態の半導体装置では、配線２２Ａおよび配線２２Ｂの上面レイアウトを工夫することにより、磁界シールド効果をさらに高めることができる。例えば、配線基板の周縁以外であって、例えば他の配線が設けられない領域に配線２２Ａおよび配線２２Ｂを延在させてもよい。このとき、配線２２Ａおよび配線２２Ｂの形状をメッシュ状にしてもよい。配線２２Ａおよび配線２２Ｂを延在させるほど、半導体装置１の厚さ方向において半導体チップ３や配線基板２を介して放射される不要電磁波の漏洩を抑制することができる。また、図４に示すように、配線２２Ｂを導通検査用の配線として用いてもよい。これにより導通検査時において、グランド配線に接続された他の素子に対する影響を抑制することができる。
さらに、本実施形態における半導体装置の構造は上記構造に限定されない。半導体装置の他の構造例について図５ないし図８を参照して説明する。図５ないし図８は、半導体装置の他の例を示す断面図である。なお、図５ないし図８に示す半導体装置において、図２に示す半導体装置と同一部分については同一符号を付し、図２に示す半導体装置の説明を適宜援用する。
図５に示す半導体装置１は、図２に示す半導体装置１の絶縁層２１の代わりに絶縁層２１Ａおよび絶縁層２１Ｂを備え、さらに絶縁層２１Ａと絶縁層２１Ｂとの間に設けられた導電層１５を備える。なお、半導体チップ３、封止樹脂層５、外部接続端子６、導電性シールド層７、ボンディングワイヤ８Ａ、ボンディングワイヤ８Ｂの構成については、図２に示す半導体装置１の説明を援用する。
絶縁層２１Ａおよび絶縁層２１Ｂとしては、例えば絶縁層２１に適用可能な基板を用いることができる。
導電層１５は、導電層１５Ａおよび導電層１５Ｂを有する。導電層１５Ａおよび導電層１５Ｂは、半導体チップ３の少なくとも一部に重畳することが好ましい。導電層１５Ａは、第１のグランド配線としての機能を有し、導電層１５Ｂは、第２のグランド配線としての機能を有する。導電層１５Ａおよび導電層１５Ｂは、例えばベタ膜またはメッシュ膜であることが好ましい。換言すると、第１のグランド配線および第２のグランド配線の少なくとも一つは、ベタ膜またはメッシュ膜を有することが好ましい。
導電層１５Ａおよび導電層１５Ｂは、例えばフォトリソグラフィー技術を用いて同一の導電膜上にレジストを形成し、該レジストをマスクとして導電膜の一部を除去することにより形成される。導電膜としては、例えば導電性シールド層７に適用可能な材料を用いることが好ましい。
また、ビア２４Ａは、絶縁層２１Ａ、導電層１５Ａ、および絶縁層２１Ｂを貫通して設けられ、ビア２４Ｂは、絶縁層２１Ａ、導電層１５Ｂ、および絶縁層２１Ｂを貫通して設けられる。なお、信号配線等に電気的に接続されるビア２４は、導電層１５Ａおよび導電層１５Ｂと電気的に分離される。例えば、導電層１５Ｂに予め開口を設けておくことにより信号配線等に電気的に接続されるビア２４と導電層１５Ａおよび導電層１５Ｂとを電気的に分離させることができる。なお、配線２２Ａ、配線２２Ｂ、配線２３Ａ、配線２３Ｂ、ビア２４Ａ、ビア２４Ｂ、半田レジスト層２８、半田レジスト層２９の構成については、図２に示す半導体装置１の説明を援用する。
導電層１５Ａおよび導電層１５Ｂを設けることにより、配線基板２を介した不要電磁波の漏洩の抑制効果を高めることができる。さらに、導電層１５Ａの側面および導電層１５Ｂの側面は、導電性シールド層７に接することが好ましい。これにより、導電性シールド層７との接続点数を増やすことができるため、グランド端子６Ａおよびグランド端子６Ｂと導電性シールド層７との接続不良を抑制することができ、また接触抵抗を低くすることができるため、磁界シールド効果を高めることができる。
また、図６に示す半導体装置１は、図５に示す半導体装置１のボンディングワイヤ８Ｂの表面が封止樹脂層５から露出し、導電性シールド層７に接する。このとき、半導体チップ３にダミーの電極パッドを設けて該電極パッドにボンディングワイヤ８Ｂを接続してもよい。また、ビア２４Ｂは導電層１５Ｂと電気的に分離され、配線２２Ｂの側面は導電性シールド層７に接していない。例えば、導電層１５Ｂに予め開口を設けておくことによりビア２４Ｂと導電層１５Ｂとを電気的に分離させることができる。このとき、配線２３Ｂまたは導電層１５Ｂの側面は、導電性シールド層７に接していなくてもよい。上記構造にすることにより、グランド端子６Ｂが導通検査用端子となり、導通検査時において、グランド配線に接続された他の素子に対する影響を抑制することができる。
また、図７に示す半導体装置１は、図６に示す半導体装置１のボンディングワイヤ８Ｂが、半導体チップ３ではなく配線層２２に設けられた接続パッド２２Ｃに電気的に接続されている。接続パッド２２Ｃは、ダミーパッドとしての機能を有する。上記構造にすることにより、グランド端子６Ｂが導通検査用端子となり、導通検査時において、グランド配線に接続された他の素子に対する影響を抑制することができる。
また、図８に示す半導体装置１は、図２に示す半導体装置１のビア２４Ａおよびビア２４Ｂが配線基板２の周縁に配置され、かつ厚さ方向（ビアの貫通方向）に切断された形状を有する構造である。ビア２４Ａの切断面は、配線基板２の側面で露出し、導電性シールド層７に接し、ビア２４Ｂの切断面は、配線基板２の側面で露出し、導電性シールド層７に接する。なお、図８に示す半導体装置１では、ビア２４Ａおよびビア２４Ｂの形状を厚さ方向の途中まで切断された形状としているが、これに限定されず、ビア２４Ａおよびビア２４Ｂの形状を、厚さ方向（ビア２４の貫通方向）の最後まで切断された形状にしてもよい。また、ビア２４Ａおよびビア２４Ｂの切断面は、必ずしも中心を通らなくてもよく、切断面にビアの一部が含まれていればよい。
ビア２４Ａおよびビア２４Ｂの切断面を導電性シールド層７に接する構造にすることにより、ビア２４Ａおよびビア２４Ｂと導電性シールド層７との接触面積、換言すると第１のグランド配線および第２のグランド配線と導電性シールド層７との接触面積を増やすことができるため、接触抵抗を低減することができ、磁界シールド効果を高めることができる。なお、図８に示す半導体装置１の絶縁層２１の代わりに図５に示す半導体装置１の絶縁層２１Ａおよび絶縁層２１Ｂを設け、かつ導電層１５Ａおよび導電層１５Ｂを設けてもよい。
なお、上記実施形態は一例であり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施することができ、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１ 半導体装置、２ 配線基板、３ 半導体チップ、４Ａ 半田ボール、４Ｂ 半田ボール、５ 封止樹脂層、６ 外部接続端子、６Ａ グランド端子、６Ｂ グランド端子、７ 導電性シールド層、８Ａ ボンディングワイヤ、８Ｂ ボンディングワイヤ、１０Ａ 露出部、１０Ｂ 露出部、１５Ａ 導電層、１５Ｂ 導電層、２０Ａ コンタクト部、２０Ｂ コンタクト部、２１ 絶縁層、２１Ａ 絶縁層、２１Ｂ 絶縁層、２２ 配線層、２２Ａ 配線、２２Ｂ 配線、２２Ｃ 接続パッド、２３ 配線層、２３Ａ 配線、２３Ｂ 配線、２４ ビア、２４Ａ ビア、２４Ｂ ビア、３０ 領域

Claims (5)

  1. 第１の面および第２の面を有する配線基板と、
    前記第１の面上に設けられた半導体チップと、
    前記第２の面上に設けられ、第１のグランド端子と第２のグランド端子とを備えた外部接続端子と、
    前記半導体チップを封止するように前記第１の面上に設けられた封止樹脂層と、
    前記配線基板の側面の少なくとも一部と前記封止樹脂層とを覆う導電性シールド層と、
    を具備する半導体装置であって、
    前記半導体装置は、
    前記導電性シールド層に電気的に接続された第１のグランド配線と、
    前記導電性シールド層に電気的に接続され、かつ前記導電性シールド層との間を除き前記第１のグランド配線と電気的に分離された第２のグランド配線と、をさらに備え、
    前記第１のグランド端子は前記第１のグランド配線に電気的に接続され、
    前記第２のグランド端子は前記第２のグランド配線に電気的に接続されることを特徴とする半導体装置。
  2. 前記配線基板は、
    前記第１の面と前記第２の面との間に設けられた絶縁層と、
    前記絶縁層を貫通して設けられ、前記第１のグランド配線または前記第２のグランド配線に電気的に接続されたビアと、をさらに備え、
    前記第１のグランド配線または前記第２のグランド配線、および前記ビアの少なくとも一つは、前記配線基板の側面に露出し、かつ前記導電性シールド層に接する請求項１に記載の半導体装置。
  3. 前記配線基板の接続パッドまたは前記半導体チップと前記第１のグランド配線または前記第２のグランド配線とを電気的に接続するボンディングワイヤをさらに具備し、
    前記ボンディングワイヤは、前記封止樹脂層の表面に露出し、かつ前記導電性シールド層に接する請求項１または請求項２に記載の半導体装置。
  4. 前記第１のグランド配線および前記第２のグランド配線の少なくとも一つは、前記半導体チップの少なくとも一部と重畳するベタ膜またはメッシュ膜を有する請求項１ないし請求項３のいずれか一項に記載の半導体装置。
  5. 請求項１ないし請求項４のいずれか一項に記載の半導体装置の前記第１のグランド端子と前記第２のグランド端子との間の抵抗値を測定する工程と、
    前記抵抗値の測定結果に基づいて、前記第１のグランド配線および第２のグランド配線と前記導電性シールド層との接続状態を検査する工程と、を具備することを特徴とする半導体装置の検査方法。
JP2013187132A 2013-09-10 2013-09-10 半導体装置および半導体装置の検査方法 Active JP5684349B1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2013187132A JP5684349B1 (ja) 2013-09-10 2013-09-10 半導体装置および半導体装置の検査方法
TW102146999A TWI503931B (zh) 2013-09-10 2013-12-18 Semiconductor device and semiconductor device inspection method
CN201310729562.5A CN104425459B (zh) 2013-09-10 2013-12-26 半导体装置及半导体装置的检查方法
US14/474,635 US20150070046A1 (en) 2013-09-10 2014-09-02 Semiconductor device and method of inspecting the same
US16/386,774 US11715701B2 (en) 2013-09-10 2019-04-17 Semiconductor device and method of inspecting the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013187132A JP5684349B1 (ja) 2013-09-10 2013-09-10 半導体装置および半導体装置の検査方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015004137A Division JP5933047B2 (ja) 2015-01-13 2015-01-13 半導体装置の製造方法、半導体装置の検査方法、および半導体装置

Publications (2)

Publication Number Publication Date
JP5684349B1 true JP5684349B1 (ja) 2015-03-11
JP2015056427A JP2015056427A (ja) 2015-03-23

Family

ID=52624997

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013187132A Active JP5684349B1 (ja) 2013-09-10 2013-09-10 半導体装置および半導体装置の検査方法

Country Status (4)

Country Link
US (2) US20150070046A1 (ja)
JP (1) JP5684349B1 (ja)
CN (1) CN104425459B (ja)
TW (1) TWI503931B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015073135A (ja) * 2015-01-13 2015-04-16 株式会社東芝 半導体装置の製造方法
US11715701B2 (en) 2013-09-10 2023-08-01 Kioxia Corporation Semiconductor device and method of inspecting the same

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160036945A (ko) * 2014-09-26 2016-04-05 삼성전기주식회사 인쇄회로기판 및 이를 포함하는 전자부품 패키지
US10379156B2 (en) * 2015-05-29 2019-08-13 Taiwan Semiconductor Manufacturing Company, Ltd. Bump ball testing system and method
JP6418605B2 (ja) * 2015-07-31 2018-11-07 東芝メモリ株式会社 半導体装置および半導体装置の製造方法
JP6397806B2 (ja) 2015-09-11 2018-09-26 東芝メモリ株式会社 半導体装置の製造方法および半導体装置
WO2017179325A1 (ja) 2016-04-11 2017-10-19 株式会社村田製作所 高周波部品
US9793222B1 (en) 2016-04-21 2017-10-17 Apple Inc. Substrate designed to provide EMI shielding
JP6887326B2 (ja) * 2017-06-28 2021-06-16 株式会社ディスコ 半導体パッケージの形成方法
CN110998830B (zh) * 2017-08-21 2023-09-22 株式会社村田制作所 电子部件模块以及电子部件模块的制造方法
CN112309873B (zh) * 2019-07-26 2023-11-10 江苏长电科技股份有限公司 电磁屏蔽封装结构及其封装方法
US11694972B2 (en) * 2020-06-09 2023-07-04 Mediatek Inc. Semiconductor package with heatsink

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2531464B2 (ja) * 1993-12-10 1996-09-04 日本電気株式会社 半導体パッケ―ジ
US6552425B1 (en) * 1998-12-18 2003-04-22 Intel Corporation Integrated circuit package
CN100454533C (zh) * 2003-04-15 2009-01-21 波零公司 用于电子元件封装的emi屏蔽
KR100691632B1 (ko) 2006-05-16 2007-03-12 삼성전기주식회사 반도체칩, 반도체칩의 제조방법 및 반도체칩 패키지
JP2008251608A (ja) 2007-03-29 2008-10-16 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2009236712A (ja) * 2008-03-27 2009-10-15 Toyota Motor Corp 半導体集積回路及び半導体集積回路の検査装置、検査方法
WO2010014103A1 (en) 2008-07-31 2010-02-04 Skyworks Solutions, Inc. Semiconductor package with integrated interference shielding and method of manufacture therof
JP2010109274A (ja) 2008-10-31 2010-05-13 Sanyo Electric Co Ltd 半導体モジュールおよび半導体モジュールの製造方法
US9362196B2 (en) 2010-07-15 2016-06-07 Kabushiki Kaisha Toshiba Semiconductor package and mobile device using the same
JP2012146882A (ja) 2011-01-13 2012-08-02 Renesas Electronics Corp 半導体装置
JP2012151353A (ja) * 2011-01-20 2012-08-09 Sharp Corp 半導体モジュール
JP5512566B2 (ja) * 2011-01-31 2014-06-04 株式会社東芝 半導体装置
US8766654B2 (en) * 2012-03-27 2014-07-01 Universal Scientific Industrial Co., Ltd. Package structure with conformal shielding and inspection method using the same
US8948712B2 (en) * 2012-05-31 2015-02-03 Skyworks Solutions, Inc. Via density and placement in radio frequency shielding applications
JP5684349B1 (ja) 2013-09-10 2015-03-11 株式会社東芝 半導体装置および半導体装置の検査方法
KR102163707B1 (ko) * 2013-11-14 2020-10-08 에스케이하이닉스 주식회사 전자기간섭 차폐층을 갖는 반도체 패키지 및 테스트 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11715701B2 (en) 2013-09-10 2023-08-01 Kioxia Corporation Semiconductor device and method of inspecting the same
JP2015073135A (ja) * 2015-01-13 2015-04-16 株式会社東芝 半導体装置の製造方法

Also Published As

Publication number Publication date
US11715701B2 (en) 2023-08-01
CN104425459B (zh) 2017-10-20
CN104425459A (zh) 2015-03-18
US20190244912A1 (en) 2019-08-08
US20150070046A1 (en) 2015-03-12
TW201511189A (zh) 2015-03-16
TWI503931B (zh) 2015-10-11
JP2015056427A (ja) 2015-03-23

Similar Documents

Publication Publication Date Title
JP5684349B1 (ja) 半導体装置および半導体装置の検査方法
JP6412844B2 (ja) 電子部品
JP6219155B2 (ja) 半導体装置の製造方法
TW201533860A (zh) 配線基板及使用其之半導體裝置
TW201415037A (zh) 微節距探針卡介面裝置以及微節距探針卡
TWI444625B (zh) High frequency probe card
TWI430411B (zh) 堆式防護結構
CN109644550A (zh) 柔性印制电路板
JP5572066B2 (ja) テスト用ボード
TW201703206A (zh) 佈線基板
JP2006229157A (ja) シールドフレキシブルプリント配線板のシールドフィルム及びそれを用いたシールドフレキシブルプリント配線板
WO2020057216A1 (zh) 一种内存信号测试板
JP5933047B2 (ja) 半導体装置の製造方法、半導体装置の検査方法、および半導体装置
CN111326502B (zh) 半导体封装件以及获得半导体封装件的接触电阻的方法
JP4045841B2 (ja) プローブカード
TWM581284U (zh) 串聯雙面晶片電阻
JP2010139479A (ja) プローブカード
JP2007311739A (ja) Ｒｆ及び低電流相互接続用空間変換器
JP2008226880A (ja) 回路基板およびこれを用いた電気的接続装置
US10153229B2 (en) Method of manufacturing semiconductor products, corresponding semiconductor product and device
JP2012160576A (ja) 半導体装置およびその製造方法
KR20160071029A (ko) 배선용 인터포저 및 이를 구비하는 전자 모듈
JP2016009864A (ja) 回路基板および回路基板を用いた電子部品の配置状態の検査方法
JP2017130599A (ja) 配線基板

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141216

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150114

R151 Written notification of patent or utility model registration

Ref document number: 5684349

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350