KR100691632B1 - 반도체칩, 반도체칩의 제조방법 및 반도체칩 패키지 - Google Patents

반도체칩, 반도체칩의 제조방법 및 반도체칩 패키지 Download PDF

Info

Publication number
KR100691632B1
KR100691632B1 KR1020060043946A KR20060043946A KR100691632B1 KR 100691632 B1 KR100691632 B1 KR 100691632B1 KR 1020060043946 A KR1020060043946 A KR 1020060043946A KR 20060043946 A KR20060043946 A KR 20060043946A KR 100691632 B1 KR100691632 B1 KR 100691632B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
via hole
conductive
main body
substrate
Prior art date
Application number
KR1020060043946A
Other languages
English (en)
Inventor
이태수
박윤휘
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020060043946A priority Critical patent/KR100691632B1/ko
Priority to JP2007017452A priority patent/JP4512101B2/ja
Priority to US11/702,131 priority patent/US20070267725A1/en
Priority to CNB2007100801372A priority patent/CN100527399C/zh
Application granted granted Critical
Publication of KR100691632B1 publication Critical patent/KR100691632B1/ko
Priority to US12/651,234 priority patent/US8043896B2/en
Priority to JP2010025582A priority patent/JP5409423B2/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/045—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads having an insulating passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

본 발명은, 패턴이 형성되는 상면, 상기 상면에 대향된 하면 및 복수개의 측면을 갖는 칩 본체부,상기 본체부의 상면에 형성되며 외부단자와 연결하기 위한 복수개의 전극패드, 상기 본체부의 패턴이 형성된 면을 제외한 면에 형성된 차폐용 도전체막 및 상기 본체부의 내부를 관통하며 상기 복수의 전극 패드 중 하나의 전극패드와 상기 도전체막을 연결하는 적어도 하나의 도전성 비아홀을 포함하는 반도체칩을 제공한다.
또한 본 발명은, 상기 도전체막이 접지부에 연결되는 반도체 칩을 포함하는 반도체 칩 패키지 및 상기 반도체 칩의 제조 방법을 제공한다.
칩스케일(chip-scale), 비아홀(via-hole), 접지(ground), 차폐(shielding)

Description

반도체칩, 반도체칩의 제조방법 및 반도체칩 패키지 {SEMICONDUCTOR CHIP, METHOD OF MANUFACTURING THE SEMICONDUCTOR CHIP AND SEMICONDUCTOR CHIP PACKAGE}
도1a 및 도1b는 종래기술에 의한 차폐구조를 나타낸 단면도이다.
도2는 본 발명의 일실시 형태에 따른 반도체칩 패키지의 단면도이다.
도3a 및 도3b는 본 발명의 다른 실시 형태에 따른 반도체칩의 사시도 및 반도체칩 패키지의 단면도이다.
도4a 내지 도4d는 도3a의 반도체칩을 제조하는 공정 흐름도이다.
<도면의 주요 부분에 대한 부호 설명>
31 : 기판 32 : 반도체칩 본체부
32a: 반도체칩 상면 32b: 반도체칩 하면
33 : 연결용 범프 33a: 접지용 범프
35 : 도전체막 37 : 비아홀
37a: 도전성 비아홀 38 : 전극패드
본 발명은 반도체칩 패키지에 관한 것으로서, 보다 상세하게는 비아홀(via hole)을 통해 차폐용 도전체막과 접지부를 연결하는 반도체칩 패키지 및 이의 제조방법에 관한 것이다.
휴대전화 등의 이동 통신 기기에 이용되는 고주파 모듈에서는, 기판상의 고주파 반도체 소자와 주변회로로 이루어진 고주파 회로가 형성된다.
일반적으로 전자기기에 전류가 흐르고 있으면 전류의 주위에 전계와 자계가 유도되어 전위차에 의해 공간이 생긴다. 이때, 전계가 시간적으로 변화하면 그 주위에 전자계를 발생시킨다. 즉, 기기가 유도하는 바와 상관없이 전류가 흘러 불필요한 에너지인 전자파 잡음을 발생시킨다.
이렇게 발생된 전자파 잡음이 전달경로를 통해 다른 기기로 전달되면 기기의 성능이 저하되어 오작동을 발생시키는 원인이 된다.
이러한 전자파 잡음의 차폐 및 반도체 소자의 보호를 위해 차폐막을 형성하는 쉴딩(shielding)공법이 사용되고 있다.
도1a 및 도1b는 종래기술에 의한 차폐구조를 나타낸다.
도1a는 금속캡(metal cap)(13)을 이용하여 기판(11)상의 표면 실장 소자(12)를 쉴딩한 고주파 모듈의 단면도이다.
도1a에 도시된 종래의 고주파 모듈의 쉴딩 구조에서, 금속캡(13)을 얇게 하면, 금속캡(13)의 강도를 유지할 수 없고 쉽게 휘어져서 고주파 반도체 소자와 접촉할 우려가 있다. 금속캡(13)과 고주파 반도체 소자와의 접촉에 의한 쇼트를 방지하기 위해, 금속캡(13)의 아래쪽에는 금속캡(13)의 휘어짐을 고려한 일정한 공간을 필요로 한다. 일예를 들면, 금속캡의 두께를 100㎛ 정도로 할 필요가 있고, 내부의 공간을 80㎛ 정도로 설계할 필요가 있다. 이러한 물리적인 부피 때문에 고주파 모듈의 소형화에 한계가 있다.
도1b는 수지 몰딩 후 금속 박막(15)을 이용해 차폐막을 형성하는 고주파 모듈의 단면도이다.
도1b에서는, 고주파 반도체 소자(12)가 실장된 기판(11)상에 반도체 소자(12)를 밀봉하도록 수지 몰딩한 후 몰딩부(14) 표면에 금속 박막(15)을 이용하여 차폐막을 형성하였다.
이러한 경우, 상기 금속캡을 사용할 경우에 비해 물리적인 부피는 감소되지만, 상기 몰딩부 표면에 형성된 금속박막이 상기 기판상의 접지부에 연결되지 아니하여 전자파 차폐효과가 미비하다는 문제점이 있다.
상기한 문제점을 해결하기 위해서, 본 발명은 반도체칩을 기판에 실장시 그 반도체칩 자체에 접지부와 연결된 차폐층을 형성하도록 하여 차폐효과를 강화하고, 또한 실장부피를 최소화 할 수 있는 반도체칩 및 반도체칩 패키지를 제공하는데 그 일목적이 있다.
본 발명의 다른 목적은, 웨이퍼상에서 상기 차폐층이 형성된 반도체칩의 제조방법을 제공하는 데 있다.
본 발명은, 패턴이 형성되는 상면, 상기 상면에 대향된 하면 및 복수개의 측면을 갖는 칩 본체부,상기 본체부의 상면에 형성되며 외부단자와 연결하기 위한 복수개의 전극패드, 상기 본체부의 패턴이 형성된 면을 제외한 면에 형성된 차폐용 도전체막 및 상기 본체부의 내부를 관통하며 상기 복수의 전극 패드 중 하나의 전극 패드와 상기 도전체막을 연결하는 적어도 하나의 도전성 비아홀을 포함하는 반도체칩을 제공한다.
상기 도전성 비아홀과 연결되는 전극패드는 외부의 접지부에 연결되어 접지될 수 있다.
상기 도전체막은, 상기 본체부의 하면에만 형성될 수 있다.
또한, 본 발명은, 패턴이 형성되는 상면, 상기 상면에 대향된 하면 및 복수개의 측면을 갖는 칩 본체부, 상기 본체부의 상면에 형성되며 외부단자와 연결하기 위한 복수개의 전극패드, 상기 본체부의 패턴이 형성된 면을 제외한 면에 형성된 차폐용 도전체막 및 상기 본체부의 내부를 관통하며 상기 복수의 전극 패드 중 하나의 전극패드와 상기 도전체막을 연결하는 적어도 하나의 도전성 비아홀을 포함하는 반도체칩, 접지용 리드패턴 및 복수의 리드패턴이 형성된 기판 및 상기 반도체칩과 상기 기판의 전기적 연결을 위해, 상기 반도체칩의 각각의 전극패드와 상기 기판의 각각의 리드패턴 사이에 배치되는 복수개의 범프를 포함하는 반도체칩 패키지를 제공한다.
상기 도전성 비아홀과 연결되는 칩 본체부의 전극패드는 상기 기판의 접지용 리드 패턴에 연결될 수 있다.
상기 도전체막은, 상기 반도체칩의 하면에만 형성될 수 있다.
또한, 본 발명은, 웨이퍼의 패턴이 형성되는 상면의 전극패드로부터 웨이퍼의 상기 상면에 대향하는 하면에 연결되는 적어도 하나의 비아홀을 각각의 칩 단위에 형성하는 단계, 상기 비아홀을 도전물질로 충전하는 단계, 상기 비아홀에 충전된 도전물질과 접촉되도록 상기 웨이퍼의 하면에 도전체막을 형성하는 단계 및 상기 웨이퍼를 각각의 칩단위로 절단하는 단계를 포함하는 반도체칩 제조 방법을 제공한다.
상기 반도체칩 제조 방법은, 상기 절단된 반도체칩의 측면에 차폐용 도전물 질을 형성하는 단계를 더 포함할 수 있다.
이하 첨부된 도면을 참조하여 본 발명의 실시형태를 상세히 설명하겠다.
도2는 본 발명의 실시형태에 의한 반도체칩이 기판상에 실장된 반도체칩 패키지의 단면도이다.
도2을 참조하면, 반도체칩(20)은 플립칩 본딩으로 기판에 연결되어 있다.
반도체칩에서 본체부(22)의 상면(22a)에는 다수의 전극패드(28)가 형성된다.
반도체칩의 본체부(22)의 전극패드가 형성되지 아니한 하면(22b) 및 측면에 도전체막(25)이 형성되어 있고 상기 본체부(22)의 상면(22a) 및 측면을 관통하는 비아홀(27)이 형성되어 있다.
상기 패키지 기판(21)은 PCB 제조 공정과 동일한 공정을 사용하거나, HTCC 또는 LTCC 공정을 선택적으로 사용하여 제조할 수 있다.
상기 패키지 기판(21)상에는 신호 입출력을 위한 회로 패턴을 형성하고, 상기 회로 패턴들의 입출력 전극 패드들에 비아홀(via hole)을 형성하여 상하 전기적으로 관통된 접지 리드 패턴을 형성한다.
도2에 도시된 바와 같이, 상기 패키지 기판(21)상에 형성되어 있는 회로 패턴들의 리드 패턴들 상에 금속으로 되어 있는 범프(23)들을 사이에 두고 반도체칩이 실장된다. 플립칩 본딩 방식에 의하여 반도체칩의 전극 패드(28)들은 상기 범 프(23)에 의해 상기 패키지 기판(21)상의 회로 리드 패턴들과 전기적으로 연결된다.
상기 반도체칩에서 본체부(22)의 상면(22a)상의 전극 패드(28)들을 기판(21)과 연결하기 위한 범프들(23)이 형성되며 상기 범프들 중 일부는 기판상의 접지부와 연결되는 접지용 범프(23a)이다. 기판(21)상의 리드 패턴(29)과 반도체칩의 전극 패드(28) 사이에 형성되는 범프(23)는 금, 구리, 알루미늄 또는 이들의 합금으로 이루어진 것으로 기판상의 배선과 반도체칩을 연결하는데 사용된다.
상기 접지용 범프(23a)는 비아홀(27)에 도전 물질이 충전된 도전성 비아홀(27a)과 직접 접촉되어 있어서 상기 도전체막(25)과 접지부를 전기적으로 연결하는 역할을 한다. 물론 상기 도전성 비아홀(27a)은 다른 연결용 범프(23)와 직접 연결되더라도 기판상에서 상기 접지용 범프(23a)와 전기적으로 연결되면 본 발명의 목적을 달성할 수 있다.
이와 같이 상기 반도체칩의 본체부(22)의 하면(22b) 및 측면에 형성된 도전체막(25)이 접지부와 전기적으로 연결되어 있기 때문에, 반도체칩으로부터 발생되는 전자파가 유도되어 접지부로 흘러감으로써 반도체칩으로부터 발생되는 전자파가 차단되고 이에 따라 노이즈의 발생 또한 차단된다. 또한 외부로부터 상기 반도체칩에 유입되는 전자파를 차폐함으로써 전자파에 의한 간섭효과를 막을 수 있다.
상기 반도체칩의 하면(22b) 및 측면에 형성된 도전체막(25)은 도전성 도료를 반도체칩의 상부면 및 측면에 직접적으로 페인팅 처리하여 형성하거나, 스프레이 처리하여 간단하게 형성될 수 있다.
도3a는 본 발명의 실시형태에 따른 반도체칩의 사시도이다.
도3a를 참조하면, 반도체칩의 본체부(32)는 패턴이 형성된 상면(32a)에 전극패드(38)가 형성되고, 하면(32b)에는 금속막(35)이 형성되어 있으며, 상기 금속막(35)은 반도체칩의 본체부(32) 내부를 관통하는 비아홀(37)이 형성되어 상기 비아홀(37)에 도전물질이 충전된 도전성 비아홀(37a)과 접촉되어 있다. 상기 비아홀(37)은 상기 반도체칩 본체부(32)의 상면(32a)의 전극 패드(38)에 연결되어 있다.
상기 비아홀(37)을 형성하는 방법으로는, 레이저 가공 또는 반응성 이온 식각(reactive ion etch) 같은 건식 식각 공정을 사용할 수 있다. 상기 비아홀(37)의 형상은 원형, 삼각형, 또는 다각형과 같이 다양한 형상이 가능하며, 상기 비아홀(37)의 단면적은 일정할 수도 있고 상면(32a)에 가까울수록 단면적이 커지거나 작아질 수 있다.
상기 비아홀(37)은 도전물질로 충전되어 도전성 비아홀(37a)을 형성하며, 상기 반도체칩 본체부(32)의 상면(32a)의 전극 패드까지 연결되어 있어서 상기 도전체막(35)과 기판상의 접지부를 전기적으로 연결시킨다.
상기 도전성 비아홀(37a)을 형성하는 방법은 전기도금을 이용하는 것이 가능 하며 상기 도전물질로는 전기도금이 가능한 모든 금속, 예를 들어 금(Au),은(Ag), 구리(Cu), 알루미늄(Al), 니켈(Ni), 및 텅스텐(W)등이 가능하다.
상기 도전성 비아홀(37a)을 진공증착(vacuum evaporation), 스퍼터링(sputering), 화학기상증착(chemical vapor deposition) 및 전도성 페이스트(paste)를 매립한 후 소성하는 방법 등으로 형성할 수도 있다. 상기 관통 전극용 물질로는 전도성 물질( 예를 들어, 금(Au),은(Ag), 구리(Cu), 알루미늄(Al), 니켈(Ni), 및 텅스텐(W) 등과 같은 전도성 금속 및 그 합금)이면 무엇이든지 가능하다.
상기 반도체칩 본체부(32)의 하면(32b)에 형성된 도전체막(35)은 도전성 도료를 반도체칩 본체부의 하부면에 직접적으로 페인팅 처리하여 형성하거나, 스프레이 처리하여 간단하게 형성될 수 있다.
도3b는 본 발명의 실시 형태에 따른 반도체칩이 기판에 실장된 반도체칩 패키지의 단면도이다.
도3b를 참조하면, 반도체칩은 플립칩 본딩 방식으로 기판(31)에 실장되어 있다.
반도체칩 본체부(32)의 상면(32a)에는 복수의 전극 패드(38)가 형성된다.
반도체칩 본체부(32)의 전극패드가 형성되지 아니한 하면(32b)에 도전체막(35)이 형성되어 있고 상기 반도체칩 본체부(32)의 상면(32a) 및 하면(32b)을 관 통하는 비아홀(37)이 형성되어 있다.
상기 반도체칩 본체부(32)의 상면(32a)상의 전극 패드(38)들을 기판(31)의 리드 패턴(39)들과 연결하기 위한 범프들(33)이 형성되며 상기 범프들 중 일부는 기판상의 접지부와 연결되는 접지용 범프(33a)이다. 기판(31)상의 리드패턴(39)과 반도체칩의 전극패드(38) 사이에 형성되는 범프는 금, 구리, 알루미늄 또는 이들의 합금으로 이루어진 것으로 기판상의 배선과 칩을 연결하는데 사용된다.
상기 접지용 범프(33a)는 비아홀(37)에 도전 물질이 충전된 도전성 비아홀(37a)과 직접 접촉되어 있어서 상기 도전체막(35)과 기판상의 접지부를 전기적으로 연결하는 역할을 한다. 물론 상기 도전성 비아홀(37a)은 다른 연결용 범프(33)와 직접 연결되더라도 기판상에서 상기 접지용 범프(33a)와 전기적으로 연결되면 본 발명의 목적을 달성할 수 있다.
도면에는 도시하지 않았으나, 상기 접지범프(33a)와 상기 도전성 비아홀(37a)의 접착을 용이하게 하며, 칩의 사용시 발생하는 열에 의한 크랙(crack)을 방지하여 칩의 신뢰성을 확보하기 위해서 베리어(barrier) 금속막을 형성할 수 있다. 상기 베리어 금속막으로는 티타늄(Ti), 티타늄나이트라이드(TiN), 탄탈륨 나이트라이드(TaN), Ti/TiN 또는 Ta/TaN 등이 가능하다. 상기 베리어 금속막은 화학 기상 증착(chemical vapor desposition) 공정을 통해 형성하는 것이 바람직하다.
상기 비아홀(37)은 도전물질로 충전되어 도전성 비아홀(37a)을 형성하며, 상기 반도체칩 본체부(32)의 상면(32a)의 전극 패드에 형성된 접지 범프(33a)에 연결되어 있어서 상기 도전체막(35)과 기판상의 접지부를 전기적으로 연결시킨다.
이와 같이 상기 반도체칩 본체부(32)의 하면(32b)에 형성된 도전체막(25)이 접지부와 전기적으로 연결되어 있기 때문에, 반도체칩으로부터 발생되는 전자파가 유도되어 접지부로 흘러감으로써 반도체칩으로부터 발생되는 전자파가 차단되고 이에 따라 노이즈의 발생 또한 차단된다. 또한 외부로부터 상기 반도체칩에 유입되는 전자파를 차폐함으로써 전자파에 의한 간섭효과를 막을 수 있다.
반도체칩의 본체부(32)의 하면(32b)에만 도전체막(35)이 형성되도록 하는 구조는, 개별적인 반도체칩 상에서 도전체막을 도포하여 형성할 수 있다.
이경우 반도체칩 본체부(32)의 상면 및 하면을 관통하는 적어도 하나의 비아홀을 형성하고, 상기 비아홀을 도전물질로 충전한 후, 상기 도전물질과 접촉하도록 상기 반도체칩의 하면에 도전체 막을 형성한다. 상기 도전체막(35)은 전자파 차폐용 도전성 도료를 페인팅 처리 또는 스프레이 처리하여 형성할 수 있다.
또한, 반도체칩의 하면에만 도전체막이 형성되는 구조는, 반도체칩으로 절단되기 전에 웨이퍼 상에서 비아홀 및 도전체막을 형성한 후 상기 웨이퍼를 개별적인 반도체칩으로 절단함으로써 얻어질 수 있어서 제조 공정을 단순화 시킬 수 있는 이 점이 있다.
도4a 내지 도4d는 상기 도3a에서 도시한 반도체칩을 웨이퍼상에서 구현하기 위한 제조 공정을 도시하였다.
웨이퍼 상에서 도전체 막이 형성된 반도체칩을 형성하는 단계는, 웨이퍼를 준비하는 단계, 상기 웨이퍼상의 각각의 칩 단위에 적어도 하나의 비아홀(via hole)을 형성하는 단계, 상기 비아홀에 도전물질을 충전하는 단계, 상기 웨이퍼의 하면에 도전체막을 형성하는 단계, 및 상기 웨이퍼를 각각의 칩 단위로 절단하는 단계를 포함한다.
도4a를 참조하면, 패턴 및 전극 패드가 형성되는 웨이퍼(42)의 상면의 전극 패드에서 웨이퍼의 배면(하면)에 연결되는 비아홀을 각각의 칩 단위에 형성하는 단계이다. 도4a는 웨이퍼의 하면을 상면으로 향하게 한 사시도이다.이때 상기 비아홀(47)을 형성하는 과정은 기계적 연마 또는 레이저 가공을 통해서 할 수 있다. 본 발명의 목적을 이루기 위해서 각각의 칩 단위마다 적어도 하나의 비아홀은 형성되어야한다. 이 때, 비아홀은 상기 웨이퍼의 상면에 새겨져 있는 패턴(미도시)의 주위에 형성된 전극 패드중 하나와 연결된다. 상기 전극 패드가 기판의 접지부와 전기적으로 연결되게 된다.
도4b를 참조하면, 상기 칩 단위에 형성된 비아홀(47)을 도전물질로 충전하는 단계이다. 상기 비아홀(47)을 충전하여 도전성 비아홀(47a)을 형성하는 것은 반도체칩 본체부(42)의 하면에 형성되는 도전체막(45)을 기판상의 접지부와 전기적으로 연결시키기 위한 것이다.
도4c를 참조하면, 상기 웨이퍼의 하면에 도전체막을 형성하는 단계이다. 상기 도전체막(45)은 전자파 차폐용 도전성 도료를 페인팅 처리 또는 스프레이 처리하여 형성할 수 있다. 개별적인 칩단위로 도전체막을 형성하는 경우에 비해서 공정이 단순해지고, 재료가 절감되는 효과가 있다.
이때 도전체막(45)은 상기 비아홀(47)에 도전물질이 충전된 도전성 비아홀(47a)과 접촉되도록 하여야 하고, 바람직하게는 상기 비아홀(47)에 충전된 도전물질과 동일한 성분을 사용할 수 있다.
도4d를 참조하면, 상기 웨이퍼상의 칩을 각각의 칩단위로 절단하여 본 발명에 따른 반도체칩을 형성하는 단계이다. 반도체칩 본체부(42)의 하면에 도전체막(45)이 형성되어 있고, 상기 도전체막(45)은 비아홀(47)에 충전된 도전물질과 접촉되어 있어서 상기 도전성 비아홀(47a)을 통해 상기 도전체막(45)과 기판상의 접지부가 연결될 수 있다.
또한, 상기 절단된 반도체칩의 측면에 차폐용 도전물질을 형성하는 단계를 더 포함할 수 있으며, 이는 도전체막에 의한 차폐효과를 증가시키기 위한 것이다.
따로 도시하지는 않았지만, 상기 절단된 반도체칩을 기판상에 플립칩 본딩하여 상기 도전성 비아홀을 기판상의 접지부와 연결되도록 하면, 본 발명에 따른 반도체칩 패키지를 제조할 수 있다.
이와 같이, 본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되지 아니한다. 즉, 도전체막의 위치 및 비아홀의 위치 등은 다양하게 구현될 수 있다. 첨부된 청구범위에 의해 권리범위를 한정하고자 하며, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술 분야의 통상의 지식을 가진 자에게 자명할 것이다.
이와 같이 본 발명에 의하면, 반도체칩을 기판에 실장시 그 차폐용 금속막을 접지부와 연결하여 전자파 차폐효과를 강화하고, 또한 그 실장부피를 최소화 할 수 있는 반도체칩 및 반도체칩 패키지를 얻을 수 있다.
또한, 웨이퍼상에서 상기 반도체칩을 형성할 수 있어서 제조공정을 단순화 시킬 수 있다.

Claims (8)

  1. 패턴이 형성되는 상면, 상기 상면에 대향된 하면 및 복수개의 측면을 갖는 칩 본체부;
    상기 본체부의 상면에 형성되며 외부단자와 연결하기 위한 복수개의 전극패드;
    상기 본체부의 패턴이 형성된 면을 제외한 면에 형성된 차폐용 도전체막; 및
    상기 본체부의 내부를 관통하며 상기 복수의 전극 패드 중 하나의 전극 패드와 상기 도전체막을 연결하는 적어도 하나의 도전성 비아홀을 포함하는 반도체칩.
  2. 제1항에 있어서,
    상기 도전성 비아홀과 연결되는 전극패드는 접지되는 것을 특징으로 하는 반도체칩.
  3. 제1항에 있어서,
    상기 도전체막은,
    상기 본체부의 하면에만 형성되는 것을 특징으로 하는 반도체칩.
  4. 패턴이 형성되는 상면, 상기 상면에 대향된 하면 및 복수개의 측면을 갖는 칩 본체부, 상기 본체부의 상면에 형성되며 외부단자와 연결하기 위한 복수개의 전 극패드, 상기 본체부의 패턴이 형성된 면을 제외한 면에 형성된 차폐용 도전체막 및 상기 본체부의 내부를 관통하며 상기 복수의 전극 패드 중 하나의 전극패드와 상기 도전체막을 연결하는 적어도 하나의 도전성 비아홀을 포함하는 반도체칩;
    접지용 리드패턴 및 복수의 리드패턴이 형성된 기판; 및
    상기 반도체칩과 상기 기판의 전기적 연결을 위해, 상기 반도체칩의 각각의 전극패드와 상기 기판의 각각의 리드패턴 사이에 배치되는 복수개의 범프를 포함하는 반도체칩 패키지.
  5. 제4항에 있어서,
    상기 도전성 비아홀과 연결되는 칩 본체부의 전극패드는,
    상기 기판의 접지용 리드 패턴에 연결되는 것을 특징으로 하는 반도체칩 패키지.
  6. 제4항에 있어서,
    상기 도전체막은,
    상기 반도체칩의 하면에만 형성되는 것을 특징으로 하는 반도체칩 패키지.
  7. 웨이퍼의 패턴이 형성되는 상면의 전극패드로부터 웨이퍼의 상기 상면에 대향하는 하면에 연결되는 적어도 하나의 비아홀을 각각의 칩 단위에 형성하는 단계;
    상기 비아홀을 도전물질로 충전하는 단계;
    상기 비아홀에 충전된 도전물질과 접촉되도록 상기 웨이퍼의 하면에 도전체막을 형성하는 단계; 및
    상기 웨이퍼를 각각의 칩단위로 절단하는 단계를 포함하는 반도체칩 제조 방법.
  8. 제7항에 있어서,
    상기 반도체칩 제조 방법은,
    상기 절단된 반도체칩의 측면에 차폐용 도전물질을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체칩 제조 방법.
KR1020060043946A 2006-05-16 2006-05-16 반도체칩, 반도체칩의 제조방법 및 반도체칩 패키지 KR100691632B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020060043946A KR100691632B1 (ko) 2006-05-16 2006-05-16 반도체칩, 반도체칩의 제조방법 및 반도체칩 패키지
JP2007017452A JP4512101B2 (ja) 2006-05-16 2007-01-29 半導体チップの製造方法
US11/702,131 US20070267725A1 (en) 2006-05-16 2007-02-05 Semiconductor chip, method of manufacturing the semiconductor chip and semiconductor chip package
CNB2007100801372A CN100527399C (zh) 2006-05-16 2007-02-12 半导体芯片、制造半导体芯片的方法及半导体芯片封装件
US12/651,234 US8043896B2 (en) 2006-05-16 2009-12-31 Semiconductor chip, method of manufacturing the semiconductor chip and semiconductor chip package including an inclined via hole
JP2010025582A JP5409423B2 (ja) 2006-05-16 2010-02-08 半導体チップ及び半導体チップパッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060043946A KR100691632B1 (ko) 2006-05-16 2006-05-16 반도체칩, 반도체칩의 제조방법 및 반도체칩 패키지

Publications (1)

Publication Number Publication Date
KR100691632B1 true KR100691632B1 (ko) 2007-03-12

Family

ID=38102845

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060043946A KR100691632B1 (ko) 2006-05-16 2006-05-16 반도체칩, 반도체칩의 제조방법 및 반도체칩 패키지

Country Status (4)

Country Link
US (2) US20070267725A1 (ko)
JP (2) JP4512101B2 (ko)
KR (1) KR100691632B1 (ko)
CN (1) CN100527399C (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101011888B1 (ko) * 2008-11-17 2011-02-01 앰코 테크놀로지 코리아 주식회사 반도체 패키지
KR101062848B1 (ko) 2009-06-01 2011-09-07 한국과학기술원 관통실리콘비아를 갖는 반도체칩에서 크로스토크 차폐를 위한 쉴딩구조
US8431421B2 (en) 2007-05-24 2013-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. Test patterns for detecting misalignment of through-wafer vias
TWI668816B (zh) * 2017-11-24 2019-08-11 Shunsin Technology (Zhong Shan) Limited 分區電磁遮罩封裝結構及製造方法

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090028921A1 (en) 2007-06-18 2009-01-29 New Jersey Institute Of Technology Electrospun Ceramic-Polymer Composite As A Scaffold For Tissue Repair
US8040684B2 (en) * 2007-12-31 2011-10-18 Honeywell International Inc. Package for electronic component and method for manufacturing the same
US20090325296A1 (en) * 2008-03-25 2009-12-31 New Jersey Institute Of Technology Electrospun electroactive polymers for regenerative medicine applications
US7618846B1 (en) * 2008-06-16 2009-11-17 Stats Chippac, Ltd. Semiconductor device and method of forming shielding along a profile disposed in peripheral region around the device
US9771557B2 (en) 2009-03-12 2017-09-26 New Jersey Institute Of Technology Piezoelectric scaffold for nerve growth and repair
US9192655B2 (en) 2009-03-12 2015-11-24 New Jersey Institute Of Technology System and method for a hydrogel and hydrogel composite for cartilage repair applications
US9334476B2 (en) * 2009-03-12 2016-05-10 New Jersey Institute Of Technology Method for nerve growth and repair using a piezoelectric scaffold
US9476026B2 (en) 2009-03-12 2016-10-25 New Jersey Institute Of Technology Method of tissue repair using a piezoelectric scaffold
US8378383B2 (en) 2009-03-25 2013-02-19 Stats Chippac, Ltd. Semiconductor device and method of forming a shielding layer between stacked semiconductor die
US8304286B2 (en) * 2009-12-11 2012-11-06 Stats Chippac Ltd. Integrated circuit packaging system with shielded package and method of manufacture thereof
US9180166B2 (en) 2010-03-12 2015-11-10 New Jersey Institute Of Technology Cartilage repair systems and applications utilizing a glycosaminoglycan mimic
US8939347B2 (en) 2010-04-28 2015-01-27 Intel Corporation Magnetic intermetallic compound interconnect
JP5056895B2 (ja) 2010-04-28 2012-10-24 株式会社デンソー 触媒温度算出装置
US9847308B2 (en) 2010-04-28 2017-12-19 Intel Corporation Magnetic intermetallic compound interconnect
US8434668B2 (en) 2010-05-12 2013-05-07 Intel Corporation Magnetic attachment structure
US8609532B2 (en) * 2010-05-26 2013-12-17 Intel Corporation Magnetically sintered conductive via
US20110316139A1 (en) * 2010-06-23 2011-12-29 Broadcom Corporation Package for a wireless enabled integrated circuit
US8426947B2 (en) 2010-08-02 2013-04-23 Headway Technologies, Inc. Laminated semiconductor wafer, laminated chip package and method of manufacturing the same
US8426948B2 (en) 2010-08-02 2013-04-23 Headway Technologies, Inc. Laminated semiconductor wafer, laminated chip package and method of manufacturing the same
JP2012109307A (ja) * 2010-11-15 2012-06-07 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
JP5512566B2 (ja) 2011-01-31 2014-06-04 株式会社東芝 半導体装置
US8901945B2 (en) 2011-02-23 2014-12-02 Broadcom Corporation Test board for use with devices having wirelessly enabled functional blocks and method of using same
CN102695405A (zh) * 2011-03-23 2012-09-26 环旭电子股份有限公司 晶圆级电磁防护结构及其制造方法
WO2012142533A1 (en) 2011-04-13 2012-10-18 New Jersey Institute Of Technology System and method for electrospun biodegradable scaffold for bone repair
US8791015B2 (en) 2011-04-30 2014-07-29 Stats Chippac, Ltd. Semiconductor device and method of forming shielding layer over active surface of semiconductor die
US8928139B2 (en) 2011-09-30 2015-01-06 Broadcom Corporation Device having wirelessly enabled functional blocks
US9030841B2 (en) * 2012-02-23 2015-05-12 Apple Inc. Low profile, space efficient circuit shields
JP5703245B2 (ja) 2012-02-28 2015-04-15 株式会社東芝 無線装置、それを備えた情報処理装置および記憶装置
CN102779811B (zh) * 2012-07-20 2015-02-04 华为技术有限公司 一种芯片封装及封装方法
JP5710558B2 (ja) 2012-08-24 2015-04-30 株式会社東芝 無線装置、それを備えた情報処理装置及び記憶装置
US9788466B2 (en) 2013-04-16 2017-10-10 Skyworks Solutions, Inc. Apparatus and methods related to ground paths implemented with surface mount devices
JP5684349B1 (ja) 2013-09-10 2015-03-11 株式会社東芝 半導体装置および半導体装置の検査方法
JP6315753B2 (ja) * 2013-10-01 2018-04-25 オリンパス株式会社 半導体装置の製造方法
US10004433B2 (en) * 2014-07-07 2018-06-26 Verily Life Sciences Llc Electrochemical sensor chip
KR102295522B1 (ko) 2014-10-20 2021-08-30 삼성전자 주식회사 반도체 패키지
US9455157B1 (en) * 2015-09-04 2016-09-27 Anokiwave, Inc. Method and apparatus for mitigating parasitic coupling in a packaged integrated circuit
KR102639101B1 (ko) * 2017-02-24 2024-02-22 에스케이하이닉스 주식회사 전자기간섭 차폐 구조를 갖는 반도체 패키지
US10580710B2 (en) * 2017-08-31 2020-03-03 Micron Technology, Inc. Semiconductor device with a protection mechanism and associated systems, devices, and methods
US10381329B1 (en) 2018-01-24 2019-08-13 Micron Technology, Inc. Semiconductor device with a layered protection mechanism and associated systems, devices, and methods
US10475771B2 (en) 2018-01-24 2019-11-12 Micron Technology, Inc. Semiconductor device with an electrically-coupled protection mechanism and associated systems, devices, and methods
CN108336053A (zh) * 2018-03-20 2018-07-27 桂林电子科技大学 封装器件和封装器件的制造方法
KR102633190B1 (ko) 2019-05-28 2024-02-05 삼성전자주식회사 반도체 패키지 및 그 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0927576A (ja) * 1995-07-11 1997-01-28 Nec Corp 半導体集積回路パッケージ
KR19980033656A (ko) * 1998-05-06 1998-07-25 김훈 반도체 패키지 및 그 제조방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000031207A (ja) 1998-07-10 2000-01-28 Japan Radio Co Ltd フリップチップ実装基板およびフリップチップの実装方法
US6392290B1 (en) * 2000-04-07 2002-05-21 Siliconix Incorporated Vertical structure for semiconductor wafer-level chip scale packages
JP4422323B2 (ja) * 2000-12-15 2010-02-24 株式会社ルネサステクノロジ 半導体装置
JP3923368B2 (ja) * 2002-05-22 2007-05-30 シャープ株式会社 半導体素子の製造方法
JP4085788B2 (ja) * 2002-08-30 2008-05-14 日本電気株式会社 半導体装置及びその製造方法、回路基板、電子機器
JP3908148B2 (ja) * 2002-10-28 2007-04-25 シャープ株式会社 積層型半導体装置
US6888253B1 (en) * 2004-03-11 2005-05-03 Northrop Grumman Corporation Inexpensive wafer level MMIC chip packaging
JP2006059839A (ja) * 2004-08-17 2006-03-02 Oki Electric Ind Co Ltd 半導体装置およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0927576A (ja) * 1995-07-11 1997-01-28 Nec Corp 半導体集積回路パッケージ
KR19980033656A (ko) * 1998-05-06 1998-07-25 김훈 반도체 패키지 및 그 제조방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8431421B2 (en) 2007-05-24 2013-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. Test patterns for detecting misalignment of through-wafer vias
KR101011888B1 (ko) * 2008-11-17 2011-02-01 앰코 테크놀로지 코리아 주식회사 반도체 패키지
KR101062848B1 (ko) 2009-06-01 2011-09-07 한국과학기술원 관통실리콘비아를 갖는 반도체칩에서 크로스토크 차폐를 위한 쉴딩구조
TWI668816B (zh) * 2017-11-24 2019-08-11 Shunsin Technology (Zhong Shan) Limited 分區電磁遮罩封裝結構及製造方法

Also Published As

Publication number Publication date
US20070267725A1 (en) 2007-11-22
CN101075594A (zh) 2007-11-21
US8043896B2 (en) 2011-10-25
JP2007311754A (ja) 2007-11-29
JP5409423B2 (ja) 2014-02-05
JP4512101B2 (ja) 2010-07-28
CN100527399C (zh) 2009-08-12
JP2010103574A (ja) 2010-05-06
US20100105171A1 (en) 2010-04-29

Similar Documents

Publication Publication Date Title
KR100691632B1 (ko) 반도체칩, 반도체칩의 제조방법 및 반도체칩 패키지
CN111383925B (zh) 具有开放端子的屏蔽式半导体封装和经由两步过程制作的方法
US9401333B2 (en) Semiconductor device
US9362209B1 (en) Shielding technique for semiconductor package including metal lid
US6492194B1 (en) Method for the packaging of electronic components
US20060211233A1 (en) Method for fabricating a wafer level package having through wafer vias for external package connectivity and related structure
TWI809309B (zh) 半導體裝置以及其製造方法
US7374969B2 (en) Semiconductor package with conductive molding compound and manufacturing method thereof
US20030159262A1 (en) High frequency device packages and methods
US10141268B2 (en) Circuit package with internal and external shielding
US20040136123A1 (en) Circuit devices and method for manufacturing the same
KR20160014913A (ko) 반도체 패키지 및 그 제조방법
CN111033722A (zh) 高频模块及其制造方法
JPWO2019216299A1 (ja) 高周波モジュールの製造方法および高周波モジュール
KR100663142B1 (ko) 탄성 표면파 장치
CN107424987B (zh) 堆叠式半导体结构及其制造方法
KR20180107877A (ko) 반도체 패키지 및 그의 제조 방법
CN106449440B (zh) 一种具有电磁屏蔽功能的封装结构的制造方法
CN111788675A (zh) 高频模块
US8802496B2 (en) Substrate for semiconductor package and method of manufacturing thereof
JP2002100698A (ja) 半導体装置用パッケージおよび半導体装置
CN112825318A (zh) 电子组件模块
CN110783314A (zh) 电子器件模块
KR101741648B1 (ko) 전자파 차폐 수단을 갖는 반도체 패키지 및 그 제조 방법
JP2007234840A (ja) 半導体装置および電子装置並びにその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131224

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee