CN111033722A - 高频模块及其制造方法 - Google Patents

高频模块及其制造方法 Download PDF

Info

Publication number
CN111033722A
CN111033722A CN201880053669.3A CN201880053669A CN111033722A CN 111033722 A CN111033722 A CN 111033722A CN 201880053669 A CN201880053669 A CN 201880053669A CN 111033722 A CN111033722 A CN 111033722A
Authority
CN
China
Prior art keywords
sealing resin
resin layer
substrate
frequency module
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880053669.3A
Other languages
English (en)
Other versions
CN111033722B (zh
Inventor
大坪喜人
山口理
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN111033722A publication Critical patent/CN111033722A/zh
Application granted granted Critical
Publication of CN111033722B publication Critical patent/CN111033722B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

提供一种高频模块，通过导体销将屏蔽层和外部基板的接地电极连接，降低屏蔽电阻，屏蔽性能稳定。高频模块(1)具备：基板(2)；安装在基板(2)的上表面(2a)的第1部件(4)；安装在基板(2)的下表面(2b)的第2部件(5)；上侧密封树脂层(6)和下侧密封树脂层(7)；导体销(8)；以及屏蔽层(9)。导体销(8)具有：从下侧密封树脂层(7)的下表面(7a)暴露且与外部基板的接地电极连接的端子部(8a)；以及从下侧密封树脂层(7)的侧面(7b)暴露且与屏蔽层(9)连接的屏蔽连接部(8b)。通过将导体销(8)的端子部(8a)与接地电极连接，能够以最短距离将屏蔽层(9)与接地电位连接，降低屏蔽电阻。

Description

高频模块及其制造方法
技术领域
本发明涉及具备屏蔽层的高频模块及其制造方法。
背景技术
有时在搭载于移动终端装置等的高频模块设置有用于遮挡电磁波的屏蔽层。另外，在这种模块中，安装在基板上的部件被模制树脂覆盖，设置有屏蔽层以覆盖该模制树脂的表面。作为设置有这样的屏蔽层的高频模块，例如存在图10所示的专利文献1中记载的模块100。
在模块100中，安装于基板101的上表面101a的部件102被上侧密封树脂层103覆盖，安装于基板101的下表面101b的多个部件102和作为连接端子的多个金属销105被下侧树脂层104覆盖，在上侧密封树脂层103的表面形成有屏蔽层106。通过设置屏蔽层106，能够防止从外部传向部件102的噪声，并且能够防止从部件102辐射电磁波。另外，通过将屏蔽层106与设置于基板101的接地用布线电连接，能够进一步提高屏蔽效果。
专利文献1：日本特许第5768888号公报(参照段落0078～0080、图6)
然而，在像上述的模块100那样，将屏蔽层106与设置于基板101的接地用布线连接的情况下，从屏蔽层106到接地的距离变大，因此屏蔽电阻有可能上升。另外，因在基板101设置接地用布线，故而存在基板101的设计自由度降低这样的问题。
发明内容
本发明是鉴于上述的课题而完成的，目的在于，提供一种高频模块，通过以最短距离将屏蔽层与接地电极连接而降低屏蔽电阻，另外，不需要在基板设置用于接地连接的布线，能够提高基板的设计自由度。
为了实现上述的目的，本发明的模块的特征在于，具备：基板；第1部件，其安装于上述基板的一个主面；第1密封树脂层，其将上述一个主面和上述第1部件密封；第2密封树脂层，其层叠于上述基板的另一个主面，具有抵接面、对置面和侧面，该抵接面与上述基板的上述另一个主面抵接，该对置面与该抵接面对置，该侧面使上述抵接面和上述对置面的端缘彼此相连；连接导体，其配设在上述第2密封树脂层；以及屏蔽层，其至少覆盖上述第1密封树脂层的表面、上述第2密封树脂层的上述侧面、使上述基板的上述一个主面和上述另一个主面的端缘彼此相连的侧面，上述连接导体具有从上述第2密封树脂层的上述侧面暴露而与上述屏蔽层连接的部分和从上述第2密封树脂层的上述对置面暴露而与外部基板的接地电极连接的部分。
根据该结构，相比于与设置于基板的接地电极连接的情况，能够以较短的距离将屏蔽层与接地电位连接，因此能够降低屏蔽电阻，能够提高屏蔽性能。另外，由于将与接地电极连接的连接导体和屏蔽层连接，因此能够以较大的面积将屏蔽层和接地电位连接，能够实现屏蔽性能的稳定化。
另外，也可以是，上述连接导体具有：一对腿部，其在一端与上述基板的上述另一个主面连接的状态下，竖立设置在该另一个主面；以及桥接部，其使上述一对腿部的另一端彼此相连，上述连接导体中的上述桥接部存在从上述第2密封树脂层的上述侧面暴露的部分和从上述对置面暴露的部分，上述腿部分别存在从上述第2密封树脂层的上述侧面暴露的部分。根据该结构，在第2密封树脂层的侧面，能够增大连接导体与屏蔽层间的连接面积，因此能够进一步地实现屏蔽性能的稳定化。
另外，也可以是，上述连接导体具有：第1部分，其在一端从上述第2密封树脂层的上述侧面暴露的状态下沿与上述基板的上述另一个主面平行的方向延伸；以及第2部分，其从上述第1部分的另一端朝向上述第2密封树脂层的上述对置面延伸配置，端部从该对置面暴露。根据该结构，在第2密封树脂层的对置面，连接导体的与外部基板的接地电极连接的连接部分与屏蔽层不接触，因此能够抑制基板的回流处理时的对于屏蔽层的损伤。另外，能够抑制在与外部基板连接时，焊料经由屏蔽层而与邻接的电子部件短路。
另外，也可以是，上述连接导体具有：第3部分，其沿与上述第2密封树脂层的上述对置面平行的方向延伸；以及第4部分，其从上述第3部分的一端朝向上述基板的上述另一个主面延伸配置，上述第3部分具有从上述第2密封树脂层的上述侧面暴露的部分和从上述第2密封树脂层的上述对置面暴露的部分。根据该结构，相比于与设置于基板的接地电极连接的情况，能够以短距离将屏蔽层与接地电位连接，因此能够降低屏蔽电阻，能够提高屏蔽性能。
另外，也可以是，上述连接导体与上述基板不连接。根据该结构，不需要在基板设置用于将连接导体连接的焊盘电极，因此能够减小基板的布线区域，能够提高基板的设计自由度。
另外，也可以是，该高频模块还具备安装在上述基板的上述另一个主面的第2部件，上述连接导体与上述第2部件接触。根据该结构，由于连接导体与第2部件接触，因此能够使从第2部件产生的热逃逸到模块的外部。
另外，本发明的高频模块的制造方法的特征在于，具备：基板集合体准备工序，准备将多个上述基板呈矩阵状排列而成的基板集合体；安装工序，在上述多个基板各自的上述一个主面上安装上述第1部件，并且在上述多个基板的上述另一个主面侧，将2个导体销的上述第3部分的另一端彼此连接而成的导体销结合体安装为跨越邻接的上述基板；密封树脂层形成工序，形成上述第1密封树脂层并且形成上述第2密封树脂层，上述第1密封树脂层将分别安装在上述多个基板的上述第1部件和上述多个基板各自的上述一个主面密封，上述第2密封树脂层将分别安装在上述多个基板的上述导体销结合体和上述多个基板各自的上述另一个主面密封；暴露工序，通过研磨或者磨削上述第2密封树脂层的上述对置面，而使上述导体销结合体的局部从上述第2密封树脂层的上述对置面暴露；以及单片化工序，将上述基板集合体单片化成各个上述基板，在上述安装工序中，通过将上述导体销结合体的一个基板上述第4部分与邻接的上述基板中的一个连接，并且将另一个上述第4部分与邻接的上述基板中的另一个基板连接，而安装成上述导体销结合体跨越邻接的上述基板，在上述单片化工序中，在切断上述第1密封树脂层、上述第2密封树脂层和上述基板集合体时，将上述导体销结合体中的上述2个导体销的连接部分一起切断而成为连接导体，使上述连接导体的上述第3部分的局部从上述第2密封树脂层的上述侧面暴露。
在该情况下，相比于与设置于基板的接地电极连接的情况，能够以短距离将屏蔽层与接地电位连接，能够制造屏蔽电阻较低的模块。另外，由于能够增大屏蔽层与连接导体间的连接面积，因此能够实现屏蔽性能的稳定化。
根据本发明，相比于与设置于基板的接地电极连接的情况，能够以短距离将屏蔽层与接地电位连接，因此能够降低屏蔽电阻。并且，不需要在基板上设置用于接地连接的布线，能够提高基板的设计自由度。
附图说明
图1是本发明的第1实施方式的高频模块的剖视图。
图2是本发明的第1实施方式的高频模块的背面图。
图3是示出图1的高频模块的变形例的图。
图4是本发明的第2实施方式的高频模块的剖视图。
图5是示出图4的高频模块的制造方法的图。
图6是本发明的第3实施方式的高频模块的剖视图。
图7是本发明的第3实施方式的高频模块的背面图。
图8是本发明的第4实施方式的高频模块的剖视图。
图9是示出图8的高频模块的变形例的图。
图10是以往的高频模块的剖视图。
具体实施方式
＜第1实施方式＞
参照图1和图2对本发明的第1实施方式的高频模块1进行说明。另外，图1是第1实施方式的高频模块1的剖视图，图2是图1的高频模块的背面图。
第1实施方式的高频模块1例如搭载于电子设备的母基板等。如图1所示，高频模块1具备：基板2，其在上表面2a(相当于本发明的“一个主面”)和下表面2b(相当于本发明的“另一个主面”)形成有焊盘电极3；多个第1部件4，其安装于基板2的上表面2a；多个第2部件5，其安装于基板2的下表面2b；上侧密封树脂层6(相当于本发明的“第1密封树脂层”)，其将基板2的上表面2a和各第1部件4密封；下侧密封树脂层7(相当于本发明的“第2密封树脂层”)，其将基板2的下表面2b和各第2部件5密封；多个导体销8(相当于本发明的“连接导体”)，其配置在下侧密封树脂层7；以及屏蔽层9，其覆盖上侧密封树脂层6的表面、基板2的侧面和下侧密封树脂层7的侧面7b。
基板2例如由低温同时烧制陶瓷或玻璃环氧树脂等形成。在基板2的上表面2a和下表面2b形成有多个焊盘电极3，在基板2的表层和内层形成有多个接地电极(省略图示)、多个布线电极(省略图示)以及多个导通导体(省略图示)等。另外，各接地电极例如形成为从基板2的侧面暴露。
各焊盘电极3、各接地电极和各布线电极分别由Cu、Ag、Al等作为电极通常采用的金属形成。另外，各导通导体由Ag、Cu等金属形成。
各第1部件4和各第2部件5例如可列举电感器、电容器、IC、功率放大器等部件。各第1部件4通过使用焊料10将连接端子与形成于基板2的上表面2a的焊盘电极3连接，从而安装于基板2的上表面2a。另外，各第2部件5通过使用焊料10将连接端子与形成于基板2的下表面2b的焊盘电极3连接，而安装于基板2的下表面2b。另外，也可以是，安装于基板2的第1部件4和第2部件5都是一个一个地安装。
上侧密封树脂层6设置于基板2并覆盖基板2的上表面2a和各第1部件4，下侧密封树脂层7设置为覆盖基板2的下表面2b和各第2部件5。上侧密封树脂层6和下侧密封树脂层7能够由加有硅填料的环氧树脂等作为密封树脂而通常采用的树脂形成。另外，也可以是，以提高散热性为目的，使用氧化铝填料等热传导率较高的填料。另外，也可以如图2所示，在下侧密封树脂层7的下表面7a设置有用于与外部基板连接的连接端子12。
作为连接导体的导体销8由Cu、Cu－Ni合金、Cu－Fe合金等Cu合金、Fe、Au、Ag、Al等材质形成。另外，导体销8例如是通过将具有所希望的直径且具有圆形状或者多边形状的截面形状的金属导体的线材按照规定的长度进行剪切加工而形成的。导体销8的一端从下侧密封树脂层7的下表面7a暴露，而成为用于与设置于外部基板的接地电极连接的端子部8a。另外，导体销8从下侧密封树脂层7的侧面7b暴露而得到的屏蔽连接部8b，与屏蔽层9连接。因此，在高频模块1安装于外部基板的情况下，设置于外部基板的接地电极与导体销8连接，其结果为，屏蔽层9与设置于外部基板的接地电极电连接。
屏蔽层9用于遮挡来自外部的针对基板2内的各布线电极、各接地电极、各第1部件4的电磁波，形成为覆盖上侧密封树脂层6的表面、基板2的侧面和下侧密封树脂层7的侧面7b。屏蔽层9经由导体销8而与例如设置于外部基板的接地电极电连接。换句话说，屏蔽层9与设置在外部基板的接地电极直接连接而不经由基板2内的布线。另外，也可以是，屏蔽层9形成在基板2的内层，与在基板2的侧面暴露的接地电极电连接。
另外，屏蔽层9能够由具有紧贴膜、导电膜、保护膜的多层构造形成，该紧贴膜层叠在各密封树脂层6、7的表面，该导电膜层叠在紧贴膜，该保护膜层叠在导电膜。紧贴膜是为了提高导电膜与各密封树脂层6、7的紧贴强度而设置的，例如能够由SUS等金属形成。另外，也可以是，紧贴膜是Ti、Cr、Ni、TiAl等。导电膜是承担屏蔽层9的实际的屏蔽功能的层，例如能够由Cu、Ag、Al中的任意的金属形成。保护膜是为了防止导电膜腐蚀、或者受到损伤而设置的，例如能够由SUS形成。另外，也可以是，保护膜是Ti、Cr、Ni、TiAl等。
(高频模块的制造方法)
接下来，对高频模块1的制造方法进行说明。在该第1实施方式中，通过在形成了多个高频模块1的集合体之后，进行单片化而制造高频模块1。
首先，准备在自身上表面2a和下表面2b形成有多个焊盘电极3、在表层或者内层形成有多个接地电极、多个布线电极以及多个导通导体等的基板2的集合体。能够通过对含有Cu、Ag、Al等金属的导电性糊剂进行丝网印刷等而分别形成各焊盘电极3、各接地电极和各布线电极。另外，能够在使用激光等形成通孔之后，通过公知的方法形成各导通导体。
接下来，使用公知的表面安装技术而在基板2的上表面2a和下表面2b安装各部件4、5。例如，在基板2的焊盘电极3中的、所希望的焊盘电极3上形成焊料10，在形成焊料10的焊盘电极3中的对应的焊盘电极3上安装各部件4、5，然后，进行回流处理。另外，也可以是，在回流处理之后，根据需要而进行基板2的集合体的清洗。
接下来，使用公知的表面安装技术而将导体销8安装在基板2的下表面2b。对于导体销8而言，使柱状的金属销安装在邻接的基板2的边界上，而使导体销8与单片化前的邻接的基板2双方连接，并且，在单片化时，按照每个基板切断金属销而形成。通过像这样形成，而如图2所示，在高频模块1的背面(下侧密封树脂层7的下表面7a)，导体销8的截面(端子部8a)为半圆状。即，导体销8成为半圆柱的销竖立设置在下侧密封树脂层7的形状，导体销8的平坦的侧面与屏蔽层9连接。另外，导体销8只要是柱状的销即可，截面也可以不是半圆状。
然后，形成上侧密封树脂层6和下侧密封树脂层7，以覆盖安装在基板2的上表面2a和下表面2b的各部件4、5。另外，各密封树脂层6、7例如能够使用传递模制方式、压缩模制方式、液状树脂施工法、片状树脂施工法等。另外，各密封树脂层6、7能够使用一般的加有硅填料的环氧树脂。另外，也可以是，为了使各密封树脂层6、7具有较高的热传导性，而使用加有氧化铝填料等热传导率较高的填料的环氧树脂。另外，也可以是，在形成各密封树脂层6、7之后，根据需要而进行基板2的等离子体清洗。
而且，在形成了下侧密封树脂层7之后，研磨或者磨削下侧密封树脂层7的下表面7a，以使导体销8的端子部8a暴露。
在形成了各密封树脂层6、7之后，通过切块机或者激光加工等公知的方法而单片化成高频模块1。然后，使用溅射装置或真空蒸镀装置来覆盖上侧密封树脂层6的表面、下侧密封树脂层7的侧面7b和基板2的侧面而将屏蔽层9成膜，从而完成高频模块1。
根据上述的实施方式，在高频模块1安装于外部基板的情况下，通过将设置于外部基板的接地电极和导体销8连接，而将屏蔽层9与接地电位连接。换句话说，屏蔽层9不经由基板2内的布线而是经由导体销8，与设置于外部基板的接地电极直接连接。因此，与通过设置在基板2的内层的接地电极而与接地电位连接的情况相比，能够以短距离与接地电位连接，因此能够降低屏蔽电阻。并且，不需要在基板设置用于接地连接的布线，能够提高基板的设计自由度。另外，相比于与设置于基板2的接地电极连接，能够增大屏蔽层9与导体销8的连接面积、即能够增大屏蔽层9与接地电极的连接面积，因此能够使屏蔽性能稳定。
(导体销的变形例)
参照图3对导体销8的变形例进行说明。另外，图3是高频模块1a的侧视图。
像图3那样，导体销80由具有将一端与基板2的下表面2b连接的一对腿部80a和将腿部80a的另一端彼此连接的桥接部80b的U字状的销形成。此时，在下侧密封树脂层7的侧面7b，由两腿部80a和桥接部80b的侧面构成的屏蔽连接部80c成为U字状。在该情况下，能够使屏蔽层9与导体销80的连接面积更大。
＜第2实施方式＞
参照图4和图5对本发明的第2实施方式的高频模块1b进行说明。另外，图4是第2实施方式的高频模块1b的剖视图，图5是示出图4的高频模块1b的制造方法的剖视图。
如图4所示，第2实施方式的高频模块1b与使用图1和图2而说明的第1实施方式的高频模块1的不同点在于，导体销81由L字状的销形成。其他的结构与第1实施方式的高频模块1相同，因此通过标注相同的附图标记而省略其说明。
如图4(a)所示，导体销81由具有从下侧密封树脂层7的下表面7a暴露的水平部分81a(相当于本发明的“第3部分”)和从水平部分81a向基板2的下表面2b方向延伸配置的垂直部分81b(相当于本发明的“第4部分”)的L字状的销形成。水平部分81a具有：从下侧密封树脂层7的下表面7a暴露且与设置于外部基板的接地电极连接的端子即端子部82a、以及从下侧密封树脂层7的侧面7b暴露的屏蔽连接部82b。在高频模块1b安装于外部基板的情况下，端子部82a与设置于外部基板的接地电极连接。屏蔽连接部82b与屏蔽层9连接。其结果为，屏蔽层9与设置于外部基板的接地电极电连接。另外，也可以是，导体销81与设置于基板2的接地电极连接。
另外，如图4(b)所示，若将导体销81直接配置在基板2，则在基板2的下表面2b与导体销81之间有可能产生间隙，在该情况下，通过在基板2的下表面2b与导体销81之间形成焊料10，能够抑制间隙的产生。
(高频模块的制造方法)
参照图5对高频模块1b的制造方法进行说明。在第2实施方式中，通过在形成了多个高频模块1b的集合体10b之后，进行单片化，而制造高频模块1b。另外，图5(a)是示出单片化前的高频模块1b的集合体10b的剖视图，图5(b)是示出单片化后的高频模块1b的剖视图。
首先，准备在上表面2a和下表面2b形成多个焊盘电极3、在表层或者内层形成多个接地电极、多个布线电极以及多个导通导体等的基板2的集合体10b。能够通过对含有Cu、Ag、Al等金属的导电性糊剂进行丝网印刷等而分别形成各焊盘电极3、各接地电极和各布线电极。另外，能够在使用激光等形成通孔之后，通过公知的方法而形成各导通导体。
接下来，使用公知的表面安装技术而在基板2的上表面2a和下表面2b安装各部件4、5。例如，在基板2的焊盘电极3中的、所希望的焊盘电极3上形成焊料10，在形成焊料10的焊盘电极3中的对应的焊盘电极3上安装各部件4、5，然后进行回流处理。另外，也可以是，在回流处理之后，根据需要而进行基板2的集合体10b的清洗。
接下来，如图5(a)所示，使屏蔽连接部82b彼此相连的U字状的导体销结合体83安装在基板2的下表面2b。此时，导体销结合体83安装为，在邻接的基板2中的一个基板2上连接有导体销结合体83的一个垂直部分81b，在另一个基板2连接有另一个垂直部分81b，导体销结合体83跨越邻接的基板2的边界(图5(a)的虚线部分)。
然后，通过切割或激光加工等而单片化成高频模块1b。在单片化时，导体销结合体83被二分割，屏蔽连接部82b从下侧密封树脂层7的侧面7b暴露(参照图5(b))。通过溅射或旋涂等方法而在单片化后的高频模块1b形成屏蔽层9，由此完成高频模块1b。
根据上述的实施方式，相比于与设置于基板2的接地电极连接的情况，能够以短距离将屏蔽层9与接地电位连接，因此能够降低屏蔽电阻，能够提高屏蔽性能。
＜第3实施方式＞
参照图6和图7对本发明的第3实施方式的高频模块1c进行说明。另外，图6是第3实施方式的高频模块1c的剖视图，图7是图6的高频模块1c的背面图。
第3实施方式的高频模块1c与使用图1和图2而说明的第1实施方式的高频模块1的不同点在于，如图6所示，导体销84由L字状的销形成。其他的结构与第1实施方式的高频模块1相同，因此通过标注相同的附图标记而省略其说明。
如图6(a)所示，导体销84由第1部分84a和第2部分84b构成，该第1部分84a与基板2的下表面2b连接且在端面具有屏蔽连接部85b，该第2部分84b具有从下侧密封树脂层7的下表面2b暴露的端子部85a。此时，如图7所示，在下侧密封树脂层7的下表面7a，端子部85a与屏蔽层9分离地形成。在高频模块1c安装于外部基板的情况下，端子部85a与设置于外部基板的接地电极连接。通过将屏蔽连接部85b与屏蔽层9连接，而将屏蔽层9与接地电位连接。另外，也可以如图6(b)所示，在导体销84与基板2的下表面2b之间设置有焊料10。
根据上述的实施方式，在下侧密封树脂层7的下表面2b，端子部85a与屏蔽层9不接触，因此不可能在回流处理时对屏蔽层9造成损伤。另外，焊料不可能经由屏蔽层9而与邻接的电子部件短路。
＜第4实施方式＞
参照图8对本发明的第4实施方式的高频模块1d进行说明。另外，图8是第4实施方式的高频模块1d的剖视图。
第4实施方式的高频模块1d与使用图1和图2而说明的第1实施方式的高频模块1的不同点在于，如图8所示，导体销86与基板2的下表面2b不连接，而与第2部件5接触。其他的结构与第1实施方式的高频模块1相同，因此通过标注相同的附图标记而省略其说明。
在本实施方式的高频模块1d中，如图8所示，导体销86具有：与设置于外部基板的接地电极连接的端子即端子部86a、以及与屏蔽层9连接的屏蔽连接部86b，导体销86与基板2的下表面2b不连接，而与第2部件5接触地配置。即，柱状的导体销86与基板2的下表面2b大致平行地配置，导体销86的一部分与第2部件5接触地配置。例如，也可以如图8(a)所示，配置为在基板2的下表面2b安装有多个第2部件5和与导体销86不接触的部件50，导体销86分别与各第2部件5的下表面5a接触。另外，也可以如图8(b)所示，配置为2个导体销86与1个第2部件5的下表面5a接触。另外，也可以如图8(c)所示，导体销86与1个第2部件5的侧面5b接触。另外，也可以是，全部的导体销86不与第2部件5接触。
根据上述的实施方式，能够得到与第1实施方式的高频模块1相同的效果，并且通过使导体销86与第2部件5接触，能够使从第2部件5产生的热逃逸到高频模块1d的外部。另外，如图8(c)所示，在使导体销86与第2部件5的侧面5b接触的情况下、或者在导体销86与第2部件5的至少下表面5a不接触的情况下，能够实现高频模块1d的低高度化。另外，不需要使导体销86与基板2的下表面2b连接，因此不需要设置焊盘电极3，能够在基板2的下表面2b节约布线区域，能够提高设计自由度。另外，通过增大从下侧密封树脂层7的下表面7a暴露的导体销86的面积，而提高与外部基板的连接性。另外，能够减轻与外部基板的连接时的、针对屏蔽的回流处理时的损伤。
(导体销的变形例)
参照图9对导体销86的变形例进行说明。另外，图9是高频模块1e的剖视图。
如图9(a)所示，导体销87由水平部分87a(相当于本发明的“第1部分”)和垂直部分87b(相当于本发明的“第2部分”)构成，该水平部分87a与部件5的下表面5a连接且具有屏蔽连接部88b，该垂直部分87b具有从下侧密封树脂层7的下表面7a暴露的端子部88a。在该情况下，不需要将导体销87与基板2的下表面2b连接，因此不需要在基板2的下表面2b设置焊盘电极3，就能够减小布线区域，能够提高设计自由度。另外，也可以如图9(b)所示，研磨或者磨削下侧密封树脂层7的下表面7a，以使部件50从下侧密封树脂层7的下表面7a暴露。在该情况下，能够使从部件50产生的热逃逸到高频模块1e的外部。
另外，本发明不限于上述的各实施方式，在不脱离其主旨的范围内，除了上述的情况以外能够进行各种变更。
产业上的可利用性
另外，本发明能够应用于在基板安装有发热的部件、并且具有放热构造的模块。
附图标记的说明
1、1a～1e…模块；2…基板；2a…上表面(一个主面)；2b…下表面(另一个主面)；4…第1部件；5…第2部件；6…上侧密封树脂层(第1密封树脂层)；7…下侧密封树脂层(第2密封树脂层)；8、80、81、84、86、87…导体销(连接导体)；81a…水平部分(第3部分)；81b…垂直部分(第4部分)；83…导体销结合体；87a…水平部分(第1部分)；87b…垂直部分(第2部分)；9…屏蔽层。

Claims (7)

1.一种高频模块，其特征在于，具备：
基板；
第1部件，其安装于所述基板的一个主面；
第1密封树脂层，其将所述一个主面和所述第1部件密封；
第2密封树脂层，其层叠于所述基板的另一个主面，具有抵接面、对置面和侧面，该抵接面与所述基板的所述另一个主面抵接，该对置面与该抵接面对置，该侧面使所述抵接面和所述对置面的端缘彼此相连；
连接导体，其配设在所述第2密封树脂层；以及
屏蔽层，其至少覆盖所述第1密封树脂层的表面、所述第2密封树脂层的所述侧面、使所述基板的所述一个主面和所述另一个主面的端缘彼此相连的侧面，
所述连接导体具有从所述第2密封树脂层的所述侧面暴露而与所述屏蔽层连接的部分和从所述第2密封树脂层的所述对置面暴露而与外部基板的接地电极连接的部分。
2.根据权利要求1所述的高频模块，其特征在于，
所述连接导体具有：一对腿部，其在一端与所述基板的所述另一个主面连接的状态下，竖立设置在该另一个主面；以及桥接部，其使所述一对腿部的另一端彼此相连，
所述连接导体中，
所述桥接部存在从所述第2密封树脂层的所述侧面暴露的部分和从所述对置面暴露的部分，
所述腿部分别存在从所述第2密封树脂层的所述侧面暴露的部分。
3.根据权利要求1所述的高频模块，其特征在于，
所述连接导体具有：
第1部分，其在一端从所述第2密封树脂层的所述侧面暴露的状态下沿与所述基板的所述另一个主面平行的方向延伸；以及
第2部分，其从所述第1部分的另一端朝向所述第2密封树脂层的所述对置面延伸配置，端部从该对置面暴露。
4.根据权利要求1所述的高频模块，其特征在于，
所述连接导体具有：
第3部分，其沿与所述第2密封树脂层的所述对置面平行的方向延伸；以及
第4部分，其从所述第3部分的一端朝向所述基板的所述另一个主面延伸配置，
所述第3部分具有从所述第2密封树脂层的所述侧面暴露的部分和从所述第2密封树脂层的所述对置面暴露的部分。
5.根据权利要求1所述的高频模块，其特征在于，
所述连接导体不与所述基板连接。
6.根据权利要求5所述的高频模块，其特征在于，
该高频模块还具备安装在所述基板的所述另一个主面的第2部件，
所述连接导体与所述第2部件接触。
7.一种权利要求4所述的高频模块的制造方法，其特征在于，具备：
基板集合体准备工序，准备将多个所述基板呈矩阵状排列而成的基板集合体；
安装工序，在所述多个基板各自的所述一个主面安装所述第1部件，并且在所述多个基板的所述另一个主面侧，将2个导体销的所述第3部分的另一端彼此连接而成的导体销结合体安装为跨越邻接的所述基板；
密封树脂层形成工序，形成所述第1密封树脂层并且形成所述第2密封树脂层，所述第1密封树脂层将分别安装在所述多个基板的所述第1部件和所述多个基板各自的所述一个主面密封，所述第2密封树脂层将分别安装在所述多个基板的所述导体销结合体和所述多个基板各自的所述另一个主面密封；
暴露工序，通过研磨或者磨削所述第2密封树脂层的所述对置面，而使所述导体销结合体的局部从所述第2密封树脂层的所述对置面暴露；以及
单片化工序，将所述基板集合体单片化成各个所述基板，
在所述安装工序中，通过将所述导体销结合体的一个所述第4部分与邻接的所述基板中的一个基板连接，并且将另一个所述第4部分与邻接的所述基板中的另一个基板连接，而安装成所述导体销结合体跨越邻接的所述基板，
在所述单片化工序中，在切断所述第1密封树脂层、所述第2密封树脂层和所述基板集合体时，将所述导体销结合体中的所述2个导体销的连接部分一起切断而成为连接导体，使所述连接导体的所述第3部分的一部分从所述第2密封树脂层的所述侧面暴露。
CN201880053669.3A 2017-09-04 2018-09-03 高频模块及其制造方法 Active CN111033722B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017169274 2017-09-04
JP2017-169274 2017-09-04
PCT/JP2018/032529 WO2019045088A1 (ja) 2017-09-04 2018-09-03 高周波モジュールおよびその製造方法

Publications (2)

Publication Number Publication Date
CN111033722A true CN111033722A (zh) 2020-04-17
CN111033722B CN111033722B (zh) 2023-12-12

Family

ID=65527421

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880053669.3A Active CN111033722B (zh) 2017-09-04 2018-09-03 高频模块及其制造方法

Country Status (4)

Country Link
US (1) US11335645B2 (zh)
JP (1) JP6891965B2 (zh)
CN (1) CN111033722B (zh)
WO (1) WO2019045088A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111554674A (zh) * 2020-05-15 2020-08-18 甬矽电子(宁波)股份有限公司 具有电磁屏蔽功能的封装体和封装工艺

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018088318A1 (ja) * 2016-11-11 2018-05-17 三菱電機株式会社 半導体装置およびその製造方法ならびに無線通信機器
WO2019138895A1 (ja) * 2018-01-11 2019-07-18 株式会社村田製作所 部品内蔵モジュールおよびその製造方法
CN113940008B (zh) 2019-07-03 2023-06-16 株式会社村田制作所 高频模块以及通信装置
JP7151906B2 (ja) * 2019-09-12 2022-10-12 株式会社村田製作所 電子部品モジュール、および、電子部品モジュールの製造方法
WO2021131775A1 (ja) * 2019-12-27 2021-07-01 株式会社村田製作所 モジュール
US11658102B2 (en) * 2020-01-22 2023-05-23 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
CN114078823A (zh) * 2020-08-17 2022-02-22 江苏长电科技股份有限公司 扇出型封装结构及其制造方法
US12055633B2 (en) * 2020-08-25 2024-08-06 Lumentum Operations Llc Package for a time of flight device
WO2022080360A1 (ja) * 2020-10-16 2022-04-21 株式会社村田製作所 電子部品モジュール、サブモジュールおよびその製造方法
WO2022230683A1 (ja) * 2021-04-26 2022-11-03 株式会社村田製作所 高周波モジュール及び通信装置
WO2023157747A1 (ja) * 2022-02-16 2023-08-24 株式会社村田製作所 回路モジュール
WO2023157748A1 (ja) * 2022-02-16 2023-08-24 株式会社村田製作所 回路モジュール

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006196857A (ja) * 2004-12-16 2006-07-27 Murata Mfg Co Ltd ケース付き複合回路基板及びその製造方法
US20060267159A1 (en) * 2004-02-13 2006-11-30 Murata Manufacturing Co., Ltd. Electronic component and method for manufacturing the same
JP2012028486A (ja) * 2010-07-22 2012-02-09 Panasonic Corp 樹脂封止基板装置と、それらの製造方法
US20130127025A1 (en) * 2011-11-22 2013-05-23 Samsung Electro-Mechanics Co., Ltd. Semiconductor package and manufacturing method thereof
CN106486464A (zh) * 2015-08-28 2017-03-08 台湾积体电路制造股份有限公司 半导体器件及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5146019B2 (ja) * 2008-03-07 2013-02-20 パナソニック株式会社 高周波モジュールとこれを用いた電子機器
JP5532141B2 (ja) 2010-10-26 2014-06-25 株式会社村田製作所 モジュール基板及びモジュール基板の製造方法
JP5400094B2 (ja) * 2011-06-02 2014-01-29 力成科技股▲分▼有限公司 半導体パッケージ及びその実装方法
JP5768888B2 (ja) 2011-09-07 2015-08-26 株式会社村田製作所 モジュールの製造方法および端子集合体
WO2016121491A1 (ja) * 2015-01-30 2016-08-04 株式会社村田製作所 電子回路モジュール
JP6512298B2 (ja) 2015-08-11 2019-05-15 株式会社村田製作所 高周波モジュールおよびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060267159A1 (en) * 2004-02-13 2006-11-30 Murata Manufacturing Co., Ltd. Electronic component and method for manufacturing the same
JP2006196857A (ja) * 2004-12-16 2006-07-27 Murata Mfg Co Ltd ケース付き複合回路基板及びその製造方法
JP2012028486A (ja) * 2010-07-22 2012-02-09 Panasonic Corp 樹脂封止基板装置と、それらの製造方法
US20130127025A1 (en) * 2011-11-22 2013-05-23 Samsung Electro-Mechanics Co., Ltd. Semiconductor package and manufacturing method thereof
CN106486464A (zh) * 2015-08-28 2017-03-08 台湾积体电路制造股份有限公司 半导体器件及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111554674A (zh) * 2020-05-15 2020-08-18 甬矽电子(宁波)股份有限公司 具有电磁屏蔽功能的封装体和封装工艺
CN111554674B (zh) * 2020-05-15 2022-02-08 甬矽电子(宁波)股份有限公司 具有电磁屏蔽功能的封装体和封装工艺

Also Published As

Publication number Publication date
CN111033722B (zh) 2023-12-12
JPWO2019045088A1 (ja) 2020-07-27
JP6891965B2 (ja) 2021-06-18
WO2019045088A1 (ja) 2019-03-07
US11335645B2 (en) 2022-05-17
US20200203288A1 (en) 2020-06-25

Similar Documents

Publication Publication Date Title
CN111033722B (zh) 高频模块及其制造方法
JP6837432B2 (ja) 高周波モジュール
KR100691632B1 (ko) 반도체칩, 반도체칩의 제조방법 및 반도체칩 패키지
JP4842346B2 (ja) 電子部品モジュールおよびその製造方法
US11895769B2 (en) Module, terminal assembly, and method for producing module
US20120187551A1 (en) Semiconductor module
US20080272469A1 (en) Semiconductor die package and integrated circuit package and fabricating method thereof
WO2018181708A1 (ja) モジュール
JP5861260B2 (ja) 半導体装置の製造方法及び半導体装置
US20040136123A1 (en) Circuit devices and method for manufacturing the same
CN110959189A (zh) 高频模块
CN111566805A (zh) 部件内置模块及其制造方法
US10999956B2 (en) Module
CN108461453B (zh) 电子元件安装用基板、电子装置以及电子模块
CN112640102A (zh) 电子部件模块及电子部件模块的制造方法
CN111788675A (zh) 高频模块
US11322472B2 (en) Module
KR20180107877A (ko) 반도체 패키지 및 그의 제조 방법
US20030140489A1 (en) Semiconductor module and producing method therefor
KR20180101832A (ko) 전자 소자 모듈 및 그 제조 방법
WO2018160471A1 (en) Flexible conductive bonding
KR20040040348A (ko) 회로 장치, 회로 모듈 및 회로 장치의 제조 방법
JPWO2019082602A1 (ja) 接合構造体、半導体パッケージおよび半導体装置
CN111656516B (zh) 电子部件封装及其制造方法
JP2007243989A (ja) 弾性表面波フィルタパッケージ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant