WO2022080360A1 - 電子部品モジュール、サブモジュールおよびその製造方法 - Google Patents

電子部品モジュール、サブモジュールおよびその製造方法 Download PDF

Info

Publication number
WO2022080360A1
WO2022080360A1 PCT/JP2021/037713 JP2021037713W WO2022080360A1 WO 2022080360 A1 WO2022080360 A1 WO 2022080360A1 JP 2021037713 W JP2021037713 W JP 2021037713W WO 2022080360 A1 WO2022080360 A1 WO 2022080360A1
Authority
WO
WIPO (PCT)
Prior art keywords
electronic component
module
conductor
wiring
sub
Prior art date
Application number
PCT/JP2021/037713
Other languages
English (en)
French (fr)
Inventor
毅 高倉
喜人 大坪
忠志 野村
英雄 中越
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to CN202190000795.XU priority Critical patent/CN220189616U/zh
Publication of WO2022080360A1 publication Critical patent/WO2022080360A1/ja
Priority to US18/298,451 priority patent/US20230309230A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10022—Non-printed resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1003—Non-printed inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1006—Non-printed filter
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10522—Adjacent components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/1053—Mounted components directly electrically connected to each other, i.e. not via the PCB

Definitions

  • the present invention relates to an electronic component module, a submodule, and a method for manufacturing the same, in which a plurality of electronic components are mounted.
  • electronic component modules on which multiple electronic components are mounted are used.
  • Such electronic component modules are required to have performances such as 1) miniaturization, 2) electromagnetic shielding, 3) heat dissipation and withstand voltage.
  • radio wave barriers are generally placed around the radio wave interference that occurs when parts operating in multiple frequency bands are operated at the same time and the influence of the magnetic field from the inductor parts. Noise countermeasures are taken using the structure.
  • problems such as an influence on the size of the entire module, limitation of the barrier effect, and complicated manufacturing process are expected.
  • Patent Document 1 discloses a component-embedded module in which a plurality of electronic components are two-dimensionally mounted and has a sub-module having a smaller area than the module board.
  • An object of the present invention is to provide an electronic component module capable of mounting components in a module at high density.
  • Another object of the present invention is to provide a method for manufacturing a submodule that can be mounted in an electronic component module.
  • One aspect of the present invention is a substrate and Electronic components mounted on the board and An electronic component module including a sub-module mounted on the board.
  • the submodule is Wiring board and A first electronic component arranged on one of the two main surfaces of the wiring board, and A second electronic component arranged on the other main surface of the two main surfaces of the wiring board, and The wiring board, the first electronic component, and the first sealing member covering the second electronic component are included.
  • the method for manufacturing a submodule is as follows.
  • the second electronic component having the first surface and the second surface facing each other is stacked on the second surface side of the first electronic component, and the wiring board, the wiring conductor, and the terminal of the second electronic component are electrically connected.
  • Steps to connect and It includes a step of covering the first electronic component, the second electronic component, the wiring board, and the wiring conductor with a sealing member.
  • the components in the module can be mounted at high density.
  • FIG. 1A is a cross-sectional view showing an internal configuration of an electronic component module 1 in which a plurality of electronic components are two-dimensionally mounted.
  • 1B to 1E are cross-sectional views showing an example of a method for manufacturing an electronic component module according to the first embodiment of the present invention.
  • 2 (A) to 2 (C) are cross-sectional views showing an example of the configuration of the sub-module 30 according to the second embodiment of the present invention.
  • FIG. 2D is a plan view showing the ground layer of the rewiring layer.
  • 3A to 3B are cross-sectional views showing an example of the configuration of the sub-module 30 according to the third embodiment of the present invention, and
  • FIG. 3C is a side view showing side wiring.
  • FIGS. 5 (A) to 5 (B) show bump arrangements of the electronic components 80 and 90.
  • 5 (C) is a plan view of the conductor frame 36
  • FIG. 5 (D) is a layout of the bump and the conductor frame 36
  • FIG. 5 (E) is a sectional view taken along line X1-X1
  • FIG. 5 (F). ) Is a cross-sectional view taken along the line X2-X2, FIG.
  • FIG. 5 (G) is a plan view showing a modified example in which a wide ground plane is provided on the conductor frame 36
  • FIG. Is. 6 (A), (C), and (D) are cross-sectional views showing an example of the configuration of the sub-module 30 according to the sixth embodiment of the present invention
  • FIG. 6 (B) is a side view showing the lead wiring. .. It is sectional drawing which shows an example of the internal structure of the electronic component module which concerns on Embodiment 7 of this invention.
  • One aspect of the present invention is a substrate and Electronic components mounted on the board and An electronic component module including a sub-module mounted on the board.
  • the submodule is Wiring board and A first electronic component arranged on one of the two main surfaces of the wiring board, and A second electronic component arranged on the other main surface of the two main surfaces of the wiring board, and The wiring board, the first electronic component, and the first sealing member covering the second electronic component are included.
  • the component mounting density in the module is increased.
  • a first shield film may be provided on the surface of the first sealing member of the sub-module.
  • a ground conductor may be provided between the first electronic component and the second electronic component in the sub-module in a direction parallel to the main surface of the wiring board.
  • the submodule, the first electronic component, and the second sealing member covering the second electronic component are provided.
  • a second shield film may be provided on the surface of the second sealing member.
  • one of the first electronic component and the second electronic component is in direct contact with the second shield film, and the other of the first electronic component and the second electronic component is arranged on the substrate. You may make direct contact with the conductor.
  • the shield film and the conductor can be generally formed of a metal material, and therefore have good thermal conductivity. Therefore, the electronic components in the submodule come into direct contact with the shield film and the conductor, so that the heat dissipation is improved.
  • one of the first electronic component and the second electronic component has a contact surface that directly contacts the second shield film and a non-contact surface that does not directly contact the second shield film, and the contact surface.
  • the surface roughness of the non-contact surface may be larger than the surface roughness of the non-contact surface.
  • the contact surface that comes into direct contact with the shield film is roughened by, for example, grinding, and the surface roughness of the contact surface is generally larger than the surface roughness of the non-contact surface.
  • the anchor effect is enhanced and the adhesion strength of the shield film is improved.
  • the method for manufacturing a submodule is as follows.
  • a step of preparing a first electronic component having a first surface and a second surface facing each other A step of providing a wiring board on the second surface side of the first electronic component and a wiring conductor on the side surface side of the first electronic component, respectively.
  • the second electronic component having the first surface and the second surface facing each other is stacked on the second surface side of the first electronic component, and the wiring board, the wiring conductor, and the terminal of the second electronic component are electrically connected.
  • Steps to connect and It includes a step of covering the first electronic component, the second electronic component, the wiring board, and the wiring conductor with a sealing member.
  • the component mounting density is increased by stacking the first electronic component and the second electronic component.
  • FIG. 1A is a cross-sectional view showing an internal configuration of an electronic component module 1 in which a plurality of electronic components are two-dimensionally mounted.
  • 1B to 1E are cross-sectional views showing an example of a method for manufacturing an electronic component module according to the first embodiment of the present invention.
  • a plurality of electronic components 11 to 14 are two-dimensionally mounted on the substrate 2.
  • Each of the electronic components 11 to 14 is electrically and mechanically connected to the conductor pattern of the substrate 2 by a solder ball, a reflow solder, a conductive adhesive, or the like.
  • the electronic component 11 is a passive electronic component such as a coil, a capacitor, and a resistor
  • the electronic components 12 to 14 are planar electronic components such as a SAW filter and an integrated circuit.
  • the height of the electronic component 11 is larger than that of the electronic component 12 to 14 is illustrated.
  • Each of the electronic components 11 to 14 is covered by filling with the sealing resin 3, and the outer shape of the electronic component module 1 is determined by the shape of the sealing resin 3.
  • a conductor film 4 is provided on the outer surface of the sealing resin 3, that is, the top surface and the four side surfaces, as a shield film that shields electromagnetic waves by, for example, sputtering using a metal material.
  • the conductor film 4 is connected to the ground line of the substrate 2.
  • Area A1 (broken line) indicates an area including parts to be protected from electromagnetic wave interference.
  • the electronic components 13 and 14 are configured as the submodule 30.
  • the electronic components 13 and 14 have a first surface (for example, a lower surface in FIG. 1) and a second surface (for example, an upper surface in FIG. 1) facing each other.
  • the electronic components 13 are stacked on the second surface side of the electronic components 14 in a direction perpendicular to the substrate surface.
  • a rewiring layer 48 is provided between the electronic component 14 and the electronic component 13 as a wiring board between the components.
  • the rewiring layer 48 is composed of a conductor layer / an insulating layer, the conductor layer includes an electronic component 14, an electronic component 13, a connection electrode for electrically connecting a wiring conductor 43, and a conductor line, and the insulating layer is an interlayer connecting the conductor layers. Vias may be included.
  • the rewiring layer 48 may be a substrate in which a plurality of conductor layers / insulating layers are laminated.
  • a columnar wiring conductor 43 is provided on the side surface side of the electronic component 14.
  • a connection electrode (not shown) connected to the conductor line of the substrate 2 is provided on the first surface side of the electronic component 14. The connection electrode is electrically connected to a terminal of the electronic component 13, for example, a power supply terminal, a ground terminal, a signal terminal, or the like via a wiring conductor 43, a rewiring layer 48, or the
  • the electronic components 13, 14, the rewiring layer 48, the wiring conductor 43, and the like are covered by filling with the sealing resin 33, and the outer shape of the submodule 30 is determined by the shape of the sealing resin 33.
  • a conductor film 34 is provided on the outer surface of the sealing resin 33, that is, the top surface and the four side surfaces, as a shield film that shields electromagnetic waves by, for example, sputtering using a metal material.
  • the above-mentioned submodule 30 is mounted on the substrate 2 on which the electronic components 11 and 12 are mounted in advance.
  • the electronic component 14 located on the lower side is electrically connected to the conductor line of the substrate 2
  • the electronic component 13 located on the upper side is also connected to the substrate 2 via the rewiring layer 48, the wiring conductor 43, and the like. It will be possible to electrically connect to the conductor line of.
  • the conductor film 34 of the submodule 30 is also connected to the ground line of the substrate 2. Subsequently, the electronic components 11 and 12 and the sub-module 30 are covered by filling with the sealing resin 3.
  • the substrate 2 is composed of a multilayer substrate, for example, a multilayer ceramic substrate such as LTCC, a multilayer resin substrate, or the like.
  • a recess is formed in the substrate 2, whereby the height of the electronic component can be reduced.
  • the substrate 2 may be flat.
  • the upper portion of the sealing resin 3 is removed by, for example, grinding, and the conductor film 34 provided on the top surface of the submodule 30 is also removed.
  • the conductor film 34 provided on the side surface of the sub-module 30 remains as it is, and only the upper edge is exposed.
  • the outer shape of the electronic component module 1 is determined by the shape of the sealing resin 3.
  • a conductor film 4 is provided on the outer surface of the sealing resin 3, that is, the top surface and the four side surfaces as a shield film that shields electromagnetic waves by, for example, sputtering using a metal material. ..
  • the conductor film 4 is conductive with the remaining conductor film 34 and is connected to the ground line of the substrate 2. The presence of the conductor film 4 can suppress the interference of electromagnetic waves arriving from the outside of the electronic component module 1.
  • the component mounting density in the electronic component module 1 is higher than that of the configuration of FIG. 1 (A), and the installation area can be reduced. Further, it becomes possible to install the conductor film 34 that functions as a shield film between the electronic components 11 and 12 and the electronic components 13 and 14, and it is possible to suppress the interference of electromagnetic waves between the two.
  • the electronic component 13 is in direct contact with the conductor film 4.
  • the contact surface that directly contacts the conductor film 4 is roughened by, for example, grinding
  • the surface roughness of the contact surface is generally the non-contact surface that does not directly contact the conductor film 4, for example, the side surface of the component. It becomes larger than the surface roughness.
  • the anchor effect is enhanced and the adhesion strength of the conductor film is improved.
  • the method of measuring the surface roughness for example, it is possible to scan the surface with a laser and measure the uneven shape.
  • VK-X120 manufactured by KEYENCE
  • VR is an optical method that is not a laser.
  • -3000 manufactured by KEYENCE
  • the electronic component 14 is in direct contact with the conductor line of the substrate 2. As a result, a part of the heat released from the electronic component 14 is directly transferred to the substrate 2, and the heat dissipation is improved.
  • FIG. 2D is a plan view showing the ground layer of the rewiring layer.
  • the electronic component 40 is mounted on the carrier substrate 41 in advance.
  • a terminal 42 is provided on the first surface of the electronic component 40.
  • a columnar wiring conductor 43 is provided on the side surface side of the electronic component 40. The electronic component 40 and the wiring conductor 43 are covered by filling with the sealing resin 44.
  • the upper portion of the sealing resin 44 is removed by, for example, grinding, and the second surface of the electronic component 40 is exposed.
  • a rewiring layer 48 for the electronic component 50 located on the upper side is formed on the second surface of the electronic component 40.
  • the rewiring layer 48 includes an electrical insulating layer 45, a conductor layer 46, and a ground layer 47.
  • the conductor layer 46 is electrically connected to the wiring conductor 43.
  • the ground layer 47 is provided in a direction parallel to the main surface of the rewiring layer 48.
  • the ground layer 47 is provided over almost the entire surface of the second surface so as not to be short-circuited with the wiring conductor 43. Further, the outer edge of the ground layer 47 is exposed and can be electrically connected to the conductor film 34 described later. The corner of the ground layer 47 is partially missing to prevent burrs during dicing.
  • an electronic component 50 having a connection terminal 52 and a sealing resin 51 on the first surface is prepared.
  • the electronic component 50 is mounted on the rewiring layer 48 formed on the second surface of the electronic component 40 to perform electrical connection and mechanical connection.
  • the carrier substrate 41 is removed, and connection electrodes 35 are provided at the lower ends of the terminal 42 and the wiring conductor 43, respectively.
  • the sealing resin 33 is filled around the electronic component 50, and the entire submodule is formed into, for example, a rectangular parallelepiped shape.
  • a conductor film 34 is provided on the outer surfaces of the sealing resin 33 and the sealing resin 44, that is, the top surface and the four side surfaces, as a shield film that shields electromagnetic waves by, for example, sputtering using a metal material.
  • the conductor film 34 is conductive with the ground layer 47 of the rewiring layer 48. In this way, the sub-module 30 in which the electronic component 50 is stacked on the electronic component 40 is obtained. As a result, the installation area can be reduced.
  • the sub-module 30 is mounted on the board 2 as shown in FIG. At this time, the conductor film 34 is also connected to the ground line of the substrate 2. The presence of the conductor film 34 can suppress the interference of electromagnetic waves arriving from the outside of the submodule 30.
  • FIG. 3A to 3B are cross-sectional views showing an example of the configuration of the sub-module 30 according to the third embodiment of the present invention
  • FIG. 3C is a side view showing side wiring.
  • the basic configuration according to the present embodiment is similar to that of the second embodiment, except that the side wiring 43a is provided on the side surface of the electronic component 40 instead of the columnar wiring conductor 43.
  • a rewiring layer 48 including an electrical insulating layer 45, a conductor layer 46, and a ground layer 47 is formed on the second surface of the electronic component 40, as in the second embodiment.
  • the conductor layer 46 is electrically connected to the side wiring 43a provided on the side surface of the electronic component 40.
  • the periphery of the electronic component 40 and the side wiring 43a is filled with the sealing resin 44.
  • connection electrodes 35 are provided at the lower ends of the terminal 42 and the side wiring 43a, respectively.
  • the sealing resin 33 is filled around the electronic component 50, and the entire submodule is formed into, for example, a rectangular parallelepiped shape.
  • a conductor film 34 is provided on the outer surfaces of the sealing resin 33 and the sealing resin 44, that is, the top surface and the four side surfaces, as a shield film that shields electromagnetic waves by, for example, sputtering using a metal material.
  • the conductor film 34 is conductive with the ground layer 47 of the rewiring layer 48. In this way, the sub-module 30 in which the electronic component 50 is stacked on the electronic component 40 is obtained. As a result, the installation area can be reduced.
  • the sub-module 30 is mounted on the board 2 as shown in FIG. At this time, the conductor film 34 is also connected to the ground line of the substrate 2. The presence of the conductor film 34 can suppress the interference of electromagnetic waves arriving from the outside of the submodule 30.
  • FIG. 4 (Embodiment 4) 4 (A) to 4 (C) are cross-sectional views showing an example of the configuration of the sub-module 30 according to the fourth embodiment of the present invention.
  • the basic configuration according to the present embodiment is similar to that of the second embodiment, except that the rewiring layer 68 is provided on the first surface of the electronic component 60 located on the upper side.
  • an electronic component 60 having a connection terminal 62 and a sealing resin 61 on the first surface is prepared.
  • a rewiring layer 68 for the electronic component 70 located on the lower side is formed on the first surface of the electronic component 60.
  • the rewiring layer 68 includes an electrical insulating layer 65, a conductor layer 66 and a ground layer 67. Similar to FIG. 2D, the ground layer 67 is provided over almost the entire surface of the first surface so as not to be short-circuited with the wiring conductor 74 described later. Further, the outer edge of the ground layer 67 is exposed and can be electrically connected to the conductor film 34 described later.
  • an electronic component 70 having a connection terminal 72 and a sealing resin 71 on the first surface is prepared. Subsequently, the electronic component 70 is joined to the rewiring layer 68 to make electrical and mechanical connections. Further, a columnar wiring conductor 74 is prepared and electrically connected to the conductor layer 66 of the rewiring layer 68.
  • the sealing resin 33 is filled around the electronic component 70, and the entire submodule is formed into, for example, a rectangular parallelepiped shape.
  • a conductor film 34 is provided on the outer surface of the sealing resin 33 and the sealing resin 61, that is, the top surface and the four side surfaces, as a shield film that shields electromagnetic waves by, for example, sputtering using a metal material.
  • the conductor film 34 is conductive with the ground layer 67 of the rewiring layer 68.
  • connection electrodes 35 are provided at the lower ends of the terminal 72 and the wiring conductor 74, respectively. In this way, the sub-module 30 in which the electronic component 60 is stacked on the electronic component 70 is obtained. As a result, the installation area can be reduced.
  • the sub-module 30 is mounted on the board 2 as shown in FIG. At this time, the conductor film 34 is also connected to the ground line of the substrate 2. The presence of the conductor film 34 can suppress the interference of electromagnetic waves arriving from the outside of the submodule 30.
  • FIGS. 5 (A) to 5 (H) are views showing an example of the configuration of the sub-module 30 according to the fifth embodiment of the present invention, and FIGS. 5 (A) to 5 (B) show bump arrangements of the electronic components 80 and 90.
  • 5 (C) is a plan view of the conductor frame 36
  • FIG. 5 (D) is a layout of the bump and the conductor frame 36
  • FIG. 5 (E) is a sectional view taken along line X1-X1
  • FIG. 5 (G) is a plan view showing a modified example in which a wide ground plane is provided on the conductor frame 36
  • the basic configuration according to the present embodiment is similar to that of the second embodiment, except that the conductor frame 36 for wiring is used instead of the rewiring layer 48.
  • an electronic component 80 having a connection bump 81 on the second surface is prepared, and as shown in FIG. 5B, an electronic component having a connection bump 91 on the first surface.
  • the three connection bumps 81 are arranged in a regular triangular shape, and the three connection bumps 91 are arranged in an inverted regular triangular shape.
  • the number and arrangement of connection bumps are not limited to this.
  • a conductor frame 36 having six conductors 36a to 36f corresponding to the arrangement of the connection bumps 81 and 91 is prepared.
  • the electronic components 80 and 90 are stacked in the vertical direction.
  • the conductor frame 36 is interposed between the electronic components 80 and 90.
  • six columnar wiring conductors 38 are arranged on the side surface side of the electronic component 80, and electrical and mechanical connections are made between the connection bumps 81 and 91, the conductors 36a to 36f, and the wiring conductor 38. That is, the conductors 36a, 36d, 36f electrically connect the three connection bumps 81 and the three wiring conductors 38, respectively, and the conductors 36b, 36c, 36e connect the three connection bumps 91 and the three wiring conductors 38, respectively. Connect electrically. After that, the outer peripheral frames other than the conductors 36a to 36f are removed by cutting.
  • the sealing resin 33 is filled around the electronic components 80 and 90, and the entire submodule is formed into, for example, a rectangular parallelepiped shape.
  • a conductor film 34 is provided on the outer surface of the sealing resin 33, that is, the top surface and the four side surfaces, as a shield film that shields electromagnetic waves by, for example, sputtering using a metal material.
  • FIGS. 5 (G) to 5 (H) when the conductors 36a and 36b are combined to provide a widened ground plane, the conductor 36a is conductive with the conductor film 34.
  • connection electrodes 39 are provided at the lower ends of the wiring conductor 38, respectively. In this way, the sub-module 30 in which the electronic component 90 is stacked on the electronic component 80 is obtained. As a result, the installation area can be reduced.
  • the sub-module 30 is mounted on the board 2 as shown in FIG. At this time, the conductor film 34 is also connected to the ground line of the substrate 2. The presence of the conductor film 34 can suppress the interference of electromagnetic waves arriving from the outside of the submodule 30.
  • FIG. 6 (A), (C), and (D) are cross-sectional views showing an example of the configuration of the sub-module 30 according to the sixth embodiment of the present invention, and FIG. 6 (B) is a side view showing the lead wiring. ..
  • the basic configuration according to the present embodiment is similar to that of the second embodiment, except that the FPC (flexible substrate) 100 is used instead of the wiring conductor 43 and the rewiring layer 48.
  • an FPC 100 including an electrically insulating layer 105, a conductor layer 106, a multi-layer wiring layer 108 having a ground layer 107, and a leader wiring 109 is prepared and bent according to the shape of an electronic component 110 located on the lower side.
  • the leader wiring 109 extends along the side surface of the electronic component 110 and is exposed to the outside on the first surface of the electronic component 110.
  • the FPC 100 is mounted along the shape of the electronic component 110 using an adhesive.
  • an electronic component 120 having a connection terminal 122 and a sealing resin 121 on the first surface is prepared.
  • the electronic component 120 is mounted on the multilayer wiring layer 108 to perform electrical connection and mechanical connection.
  • connection electrodes 35 are provided at the lower ends of the terminal 112 of the electronic component 110 and the extraction wiring 109, respectively.
  • the sealing resin 33 is filled around the electronic component 120, and the entire submodule is formed into, for example, a rectangular parallelepiped shape.
  • a conductor film 34 is provided on the outer surface, that is, the top surface and the four side surfaces of the sealing resin 33, the electronic component 110, and the FPC 100 as a shield film that shields electromagnetic waves by, for example, spattering using a metal material.
  • the conductor film 34 conducts with the ground layer 107 of the multilayer wiring layer 108. In this way, the sub-module 30 in which the electronic component 120 is stacked on the electronic component 110 is obtained. As a result, the installation area can be reduced.
  • the sub-module 30 is mounted on the board 2 as shown in FIG. At this time, the conductor film 34 is also connected to the ground line of the substrate 2. The presence of the conductor film 34 can suppress the interference of electromagnetic waves arriving from the outside of the submodule 30.
  • FIG. 7 is a cross-sectional view showing an example of the internal configuration of the electronic component module according to the seventh embodiment of the present invention.
  • the basic configuration according to the present embodiment is similar to that of the first embodiment, except that a plurality of electronic components are two-dimensionally mounted on both sides of the substrate 200, which is a so-called double-sided mounting.
  • the substrate 200 is composed of, for example, a multilayer printed circuit board, and wiring layers 202 and 203 on which conductor lines 210 and 220 are formed are provided on both sides of the electrical insulating layer 201, respectively.
  • a submodule 30 including electronic components 11 and 12 and electronic components 13 and 14 is electrically and mechanically joined to the lower wiring layer 202.
  • a submodule 30 including electronic components 11 and 12 and electronic components 13 and 14 is electrically and mechanically joined to the upper wiring layer 203.
  • the conductor film 4 and the conductor film 34 are connected to the ground line of the substrate 202. The presence of the conductor film 4 can suppress the interference of electromagnetic waves arriving from the outside of the electronic component module 1. Further, the presence of the conductor film 34 can suppress the interference of electromagnetic waves between the electronic components 11 and 12 and the electronic components 13 and 14.
  • the present invention is extremely useful industrially in that the components in the module can be mounted at high density.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

本発明の一態様は、基板２と、基板２に実装された電子部品１１～１４と、基板２に実装されるサブモジュール３０と、を備える電子部品モジュール１であって、サブモジュール３０は、配線基板としての再配線層４８と、再配線層４８の２つの主面のうち一方の主面に配置された電子部品１４と、再配線層４８の２つの主面のうち他方の主面に配置された電子部品１３と、再配線層４８および電子部品１３，１４を覆う封止部材としての封止樹脂３３とを含む。こうした構成により、モジュール内の部品を高密度に実装できる。

Description

電子部品モジュール、サブモジュールおよびその製造方法
　本発明は、複数の電子部品が実装された電子部品モジュール、サブモジュールおよびその製造方法に関する。
　携帯電話、スマートフォンなどの携帯端末や各種通信機器には、複数の電子部品が実装された電子部品モジュールが使用される。こうした電子部品モジュールには、１）小型化、２）電磁シールド性、３）放熱性・耐電圧性などの性能が要求される。
　小型化に関して、ＳＡＷフィルタに代表される電子部品は、複数個が基板に搭載される。このため部品搭載面の多くの面積を占有しており、モジュール全体のサイズに影響を及ぼす。
　また電磁シールド性に関して、複数の周波数帯で動作する部品を同時に稼働させた場合に発生する電波干渉やインダクタ部品からの磁界の影響について、一般的に金属片（電波遮壁）を周囲に配置する構造を用いてノイズ対策が行われる。こうした電磁シールドを設置する場合、モジュール全体のサイズへの影響、遮壁効果の限定、製造プロセスの複雑化などの課題が想定される。
　また放熱性、耐電圧性に関して、近年はモジュールの高出力化が求められており、ＩＣ（集積回路）、ＳＡＷフィルタ、バルク弾性波（ＢＡＷ）フィルタなどの電子部品の放熱性、耐電圧性が重要な課題となっている。従来のモジュール構造において放熱性、耐電圧性を改善するためには、電子部品の平面サイズを大きくする必要がある。例えば、ＩＣ（集積回路）の耐電圧性を確保するためには、ＩＣの表面サイズを大きくする必要がある。そうなるとモジュール内の部品の高密度実装が困難になる。
　下記の特許文献１は、複数の電子部品が２次元的に実装され、モジュール基板より小面積のサブモジュールを有する部品内蔵モジュールを開示する。
特許第４４２４４４９号公報
　本発明の目的は、モジュール内の部品を高密度に実装することができる電子部品モジュールを提供することである。
　また本発明の目的は、電子部品モジュール内に実装可能なサブモジュールの製造方法を提供することである。
　本発明の一態様は、基板と、
　前記基板に実装された電子部品と、
　前記基板に実装されるサブモジュールと、を備える電子部品モジュールであって、
　前記サブモジュールは、
　配線基板と、
　前記配線基板の２つの主面のうち一方の主面に配置された第１電子部品と、
　前記配線基板の２つの主面のうち他方の主面に配置された第２電子部品と、
　前記配線基板、前記第１電子部品および前記第２電子部品を覆う第１封止部材と、を含む。
　本発明の他の態様に係るサブモジュールの製造方法は、
　対向する第１面および第２面を有する第１電子部品を用意するステップと、
　前記第１電子部品の第２面側に配線基板を、前記第１電子部品の側面側に配線導体をそれぞれ設けるステップと、
　対向する第１面および第２面を有する第２電子部品を、前記第１電子部品の第２面側に積み重ねて、前記配線基板、前記配線導体および前記第２電子部品の端子を電気的に接続するステップと、
　前記第１電子部品、前記第２電子部品、前記配線基板および前記配線導体を封止部材で被覆するステップと、を含む。
　本発明によれば、モジュール内の部品を高密度に実装することができる。
図１（Ａ）は、複数の電子部品が２次元的に実装された電子部品モジュール１の内部構成を示す断面図である。図１（Ｂ）～（Ｅ）は、本発明の実施形態１に係る電子部品モジュールの製造方法の一例を示す断面図である。 図２（Ａ）～（Ｃ）は、本発明の実施形態２に係るサブモジュール３０の構成の一例を示す断面図である。図２（Ｄ）は、再配線層のグランド層を示す平面図である。 図３（Ａ）～（Ｂ）は、本発明の実施形態３に係るサブモジュール３０の構成の一例を示す断面図であり、図３（Ｃ）は、側面配線を示す側面図である。 図４（Ａ）～（Ｃ）は、本発明の実施形態４に係るサブモジュール３０の構成の一例を示す断面図である。 図５（Ａ）～（Ｈ）は、本発明の実施形態５に係るサブモジュール３０の構成の一例を示す図であり、図５（Ａ）～（Ｂ）は電子部品８０，９０のバンプ配置図、図５（Ｃ）は導体フレーム３６の平面図、図５（Ｄ）はバンプと導体フレーム３６の配置図、図５（Ｅ）はＸ１－Ｘ１線に沿った断面図、図５（Ｆ）はＸ２－Ｘ２線に沿った断面図、図５（Ｇ）は導体フレーム３６に幅広のグランドプレーンを設けた変形例を示す平面図、図５（Ｈ）はバンプと導体フレーム３６の配置図である。 図６（Ａ）（Ｃ）（Ｄ）は、本発明の実施形態６に係るサブモジュール３０の構成の一例を示す断面図であり、図６（Ｂ）は、引出配線を示す側面図である。 本発明の実施形態７に係る電子部品モジュールの内部構成の一例を示す断面図である。
　本発明の一態様は、基板と、
　前記基板に実装された電子部品と、
　前記基板に実装されるサブモジュールと、を備える電子部品モジュールであって、
　前記サブモジュールは、
　配線基板と、
　前記配線基板の２つの主面のうち一方の主面に配置された第１電子部品と、
　前記配線基板の２つの主面のうち他方の主面に配置された第２電子部品と、
　前記配線基板、前記第１電子部品および前記第２電子部品を覆う第１封止部材と、を含む。
　この構成によれば、配線基板の両面側に第１電子部品および第２電子部品が積み重ねられたサブモジュールを備えることによって、モジュール内の部品実装密度が高くなる。
　本発明において、前記サブモジュールの前記第１封止部材の表面には、第１シールド膜が設けられてもよい。
　この構成によれば、電子部品モジュールの内部であってサブモジュールの外部に位置する電子部品と、サブモジュールの内部に位置する第１電子部品および第２電子部品との間の電磁波の干渉を抑制できる。
　本発明において、前記サブモジュール内の前記第１電子部品と前記第２電子部品の間に、前記配線基板の主面と平行な方向にグランド導体が設けられてもよい。
　この構成によれば、サブモジュールの内部に位置する第１電子部品と第２電子部品の間の電磁波の干渉を抑制できる。
　本発明において、前記サブモジュールおよび前記第１電子部品および前記第２電子部品を覆う第２封止部材を備え、
　前記第２封止部材の表面には、第２シールド膜が設けられてもよい。
　この構成によれば、電子部品モジュールの外部から到来する電磁波の干渉を抑制できる。
　本発明において、前記第１電子部品および前記第２電子部品の一方は、前記第２シールド膜に直接接触しており、前記第１電子部品および前記第２電子部品の他方は、前記基板に配置された導体に直接接触してもよい。
　この構成によれば、シールド膜および導体は、一般には金属材料で形成できるため、良好な熱伝導性を有する。そのためサブモジュール内の電子部品がシールド膜および導体に直接接触することによって、放熱性が改善される。
　本発明において、前記第１電子部品および前記第２電子部品の一方は、前記第２シールド膜に直接接触する接触面および前記第２シールド膜に直接接触しない非接触面を有し、前記接触面の表面粗さが前記非接触面の表面粗さより大きくてもよい。
　この構成によれば、シールド膜に直接接触する接触面は、例えば、研削加工によって粗面化され、一般に接触面の表面粗さは非接触面の表面粗さより大きくなる。これによりアンカー効果が増強され、シールド膜の密着強度が向上する。
　本発明のさらに他の態様に係るサブモジュールの製造方法は、
　対向する第１面および第２面を有する第１電子部品を用意するステップと、
　前記第１電子部品の第２面側に配線基板を、前記第１電子部品の側面側に配線導体をそれぞれ設けるステップと、
　対向する第１面および第２面を有する第２電子部品を、前記第１電子部品の第２面側に積み重ねて、前記配線基板、前記配線導体および前記第２電子部品の端子を電気的に接続するステップと、
　前記第１電子部品、前記第２電子部品、前記配線基板および前記配線導体を封止部材で被覆するステップと、を含む。
　この構成によれば、第１電子部品および第２電子部品が積み重ねられことによって、部品実装密度が高くなる。
（実施形態１）
　図１（Ａ）は、複数の電子部品が２次元的に実装された電子部品モジュール１の内部構成を示す断面図である。図１（Ｂ）～（Ｅ）は、本発明の実施形態１に係る電子部品モジュールの製造方法の一例を示す断面図である。
　図１（Ａ）において、基板２の上に複数の電子部品１１～１４が２次元的に搭載されている。各電子部品１１～１４は、ソルダーボール、リフローソルダー、導電性接着剤などで基板２の導体パターンに電気的かつ機械的に接続される。一例として、電子部品１１は、コイル、キャパシタ、抵抗などの受動電子部品であり、電子部品１２～１４は、ＳＡＷフィルタ、集積回路などの平面型の電子部品である。ここでは、電子部品１１の高さが電子部品１２～１４より大きい場合を例示している。
　各電子部品１１～１４は、封止樹脂３の充填により被覆され、封止樹脂３の形状によって電子部品モジュール１の外形が決定される。封止樹脂３の外面、即ち、天面および４つの側面には、例えば、金属材料を用いたスパッタにより、電磁波を遮蔽するシールド膜として導体膜４が設けられる。この導体膜４は、基板２のグランドラインに接続される。エリアＡ１（破線）は、電磁波の干渉から保護すべき部品などを含むエリアを示す。
　次に図１（Ｂ）において、電子部品１３，１４は、サブモジュール３０として構成される。電子部品１３，１４は、対向する第１面（例えば、図１では下面）および第２面（例えば、図１では上面）をそれぞれ有する。電子部品１３は、基板表面に垂直な方向に電子部品１４の第２面側に積み重ねられる。
　電子部品１４と電子部品１３との間には、部品間の配線基板として再配線層４８が設けられる。再配線層４８は導体層／絶縁層から成り、導体層は電子部品１４、電子部品１３、配線導体４３を電気的に接続する接続電極および導体ラインを含み、絶縁層は導体層間を接続する層間ビアを含んでもよい。例えば、再配線層４８は導体層／絶縁層を複数層積層した基板でもよい。電子部品１４の側面側には、柱状の配線導体４３が設けられる。電子部品１４の第１面側には、基板２の導体ラインと接続される接続電極（不図示）が設けられる。接続電極は、配線導体４３、再配線層４８などを経由して、電子部品１３の端子、例えば、電源端子、グランド端子、信号端子などと電気的に接続される。
　電子部品１３，１４、再配線層４８、配線導体４３などは、封止樹脂３３の充填により被覆され、封止樹脂３３の形状によってサブモジュール３０の外形が決定される。封止樹脂３３の外面、即ち、天面および４つの側面には、例えば、金属材料を用いたスパッタにより、電磁波を遮蔽するシールド膜として導体膜３４が設けられる。
　次に図１（Ｃ）において、電子部品１１，１２が予め搭載された基板２の上に、上述したサブモジュール３０が搭載される。その際、下側に位置する電子部品１４は、基板２の導体ラインと電気的に接続されるとともに、上側に位置する電子部品１３も再配線層４８、配線導体４３などを経由して基板２の導体ラインと電気的に接続することが可能になる。サブモジュール３０の導体膜３４も基板２のグランドラインに接続される。続いて電子部品１１，１２およびサブモジュール３０は、封止樹脂３の充填により被覆される。基板２は、多層基板、例えば、ＬＴＣＣなどの多層セラミック基板、多層樹脂基板などで構成される。本実施形態では、基板２に凹部を形成しており、これにより電子部品の低背化が図られる。代替として、基板２は平坦でも構わない。
　次に図１（Ｄ）において、封止樹脂３の上側部分が、例えば、研削加工によって除去され、サブモジュール３０の天面に設けられた導体膜３４も除去される。サブモジュール３０の側面に設けられた導体膜３４は、そのまま残留し、上側エッジだけが露出するようになる。これにより封止樹脂３の形状によって電子部品モジュール１の外形が決定される。
　次に図１（Ｅ）において、封止樹脂３の外面、即ち、天面および４つの側面には、例えば、金属材料を用いたスパッタにより、電磁波を遮蔽するシールド膜として導体膜４が設けられる。導体膜４は、残留した導体膜３４と導通しており、基板２のグランドラインに接続される。導体膜４の存在により、電子部品モジュール１の外部から到来する電磁波の干渉を抑制できる。
　こうして電子部品１３，１４を積み重ねたサブモジュール３０を採用することによって、図１（Ａ）の構成と比べて電子部品モジュール１内の部品実装密度が高くなり、設置面積の小型化が図られる。また電子部品１１，１２と電子部品１３，１４との間にシールド膜として機能する導体膜３４を設置することが可能になり、両者間の電磁波の干渉を抑制できる。
　またエリアＡ２（破線）では、電子部品１３は導体膜４に直接接触している。これにより電子部品１３から放出される熱の一部が導体膜４に直接伝達されるようになり、放熱性が改善される。特に導体膜４に直接接触する接触面は、例えば、研削加工によって粗面化されるため、一般に接触面の表面粗さは、導体膜４に直接接触しない非接触面、例えば、部品の側面の表面粗さより大きくなる。これによりアンカー効果が増強され、導体膜の密着強度が向上する。表面粗さの測定方法に関して、例えば、レーザで表面をスキャンして凹凸形状を測定することが可能である、例えば、レーザ方式はＶＫ－Ｘ１２０（キーエンス製）が使用でき、レーザでない光学式にＶＲ－３０００（キーエンス製）が使用できる。
　エリアＡ３（破線）においても、電子部品１４は基板２の導体ラインに直接接触している。これにより電子部品１４から放出される熱の一部が基板２に直接伝達されるようになり、放熱性が改善される。
（実施形態２）
　図２（Ａ）～（Ｃ）は、本発明の実施形態２に係るサブモジュール３０の構成の一例を示す断面図である。図２（Ｄ）は、再配線層のグランド層を示す平面図である。
　図２（Ａ）において、電子部品４０は、予めキャリア基板４１の上に搭載される。電子部品４０の第１面には、端子４２が設けられる。電子部品４０の側面側には、柱状の配線導体４３が設けられる。電子部品４０および配線導体４３は、封止樹脂４４の充填により被覆される。
　次に図２（Ｂ）において、封止樹脂４４の上側部分は、例えば、研削加工によって除去され、電子部品４０の第２面が露出するようになる。続いて電子部品４０の第２面には、上側に位置する電子部品５０のための再配線層４８が形成される。再配線層４８は、電気絶縁層４５、導体層４６およびグランド層４７を含む。導体層４６は、配線導体４３と電気的に接続される。グランド層４７は、再配線層４８の主面と平行な方向に設けられる。
　グランド層４７は、図２（Ｄ）に示すように、配線導体４３と短絡しないように第２面のほぼ全面に渡って設けられる。またグランド層４７の外側エッジが露出しており、後述する導体膜３４と導通可能である。なおグランド層４７の隅部は、ダイシング加工時のバリ防止のために部分的に欠損している。
　次に図２（Ｂ）に戻って、第１面に接続端子５２および封止樹脂５１を備えた電子部品５０を用意する。この電子部品５０を電子部品４０の第２面に形成された再配線層４８の上に搭載し、電気的接続および機械的接続を行う。続いてキャリア基板４１は除去され、端子４２および配線導体４３の下端に接続電極３５がそれぞれ設けられる。
　次に図２（Ｃ）において、電子部品５０の周囲に封止樹脂３３が充填され、サブモジュール全体が、例えば、直方体状となるように成形される。続いて封止樹脂３３および封止樹脂４４の外面、即ち、天面および４つの側面には、例えば、金属材料を用いたスパッタにより、電磁波を遮蔽するシールド膜として導体膜３４が設けられる。導体膜３４は、再配線層４８のグランド層４７と導通する。こうして電子部品４０の上に電子部品５０が積み重ねられたサブモジュール３０が得られる。これにより設置面積の小型化が図られる。
　サブモジュール３０は、図１に示すような基板２に実装される。このとき導体膜３４も基板２のグランドラインに接続される。導体膜３４の存在により、サブモジュール３０の外部から到来する電磁波の干渉を抑制できる。
（実施形態３）
　図３（Ａ）～（Ｂ）は、本発明の実施形態３に係るサブモジュール３０の構成の一例を示す断面図であり、図３（Ｃ）は、側面配線を示す側面図である。本実施形態に係る基本的な構成は、実施形態２と類似しているが、柱状の配線導体４３の代わりに、電子部品４０の側面に側面配線４３ａが設けられる点で相違する。
　図３（Ａ）において、電子部品４０の第２面には、実施形態２と同様に、電気絶縁層４５、導体層４６およびグランド層４７を含む再配線層４８が形成される。導体層４６は、図３（Ｃ）に示すように、電子部品４０の側面に設けられた側面配線４３ａと電気的に接続される。電子部品４０および側面配線４３ａの周囲は、封止樹脂４４で充填される。
　次に、第１面に接続端子５２および封止樹脂５１を備えた電子部品５０を再配線層４８の上に搭載し、電気的接続および機械的接続を行う。続いて端子４２および側面配線４３ａの下端に接続電極３５がそれぞれ設けられる。
　次に図３（Ｂ）において、電子部品５０の周囲に封止樹脂３３が充填され、サブモジュール全体が、例えば、直方体状となるように成形される。続いて封止樹脂３３および封止樹脂４４の外面、即ち、天面および４つの側面には、例えば、金属材料を用いたスパッタにより、電磁波を遮蔽するシールド膜として導体膜３４が設けられる。導体膜３４は、再配線層４８のグランド層４７と導通する。こうして電子部品４０の上に電子部品５０が積み重ねられたサブモジュール３０が得られる。これにより設置面積の小型化が図られる。
　サブモジュール３０は、図１に示すような基板２に実装される。このとき導体膜３４も基板２のグランドラインに接続される。導体膜３４の存在により、サブモジュール３０の外部から到来する電磁波の干渉を抑制できる。
（実施形態４）
　図４（Ａ）～（Ｃ）は、本発明の実施形態４に係るサブモジュール３０の構成の一例を示す断面図である。本実施形態に係る基本的な構成は、実施形態２と類似しているが、上側に位置する電子部品６０の第１面に再配線層６８が設けられる点で相違する。
　図４（Ａ）において、第１面に接続端子６２および封止樹脂６１を備えた電子部品６０を用意する。続いて電子部品６０の第１面には、下側に位置する電子部品７０のための再配線層６８が形成される。再配線層６８は、電気絶縁層６５、導体層６６およびグランド層６７を含む。グランド層６７は、図２（Ｄ）と同様に、後述する配線導体７４と短絡しないように第１面のほぼ全面に渡って設けられる。またグランド層６７の外側エッジが露出しており、後述する導体膜３４と導通可能である。
　次に図４（Ｂ）において、第１面に接続端子７２および封止樹脂７１を備えた電子部品７０を用意する。続いて電子部品７０を再配線層６８に接合し、電気的接続および機械的接続を行う。さらに柱状の配線導体７４を用意し、再配線層６８の導体層６６と電気的に接続する。
　次に図４（Ｃ）において、電子部品７０の周囲に封止樹脂３３が充填され、サブモジュール全体が、例えば、直方体状となるように成形される。続いて封止樹脂３３および封止樹脂６１の外面、即ち、天面および４つの側面には、例えば、金属材料を用いたスパッタにより、電磁波を遮蔽するシールド膜として導体膜３４が設けられる。導体膜３４は、再配線層６８のグランド層６７と導通する。続いて端子７２および配線導体７４の下端に接続電極３５がそれぞれ設けられる。こうして電子部品７０の上に電子部品６０が積み重ねられたサブモジュール３０が得られる。これにより設置面積の小型化が図られる。
　サブモジュール３０は、図１に示すような基板２に実装される。このとき導体膜３４も基板２のグランドラインに接続される。導体膜３４の存在により、サブモジュール３０の外部から到来する電磁波の干渉を抑制できる。
（実施形態５）
　図５（Ａ）～（Ｈ）は、本発明の実施形態５に係るサブモジュール３０の構成の一例を示す図であり、図５（Ａ）～（Ｂ）は電子部品８０，９０のバンプ配置図、図５（Ｃ）は導体フレーム３６の平面図、図５（Ｄ）はバンプと導体フレーム３６の配置図、図５（Ｅ）はＸ１－Ｘ１線に沿った断面図、図５（Ｆ）はＸ２－Ｘ２線に沿った断面図、図５（Ｇ）は導体フレーム３６に幅広のグランドプレーンを設けた変形例を示す平面図、図５（Ｈ）はバンプと導体フレーム３６の配置図である。本実施形態に係る基本的な構成は、実施形態２と類似しているが、再配線層４８の代わりに、配線用の導体フレーム３６を使用する点で相違する。
　図５（Ａ）に示すように、第２面に接続バンプ８１を備えた電子部品８０を用意し、また図５（Ｂ）に示すように、第１面に接続バンプ９１を備えた電子部品９０を用意する。一例として、３つの接続バンプ８１が正三角形状に配置され、３つの接続バンプ９１が逆正三角形状に配置される。なお接続バンプの数および配置はこれに限定されない。
　次に図５（Ｃ）に示すように、接続バンプ８１，９１の配置に対応した６つの導体３６ａ～３６ｆを有する導体フレーム３６を用意する。
　次に図５（Ｄ）～（Ｆ）に示すように、電子部品８０，９０を垂直方向に積み重ねる。その際、電子部品８０，９０の間に導体フレーム３６を介在させる。続いて電子部品８０の側面側に６つの柱状の配線導体３８を配置し、接続バンプ８１，９１、導体３６ａ～３６ｆおよび配線導体３８の間で相互に電気的接続および機械的接続を行う。即ち、導体３６ａ，３６ｄ，３６ｆは、３つの接続バンプ８１と３つの配線導体３８をそれぞれ電気的に接続し、導体３６ｂ，３６ｃ，３６ｅは、３つの接続バンプ９１と３つの配線導体３８をそれぞれ電気的に接続する。その後、導体３６ａ～３６ｆ以外の外周フレームは切断により除去する。
　続いて電子部品８０，９０の周囲に封止樹脂３３が充填され、サブモジュール全体が、例えば、直方体状となるように成形される。続いて封止樹脂３３の外面、即ち、天面および４つの側面には、例えば、金属材料を用いたスパッタにより、電磁波を遮蔽するシールド膜として導体膜３４が設けられる。図５（Ｇ）～（Ｈ）に示すように、導体３６ａ，３６ｂを合体して幅広化したグランドプレーンを設けた場合、導体３６ａは導体膜３４と導通する。続いて配線導体３８の下端に接続電極３９がそれぞれ設けられる。こうして電子部品８０の上に電子部品９０が積み重ねられたサブモジュール３０が得られる。これにより設置面積の小型化が図られる。
　サブモジュール３０は、図１に示すような基板２に実装される。このとき導体膜３４も基板２のグランドラインに接続される。導体膜３４の存在により、サブモジュール３０の外部から到来する電磁波の干渉を抑制できる。
（実施形態６）
　図６（Ａ）（Ｃ）（Ｄ）は、本発明の実施形態６に係るサブモジュール３０の構成の一例を示す断面図であり、図６（Ｂ）は、引出配線を示す側面図である。本実施形態に係る基本的な構成は、実施形態２と類似しているが、配線導体４３および再配線層４８の代わりにＦＰＣ（フレキシブル基板）１００を使用している点で相違する。
　図６（Ａ）において、電気絶縁層１０５、導体層１０６、グランド層１０７を有する多層配線層１０８および引出配線１０９を含むＦＰＣ１００を用意し、下側に位置する電子部品１１０の形状に従って屈曲させる。引出配線１０９は、電子部品１１０の側面に沿って延びており、電子部品１１０の第１面において外部に露出している。
　次に図６（Ｂ）において、例えば、接着剤を用いてＦＰＣ１００を電子部品１１０の形状に沿って装着する。続いて第１面に接続端子１２２および封止樹脂１２１を備えた電子部品１２０を用意する。この電子部品１２０を多層配線層１０８の上に搭載し、電気的接続および機械的接続を行う。続いて電子部品１１０の端子１１２および引出配線１０９の下端に接続電極３５がそれぞれ設けられる。
　次に図６（Ｄ）において、電子部品１２０の周囲に封止樹脂３３が充填され、サブモジュール全体が、例えば、直方体状となるように成形される。続いて封止樹脂３３、電子部品１１０およびＦＰＣ１００の外面、即ち、天面および４つの側面には、例えば、金属材料を用いたスパッタにより、電磁波を遮蔽するシールド膜として導体膜３４が設けられる。導体膜３４は、多層配線層１０８のグランド層１０７と導通する。こうして電子部品１１０の上に電子部品１２０が積み重ねられたサブモジュール３０が得られる。これにより設置面積の小型化が図られる。
　サブモジュール３０は、図１に示すような基板２に実装される。このとき導体膜３４も基板２のグランドラインに接続される。導体膜３４の存在により、サブモジュール３０の外部から到来する電磁波の干渉を抑制できる。
（実施形態７）
　図７は、本発明の実施形態７に係る電子部品モジュールの内部構成の一例を示す断面図である。本実施形態に係る基本的な構成は、実施形態１と類似しているが、基板２００の両面に複数の電子部品が２次元的に搭載され、いわゆる両面実装である点で相違する。
　基板２００は、例えば、多層プリント基板で構成され、電気絶縁層２０１の両面に、導体ライン２１０，２２０がそれぞれ形成された配線層２０２，２０３が設けられる。
　下側の配線層２０２には、電子部品１１，１２および電子部品１３，１４を含むサブモジュール３０が電気的、機械的に接合される。上側の配線層２０３には、電子部品１１，１２および電子部品１３，１４を含むサブモジュール３０が電気的、機械的に接合される。導体膜４および導体膜３４は、基板２０２のグランドラインに接続される。導体膜４の存在により、電子部品モジュール１の外部から到来する電磁波の干渉を抑制できる。また導体膜３４の存在により、電子部品１１，１２と電子部品１３，１４との間の電磁波の干渉を抑制できる。
　以上の各実施形態では、サブモジュールの内部で２つの電子部品を垂直方向に積み重ねた場合を例示したが、同様な手法を用いて３つ以上の電子部品を垂直方向に積み重ねることも可能である。また、同様な手法を用いて大型の電子部品の上に２つ以上の電子部品を２次元的に配置することも可能である。
　本発明は、添付図面を参照しながら好ましい実施形態に関連して充分に記載されているが、この技術の熟練した人々にとっては種々の変形や修正は明白である。そのような変形や修正は、添付した請求の範囲による本発明の範囲から外れない限りにおいて、その中に含まれると理解されるべきである。
　本発明は、モジュール内の部品を高密度に実装することができる点で産業上極めて有用である。
　　１　　電子部品モジュール
　　２　　基板
　　３，３３，４４　　封止樹脂
　　４，３４　　導体膜
　　１１～１４，４０，５０，６０，７０，８０，９０，１１０，１２０　　電子部品
　　３０　　サブモジュール
　　３５　　接続電極
　　３６　　導体フレーム
　　３６ａ～３６ｆ　　導体
　　３８，４３，７４　　配線導体
　　４３ａ　　側面配線
　　４５，６５，１０５　　電気絶縁層
　　４６，６６，１０６　　導体層
　　４７，６７，１０７　　グランド層
　　４８，６８　　再配線層
　　８１，９１　　接続バンプ
　　１００　　ＦＰＣ（フレキシブル基板）
　　１０８　　多層配線層
　　引出配線　　１０９

Claims (7)

  1. 　基板と、
    　前記基板に実装された電子部品と、
    　前記基板に実装されるサブモジュールと、を備える電子部品モジュールであって、
    　前記サブモジュールは、
    　配線基板と、
    　前記配線基板の２つの主面のうち一方の主面に配置された第１電子部品と、
    　前記配線基板の２つの主面のうち他方の主面に配置された第２電子部品と、
    　前記配線基板、前記第１電子部品および前記第２電子部品を覆う第１封止部材と、を含む、電子部品モジュール。
  2. 　前記サブモジュールの前記第１封止部材の表面には、第１シールド膜が設けられる請求項１に記載の電子部品モジュール。
  3. 　前記サブモジュール内の前記第１電子部品と前記第２電子部品の間に、前記配線基板の主面と平行な方向にグランド導体が設けられる請求項２に記載の電子部品モジュール。
  4. 　前記サブモジュールおよび前記第１電子部品および前記第２電子部品を覆う第２封止部材を備え、
    　前記第２封止部材の表面には、第２シールド膜が設けられる請求項１～３のいずれかに記載の電子部品モジュール。
  5. 　前記第１電子部品および前記第２電子部品の一方は、前記第２シールド膜に直接接触しており、前記第１電子部品および前記第２電子部品の他方は、前記基板に配置された導体に直接接触している請求項４に記載の電子部品モジュール。
  6. 　前記第１電子部品および前記第２電子部品の一方は、前記第２シールド膜に直接接触する接触面および前記第２シールド膜に直接接触しない非接触面を有し、前記接触面の表面粗さが前記非接触面の表面粗さより大きい請求項５に記載の電子部品モジュール。
  7. 　対向する第１面および第２面を有する第１電子部品を用意するステップと、
    　前記第１電子部品の第２面側に配線基板を、前記第１電子部品の側面側に配線導体をそれぞれ設けるステップと、
    　対向する第１面および第２面を有する第２電子部品を、前記第１電子部品の第２面側に積み重ねて、前記配線基板、前記配線導体および前記第２電子部品の端子を電気的に接続するステップと、
    　前記第１電子部品、前記第２電子部品、前記配線基板および前記配線導体を封止部材で被覆するステップと、を含むサブモジュールの製造方法。
PCT/JP2021/037713 2020-10-16 2021-10-12 電子部品モジュール、サブモジュールおよびその製造方法 WO2022080360A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202190000795.XU CN220189616U (zh) 2020-10-16 2021-10-12 电子部件模块、子模块
US18/298,451 US20230309230A1 (en) 2020-10-16 2023-04-11 Electronic component module, sub-module, and method for manufacturing same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-174835 2020-10-16
JP2020174835 2020-10-16

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US18/298,451 Continuation US20230309230A1 (en) 2020-10-16 2023-04-11 Electronic component module, sub-module, and method for manufacturing same

Publications (1)

Publication Number Publication Date
WO2022080360A1 true WO2022080360A1 (ja) 2022-04-21

Family

ID=81208254

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/037713 WO2022080360A1 (ja) 2020-10-16 2021-10-12 電子部品モジュール、サブモジュールおよびその製造方法

Country Status (3)

Country Link
US (1) US20230309230A1 (ja)
CN (1) CN220189616U (ja)
WO (1) WO2022080360A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007072616A1 (ja) * 2005-12-22 2007-06-28 Murata Manufacturing Co., Ltd. 部品内蔵モジュールおよびその製造方法
JP2008311267A (ja) * 2007-06-12 2008-12-25 Taiyo Yuden Co Ltd 回路モジュールの製造方法及び回路モジュール
JP2013058516A (ja) * 2011-09-07 2013-03-28 Murata Mfg Co Ltd モジュールの製造方法
WO2019045088A1 (ja) * 2017-09-04 2019-03-07 株式会社村田製作所 高周波モジュールおよびその製造方法
WO2020066380A1 (ja) * 2018-09-28 2020-04-02 株式会社村田製作所 回路モジュール及び通信装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007072616A1 (ja) * 2005-12-22 2007-06-28 Murata Manufacturing Co., Ltd. 部品内蔵モジュールおよびその製造方法
JP2008311267A (ja) * 2007-06-12 2008-12-25 Taiyo Yuden Co Ltd 回路モジュールの製造方法及び回路モジュール
JP2013058516A (ja) * 2011-09-07 2013-03-28 Murata Mfg Co Ltd モジュールの製造方法
WO2019045088A1 (ja) * 2017-09-04 2019-03-07 株式会社村田製作所 高周波モジュールおよびその製造方法
WO2020066380A1 (ja) * 2018-09-28 2020-04-02 株式会社村田製作所 回路モジュール及び通信装置

Also Published As

Publication number Publication date
US20230309230A1 (en) 2023-09-28
CN220189616U (zh) 2023-12-15

Similar Documents

Publication Publication Date Title
CN110036469B (zh) 高频模块
JP4650244B2 (ja) 回路モジュールおよびその製造方法
US7613010B2 (en) Stereoscopic electronic circuit device, and relay board and relay frame used therein
JP6950757B2 (ja) 高周波モジュール
WO2019098316A1 (ja) 高周波モジュール
JP4606849B2 (ja) デカップリングコンデンサを有する半導体チップパッケージ及びその製造方法
EP1965615A1 (en) Module having built-in component and method for fabricating such module
KR100835061B1 (ko) 반도체 칩 패키지
JP2005019568A (ja) 積層型半導体装置
US20130223038A1 (en) Module substrate and method for manufacturing module substrate
US9907180B2 (en) Multilayer electronic device and manufacturing method therefor
WO2014162478A1 (ja) 部品内蔵基板及びその製造方法
US20150282328A1 (en) Communication module
JP7151906B2 (ja) 電子部品モジュール、および、電子部品モジュールの製造方法
US20130250528A1 (en) Circuit module
US20220320008A1 (en) Module
US9538644B2 (en) Multilayer wiring substrate and module including same
CN220172098U (zh) 电子部件模块
JP2005217348A (ja) 立体的電子回路装置およびその中継基板と中継枠
JPWO2020100849A1 (ja) 実装型電子部品、および、電子回路モジュール
JP2010123839A (ja) 半導体モジュール
CN113766818A (zh) 多层堆叠封装组件及多层组件的封装方法
KR102117477B1 (ko) 반도체 패키지 및 반도체 패키지의 제조방법
WO2022080360A1 (ja) 電子部品モジュール、サブモジュールおよびその製造方法
KR101741648B1 (ko) 전자파 차폐 수단을 갖는 반도체 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21880099

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 202190000795.X

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21880099

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP