JP7151906B2 - 電子部品モジュール、および、電子部品モジュールの製造方法 - Google Patents

電子部品モジュール、および、電子部品モジュールの製造方法 Download PDF

Info

Publication number
JP7151906B2
JP7151906B2 JP2021545249A JP2021545249A JP7151906B2 JP 7151906 B2 JP7151906 B2 JP 7151906B2 JP 2021545249 A JP2021545249 A JP 2021545249A JP 2021545249 A JP2021545249 A JP 2021545249A JP 7151906 B2 JP7151906 B2 JP 7151906B2
Authority
JP
Japan
Prior art keywords
electronic component
insulating resin
main surface
substrate
component module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021545249A
Other languages
English (en)
Other versions
JPWO2021049400A1 (ja
JPWO2021049400A5 (ja
Inventor
涼平 岡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2021049400A1 publication Critical patent/JPWO2021049400A1/ja
Publication of JPWO2021049400A5 publication Critical patent/JPWO2021049400A5/ja
Application granted granted Critical
Publication of JP7151906B2 publication Critical patent/JP7151906B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、基板に電子部品を実装した電子部品モジュールに関する。
特許文献１には、多層配線基板の主面に電子部品が実装された高周波モジュールが記載されている。基板の主面には、半導体素子やチップ部品が実装されている。
基板の主面は、封止樹脂によって覆われている。そして、封止樹脂の表面および基板の側面は、シールド膜によって被覆されている。
国際公開２０１７／０２６４３０号明細書
特許文献１に示すような従来の構成の高周波モジュールでは、製品ロット等は、封止樹脂の表面に印字される。このため、封止樹脂は、印字分の厚みを必要とし、結果的に、高周波モジュール（電子部品モジュール）は、この分大きくなってしまう。
したがって、本発明の目的は、印字を施すことが可能な小型の電子部品モジュールを提供することにある。
この発明の電子部品モジュールは、基板、第１電子部品、および、第１絶縁性樹脂を備える。基板は、第１主面と第２主面とを有し、第２主面側を実装側とする。第１電子部品は、第１主面に実装される。第１絶縁性樹脂は、第１主面側を覆う。第１電子部品は、半導体を用いた電子部品である。第１電子部品における第１主面に対向する面と反対側の半導体の面は、第１絶縁性樹脂から露出する。半導体の露出面に、印字が施されている。
この構成では、印字のために、第１絶縁性樹脂の厚みを大きくしなくてもよい。これにより、基板の第１主面側の厚みは小さくなる。
この発明によれば、印字を施すことが可能な電子部品モジュールを小型に実現できる。
図１は、第１の実施形態に係る電子部品モジュールの構成を示す側面断面図である。 図２は、第１の実施形態に係る電子部品モジュールの製造方法を示すフローチャートである。 図３（Ａ）、図３（Ｂ）、図３（Ｃ）、図３（Ｄ）は、製造工程の各工程での構成を示す側面断面図である。 図４は、第２の実施形態に係る電子部品モジュールの構成を示す側面断面図である。 図５は、第３の実施形態に係る電子部品モジュールの構成を示す側面断面図である。
（第１実施形態）
本発明の第１の実施形態に係る電子部品モジュールについて、図を参照して説明する。図１は、第１の実施形態に係る電子部品モジュールの構成を示す側面断面図である。
図１に示すように、電子部品モジュール１０は、基板２０、実装型電子部品４１、実装型電子部品４２、実装型電子部品４３、絶縁性樹脂５１、絶縁性樹脂５２、複数の端子導体６１、複数の柱状導体６１０、および、シールド膜７０を備える。
基板２０は、絶縁性の主体を有し、電子部品モジュール１０を実現するための導体パターンを備える。基板２０は、例えば、所定の導体パターンが形成された複数の絶縁体層を積層してなる。なお、基板２０の内部に形成される導体パターンの図示は、省略している。基板２０は、例えば、矩形の平板であり、互いに対向する第１主面２０１と第２主面２０２とを有する。基板２０は、セラミック多層基板である。また、基板２０は、樹脂多層基板であってもよい。
基板２０の第１主面２０１には、複数のランド導体２１１が形成されている。ランド導体２１１の個数および配列は、実装型電子部品４１の端子数および端子配列に対応する。
基板２０の第２主面２０２には、複数のランド導体２２１、複数のランド導体２２２、および、複数の外部接続用端子導体２９０が形成されている。複数のランド導体２２１の個数および配列は、実装型電子部品４２の端子数および端子配列に対応する。複数のランド導体２２２の個数および配列は、実装型電子部品４３の端子数および端子配列に対応する。複数の外部接続用端子導体２９０は、基板２０の第２主面２０２において、外周端の近傍に、外周端に沿って配列されている。なお、複数の外部接続用端子導体２９０は、必ずしも基板の外周端に沿って配列されている必要はなく、例えば、実装型電子部品４２と実装型電子部品４３の間に配置されていてもよい。
実装型電子部品４１は、例えば半導体を用いた電子部品である。実装型電子部品４１は、実装面４１１側と反対側の天面４１２を研削して、薄型化できる電子部品である。例えば、実装型電子部品４１は、例えば、絶縁性樹脂等によって予めモールドされていない、所謂ベアチップの半導体ＩＣである。実装型電子部品４１が、本発明の「第１電子部品」に対応する。
実装型電子部品４２および実装型電子部品４３は、例えば、研削できず、薄型化できない電子部品である。実装型電子部品４２は、例えば、樹脂モールドされた能動態素子（トランジスタ等）、チップキャパシタ素子、チップインダクタ素子、チップ抵抗素子等である。実装型電子部品４２、実装型電子部品４３が、本発明の「第２電子部品」に対応する。
実装型電子部品４１は、ランド導体２１１に、はんだ等を用いて接合（実装）される。実装型電子部品４２は、ランド導体２２１に、はんだ等を用いて接合（実装）される。実装型電子部品４３は、ランド導体２２２に、はんだ等を用いて接合（実装）される。
柱状導体６１０は、例えば、銅等の金属からなる。複数の柱状導体６１０は、複数の外部接続用端子導体２９０に、はんだ等を用いて接合（実装）される。柱状導体６１０は、突起電極、金属ピン、めっき等である。また、柱状導体に代えて、はんだバンプとしてもよい。
絶縁性樹脂５１は、基板２０の第１主面２０１側を覆う。絶縁性樹脂５１は、実装型電子部品４１の実装面４１１および側面を覆う。言い換えれば、実装型電子部品４１の天面４１２は、絶縁性樹脂５１から外部に露出している。この際、実装型電子部品４１の天面４１２は、絶縁性樹脂５１における第１主面２０１への当接面と反対側の面に対して、面一であるが、若干突出していてもよい。絶縁性樹脂５１が、本発明の「第１絶縁性樹脂」に対応する。
絶縁性樹脂５２は、基板２０の第２主面２０２側を覆う。絶縁性樹脂５２は、実装型電子部品４２、実装型電子部品４３および柱状導体６１０を覆う。絶縁性樹脂５２が、本発明の「第２絶縁性樹脂」に対応する。
これら絶縁性樹脂５１および絶縁性樹脂５２を備えることによって、実装型電子部品４１、実装型電子部品４２、実装型電子部品４３、および、基板２０の第１主面２０１と第２主面２０２とに形成された導体パターンを、外部環境から保護できる。
端子導体６１は、柱状導体６１０における外部接続用端子導体２９０との接合面と反対側の面に形成される。この端子導体６１が、電子部品モジュール１０を他の回路基板に実装するための端子となる。すなわち、電子部品モジュール１０では、基板２０の第２主面２０２側が、他の回路基板への実装側となる。
シールド膜７０は、導電性の膜である。シールド膜７０は、絶縁性樹脂５１の外面の全面、実装型電子部品４１の天面４１２、基板２０の側面の全面、および、絶縁性樹脂５２の側面の全面を覆う。このように、シールド膜７０を配置することによって、実装型電子部品４１、実装型電子部品４２、実装型電子部品４３、および、基板２０に形成された電気的な構成と、外部環境との不要な結合、干渉を抑制できる。また、シールド膜７０はグランド電位に接続されている。これは例えば、基板２０の内層にグランド電極（図示せず）を基板側面から露出させておき、当該露出させたグランド電極にシールド膜７０を接続することで実現される。
そして、実装型電子部品４１の天面４１２には、印字８０が施されている。印字８０は、実装型電子部品４１の天面４１２に形成された所定のパターンの凹みによって形成される。印字８０の内容は、例えば、電子部品モジュール１０の製造ロット等である。なお、印字８０の表面には、シールド膜７０が形成されているが、凹みに沿ってシールド膜７０が形成されることによって、印字８０は、電子部品モジュール１０の外面から、容易に視認できる。
このように、電子部品モジュール１０では、絶縁性樹脂５１から露出する実装型電子部品４１の天面４１２に印字８０が施されているので、絶縁性樹脂５１は、印字のための余剰な厚みを有さなくてもよい。印字のための余剰な厚みとは、電子部品モジュール１０の電気特性や信頼性を確保できるのに必要最小限な厚みに対して、さらに、印字のために必要な厚みのことである。これにより、基板２０の第１主面２０１側の厚みを小さくでき、電子部品モジュール１０の厚みを小さくし、小型化できる。
なお、この際、図１に示すように、絶縁性樹脂５１の厚みＤ１は、絶縁性樹脂５２の厚みＤ２よりも小さいことが好ましい。別の定義であれば、電子部品モジュール１０の厚み方向における、第１主面２０１と実装型電子部品４１の天面４１２との距離（厚みＤ１相当）は、電子部品モジュール１０の厚み方向における、第２主面２０２と端子導体６１との距離（厚みＤ２相当）よりも小さい。
これにより、例えば、電子部品モジュール１０は、薄型化（小型化）を実現しながら、基板２０と他の回路基板との距離、実装型電子部品４２および実装型電子部品４３と他の回路基板との距離を、所定量取ることができる。これにより、基板２０と他の回路基板との電磁界結合、実装型電子部品４２および実装型電子部品４３と他の回路基板との電磁界結合を抑制できる。また、例えば、実装型電子部品４２および実装型電子部品４３に、信頼性の確保が重要な電子部品を選択し、これらの電子部品の保護機能を向上しながら、電子部品モジュール１０を小型化できる。
このような構成からなる電子部品モジュール１０は、次に示す製造方法によって実現できる。図２は、第１の実施形態に係る電子部品モジュールの製造方法を示すフローチャートである。図３（Ａ）、図３（Ｂ）、図３（Ｃ）、図３（Ｄ）は、製造工程の各工程での構成を示す側面断面図である。
まず、図３（Ａ）に示すように、基板２０の両面に実装型電子部品を実装する（Ｓ１１）。より具体的には、基板２０の第１主面２０１に、半導体ＩＣ等からなる実装型電子部品４１を実装する。また、基板２０の第２主面２０２に、実装型電子部品４２、実装型電子部品４３、および、柱状導体６１０を実装する。
次に、図３（Ｂ）に示すように、基板２０の両面を絶縁性樹脂で封止する（Ｓ１２）。より具体的には、基板２０の第１主面２０１側を、絶縁性樹脂５１で封止する。この際、絶縁性樹脂５１は、実装型電子部品４１の全体を覆うように、形成される。また、基板２０の第２主面２０２側を、絶縁性樹脂５２で封止する。この際、絶縁性樹脂５２は、実装型電子部品４２、実装型電子部品４３、および、柱状導体６１０の全体を覆うように、形成される。
次に、図３（Ｃ）に示すように、基板２０の両面の絶縁性樹脂を研削する（Ｓ１３）。より具体的には、基板２０の第１主面２０１側では、実装型電子部品４１の天面４１２が露出するまで、絶縁性樹脂５１を、絶縁性樹脂５１における第１主面２０１への当接面と反対側の面から研削する。この際、実装型電子部品４１の信頼性、電気的な特性に問題が生じない程度まで、実装型電子部品４１を研削するとよりよい。これにより、電子部品モジュール１０は、さらに小型化できる。
また、基板２０の第２主面２０２側では、柱状導体６１０が露出するまで、絶縁性樹脂５２を、絶縁性樹脂５２における第２主面２０２への当接面と反対側の面から研削する。
次に、図３（Ｄ）に示すように、実装型電子部品４１の天面４１２に印字８０を施す（Ｓ１４）。より具体的には、実装型電子部品４１の天面４１２に、例えば、レーザ光を照射し、天面４１２を所定パターンで削る。この際、半導体基板を透過しない（透過率が低い）波長のレーザ光を用いることによって、印字８０を、確実に施すことができる。
次に、例えばスパッタリング等によってシールド膜７０を形成し、メッキ等によって端子導体６１を形成する。これにより、図１に示す構成からなる電子部品モジュール１０を製造できる。
（第２実施形態）
本発明の第２の実施形態に係る電子部品モジュールについて、図を参照して説明する。図４は、第２の実施形態に係る電子部品モジュールの構成を示す側面断面図である。
図４に示すように、第２の実施形態に係る電子部品モジュール１０Ａは、第１の実施形態に係る電子部品モジュール１０に対して、基板２０の第２主面２０２側の構成において異なる。電子部品モジュール１０Ａの他の構成は、電子部品モジュール１０と同様であり、同様の箇所の説明は省略する。
電子部品モジュール１０Ａは、研削できない実装型電子部品４２および実装型電子部品４３に代えて、研削して薄型化できる実装型電子部品４２Ａを備える。実装型電子部品４２Ａは、例えば、実装型電子部品４１と同様、半導体を用いた電子部品、または、圧電体を用いた電子部品である。
実装型電子部品４２Ａは、基板２０の第２主面２０２のランド導体２２１に接合（実装）される。実装型電子部品４２Ａにおける実装面４２１に対向する天面４２２は、絶縁性樹脂５２から外部に露出されている。実装型電子部品４２Ａの天面４２２には、例えば、図４に示すように、グランド導体６２が形成されていてもよい。
このような構成では、基板２０の第２主面２０２側も、第１主面２０１側と同様に、研削によって薄型化できる。例えば、第２主面２０２側の厚みＤ２Ａを、第１主面２０１側の厚みＤ１と同等にできる。これにより、電子部品モジュール１０Ａは、さらに小型化できる。
なお、電子部品モジュール１０Ａの構成は、第２主面２０２側についても実装型電子部品４２Ａが露出するまで研削することによって、上述の第１主面２０１側と同様に実現できる。
また、第２の実施形態では、第１主面２０１にランド導体２１２が形成され、ランド導体２１２に、実装型電子部品４４が実装されている。実装型電子部品４４は、研削できない実装型電子部品である。実装型電子部品４４の高さが、研削後の実装型電子部品４１の厚み以下であれば、第１主面２０１に実装されていてもよい。なお、第２主面２０２側についても、同様に、研削できない実装型電子部品の高さが、研削できる実装型電子部品の研削後の厚み以下であれば、実装できる。
（第３実施形態）
本発明の第３の実施形態に係る電子部品モジュールについて、図を参照して説明する。図５は、第３の実施形態に係る電子部品モジュールの構成を示す側面断面図である。
図５に示すように、第３の実施形態に係る電子部品モジュール１０Ｂは、第２の実施形態に係る電子部品モジュール１０Ａに対して、基板２０の第１主面２０１側のみに実装型電子部品を実装し、第２主面２０２側に実装型電子部品を実装していない点で異なる。電子部品モジュール１０Ｂの他の構成は、電子部品モジュール１０Ａと同様であり、同様の箇所の説明は省略する。
基板２０の第１主面２０１には、実装型電子部品４１および実装型電子部品４４が実装されている。絶縁性樹脂５１は、基板２０の第１主面２０１側を覆う。この際、実装型電子部品４１の天面４１２は、絶縁性樹脂５１に覆われておらず、外部に露出している。実装型電子部品４１の天面４１２には、印字８０が施されている。そして、この実装型電子部品４１の天面４１２を含み、基板２０の第１主面２０１側の全体を覆うようにシールド膜７０が形成されている。
このように、電子部品モジュール１０Ｂは、所謂、片面実装基板の構成を備える。そして、このような片面実装基板の構成であっても、上述の電子部品モジュール１０、１０Ａと同様の作用効果を奏することができる。
なお、上述の各実施形態において、研削できる実装型電子部品を、主面に１個実装する態様を示したが、複数個の研削できる実装型電子部品を実装してもよい。また、研削できない実装型電子部品の個数も、上述の実施形態の限りではない。
１０、１０Ａ、１０Ｂ：電子部品モジュール
２０：基板
４１、４２、４２Ａ、４３、４４：実装型電子部品
５１、５２：絶縁性樹脂
６１：端子導体
６２：グランド導体
７０：シールド膜
８０：印字
２０１：第１主面
２０２：第２主面
２１１、２１２、２２１、２２２：ランド導体
２９０：外部接続用端子導体
４１１：実装面
４１２：天面
４２１：実装面
４２２：天面
６１０：柱状導体

Claims (6)

  1. 第１主面と第２主面とを有し、前記第２主面側を実装側とする基板と、
    前記第１主面に実装された第１電子部品と、
    前記第１主面側を覆う第１絶縁性樹脂と、
    を備え、
    前記第１電子部品は、半導体を用いた電子部品であり、
    前記第１電子部品における、前記第１主面に対向する面と反対側の前記半導体の面は、前記第１絶縁性樹脂から露出し、
    前記半導体の露出面に、印字が施されており、
    前記第１絶縁性樹脂の表面および前記半導体の露出面を覆う、導電性のシールド膜を備える、
    電子部品モジュール。
  2. 前記第２主面に実装された第２電子部品と、
    前記第２主面側を覆う第２絶縁性樹脂と、
    を備える、
    請求項１に記載の電子部品モジュール。
  3. 前記シールド膜は、前記基板の側面、および、前記第２絶縁性樹脂の側面を、さらに覆う、
    請求項２に記載の電子部品モジュール。
  4. 前記第２電子部品は、半導体または圧電体を用いた電子部品であり、
    前記第２電子部品における、前記第２主面に対向する面と反対側の面は、前記第２絶縁性樹脂から露出している、
    請求項２または請求項３に記載の電子部品モジュール。
  5. 前記第１絶縁性樹脂の厚みは、前記第２絶縁性樹脂の厚みよりも小さい、
    請求項２乃至請求項４のいずれかに記載の電子部品モジュール。
  6. 基板の第１主面に、半導体を用いた第１電子部品を実装し、前記基板の第２主面に、第２電子部品を実装する工程と、
    前記第１主面側を第１絶縁性樹脂で覆い、前記第２主面側を第２絶縁性樹脂で覆う工程と、
    前記第１絶縁性樹脂における、前記第１主面に当接する面と反対側の面から、前記第１絶縁性樹脂を研削して、前記第１電子部品の前記半導体を露出させる工程と、
    前記半導体の露出面に、前記半導体を透過しない波長のレーザを照射して、印字を行う工程と
    を有する、電子部品モジュールの製造方法。
JP2021545249A 2019-09-12 2020-09-03 電子部品モジュール、および、電子部品モジュールの製造方法 Active JP7151906B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019165804 2019-09-12
JP2019165804 2019-09-12
PCT/JP2020/033361 WO2021049400A1 (ja) 2019-09-12 2020-09-03 電子部品モジュール、および、電子部品モジュールの製造方法

Publications (3)

Publication Number Publication Date
JPWO2021049400A1 JPWO2021049400A1 (ja) 2021-03-18
JPWO2021049400A5 JPWO2021049400A5 (ja) 2022-05-24
JP7151906B2 true JP7151906B2 (ja) 2022-10-12

Family

ID=74866609

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021545249A Active JP7151906B2 (ja) 2019-09-12 2020-09-03 電子部品モジュール、および、電子部品モジュールの製造方法

Country Status (3)

Country Link
US (1) US20220189838A1 (ja)
JP (1) JP7151906B2 (ja)
WO (1) WO2021049400A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116438647A (zh) * 2020-12-07 2023-07-14 株式会社村田制作所 高频模块以及通信装置
WO2023017698A1 (ja) * 2021-08-10 2023-02-16 株式会社村田製作所 モジュール
CN117882186A (zh) * 2021-08-24 2024-04-12 株式会社村田制作所 高频模块、通信装置以及高频模块的制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005203695A (ja) 2004-01-19 2005-07-28 Casio Micronics Co Ltd 半導体装置およびその製造方法
WO2016181706A1 (ja) 2015-05-14 2016-11-17 株式会社村田製作所 電子回路モジュール
WO2018198856A1 (ja) 2017-04-28 2018-11-01 株式会社村田製作所 回路モジュールおよびその製造方法
JP2018195756A (ja) 2017-05-19 2018-12-06 株式会社村田製作所 電子部品モジュールおよび電子部品モジュールの製造方法
WO2019045088A1 (ja) 2017-09-04 2019-03-07 株式会社村田製作所 高周波モジュールおよびその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001085285A (ja) * 1999-09-13 2001-03-30 Toshiba Corp 半導体装置及びその製造方法
JP2013074218A (ja) * 2011-09-29 2013-04-22 Nippon Dempa Kogyo Co Ltd 電子部品への捺印方法
US9257419B2 (en) * 2014-03-17 2016-02-09 Freescale Semiconductor Inc. Leadframe-based system-in-packages having sidewall-mounted surface mount devices and methods for the production thereof
JP6512298B2 (ja) * 2015-08-11 2019-05-15 株式会社村田製作所 高周波モジュールおよびその製造方法
US10872879B2 (en) * 2015-11-12 2020-12-22 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor package and manufacturing method thereof
US10461005B2 (en) * 2018-04-02 2019-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005203695A (ja) 2004-01-19 2005-07-28 Casio Micronics Co Ltd 半導体装置およびその製造方法
WO2016181706A1 (ja) 2015-05-14 2016-11-17 株式会社村田製作所 電子回路モジュール
WO2018198856A1 (ja) 2017-04-28 2018-11-01 株式会社村田製作所 回路モジュールおよびその製造方法
JP2018195756A (ja) 2017-05-19 2018-12-06 株式会社村田製作所 電子部品モジュールおよび電子部品モジュールの製造方法
WO2019045088A1 (ja) 2017-09-04 2019-03-07 株式会社村田製作所 高周波モジュールおよびその製造方法

Also Published As

Publication number Publication date
JPWO2021049400A1 (ja) 2021-03-18
US20220189838A1 (en) 2022-06-16
WO2021049400A1 (ja) 2021-03-18

Similar Documents

Publication Publication Date Title
JP7151906B2 (ja) 電子部品モジュール、および、電子部品モジュールの製造方法
CN110036469B (zh) 高频模块
US7180012B2 (en) Module part
KR101642560B1 (ko) 전자 소자 모듈 및 그 제조 방법
US20050168961A1 (en) Stereoscopic electronic circuit device, and relay board and relay frame used therein
US20120104570A1 (en) Semiconductor package module
KR20050001368A (ko) 적층형 반도체 장치
US12028965B2 (en) Circuit board and method for preparing same, and electronic device
US11871523B2 (en) Electronic component module and method for manufacturing electronic component module
JP7354594B2 (ja) 電子素子モジュール及びその製造方法
US20210265555A1 (en) Mountable electronic component and electronic circuit module
US10959358B2 (en) Electronic component module
US20180277490A1 (en) Semiconductor package and manufacturing method thereof
US20220320008A1 (en) Module
JP2015185812A (ja) 部品内蔵回路基板
JP2005026263A (ja) 混成集積回路
US20130250528A1 (en) Circuit module
US9538644B2 (en) Multilayer wiring substrate and module including same
US9629249B2 (en) Component-embedded substrate and communication module
KR101555403B1 (ko) 배선기판
JPWO2020174941A1 (ja) 電子機器及び基板
US20210399084A1 (en) Electronic component module
JP2009117409A (ja) 回路基板
US20220310317A1 (en) Electronic component module
WO2022080360A1 (ja) 電子部品モジュール、サブモジュールおよびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220311

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220311

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220830

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220912

R150 Certificate of patent or registration of utility model

Ref document number: 7151906

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150