JP7354594B2 - 電子素子モジュール及びその製造方法 - Google Patents

電子素子モジュール及びその製造方法 Download PDF

Info

Publication number
JP7354594B2
JP7354594B2 JP2019104112A JP2019104112A JP7354594B2 JP 7354594 B2 JP7354594 B2 JP 7354594B2 JP 2019104112 A JP2019104112 A JP 2019104112A JP 2019104112 A JP2019104112 A JP 2019104112A JP 7354594 B2 JP7354594 B2 JP 7354594B2
Authority
JP
Japan
Prior art keywords
shielding frame
substrate
electronic device
heat dissipation
electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019104112A
Other languages
English (en)
Other versions
JP2020145394A (ja
Inventor
モク ジャン、ジュン
Original Assignee
サムソン エレクトロ－メカニックス カンパニーリミテッド．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by サムソン エレクトロ－メカニックス カンパニーリミテッド． filed Critical サムソン エレクトロ－メカニックス カンパニーリミテッド．
Publication of JP2020145394A publication Critical patent/JP2020145394A/ja
Application granted granted Critical
Publication of JP7354594B2 publication Critical patent/JP7354594B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4875—Connection or disconnection of other leads to or from bases or plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、電子素子モジュール及びその製造方法に関するものである。
近年、半導体素子は、工程技術の微細化及び機能の多様化に伴うチップサイズの減少や入出力端子の個数増加によって、電極パッドのピッチがますます微細化している。このように、様々な機能の融合化が加速することによって、複数の素子を一つのパッケージ内に集積するパッケージング技術が求められている。
かかる技術の改善要求、そして、製品価格の上昇制御に応えるために、複数の電子素子を積層配置する積層型半導体パッケージや、互いに異なる機能を有する電子素子を集積したＳＩＰ（Ｓｙｓｔｅｍ ｉｎ Ｐａｃｋａｇｅ）形態の電子素子モジュールが製造されている。
かかる電子素子モジュールは、内部に配置される電子素子が隣接して位置するため、上記電子素子間で引き起こされるノイズによって電気的信号が歪んだり、動作時に熱が多く発生する発熱素子によって周辺素子が損傷したりするという問題が発生している。
本発明の目的は、電子素子間で引き起こされるノイズを遮断しながら熱を効果的に放出することができる電子素子モジュール及びその製造方法を提供することである。
本発明の実施形態による電子素子モジュールは、基板、上記基板に実装される第１素子及び第２素子を含む電子素子、及び上記第１素子を内部に収容し、上記基板に実装される遮蔽フレームを含み、上記遮蔽フレームは、上記第１素子上に積層配置される放熱部、及び上記放熱部の縁から延長され、一定間隔に離隔配置される多数のポストを含み、上記ポスト間の最大離隔間隔は、上記第１素子に流入する電磁波、または、上記第１素子から流出する電磁波の波長よりも小さく形成される。
また、本発明の実施形態による電子素子モジュールの製造方法は、金属板を設ける段階、上記金属板から不要な部分を除去して放熱部と多数のポストを形成する段階、上記放熱部と上記ポストとが連結される部分を折り曲げて遮蔽フレームを形成する段階、及び基板に実装された第１素子が上記遮蔽フレームの内部に収容されるように、遮蔽フレームを上記基板に実装する段階を含むことができる。
本発明によると、遮蔽フレームを介して電子素子間の干渉を遮断することができ、放熱経路を提供するため、放熱効果も高めることができる。
本発明の実施形態による電子素子モジュールを概略的に示す斜視図である。 図１に示された電子素子モジュールの断面図である。 図２に示された基板の平面図である。 図２に示された遮蔽フレームの斜視図である。 図２に示された遮蔽フレームの製造方法を示す図である。 図２に示された電子素子モジュールの製造方法を工程順に示した図である。 図２に示された電子素子モジュールの製造方法を工程順に示した図である。 図２に示された電子素子モジュールの製造方法を工程順に示した図である。 図２に示された電子素子モジュールの製造方法を工程順に示した図である。 図２に示された電子素子モジュールの製造方法を工程順に示した図である。 本発明の他の実施形態による電子素子モジュールを概略的に示す断面図である。 本発明のさらに他の実施形態による電子素子モジュールを概略的に示す断面図である。 本発明のさらに他の実施形態による電子素子モジュールを概略的に示す断面図である。 図１３に示された遮蔽フレームの底面斜視図である。 図１３に示された遮蔽フレームの断面図である。 本発明のさらに他の実施形態による遮蔽フレームの断面図である。 本発明のさらに他の実施形態による電子素子モジュールを概略的に示す断面図である。
本発明の詳細な説明に先立ち、以下で説明される本明細書及び特許請求の範囲で用いられる用語や単語は通常的であるか、辞書的な意味に限定して解釈されてはならず、発明者は、自身の発明を最善の方法で説明するために用語の概念を適切に定義することができるという原則に立脚し、本発明の技術的思想に符合する意味と概念で解釈されなければならない。したがって、本明細書に記載された実施形態と図面に示された構成は、本発明の最も好ましい実施形態にすぎず、本発明の技術的思想をすべて代弁するものではない。このため、本出願時点でこれらを代替することができる様々な均等物と変形例があり得ることを理解すべきである。
以下、添付された図面を参照して本発明の好ましい実施形態について詳細に説明する。このとき、添付された図面において同一の構成要素は、できる限り同一の符号で示していることに注意しなければならない。また、本発明の要旨を不明にする可能性がある公知の機能及び構成に対する詳細な説明は省略する。同様の理由から、添付図面において一部の構成要素は、誇張、省略または概略的に示されており、各構成要素の大きさは、実際の大きさを完全に反映するものではない。
また、本明細書において上側、下側、側面などの表現は、図面に示すものを基準に説明したものであって、該当する対象の方向が変更されると、異なって表現されることを予め明らかにしておく。
図１は本発明の実施形態による電子素子モジュールを概略的に示す斜視図であり、図２は図１に示された電子素子モジュールの断面図であり、図３は図２に示された基板の平面図であり、図４は図２に示された遮蔽フレームの斜視図である。
図１～図４を参照すると、本実施形態による電子素子モジュール１００は、基板２０、多数の電子素子１０、遮蔽フレーム３０、及び封止部４０を含むことができる。
基板２０は、一面に少なくとも１つの電子素子１０が搭載されるように構成され、当技術分野でよく知られている様々な種類の基板（例えば、プリント回路基板（ＰＣＢ）、軟性基板、セラミック基板、ガラス基板など）が用いられることができる。
基板２０には、電子素子１０を実装するための実装用電極２１と、実装用電極２１を電気的に連結する配線パターン（不図示）が配置される。
基板２０の実装用電極２１は、少なくとも一つの接地電極２１ａを含むことができる。接地電極２１ａは、基板２０に形成された接地属性の配線やパッドを露出させて形成することができる。接地電極２１ａは、後述する遮蔽フレーム３０と電気的に連結されることができる。ここで、遮蔽フレーム３０と電気的に連結される接地電極２１ａは、基板２０に接合される遮蔽フレーム３０のポストが配置される位置に沿って破線状に配置されることができる。しかし、これに限定されるものではない。
基板２０は、複数の層で形成された多層基板であることができ、各層の間には電気的連結を形成するための回路パターンが形成されることができる。
電子素子１０は基板２０の一面に実装される。電子素子１０は、能動素子と受動素子のような様々な素子を含み、基板２０上に実装可能な電子部品であれば、いずれも電子素子１０として用いられることができる。
また、電子素子１０は、後述する遮蔽フレーム３０内に配置される第１素子１１と、遮蔽フレーム３０の外部に配置される第２素子１２とに区分されることができる。
第１素子１１は、能動素子からなることができるが、受動素子を含むこともできる。第１素子１１は、動作時に熱が多く発生する発熱素子を含むことができる。また、外部に放出される電磁波、または、動作時の電磁波から保護されるべき素子を含むことができる。
第２素子１２は、能動素子や受動素子の少なくとも一つを含むことができる。また、第２素子１２は、第１素子１１と電磁的に干渉が発生する素子を含むことができる。
遮蔽フレーム３０は、少なくとも１つの電子素子１０を内部空間に収容し、基板２０に実装される。
遮蔽フレーム３０は、多数のポスト３４及びポスト３４上に配置される放熱部３２で構成されることができる。
ポスト３４は、一側が基板２０に接合され、放熱部３２と基板２０との間で放熱部３２を支持する柱の役割を果たす。
ポスト３４は、第１素子１１の縁に沿って配置され、多数個のポスト３４が一定の間隔で並んで離間配置される。
本発明において、隣接して配置される２つのポスト３４間の間隔は、閾値以下に構成される。ここで閾値とは、上記電磁波の波長を基準に定められる値であって、電磁波の移動を遮断することができる最大距離を意味する。ここで電磁波の移動とは、電磁波が遮蔽フレーム３０の外部から遮蔽フレームの内部に移動するか、または遮蔽フレームの内部から遮蔽フレーム３０の外部に移動する場合を意味する。
例えば、３０～３００ＧＨｚの周波数帯域の場合、波長は１０ｍｍ～１ｍｍであるため、電磁波の移動を遮断するためのポスト３４間の間隔は、ファラデーケージ（Ｆａｒａｄａｙ ｃａｇｅ）の原理によって１０ｍｍ～１ｍｍ以下を維持しなければならない。しかし、より効率的に電磁波を遮断するために、本実施形態では、波長の１／２０、例えば０．５ｍｍ～０．０５ｍｍにポスト３４の間隔を設定する。
本実施形態においてポスト３４間の間隔は、すべて同一に構成される。しかし、本発明の構成がこれに限定されるものではなく、電磁波の流れを遮断することができる範囲内において互いに異なる間隔で構成することも可能である。
放熱部３２は、ポスト３４によって支持される屋根状に構成される。したがって、放熱部３２は、平らな板状に構成されてポスト３４の上部に配置される。
ポスト３４は、放熱部３２の縁から延長される形態に構成され、多数個のポスト３４が放熱部３２の縁に全体的に均等に分散配置される。
したがって、放熱部３２が正方形状である場合、ポスト３４も正方形状に配置され、放熱部３２が円形である場合、ポスト３４も円形に配置される。
しかし、これに限定されるものではなく、必要に応じて放熱部３２の縁ではなく、内部にもポスト３４を配置することができる。
放熱部３２の上部面は、後述する封止部４０の外部に露出し、放熱部３２の下部面は、第１素子１１の上部面と面接触するように配置される。
したがって、第１素子１１から放熱部３２に伝達された熱は、放熱部３２の上部面を介して外部に迅速に放出されることができる。
本実施形態では、放熱部３２の上部面全体が封止部４０の外部に露出する場合を例に挙げているが、これに限定されるものではなく、必要に応じて部分的に露出するように構成されることもできる。
一方、本実施形態の遮蔽フレーム３０は、１つの金属板を加工及び折り曲げて製造する。したがって、放熱部３２とポスト３４は一体に形成されることができ、同一の厚さに形成されることができる。しかし、これに限定されるものではない。
また、本実施形態では、電子素子モジュールに１つの遮蔽フレーム３０のみを備える場合を例に挙げているが、本発明の構成がこれに限定されるものではなく、必要に応じて多数の遮蔽フレーム３０を含むように構成されることができる。
遮蔽フレーム３０は、基板２０に設けられた接地電極２１ａに接合されることができる。遮蔽フレーム３０と接地電極２１ａは、はんだや導電性樹脂のような導電性接着剤を介して互いに接合されることができる。
このように構成される遮蔽フレーム３０は、熱伝導性が高く、且つ電磁波を遮蔽することができる材料で形成される。例えば、遮蔽フレーム３０の材料としては、ステンレス鋼や、銅、亜鉛、ニッケルの合金が用いられることができる。しかし、これに限定されるものではない。
一方、熱伝導度を高めるために、電子素子１０と放熱部３２との間には、熱伝達層６０が配置されることができる。熱伝達層６０は、一面が第１素子１１の上部面に接触し、下面が放熱部３２の下部面と接触するように配置されることができる。
熱伝達層６０は、導電性接着剤や樹脂接着剤により形成されることができ、熱伝導度が高い物質が用いられることができる。例えば、熱伝達層６０は、銀（Ａｇ）を含有する導電性接着剤で形成するか、またはエポキシ樹脂系の樹脂接着剤で形成することができる。
また、必要に応じて熱伝達層６０として熱伝導材料（ＴＩＭ：Ｔｈｅｒｍａｌ Ｉｎｔｅｒｆａｃｅ Ｍａｔｅｒｉａｌ）を用いることも可能である。熱伝導材料としては、ペースト（ｐａｓｔｅ）やグリース（ｇｒｅａｓｅ）のような液状（ｌｉｑｕｉｄ）型、シート（ｓｈｅｅｔ）型、シリコンなどで形成されるパッド（ｐａｄ）型が選択的に用いられることができる。
封止部４０は、基板２０の第１面に配置され、電子素子１０と遮蔽フレーム３０を封止する。封止部４０は、電子素子１０を取り囲む形態で固定され、外部の衝撃から電子素子１０を保護する。
また、本実施形態による封止部４０は、製造過程でポスト３４間の空間を介して遮蔽フレーム３０の内部に流入することができる。したがって、封止部４０は、遮蔽フレーム３０と第１素子１１との間に形成された空間にも充填される。
封止部４０は、絶縁性材料で形成される。例えば、封止部４０は、エポキシモールディングコンパウンド（ＥＭＣ）のような樹脂材料で形成されることができるが、これに限定されるものではない。また、必要に応じて導電性を有する材料（例えば、導電性樹脂など）で封止部４０を形成することも可能である。この場合、電子素子１０と基板２０との間には、アンダーフィル（ｕｎｄｅｒｆｉｌｌ）樹脂のような別の封止部材が備えられることができる。
以上で説明した本実施形態による電子素子モジュール１００は、１つの基板２０に多数の電子素子１０が共に実装されるが、遮蔽フレーム３０によって電子素子１０間の干渉が遮断される。
また、本実施形態による遮蔽フレーム３０は、電子素子１０で発生した熱を外部に放出する熱伝達経路として用いられる。したがって、第１素子１１から発生する熱を電子素子モジュールの外部に迅速に放出することができる。
次に、図２に示された電子素子モジュールの製造方法を説明する。
まず、遮蔽フレーム３０の製造方法について説明する。
図５は図２に示された遮蔽フレームの製造方法を示す図である。
図５を参照すると、本実施形態の遮蔽フレームの製造方法は、まず、金属板Ｐを設ける。
金属板Ｐは、銅板（Ｃｕ ｐｌａｔｅ）が用いられることができるが、これに限定されない。
次に、エッチングやプレス加工を行って、放熱部３２とポスト３４として用いられる領域のみを残して、残りの不要な部分は除去する。
これにより、金属板Ｐは、放熱部３２及び放熱部３２の縁から外側に延長される多数のポスト３４に形成される。
次に、ポスト３４と放熱部３２とが連結される部分を折り曲げて遮蔽フレーム３０を完成する。
このように、本実施形態においてポスト３４と放熱部３２は、一つの金属板を折り曲げて構成する。したがって、放熱部３２とポスト３４は同一の厚さに形成される。また、プレス（ｐｒｅｓｓ）またはスタンプ（ｓｔａｍｐ）方式を用いて折り曲げ工程を行うため、ポスト３４と放熱部３２とが連結される折り曲げ部分は、曲面Ｒに形成されることができる。しかし、本発明の構成がこれに限定されるものではない。
図６～図１０は、図２に示された電子素子モジュールの製造方法を工程順に示した図である。
まず、図６に示されたように、基板２０に電子素子１１、１２を実装する。
電子素子１１、１２は、はんだ（ｓｏｌｄｅｒ）のような導電性接着剤により基板２０に接合されることができる。例えば、導電性ペーストを実装用電極２１上に塗布し、電子素子１１、１２を導電性ペースト上に安着させた後、リフロー（Ｒｅｆｌｏｗ）工程を経て電子素子１１、１２を基板２０に実装することができる。
次に、図７及び図８に示されたように、電子素子のうち第１素子１１の上部面（または非活性面）に熱伝達層６０を配置する。図８は図７の平面図である。
上述のように、熱伝達層６０は、銀（Ａｇ）を含有するペーストやエポキシ系の樹脂接着剤を第１素子１１の非活性面に塗布して形成することができる。しかし、これに限定されるものではない。
次に、図９及び図１０に示されたように、遮蔽フレーム３０を基板２０に実装する。図１０は図９の遮蔽フレームが基板に実装された状態の平面を示している。
遮蔽フレーム３０は、接地電極２１ａ上に接着剤を塗布する工程、遮蔽フレーム３０を基板２０上に安着させる工程、及びリフロー（ｒｅｆｌｏｗ）、キュア（ｃｕｒｅ、ｃｕｒｉｎｇ）工程を介して基板２０に実装されることができる。
ここで、接着剤は、導電性ペーストやエポキシ系の導電性樹脂が用いられることができる。
遮蔽フレーム３０を基板２０に装着させる過程で、熱伝達層６０は遮蔽フレーム３０の放熱部３２の下部面と接触し、放熱部３２と第１素子１１とを接合する。また、遮蔽フレーム３０の各ポスト３４の下端は、導電性接着剤８０を介して基板２０の接地電極２１ａに接合される。
次に、封止部４０を形成して、図２に示された電子素子モジュール１００を完成する。
封止部４０は、基板２０の一面全体に形成されるが、必要に応じて部分的に形成されることもできる。
封止部４０は、電子素子１０と遮蔽フレーム３０を共に埋め込む形態で形成される。
図２に示されたように、本実施形態において遮蔽フレーム３０の上部面は封止部４０の外部に露出する。このような構成は、封止部４０を形成するモールド過程で遮蔽フレーム３０の上部面が露出するように金型を構成するか、または遮蔽フレーム３０を完全に封止するように封止部４０を基板２０の一面全体に形成した後、遮蔽フレーム３０の上部に配置された封止部４０を除去するなどの方法で実装されることができる。
本段階において封止部４０は、トランスファーモールド、液状モールドを含む様々なモールド方式により製造されることができる。したがって、封止部４０の材料である成形樹脂を金型内に注入する過程で、成形樹脂は遮蔽フレーム３０のポスト３４間の空間を介して遮蔽フレーム３０の内部にも充填される。
以上で説明した本実施形態の製造方法は、金属板を用いて遮蔽フレームを形成する。したがって、遮蔽フレームの製造が非常に容易となり、製造コストも最小限に抑えることができる。一度のモールド工程により、遮蔽フレームの外部に配置された電子素子だけでなく、遮蔽フレームの内部に配置された電子素子も封止することができるため、より最小限の工程により電子素子モジュールを製造することができる。
一方、本発明は、上述の実施形態に限定されず、様々な変形が可能である。
図１１は本発明の他の実施形態による電子素子モジュールを概略的に示す断面図である。
図１１を参照すると、本実施形態による電子素子モジュールの遮蔽フレーム３０は、封止部４０の外部に露出しない。また、遮蔽フレーム３０の上部面には放熱部材７０が配置される。
放熱部材７０は封止部４０内に配置され、上部面が封止部４０の外部に露出する。したがって、第１素子１１で発生した熱は、熱伝達層６０、遮蔽フレーム３０、放熱部材７０を介して電子素子モジュールの外部に放出される。
本実施形態において放熱部材７０は、遮蔽フレーム３０の上部面全体を覆うブロック状に形成される。しかし、これに限定されるものではなく、必要に応じて様々な形状に変形されることができる。
放熱部材７０は、熱伝達層６０と同様に、熱伝導度が高い導電性接着剤や樹脂が用いられることができるが、これに限定されるものではない。例えば、放熱部材７０は、熱伝達層６０と同一の材料からなることができる。
また、本実施形態の電子素子モジュールは、封止部４０の表面に遮蔽層５０が配置される。
遮蔽層５０は、封止部４０、放熱部材、及び基板２０の側面が形成される表面に沿って配置され、上記表面に導電性粉末を含む樹脂材を塗布するか、または金属薄膜を形成することにより製造されることができる。金属薄膜の場合、スパッタリング、スプレーコーティング、スクリーン印刷（ｓｃｒｅｅｎ ｐｒｉｎｔｉｎｇ）、気相蒸着法、電解めっき、非電解めっきのような様々な技術により形成されることができる。
遮蔽層５０は、基板２０の接地属性と電気的に連結される。そのために、基板２０には基板２０の側面に露出する接地パターン２５が少なくとも一つ備えられることができる。接地パターン２５は、基板２０に形成された接地属性の回路配線のうちの１つであることができる。
遮蔽層５０は、基板２０の側面に露出した接地パターン２５と物理的、電気的に連結されることができる。しかし、これに限定されるものではなく、放熱部材７０と遮蔽フレーム３０を介して基板２０の接地と電気的に連結されることもでき、この場合、接地パターン２５は省略することができる。
一方、遮蔽層５０を含む構成は、図２に示された電子素子モジュールにも適用することができる。この場合、電子素子モジュールの側面と上部面全体に遮蔽層が配置されることができる。これにより、封止部４０の外部に露出した遮蔽フレーム３０の上部面にも遮蔽層が配置される。しかし、これに限定されるものではなく、遮蔽フレーム３０の上部面を除いた部分のみに遮蔽層を形成するなど、様々な変形が可能である。
一方、本実施形態による基板２０は、保護層であるソルダーレジストＳＲ（ｓｏｌｄｅｒ ｒｅｓｉｓｔ）がパッドを部分的に覆う形態で構成される。しかし、これに限定されるものではない。
図１２は本発明のさらに他の実施形態による電子素子モジュールを概略的に示す断面図である。
図１２を参照すると、本実施形態による電子素子モジュールは、図１１に示された電子素子モジュールと同様に構成され、放熱部材７０の形状においてのみ異なる。
本実施形態の放熱部材７０は、遮蔽フレーム３０の上部に配置される封止部４０を貫通する貫通ビア（ｔｈｒｏｕｇｈ ｖｉａ）状に形成される。したがって、多数個の放熱部材７０が遮蔽フレーム３０の上部面と対面する位置に離間配置される。
かかる放熱部材７０は、封止部４０を形成した後、レーザードリルなどを用いて封止部４０に貫通孔を形成し、貫通孔の内部に熱伝導度の高い物質を充填することで形成することができる。上述の実施形態と同様に、本実施形態の放熱部材７０も熱伝達層６０と同一の材料からなることができるが、これに限定されるものではない。
本実施形態による基板２０は、非はんだマスク定義（ＮｏｎＳｏｌｄｅｒ Ｍａｓｋ Ｄｅｆｉｎｅｄ、ＮＳＭＤ）型パッドが形成された基板である。非はんだマスク定義（ＮＳＭＤ）とは、ソルダーレジスト（ｓｏｌｄｅｒ ｒｅｓｉｓｔ）がパッドの一部を覆わないように配置される方式である。
これにより、ポスト３４と接地電極２１ａとを接合する導電性接着剤８０は、ソルダーレジストＳＲと接触せずに離隔するように配置されることができる。
図１３は本発明のさらに他の実施形態による電子素子モジュールを概略的に示す断面図であり、図１４は図１３に示された遮蔽フレームの底面斜視図であり、図１５は図１３に示された遮蔽フレームの断面図である。
図１３～図１５を参照すると、本実施形態による電子素子モジュールは、遮蔽フレーム３０の放熱部３２の下部面に溝状の収容部３３が備えられる。そして収容部３３には、第１素子１１または第１素子１１の上部面に配置された熱伝達層６０が配置される。
これにより、遮蔽フレーム３０の放熱部３２のうち収容部３３が形成された部分は、他の部分に比べて薄い厚さに形成されることができる。
このように遮蔽フレーム３０が収容部３３を備えることにより、遮蔽フレーム３０の内部に配置される第１素子１１は、収容部３３の深さに対応する分だけ実装高さが増加することができる。ここで、実装高さとは、電子素子１０が実装された基板２０の一面から電子素子１０の上端面までの垂直距離を意味する。
この場合、電子素子モジュールの体積が変化することなく、上述の実施形態よりも大きい第１素子１１を含むことができる。
また、上述の実施形態と同一の大きさの第１素子１１を含む場合、遮蔽フレーム３０の実装高さを収容部３３の深さに対応する分だけ下げることができる。この場合、電子素子モジュールの厚さを減少させることができる。
収容部３３は、金属板を加工してポスト３４を形成する過程で共に形成するか、または、その後に別のエッチングまたはプレス工程を行って形成することができる。
本実施形態の場合、上述の実施形態の放熱部材（図１１の７０）を含まず、遮蔽フレーム３０の上部面が遮蔽層５０に直接接触するように構成される。しかし、これに限定されるものではなく、上述の実施形態と同様に放熱部材を備えるように構成することも可能である。
また、本実施形態のポスト３４は、下端の一部が基板２０に挿入配置される。そのために、各ポスト３４は、他の部分に比べて断面積が小さい形態で形成される挿入部３４ａを含むことができる。
挿入部３４ａは、ポスト３４の下端に配置され、ポスト３４の他の部分に比べて半分程度の断面積に形成されることができる。挿入部３４ａは、基板２０に備えられる挿入孔２７に挿入される。したがって、挿入部３４ａの断面積は、基板２０の挿入孔２７の大きさ（直径など）に対応して規定されることができる。また、挿入部３４ａの長さは、挿入孔２７の深さに対応して規定されることができる。
挿入部３４ａは、金属板をエッチングまたはプレス加工してポスト３４を形成する過程で共に形成されることができる。また、基板２０の挿入孔２７は、基板２０を製造する過程で形成されることができる。
挿入孔２７は、図２において接地電極２１ａが配置された位置に形成されることができる。挿入孔２７の内壁には金属層２８が配置される。このような構成は、基板２０の一面にビア孔を形成した後、めっきなどの方式でビア孔の内壁に金属層２８を形成することにより実現されることができる。このとき、ビア孔の内壁に形成された金属層２８は、基板２０の接地属性と電気的に連結されることができる。
基板２０の挿入孔２７には、導電性接着剤８０が充填されることができる。したがって、挿入孔２７に挿入された挿入部３４ａは、導電性接着剤８０を介して挿入孔２７の金属層２８と電気的に連結されることができる。
このように構成される場合、遮蔽フレーム３０のポスト３４と基板２０との電気的／物理的連結の信頼性を高めることができる。したがって、より安定的に動作する電子素子モジュールを提供することができる。
図１６は本発明のさらに他の実施形態による遮蔽フレームの断面図である。
図１６を参照すると、本実施形態による電子素子モジュールは、遮蔽フレーム３０の表面に表面粗さが増加した結合層３７が形成される。
結合層３７は、金属材料で形成される遮蔽フレーム３０を表面処理することで形成することができる。例えば、結合層３７は、アルカリ処理を介して形成される黒色酸化物（ＢＬＡＣＫ ＯＸＩＤＥ）で形成されることができる。
遮蔽フレーム３０は、金属材料で形成されるため、樹脂材料で形成される封止部４０と熱膨張係数（ＣＴＥ：Ｃｏｅｆｆｉｃｉｅｎｔ ｏｆ Ｔｈｅｒｍａｌ Ｅｘｐａｎｓｉｏｎ）の差が大きい。したがって、電子素子モジュールが動作する過程で発生する熱により、封止部４０と遮蔽フレーム３０の界面で剥離が生じ得る。
しかし、本実施形態のように、遮蔽フレーム３０の表面に結合層３７を形成する場合、粗さが増加した結合層３７が封止部（図２の４０）と結合される。粗さが増加した結合層３７は、結合層３７がない場合に比べて表面積が２００％まで増加する。したがって、封止部４０との接合面積を大幅に拡張することができ、粗さが大きいため、封止部４０との機械的な結合力も増加する。
したがって、封止部４０と遮蔽フレーム３０との結合力を高めることができ、封止部４０と遮蔽フレーム３０の界面で剥離が生じることを最小限に抑えることができる。
図１７は本発明のさらに他の実施形態による電子素子モジュールを概略的に示す断面図である。
図１７を参照すると、本実施形態による電子素子モジュールは、遮蔽フレーム３０の放熱部３２とポスト３４の厚さが異なって構成される。
本実施形態において放熱部３２は、ポスト３４よりも厚い厚さを有するブロック状に形成される。
上述の実施形態の場合、放熱部３２の厚さが薄く構成されるため、遮蔽フレーム３０の実装高さも高くなく、これにより、第２素子１２も実装高さが低い素子のみを用いることができる。
しかし、本実施形態の場合、放熱部３２の厚さが増加することにより、遮蔽フレーム３０の実装高さも増加し、これにより、上述の実施形態に比べて実装高さが高い素子を第２素子１２として用いることができる。
本実施形態の遮蔽フレーム３０は、ブロック状の放熱部３２にポスト３４を接合して形成するか、または上述の実施形態における遮蔽フレーム３０の放熱部３２に金属ブロックを積層配置して形成することができる。しかし、これに限定されるものではない。
以上、本発明の実施形態について詳細に説明したが、本発明の技術的範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。
１０ 電子素子
２０ 基板
３０ 遮蔽フレーム
４０ 封止部
５０ 遮蔽層
６０ 熱伝達層
７０ 放熱部材

Claims (17)

  1. 基板と、
    前記基板に実装される第１素子及び第２素子を含む電子素子と、
    前記第１素子を内部に収容し、前記基板に実装される遮蔽フレームと、
    前記電子素子と前記遮蔽フレームを封止する封止部と、を含み、
    前記遮蔽フレームは、前記第１素子上に積層配置される放熱部、及び前記放熱部の縁から延長され、一定間隔に離隔配置される多数のポストを含み、
    前記放熱部の上部に積層配置され、上部面が前記封止部の外部に露出するように配置される放熱部材をさらに含む、
    前記ポスト間の最大離隔間隔は、前記第１素子に流入する電磁波の波長、または、前記第１素子から流出する電磁波の波長よりも小さく形成される、電子素子モジュール。
  2. 前記放熱部は、下部面に溝状の収容部を備え、
    前記第１素子は、少なくとも一部が前記収容部内に配置される、請求項１に記載の電子素子モジュール。
  3. 前記遮蔽フレームの表面には、表面処理により粗さが増加した結合層が配置される、請求項１または２に記載の電子素子モジュール。
  4. 基板と、
    前記基板に実装される第１素子及び第２素子を含む電子素子と、
    前記第１素子を内部に収容し、前記基板に実装される遮蔽フレームと、を含み、
    前記遮蔽フレームは、前記第１素子上に積層配置される放熱部、及び前記放熱部の縁から延長され、一定間隔に離隔配置される多数のポストを含み、
    前記放熱部は、下部面に溝状の収容部を備え、
    前記第１素子は、少なくとも一部が前記収容部内に配置され、
    前記ポスト間の最大離隔間隔は、前記第１素子に流入する電磁波の波長、または、前記第１素子から流出する電磁波の波長よりも小さく形成される、電子素子モジュール。
  5. 前記遮蔽フレームの表面には、表面処理により粗さが増加した結合層が配置される、請求項２に記載の電子素子モジュール。
  6. 基板と、
    前記基板に実装される第１素子及び第２素子を含む電子素子と、
    前記第１素子を内部に収容し、前記基板に実装される遮蔽フレームと、を含み、
    前記遮蔽フレームの表面には、表面処理により粗さが増加した結合層が配置され、
    前記遮蔽フレームは、前記第１素子上に積層配置される放熱部、及び前記放熱部の縁から延長され、一定間隔に離隔配置される多数のポストを含み、
    前記ポスト間の最大離隔間隔は、前記第１素子に流入する電磁波の波長、または、前記第１素子から流出する電磁波の波長よりも小さく形成される、電子素子モジュール。
  7. 前記電子素子と前記遮蔽フレームを封止する封止部をさらに含む、請求項４から６のいずれか１項に記載の電子素子モジュール。
  8. 前記放熱部は、上部面が前記封止部の外部に露出する、請求項１から３のいずれか１項、または、請求項７に記載の電子素子モジュール。
  9. 前記放熱部材は、ブロック状または貫通ビア状に形成される、請求項１から３のいずれか１項に記載の電子素子モジュール。
  10. 前記封止部の表面に沿って配置され、前記遮蔽フレームを介して前記基板の接地と電気的に連結される遮蔽層をさらに含む、請求項１から３、および、７から９のいずれか一項に記載の電子素子モジュール。
  11. 前記封止部は、前記遮蔽フレームの内部空間に充填される、請求項１から３、および、７から１０のいずれか一項に記載の電子素子モジュール。
  12. 前記第１素子と前記放熱部との間に配置される熱伝達層をさらに含む、請求項１から１１のいずれか一項に記載の電子素子モジュール。
  13. 前記ポストは、端部が前記基板に形成された挿入孔に挿入配置される、請求項１から１２のいずれか一項に記載の電子素子モジュール。
  14. 前記放熱部と前記ポストは、同一の厚さに形成される、請求項１から１３のいずれか一項に記載の電子素子モジュール。
  15. 金属板を設ける段階と、
    前記金属板から不要な部分を除去して放熱部と多数のポストを形成する段階と、
    前記放熱部と前記ポストとが連結される部分を折り曲げて遮蔽フレームを形成する段階と、
    前記遮蔽フレームの表面に粗さが増加した結合層を形成する段階と、
    基板に実装された第１素子が前記遮蔽フレームの内部に収容されるように、前記遮蔽フレームを前記基板に実装する段階と、
    を含む、電子素子モジュールの製造方法。
  16. 折り曲げられた前記ポスト間の最大離隔間隔は、前記第１素子に流入する電磁波の波長、または、前記第１素子から流出する電磁波の波長よりも小さく形成される、請求項１５に記載の電子素子モジュールの製造方法。
  17. 前記遮蔽フレームを前記基板に実装する段階前に、
    前記第１素子の上部面に熱伝達層を配置する段階をさらに含む、請求項１５または１６に記載の電子素子モジュールの製造方法。
JP2019104112A 2019-03-06 2019-06-04 電子素子モジュール及びその製造方法 Active JP7354594B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0025948 2019-03-06
KR1020190025948A KR20200107201A (ko) 2019-03-06 2019-03-06 전자 소자 모듈 및 그 제조 방법

Publications (2)

Publication Number Publication Date
JP2020145394A JP2020145394A (ja) 2020-09-10
JP7354594B2 true JP7354594B2 (ja) 2023-10-03

Family

ID=72335624

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019104112A Active JP7354594B2 (ja) 2019-03-06 2019-06-04 電子素子モジュール及びその製造方法

Country Status (4)

Country Link
US (1) US11195800B2 (ja)
JP (1) JP7354594B2 (ja)
KR (1) KR20200107201A (ja)
CN (1) CN111668173A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110178214A (zh) * 2017-01-18 2019-08-27 株式会社村田制作所 模块
JP7070373B2 (ja) 2018-11-28 2022-05-18 三菱電機株式会社 半導体装置の製造方法、半導体装置、電力変換装置
US11652064B2 (en) * 2019-12-06 2023-05-16 Qualcomm Incorporated Integrated device with electromagnetic shield
WO2021131776A1 (ja) * 2019-12-27 2021-07-01 株式会社村田製作所 モジュール

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017139278A (ja) 2016-02-02 2017-08-10 Ｔｏｗａ株式会社 電子部品の製造装置及び製造方法並びに電子部品
JP2018056235A (ja) 2016-09-27 2018-04-05 富士通コンポーネント株式会社 シールドケース及び電子装置
WO2018164158A1 (ja) 2017-03-08 2018-09-13 株式会社村田製作所 高周波モジュール

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3881488B2 (ja) * 1999-12-13 2007-02-14 株式会社東芝 回路モジュールの冷却装置およびこの冷却装置を有する電子機器
JP4630449B2 (ja) 2000-11-16 2011-02-09 Ｔｏｗａ株式会社 半導体装置及びその製造方法
US6392888B1 (en) * 2000-12-07 2002-05-21 Foxconn Precision Components Co., Ltd. Heat dissipation assembly and method of assembling the same
TW582581U (en) * 2002-04-15 2004-04-01 Tsun I Entpr Co Ltd Fastening structure of heat sink
CN1774959A (zh) * 2003-04-15 2006-05-17 波零公司 用于印刷电路板的电磁干扰屏蔽
US7254032B1 (en) * 2004-03-03 2007-08-07 Cisco Technology, Inc. Techniques for providing EMI shielding within a circuit board component
US7582951B2 (en) * 2005-10-20 2009-09-01 Broadcom Corporation Methods and apparatus for improved thermal performance and electromagnetic interference (EMI) shielding in leadframe integrated circuit (IC) packages
US7683460B2 (en) * 2006-09-22 2010-03-23 Infineon Technologies Ag Module with a shielding and/or heat dissipating element
JP2008135688A (ja) * 2006-10-30 2008-06-12 Matsushita Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
US8310038B2 (en) * 2011-03-23 2012-11-13 Stats Chippac Ltd. Integrated circuit packaging system with embedded conductive structure and method of manufacture thereof
KR101342829B1 (ko) 2011-12-29 2014-01-13 주식회사 네패스 반도체 패키지 및 그 제조 방법
KR20160093403A (ko) * 2015-01-29 2016-08-08 엘지이노텍 주식회사 전자파차폐구조물
KR20170112363A (ko) * 2016-03-31 2017-10-12 삼성전기주식회사 전자부품 패키지 및 그 제조방법
US9999121B2 (en) * 2016-04-25 2018-06-12 Laird Technologies, Inc. Board level shields with virtual grounding capability
US9935075B2 (en) * 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
KR20180087504A (ko) * 2017-01-23 2018-08-02 앰코 테크놀로지 인코포레이티드 반도체 패키지 및 그 제조 방법
TWI744572B (zh) * 2018-11-28 2021-11-01 蔡憲聰 具有封裝內隔室屏蔽的半導體封裝及其製作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017139278A (ja) 2016-02-02 2017-08-10 Ｔｏｗａ株式会社 電子部品の製造装置及び製造方法並びに電子部品
JP2018056235A (ja) 2016-09-27 2018-04-05 富士通コンポーネント株式会社 シールドケース及び電子装置
WO2018164158A1 (ja) 2017-03-08 2018-09-13 株式会社村田製作所 高周波モジュール

Also Published As

Publication number Publication date
US20200286839A1 (en) 2020-09-10
JP2020145394A (ja) 2020-09-10
US11195800B2 (en) 2021-12-07
KR20200107201A (ko) 2020-09-16
CN111668173A (zh) 2020-09-15

Similar Documents

Publication Publication Date Title
JP7354594B2 (ja) 電子素子モジュール及びその製造方法
TWI387070B (zh) 晶片封裝體及其製作方法
JP6408540B2 (ja) 無線モジュール及び無線モジュールの製造方法
JP4186843B2 (ja) 立体的電子回路装置
KR101642560B1 (ko) 전자 소자 모듈 및 그 제조 방법
CN108701681B (zh) 屏蔽emi的集成电路封装和及其制造方法
JP6911917B2 (ja) モジュール
CN110600440B (zh) 一种埋入式封装结构及其制备方法、终端
US9974181B2 (en) Module with external shield and back-spill barrier for protecting contact pads
KR20190091799A (ko) 반도체 패키지 및 제조 방법
KR20200001102A (ko) 전자 소자 모듈 및 그 제조 방법
JP2003318327A (ja) プリント配線板および積層パッケージ
KR20180107877A (ko) 반도체 패키지 및 그의 제조 방법
JP7494432B2 (ja) 電子素子モジュール及びその製造方法
KR20180101832A (ko) 전자 소자 모듈 및 그 제조 방법
KR20140083084A (ko) 전자파 차폐층을 갖는 반도체 패키지 및 그 제조방법
JP2018201248A (ja) 無線モジュール
US20230075555A1 (en) Electromagnetic shields with bonding wires for sub-modules
TWI663663B (zh) 電子封裝構件及其製作方法
KR101741648B1 (ko) 전자파 차폐 수단을 갖는 반도체 패키지 및 그 제조 방법
KR20150076816A (ko) 전자 부품 모듈
KR102505198B1 (ko) 전자 소자 모듈 및 그 제조 방법
KR102518174B1 (ko) 전자 소자 모듈
KR20210131689A (ko) 전자 소자 모듈 및 그 제조 방법
KR20190129650A (ko) 전자 소자 모듈 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220304

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230411

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230512

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230822

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230904

R150 Certificate of patent or registration of utility model

Ref document number: 7354594

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150