JP6911917B2 - モジュール - Google Patents
モジュール Download PDFInfo
- Publication number
- JP6911917B2 JP6911917B2 JP2019510121A JP2019510121A JP6911917B2 JP 6911917 B2 JP6911917 B2 JP 6911917B2 JP 2019510121 A JP2019510121 A JP 2019510121A JP 2019510121 A JP2019510121 A JP 2019510121A JP 6911917 B2 JP6911917 B2 JP 6911917B2
- Authority
- JP
- Japan
- Prior art keywords
- heat radiating
- component
- radiating member
- wiring board
- resin layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Description
本発明の第1実施形態にかかるモジュール1aについて、図1〜図3を参照して説明する。なお、図1はモジュール1aの断面図、図2はシールド膜6を除いた状態のモジュール1aの平面図、図3はモジュール1aの製造方法を説明するための図であって、(a)〜(f)はその各工程を示す。
次に、図3を参照して、モジュール1aの製造方法の一例について説明する。
上記した実施形態では、放熱部材5aを角筒状に形成して、部品3aの4つの側面3a3の全面が放熱部材5aに接する場合について説明したが、部品3aの側面3a3の一部が放熱部材に接触する構成であってもよい。例えば、図4(a)に示すように、部品3aの4つの側面3a3のうち、対向する2つの側面3a3のみに接するように、2つの板状の放熱部材5bを形成してもよい。また、図4(b)に示すように、複数の柱状の放熱部材5cを、部品3aを囲むように配線基板2に立設し、各放熱部材5cそれぞれの周側面の一部が、部品3aの側面3a3に接するようにしてもよい。なお、図4(a)および(b)は、それぞれ放熱部材の変形例を示す図であって、図2に対応する図である。
本発明の第2実施形態にかかるモジュール1bについて、図5を参照して説明する。なお、図5はモジュール1bの断面図である。
本発明の第3実施形態にかかるモジュール1cについて、図6を参照して説明する。なお、図6はモジュール1cの断面図である。
本発明の第4実施形態にかかるモジュール1dについて、図7を参照して説明する。なお、図7はモジュール1dの断面図である。
本発明の第5実施形態にかかるモジュール1eについて、図8および図9を参照して説明する。なお、図8はモジュール1eの断面図、図9は放熱部材5gの斜視図である。
本発明の第6実施形態にかかるモジュール1fについて、図10を参照して説明する。なお、図10はモジュール1fの断面図である。
2 配線基板
2a 配線基板の上面(配線基板の主面)
2c 配線基板の側面
3a 部品
3a1 部品の上面(第2面)
3a2 部品の下面(第1面)
3a3 部品の側面
4 封止樹脂層
4a 封止樹脂層の上面(対向面)
4b 封止樹脂層の下面(当接面)
4c 封止樹脂層の側面
5a〜5g 放熱部材
6 シールド膜
7b 表層電極(電極)
8 内部配線電極(グランド電極)
Claims (7)
- 配線基板と、
前記配線基板の主面に実装された部品と、
前記部品と接触する部分を有する放熱部材と、
前記配線基板の前記主面に当接する当接面と、該当接面に対向する対向面と、前記当接面と前記対向面の端縁同士を繋ぐ側面とを有し、前記部品および前記放熱部材を封止する封止樹脂層とを備え、
前記部品は、前記配線基板の前記主面に対向して配置される第1面と、該第1面に対向する第2面と、前記第1面と前記第2面の端縁同士を繋ぐ側面とを有し、
前記放熱部材は、少なくとも前記部品の前記側面に接触し、
前記封止樹脂層の前記対向面および前記側面を被覆するシールド膜をさらに備え、
前記放熱部材の一部が、前記封止樹脂層の前記側面から露出して、前記シールド膜に接続されていることを特徴とするモジュール。 - 前記放熱部材は、前記封止樹脂層の前記対向面から露出している部分があることを特徴とする請求項1に記載のモジュール。
- 前記放熱部材および前記シールド膜が、いずれも導電性材料で構成されていることを特徴とする請求項2に記載のモジュール。
- 前記放熱部材は、前記封止樹脂層の前記当接面から露出している部分があることを特徴とする請求項1ないし3のいずれか1項に記載のモジュール。
- 前記放熱部材は、前記配線基板の前記主面に形成された電極に接触し、
前記電極が、前記配線基板に形成されたグランド電極に接続されていることを特徴とする請求項4に記載のモジュール。 - 前記放熱部材は、前記部品の前記第2面に接触する部分があることを特徴とする請求項1ないし5のいずれか1項に記載のモジュール。
- 前記放熱部材は、前記部品の前記第2面に当接する板状の部分と、前記板状の部分の前記部品の前記第2面に当接する面から、前記配線基板の前記主面の方向に延在する複数の脚部とを有し、
前記複数の脚部は、前記部品の前記側面に接触していることを特徴とする請求項1に記載のモジュール。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017070572 | 2017-03-31 | ||
JP2017070572 | 2017-03-31 | ||
PCT/JP2018/013234 WO2018181708A1 (ja) | 2017-03-31 | 2018-03-29 | モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2018181708A1 JPWO2018181708A1 (ja) | 2020-01-23 |
JP6911917B2 true JP6911917B2 (ja) | 2021-07-28 |
Family
ID=63677895
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019510121A Active JP6911917B2 (ja) | 2017-03-31 | 2018-03-29 | モジュール |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6911917B2 (ja) |
WO (1) | WO2018181708A1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020162614A1 (ja) * | 2019-02-08 | 2020-08-13 | 株式会社村田製作所 | モジュール |
JP7124795B2 (ja) | 2019-06-27 | 2022-08-24 | 株式会社村田製作所 | 電子部品モジュール、電子部品ユニット、および、電子部品モジュールの製造方法 |
JP7302669B2 (ja) * | 2019-10-25 | 2023-07-04 | 株式会社村田製作所 | 回路モジュールおよびその製造方法 |
WO2021131776A1 (ja) * | 2019-12-27 | 2021-07-01 | 株式会社村田製作所 | モジュール |
CN114938682A (zh) * | 2020-01-10 | 2022-08-23 | 株式会社村田制作所 | 模块 |
WO2022050042A1 (ja) * | 2020-09-03 | 2022-03-10 | 株式会社村田製作所 | モジュール |
WO2022153789A1 (ja) * | 2021-01-12 | 2022-07-21 | 株式会社村田製作所 | 回路モジュール |
US20230247814A1 (en) * | 2022-02-03 | 2023-08-03 | Qorvo Us, Inc. | Compartmentalized shielding of a module utilizing self-shielded sub-modules |
WO2024029313A1 (ja) * | 2022-08-01 | 2024-02-08 | 株式会社村田製作所 | モジュール |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11163494A (ja) * | 1997-11-28 | 1999-06-18 | Toshiba Corp | 表面実装デバイスの実装方法、bgaパッケージの実装構造、及び電子機器 |
US9820373B2 (en) * | 2014-06-26 | 2017-11-14 | Apple Inc. | Thermal solutions for system-in-package assemblies in portable electronic devices |
-
2018
- 2018-03-29 JP JP2019510121A patent/JP6911917B2/ja active Active
- 2018-03-29 WO PCT/JP2018/013234 patent/WO2018181708A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2018181708A1 (ja) | 2018-10-04 |
JPWO2018181708A1 (ja) | 2020-01-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6911917B2 (ja) | モジュール | |
KR900003828B1 (ko) | 반도체장치 및 그의 제조방법 | |
JP6950757B2 (ja) | 高周波モジュール | |
JP6962371B2 (ja) | 高周波モジュール | |
JP7067609B2 (ja) | 高周波モジュール | |
WO2018101382A1 (ja) | 高周波モジュール | |
JP7354594B2 (ja) | 電子素子モジュール及びその製造方法 | |
WO2018159453A1 (ja) | モジュール | |
KR20180101832A (ko) | 전자 소자 모듈 및 그 제조 방법 | |
US11322472B2 (en) | Module | |
JP2001230515A (ja) | 電子部品の実装体、電子部品の実装体の製造方法、および実装体の二次実装構造。 | |
JP2010109274A (ja) | 半導体モジュールおよび半導体モジュールの製造方法 | |
US11177189B2 (en) | Module including heat dissipation structure | |
JP4919689B2 (ja) | モジュール基板 | |
JP7320923B2 (ja) | モジュール | |
TWI663663B (zh) | 電子封裝構件及其製作方法 | |
JP2020129637A (ja) | 電子装置及び電子装置の製造方法 | |
KR20170124769A (ko) | 전자 소자 모듈 및 그 제조 방법 | |
WO2019111874A1 (ja) | モジュール | |
JPWO2020090882A1 (ja) | 電子部品収納用パッケージおよび電子装置 | |
WO2018164160A1 (ja) | モジュール | |
JP4695796B2 (ja) | 半導体装置、半導体装置ユニットおよびその製造方法 | |
JP2016103569A (ja) | 半導体素子の実装構造 | |
KR19980068016A (ko) | 가요성(可撓性) 회로 기판을 이용한 볼 그리드 어레이(Ball Grid Array : BGA) 반도체 패키지 및 그 제조 방법 | |
CN116314071A (zh) | 电子封装模块及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190920 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201104 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201224 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210608 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210621 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6911917 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |