CN114938682A - 模块 - Google Patents

模块 Download PDF

Info

Publication number
CN114938682A
CN114938682A CN202080092339.2A CN202080092339A CN114938682A CN 114938682 A CN114938682 A CN 114938682A CN 202080092339 A CN202080092339 A CN 202080092339A CN 114938682 A CN114938682 A CN 114938682A
Authority
CN
China
Prior art keywords
module
sealing resin
inductor
substrate
top surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080092339.2A
Other languages
English (en)
Inventor
野村忠志
山口幸哉
西川博
小松了
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN114938682A publication Critical patent/CN114938682A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6672—High-frequency adaptations for passive devices for integrated passive components, e.g. semiconductor device with passive components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1611—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16151—Cap comprising an aperture, e.g. for pressure control, encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/16153—Cap enclosing a plurality of side-by-side cavities [e.g. E-shaped cap]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/1616—Cavity shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/16315—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/1632—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1811—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/182—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/186—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明涉及模块。模块(101)具备：基板(1)，具有第一面(1a)；至少一个第一部件，安装于第一面(1a)；屏蔽构件(8)，安装于第一面(1a)，以便覆盖上述第一部件；以及第一密封树脂(6a)，至少配置在屏蔽构件(8)与第一面(1a)之间，屏蔽构件(8)具有板状的顶面部(81)和多个脚部(82)，上述多个脚部从顶面部(81)朝向第一面(1a)延伸。

Description

模块
技术领域
本发明涉及模块。
背景技术
在日本特开2011-171390号公报(专利文献1)中记载了具有覆盖基板上的安装部件的屏蔽罩的屏蔽构造。该屏蔽构造是由金属板形成的金属板屏蔽。
专利文献1：日本特开2011-171390号公报
在专利文献1所记载的具备屏蔽构造的模块中，为了确保机械强度，有时用树脂密封。然而，在专利文献1所记载的结构中，由于安装部件被屏蔽罩覆盖，因此无法用密封树脂密封安装部件，强度有可能不足。
发明内容
因此，本发明的目的在于提供能够以简单的工序制作并具备足够的屏蔽性能以及机械强度的模块。
为了实现上述目的，基于本发明的模块具备：基板，具有第一面；至少一个第一部件，安装于上述第一面；屏蔽构件，安装于上述第一面，以便覆盖上述第一部件；以及第一密封树脂，至少配置在上述屏蔽构件与上述第一面之间，上述屏蔽构件具有板状的顶面部和多个脚部，上述多个脚部从上述顶面部朝向上述第一面延伸。
根据本发明，导电性的屏蔽构件成为具有板状的顶面部和从顶面部朝向第一面延伸的多个脚部的结构，因此能够充分地屏蔽第一部件，并且，密封树脂能够渗透到屏蔽构件的内侧，能够实现具备足够的屏蔽性能以及机械强度的模块。
附图说明
图1是基于本发明的实施方式1中的模块的立体图。
图2是基于本发明的实施方式1中的模块的俯视图。
图3是从图2所示的结构除去第一密封树脂的状态的俯视图。
图4是从图3所示的结构除去屏蔽构件的状态的俯视图。
图5是与图2中的V-V线有关的向视剖视图。
图6是与图2中的VI-VI线有关的向视剖视图。
图7是从第一方向观察基于本发明的实施方式1中的模块中具备的屏蔽构件的立体图。
图8是从第二方向观察基于本发明的实施方式1中的模块中具备的屏蔽构件的立体图。
图9是基于本发明的实施方式2中的模块的剖视图。
图10是基于本发明的实施方式2中的模块的变形例的剖视图。
图11是基于本发明的实施方式3中的模块的剖视图。
图12是基于本发明的实施方式4中的模块的剖视图。
图13是基于本发明的实施方式5中的模块的剖视图。
图14是基于本发明的实施方式5中的模块的变形例的剖视图。
图15是基于本发明的实施方式6中的模块的剖视图。
图16是基于本发明的实施方式6中的模块的变形例的剖视图。
图17是基于本发明的实施方式7中的模块的剖视图。
图18是基于本发明的实施方式7中的模块的变形例的剖视图。
图19是基于本发明的实施方式8中的模块的俯视图。
图20是从图19所示的结构除去第一密封树脂的状态的俯视图。
图21是与图19中的XXI-XXI线有关的向视剖视图。
图22是基于本发明的实施方式8中的模块的第一变形例的除去第一密封树脂的状态下的局部俯视图。
图23是基于本发明的实施方式8中的模块的第二变形例的除去第一密封树脂的状态下的局部俯视图。
图24是基于本发明的实施方式9中的模块的剖视图。
具体实施方式
在附图中示出的尺寸比并不一定如实地表示现实的尺寸比，为了便于说明，存在夸大尺寸比来表示的情况。在以下的说明中，在提及上或者下的概念时，并不一定是指绝对的上或者下，有时是指图示的姿势中的相对的上或者下。
(实施方式1)
参照图1～图8，对基于本发明的实施方式1中的模块进行说明。图1表示本实施方式中的模块101的立体图。在模块101的下部配置有基板1，在上部配置有第一密封树脂6a。第一密封树脂6a的上表面以及侧面露出。在第一密封树脂6a的上表面形成有标记部9。此处，标记部9表示为点状，但这仅仅是一个例子，标记部9也可以是其它形状。
图2表示模块101的俯视图。在第一密封树脂6a的背面配置有屏蔽构件8。屏蔽构件8被第一密封树脂6a遮盖，因此用虚线表示。图3表示从图2所示的结构除去第一密封树脂6a的状态。基板1的近前的面是第一面1a。在第一面1a安装有屏蔽构件8。在屏蔽构件8形成有狭缝83。通过狭缝83可以看到电感器3i的一部分。
图4表示从图3所示的结构除去屏蔽构件8的状态。在基板1的第一面1a安装有部件3a、3b、3c以及电感器3i。在此处所示的例子中，两个电感器3i安装于第一面1a，但这仅仅是一个例子，电感器3i的个数并不限于两个。
图5表示与图2中的V-V线有关的向视剖视图。基板1在第一面1a的相反侧具有第二面1b。在第二面1b配置有外部端子17。在基板1的内部配置有接地电极7。接地电极7被配置为在基板1的侧面露出。第一密封树脂6a的一部分覆盖屏蔽构件8的顶面部81的上表面。在第一密封树脂6a中的延伸到比屏蔽构件8的顶面部81更靠上侧的部分形成有标记部9。标记部9是凹部。在从与第一面1a垂直的方向观察时，如图2所示，第一密封树脂6a延伸到比屏蔽构件8更靠外侧。即，在图5中，第一密封树脂6a形成为从屏蔽构件8伸出并向左右扩展。图6表示与图2中的VI-VI线有关的向视剖视图。
图7表示单独取出屏蔽构件8的情况。图8表示从背面观察屏蔽构件8的情况。屏蔽构件8是由金属一体地形成的构件。屏蔽构件8的材料例如是铜。屏蔽构件8能够例如通过对金属板实施冲压加工而形成。屏蔽构件8是预先作为单独的金属部件而制作的构件，安装于第一面1a。如图7及图8所示，屏蔽构件8包括顶面部81和多个脚部82。在顶面部81形成有多个狭缝83。如图8所示，多个脚部82包括第一脚部82a和第二脚部82b。在图8所示的例子中，排列28个第一脚部82a和两个第二脚部82b，但这仅仅是一个例子。第一脚部82a以及第二脚部82b的个数并不限于此处所示的数量。在此处所示的例子中，示出多个脚部82的每个脚部的截面形状是正方形，但这仅仅是一个例子。多个脚部82的每个脚部的截面形状也可以是正方形以外的形状。
若整理模块101的结构，则能够如以下那样进行说明。本实施方式中的模块101具备：基板1，具有第一面1a；至少一个第一部件，安装于第一面1a；屏蔽构件8，安装于第一面1a，以便覆盖上述第一部件；以及第一密封树脂6a，至少配置在屏蔽构件8与第一面1a之间。第一密封树脂6a被配置为至少填满屏蔽构件8与第一面1a之间的空间。
基板1是布线基板。基板1是将多个绝缘层层叠而成的基板。基板1可以是陶瓷多层基板，也可以是印刷线路板那样的树脂多层基板。在本实施方式中，安装于基板1的第一面1a的部件3a、3b、3c以及电感器3i相当于“至少一个第一部件”。在本实施方式中，第一密封树脂6a不仅填满屏蔽构件8的顶面部81与第一面1a之间的空间，还覆盖顶面部81的远离第一面1a的一侧的面。
屏蔽构件8具有导电性。屏蔽构件8具有板状的顶面部81和从顶面部81朝向第一面1a延伸的多个脚部82。多个脚部82的每个脚部的前端电连接在第一面1a。具体而言，多个脚部82的每个脚部的前端被焊接到配置于第一面1a的接地电极28上。在形成第一密封树脂6a时，具有流动性的状态的第一密封树脂6a的材料通过多个脚部82之间进入屏蔽构件8的顶面部81与第一面1a之间的空间。因此，优选脚部82彼此的间隔比第一密封树脂6a所包含的填料的最大直径宽。
在本实施方式中，由于导电性的屏蔽构件8安装于第一面1a，以便覆盖第一部件，因此能够充分地屏蔽第一部件。因此，能够实现可以以简单的工序制作并具备足够的屏蔽性能的模块。
如本实施方式所示那样，优选多个脚部82包括：从顶面部81的外缘部朝向第一面1a延伸的第一脚部82a、以及从顶面部81的中间部朝向第一面1a延伸的第二脚部82b。通过采用该结构，不仅屏蔽构件8的顶面部81的外缘部附近，还可以从中间部以较短的路径进行相对于第一面1a的电连接，因此能够在将电阻抑制得较低的状态下与基板1的接地电极连接。此处所谓的“中间部”是指外缘部以外的部分。被外缘部包围的内侧的区域全部相当于中间部。
如本实施方式所示那样，优选，上述至少一个第一部件包括电感器3i，在从与第一面1a垂直的方向观察时，顶面部81在与电感器3i重叠的区域具有多个狭缝83。通过采用该结构，能够抑制由于电感器3i制造出的磁场而在顶面部81产生涡流。其结果，能够减轻由涡流的影响导致的电感器3i的Q值的劣化。优选在形成第一密封树脂6a时，具有流动性的状态的第一密封树脂6a的材料能够自由通过狭缝83，因此狭缝83的宽度优选稍微比第一密封树脂6a所包含的填料的最大直径宽。
如本实施方式所示那样，优选第一密封树脂6a覆盖顶面部81的远离第一面1a的一侧的面。通过采用该结构，能够通过第一密封树脂6a保护屏蔽构件8。特别是，在屏蔽构件8是与空气接触而容易氧化的材料的情况下，也能够用第一密封树脂6a覆盖屏蔽构件8而使其不露出，能够防止屏蔽构件8氧化。
如本实施方式所示那样，优选在第一密封树脂6a的覆盖顶面部81的部分形成有标记部9。通过采用该结构，能够将标记部9用作识别用的记号。或者，也能够将标记部9作为文字、符号、图形等，显示与模块相关的信息。另外，考虑使用激光加工以形成标记部9，但已知如下现象：在对第一密封树脂6a的表面照射激光时，激光通过第一密封树脂6a所包含的填料不期望地侵入到第一密封树脂6a的深处。担心部件由于那样侵入的激光而损坏。但是，如果是如本实施方式所示那样在第一密封树脂6a的内部有屏蔽构件8的顶面部81的结构，则侵入到第一密封树脂6a的内部的激光被顶面部81遮挡。因此，能够防止第一部件由于不期望地侵入的激光而损坏的事态。
(实施方式2)
参照图9，对基于本发明的实施方式2中的模块进行说明。图9表示本实施方式中的模块102的剖视图。模块102的基本结构与实施方式1所示的模块101相同。
在本实施方式中的模块102中，第一密封树脂6a不覆盖顶面部81的上侧。第一密封树脂6a的上表面和屏蔽构件8的上表面位于同一平面内。形成外部屏蔽膜10，以便覆盖第一密封树脂6a的侧面以及上表面。外部屏蔽膜10也覆盖基板1的侧面。外部屏蔽膜10具有导电性。外部屏蔽膜10例如是由不锈钢构成的膜。外部屏蔽膜10例如能够通过溅射形成。外部屏蔽膜10也可以是将多种膜层叠而成的膜。该情况下，外部屏蔽膜10所包含的膜中的至少任意一种膜具有导电性。屏蔽构件8的上表面未被第一密封树脂6a覆盖而露出，但屏蔽构件8的上表面也被外部屏蔽膜10覆盖。如图9所示，与形成于屏蔽构件8的狭缝83对应地在外部屏蔽膜10的上表面形成有狭缝10a。通过狭缝10a可以稍微看到第一密封树脂6a。另外，也可以在屏蔽构件8的上表面形成标记部9，并用外部屏蔽膜10覆盖其上。
如图9所示，配置于基板1的内部的接地电极7在基板1的侧面露出。在基板1的侧面，接地电极7的端面与外部屏蔽膜10电连接。
本实施方式中的模块102的结构能够如以下那样表现。在从与第一面1a垂直的方向观察时，第一密封树脂6a延伸到屏蔽构件8的外侧。模块102具备外部屏蔽膜10，该外部屏蔽膜覆盖第一密封树脂6a的侧面，并且覆盖第一密封树脂6a的上表面或者屏蔽构件8的上表面。
在本实施方式中，也能够得到与实施方式1中说明的效果相同的效果。并且，由于本实施方式中的模块102具备外部屏蔽膜10，因此第一密封树脂6a以及屏蔽构件8被外部屏蔽膜10保护。在本实施方式中，通过配置为覆盖第一部件的屏蔽构件8来确保主要的屏蔽性能，但通过外部屏蔽膜10进一步包围其外侧，从而能够得到更可靠的屏蔽性能。
此外，在此处所示的例子中，屏蔽构件8的上表面未被第一密封树脂6a覆盖而露出，屏蔽构件8的上表面和外部屏蔽膜10接触，但也可以屏蔽构件8的上表面被第一密封树脂6a覆盖，并且外部屏蔽膜10覆盖第一密封树脂6a的上表面。即，也可以在屏蔽构件8的上表面与外部屏蔽膜10之间配置第一密封树脂6a的一部分。
并且，也可以是图10所示的模块102i那样的结构。在模块102i中形成有外部屏蔽膜10，以便仅覆盖从第一密封树脂6a露出的屏蔽构件8的上表面。该结构例如能够通过利用电镀形成外部屏蔽膜10来制作。
(实施方式3)
参照图11，对基于本发明的实施方式3中的模块进行说明。图11表示本实施方式中的模块103的剖视图。模块103的基本结构与实施方式1所示的模块101相同。
与实施方式1所示的模块101不同，本实施方式中的模块103成为双面安装构造。即，具备以下的结构。基板1具有第二面1b作为与第一面1a相反侧的面。在第二面1b安装有至少一个第二部件。配置有第二密封树脂6b，以便覆盖上述第二部件和第二面1b。在此处所示的例子中，部件3d安装于第二面1b。部件3d相当于“至少一个第二部件”。
部件3d的远离第二面1b的一侧的面从第二密封树脂6b露出。部件3d的远离第二面1b的一侧的面也可以与第二密封树脂6b的远离第二面1b的一侧的面处于同一平面上。如图11所示，部件3d也可以从第二密封树脂6b突出。或者，部件3d也可以被第二密封树脂6b覆盖。
在基板1的第二面配置有电极25。柱状导体23被焊接到电极25上。柱状导体23贯通第二密封树脂6b。柱状导体23的下端从第二密封树脂6b露出，在柱状导体23的下端连接有焊料凸块24。也可以没有焊料凸块24。柱状导体23也可以是突起电极、金属销、金属块中的任意一个。柱状导体23也可以是通过镀覆形成的导体。也可以使用焊料凸块来代替柱状导体23。
在本实施方式中，也能够得到与实施方式1中说明的效果相同的效果。在本实施方式中，成为双面安装构造，因此能够在基板1安装更多的部件。
(实施方式4)
参照图12，对基于本发明的实施方式4中的模块进行说明。图12表示本实施方式中的模块104的剖视图。模块104的基本结构与实施方式3所示的模块103相同。
本实施方式中的模块104具备外部屏蔽膜10。外部屏蔽膜10一并覆盖第一密封树脂6a的侧面、基板1的侧面以及第二密封树脂6b的侧面。外部屏蔽膜10还一并覆盖屏蔽构件8的上表面和第一密封树脂6a的上表面。第二密封树脂6b的下表面露出。
在本实施方式中，也能够得到与实施方式3中说明的效果相同的效果。在本实施方式中，由于设置有外部屏蔽膜10，因此也能够得到实施方式2中说明的效果。
(实施方式5)
参照图13，对基于本发明的实施方式5中的模块进行说明。图13表示本实施方式中的模块105的剖视图。模块105具备双面安装构造。在模块105中，基板1的第一面1a朝下，第二面1b朝上。由于屏蔽构件8安装于第一面1a，因此屏蔽构件8配置在比基板1更靠下侧。在第一面1a配置有柱状导体23。柱状导体23被配置为贯通第一密封树脂6a。第一密封树脂6a的下表面未被外部屏蔽膜10覆盖而露出。在本实施方式中，柱状导体23和屏蔽构件8配置在基板1的相同的面。
在本实施方式中，也能够得到实施方式4中说明的效果。
(变形例)
图14所示的模块106相当于模块105的变形例。也可以如模块106那样，外部屏蔽膜10覆盖第一密封树脂6a的下表面。外部屏蔽膜10具有开口部。连接在柱状导体23的下端的焊料凸块24从外部屏蔽膜10的开口部突出。另外，在接地的柱状导体23的情况下，连接在该柱状导体23的下端的焊料凸块24也可以与外部屏蔽膜10电连接。
(实施方式6)
参照图15，对基于本发明的实施方式6中的模块进行说明。图15表示本实施方式中的模块107的剖视图。
在模块107中，基板1具有第二面1b作为与第一面1a相反侧的面。在第二面1b配置有天线电极20。在模块107中，基板1的第一面1a朝下，第二面1b朝上。在第一面1a安装有部件3a、3b、3i。在配置于第一面1a的电极25焊接有柱状导体23。柱状导体23被配置为贯通第一密封树脂6a。
在本实施方式中，也能够得到实施方式1中说明的效果。
(变形例)
图16所示的模块108相当于模块107的变形例。也可以如模块108那样，外部屏蔽膜10覆盖第一密封树脂6a的侧面以及下表面。外部屏蔽膜10具有开口部。连接在柱状导体23的下端的焊料凸块24从外部屏蔽膜10的开口部突出。在模块108中，外部屏蔽膜10也覆盖基板1的侧面。在基板1的侧面，接地电极7与外部屏蔽膜10电连接。
(实施方式7)
参照图17，对基于本发明的实施方式7中的模块进行说明。图17表示本实施方式中的模块109的剖视图。在模块109中，在基板1的第二面1b配置有天线电极20。在模块109中，在基板1的第一面1a配置有连接器18。部件3a、3b以及电感器3i安装于基板1的第一面1a。屏蔽构件8被配置为覆盖部件3a、3b以及电感器3i。连接器18未被屏蔽构件8覆盖。第一密封树脂6a形成为密封屏蔽构件8。第一密封树脂6a被配置为避开连接器18。即，第一密封树脂6a部分地密封第一面1a。
在本实施方式中，也能够得到实施方式6中说明的效果。在本实施方式中，由于在基板1的第一面1a配置有连接器18，因此能够简便地进行与外部的连接。
(变形例)
图18所示的模块110相当于模块109的变形例。在模块110中，在基板1的第二面1b的一部分区域配置有天线电极20，在其它的一部分区域配置有电极26以及接地电极27。经由电极26安装有部件3d、3e。形成有第二密封树脂6b，以便覆盖部件3d、3e，并覆盖第二面1b的一部分。外部屏蔽膜10形成为覆盖第一密封树脂6a的侧面以及下表面，覆盖基板1的侧面，还覆盖第二密封树脂6b的侧面以及上表面。外部屏蔽膜10在第二面1b与接地电极27电连接。在第一面1a还配置有另一个接地电极27，外部屏蔽膜10在第一面1a也与接地电极27电连接。如模块110所示那样，在第一面1a和第二面1b中，密封树脂覆盖的区域也可以不同。
(实施方式8)
参照图19～图21，对基于本发明的实施方式8中的模块进行说明。图19表示本实施方式中的模块111的俯视图。在第一密封树脂6a的背面配置有屏蔽构件8。图20表示从图19所示的结构除去第一密封树脂6a的状态。基板1的近前的面是第一面1a。在第一面1a安装有屏蔽构件8。在屏蔽构件8形成有开口部84以及狭缝85。通过开口部84可以看到整个电感器3i。四个狭缝85被配置为包围一个开口部84。在此处所示的例子中，两个电感器3i安装于第一面1a，但这仅仅是一个例子，电感器3i的个数不限于两个。
图21表示与图19中的XXI-XXI线有关的向视剖视图。基板1、第一密封树脂6a等的结构与实施方式1中说明的结构相同。
在本实施方式中，上述“至少一个第一部件”包括电感器3i。顶面部81在包含电感器3i的投影区域的第一区域具有开口部84，在包围上述第一区域的第二区域具有多个狭缝85。电感器3i的一部分插入到开口部84内。
如图21所示，电感器3i的上表面处于比顶面部81的下表面高的位置。此处，电感器3i的上表面处于比顶面部81的上表面低的位置，但它们也可以是相同的高度。另外，电感器3i的上表面也可以处于比顶面部81的上表面高的位置。
在本实施方式中，顶面部81具有开口部84，电感器3i的一部分插入到开口部84内，因此能够使整个模块111低高度化。并且，由于在包围配置有开口部84的第一区域的第二区域配置有多个狭缝85，因此能够抑制由于电感器3i在周边制造出的磁场而在顶面部81产生涡流。其结果，能够减轻由涡流的影响导致的电感器3i的Q值的劣化。
(第一变形例)
对本实施方式中的模块的第一变形例进行说明。第一变形例的模块具备图22所示的结构。图22是在从模块除去了第一密封树脂6a的状态下，仅放大开口部84的附近来显示的图。在图22中，用细实线表示第一区域31以及第二区域32。
在作为第一变形例的模块中，上述“至少一个第一部件”包括电感器3i。顶面部81在包含电感器3i的投影区域的第一区域31具有开口部84，在包围第一区域31的第二区域32具有多个狭缝85。电感器3i的一部分插入到开口部84内。针对开口部84的各个边，设置有多个狭缝85。各狭缝85被设置为使与开口部84的边平行的方向成为长边方向。通过成为这样的结构，能够将狭缝85排列到与电感器3i分离某种程度的地方，因此即使在与电感器3i分离某种程度的地方，也能够更可靠地抑制涡流的产生。
(第二变形例)
对本实施方式中的模块的第二变形例进行说明。第二变形例的模块具备图23所示的结构。图23是在从模块除去了第一密封树脂6a的状态下，仅放大开口部84的附近来显示的图。
在作为第二变形例的模块中，上述“至少一个第一部件”包括电感器3i。顶面部81在包含电感器3i的投影区域的第一区域31具有开口部84，在包围第一区域31的第二区域32具有多个狭缝85。电感器3i的一部分插入到开口部84内。多个狭缝85排列为填满第二区域32。这些中的多个狭缝85被设置为使与开口部84的边垂直的方向成为长边方向。通过成为这样的结构，能够将狭缝85排列到与电感器3i分离某种程度的地方，因此即使在与电感器3i分离某种程度的地方，也能够更可靠地抑制涡流的产生。与第一变形例相比，在第二变形例中，能够缩短被狭缝85彼此夹着的顶面部81的由导电材料形成的棒状部分的长度，因此能够将开口部84周边的电阻抑制得较低。
(实施方式9)
参照图24，对基于本发明的实施方式9中的模块进行说明。图24表示本实施方式中的模块112的剖视图。模块112的基本结构与实施方式8所示的模块111相同。
本实施方式中的模块112与实施方式2所示的模块102也相似。在模块112中，形成有外部屏蔽膜10，以便覆盖第一密封树脂6a的侧面以及上表面。屏蔽构件8的上表面未被第一密封树脂6a覆盖而露出，但该上表面也被外部屏蔽膜10覆盖。
外部屏蔽膜10具有与开口部84对应的开口部10a1和与狭缝85对应的狭缝10a2。电感器3i的上表面被第一密封树脂6a覆盖。
在本实施方式中，也能够得到与实施方式8中说明的效果相同的效果。即，能够使整个模块112低高度化。并且，由于本实施方式中的模块112具备外部屏蔽膜10，因此第一密封树脂6a以及屏蔽构件8被外部屏蔽膜10保护。在本实施方式中，通过配置为覆盖第一部件的屏蔽构件8来确保主要的屏蔽性能，但通过外部屏蔽膜10进一步包围其外侧，从而能够得到更可靠的屏蔽性能。
此外，也可以将上述实施方式中的多个适当地进行组合来采用。
此外，本次公开的上述实施方式在所有方面是例示，并非是限制的。本发明的范围由权利要求书表示，包括与权利要求书等同的意思以及范围内的所有变更。
附图标记说明
1…基板；1a…第一面；1b…第二面；3a、3b、3c、3d、3e…部件；3i…电感器；6a…第一密封树脂；6b…第二密封树脂；7、27、28…接地电极；8…第一构件；9…标记部；10…外部屏蔽膜；10a…(设置于外部屏蔽膜的)狭缝；17…外部端子；18…连接器；20…天线电极；23…柱状导体；24…焊料凸块；25、26…电极；31…第一区域；32…第二区域；81…顶面部；82…脚部；82a…第一脚部；82b…第二脚部；83、85…狭缝；84…开口部；101、102、102i、103、104、105、106、107、108、109、110、111、112…模块。

Claims (9)

1.一种模块，具备：
基板，具有第一面；
至少一个第一部件，安装于上述第一面；
屏蔽构件，安装于上述第一面，以便覆盖上述第一部件；以及
第一密封树脂，至少配置在上述屏蔽构件与上述第一面之间，
上述屏蔽构件具有板状的顶面部和多个脚部，上述多个脚部从上述顶面部朝向上述第一面延伸。
2.根据权利要求1所述的模块，其中，
上述多个脚部包括：从上述顶面部的外缘部朝向上述第一面延伸的第一脚部、以及从上述顶面部的中间部朝向上述第一面延伸的第二脚部。
3.根据权利要求1或2所述的模块，其中，
上述至少一个第一部件包括电感器，在从与上述第一面垂直的方向观察时，上述顶面部在与上述电感器重叠的区域具有多个狭缝。
4.根据权利要求1或2所述的模块，其中，
上述至少一个第一部件包括电感器，上述顶面部在包含上述电感器的投影区域的第一区域具有开口部，并在包围上述第一区域的第二区域具有多个狭缝，上述电感器的一部分插入到上述开口部内。
5.根据权利要求1～4中任意一项所述的模块，其中，
上述第一密封树脂覆盖上述顶面部的远离上述第一面的一侧的面。
6.根据权利要求5所述的模块，其中，
在上述第一密封树脂的覆盖上述顶面部的部分形成有标记部。
7.根据权利要求1～6中任意一项所述的模块，其中，
在从与上述第一面垂直的方向观察时，上述第一密封树脂延伸到上述屏蔽构件的外侧，上述模块具备外部屏蔽膜，该外部屏蔽膜覆盖上述第一密封树脂的侧面，并且覆盖上述第一密封树脂的上表面或者上述屏蔽构件的上表面。
8.根据权利要求1～7中任意一项所述的模块，其中，
上述基板具有第二面作为与上述第一面相反侧的面，
在上述第二面安装有至少一个第二部件，
配置有第二密封树脂，以便覆盖上述第二部件和上述第二面。
9.根据权利要求1～7中任意一项所述的模块，其中，
上述基板具有第二面作为与上述第一面相反侧的面，
在上述第二面配置有天线电极。
CN202080092339.2A 2020-01-10 2020-12-15 模块 Pending CN114938682A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020-002858 2020-01-10
JP2020002858 2020-01-10
PCT/JP2020/046747 WO2021140850A1 (ja) 2020-01-10 2020-12-15 モジュール

Publications (1)

Publication Number Publication Date
CN114938682A true CN114938682A (zh) 2022-08-23

Family

ID=76787498

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080092339.2A Pending CN114938682A (zh) 2020-01-10 2020-12-15 模块

Country Status (3)

Country Link
US (1) US20220352088A1 (zh)
CN (1) CN114938682A (zh)
WO (1) WO2021140850A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3842229B2 (ja) * 2003-02-27 2006-11-08 太陽誘電株式会社 回路モジュール
JP2008084964A (ja) * 2006-09-26 2008-04-10 Alps Electric Co Ltd 高周波ユニットの製造方法、及び高周波ユニット
JP2015211105A (ja) * 2014-04-25 2015-11-24 株式会社デンソー モールドパッケージ
JP2016192445A (ja) * 2015-03-30 2016-11-10 株式会社東芝 メモリ装置
JP6911917B2 (ja) * 2017-03-31 2021-07-28 株式会社村田製作所 モジュール
JP7167945B2 (ja) * 2018-01-11 2022-11-09 株式会社村田製作所 部品内蔵モジュールおよびその製造方法

Also Published As

Publication number Publication date
US20220352088A1 (en) 2022-11-03
WO2021140850A1 (ja) 2021-07-15

Similar Documents

Publication Publication Date Title
US11183465B2 (en) Radio-frequency module
US7090502B2 (en) Board connecting component and three-dimensional connecting structure using thereof
US7478474B2 (en) Method of manufacturing shielded electronic circuit units
US8659912B2 (en) Shielding device for shielding an electronic component
WO2012117872A1 (ja) 部品内蔵樹脂基板
CN114938682A (zh) 模块
US11968815B2 (en) Module
CN220189619U (zh) 电路模块
WO2020196752A1 (ja) モジュール
JP2006164580A (ja) ケーブル付き電気コネクタ
CN219108105U (zh) 模块
US20210392740A1 (en) Electronic device and connecting component
CN219395428U (zh) 模块
US20210392738A1 (en) Module
US11804448B2 (en) Module
CN211152313U (zh) 电气元件及电子设备
WO2021049521A1 (ja) モジュール
CN112740845B (zh) 模块
TW201334125A (zh) 表面黏著式電子組件
CN117641718B (zh) 线路板
US20240107676A1 (en) Circuit module and substrate module
CN219626637U (zh) 电路模块
WO2021131774A1 (ja) モジュール
WO2021060161A1 (ja) モジュール
US20220199504A1 (en) Module

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination