WO2021140850A1 - モジュール - Google Patents

モジュール Download PDF

Info

Publication number
WO2021140850A1
WO2021140850A1 PCT/JP2020/046747 JP2020046747W WO2021140850A1 WO 2021140850 A1 WO2021140850 A1 WO 2021140850A1 JP 2020046747 W JP2020046747 W JP 2020046747W WO 2021140850 A1 WO2021140850 A1 WO 2021140850A1
Authority
WO
WIPO (PCT)
Prior art keywords
module
sealing resin
shield member
inductor
component
Prior art date
Application number
PCT/JP2020/046747
Other languages
English (en)
French (fr)
Inventor
野村　忠志
幸哉 山口
西川　博
了 小松
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to CN202080092339.2A priority Critical patent/CN114938682A/zh
Publication of WO2021140850A1 publication Critical patent/WO2021140850A1/ja
Priority to US17/811,113 priority patent/US20220352088A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6672—High-frequency adaptations for passive devices for integrated passive components, e.g. semiconductor device with passive components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1611—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16151—Cap comprising an aperture, e.g. for pressure control, encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/16153—Cap enclosing a plurality of side-by-side cavities [e.g. E-shaped cap]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/1616—Cavity shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/16315—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/1632—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1811—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/182—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/186—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

モジュール（１０１）は、第１面（１ａ）を有する基板（１）と、第１面（１ａ）に実装された少なくとも１つの第１部品と、前記第１部品を覆うように第１面（１ａ）に実装されたシールド部材（８）と、少なくともシールド部材（８）と第１面（１ａ）との間に配置された第１封止樹脂（６ａ）とを備え、シールド部材（８）は、板状の天面部（８１）と天面部（８１）から第１面（１ａ）に向かって延在する複数の脚部（８２）とを有する。

Description

モジュール
　本発明は、モジュールに関するものである。
　特開２０１１－１７１３９０号公報（特許文献１）に、基板上の実装部品を覆うシールドケースを有するシールド構造が記載されている。このシールド構造は、板金で形成された板金シールドである。
特開２０１１－１７１３９０号公報
　特許文献１に記載されたようなシールド構造を備えるモジュールにおいては、機械的強度を確保するために、樹脂で封止することがある。しかしながら、特許文献１に記載された構成では、実装部品がシールドケースで覆われているので、実装部品を封止樹脂で封止することができず、強度が不足するおそれがあった。
　そこで、本発明は、簡単な工程で作製することができ、十分なシールド性能および機械的強度を備えるモジュールを提供することを目的とする。
　上記目的を達成するため、本発明に基づくモジュールは、第１面を有する基板と、上記第１面に実装された少なくとも１つの第１部品と、上記第１部品を覆うように上記第１面に実装されたシールド部材と、少なくとも上記シールド部材と上記第１面との間に配置された第１封止樹脂とを備え、上記シールド部材は、板状の天面部と上記天面部から上記第１面に向かって延在する複数の脚部とを有する。
　本発明によれば、導電性のシールド部材が、板状の天面部と天面部から第１面に向かって延在する複数の脚部とを有する構成となっているので、第１部品を十分にシールドすることができ、さらに、封止樹脂がシールド部材の内側に浸透可能であり、十分なシールド性能および機械的強度を備えるモジュールを実現することができる。
本発明に基づく実施の形態１におけるモジュールの斜視図である。 本発明に基づく実施の形態１におけるモジュールの平面図である。 図２に示した構成から第１封止樹脂を取り去った状態の平面図である。 図３に示した構成からシールド部材を取り去った状態の平面図である。 図２におけるＶ－Ｖ線に関する矢視断面図である。 図２におけるＶＩ－ＶＩ線に関する矢視断面図である。 本発明に基づく実施の形態１におけるモジュールに備わるシールド部材を第１の向きから見た斜視図である。 本発明に基づく実施の形態１におけるモジュールに備わるシールド部材の第２の向きから見た斜視図である。 本発明に基づく実施の形態２におけるモジュールの断面図である。 本発明に基づく実施の形態２におけるモジュールの変形例の断面図である。 本発明に基づく実施の形態３におけるモジュールの断面図である。 本発明に基づく実施の形態４におけるモジュールの断面図である。 本発明に基づく実施の形態５におけるモジュールの断面図である。 本発明に基づく実施の形態５におけるモジュールの変形例の断面図である。 本発明に基づく実施の形態６におけるモジュールの断面図である。 本発明に基づく実施の形態６におけるモジュールの変形例の断面図である。 本発明に基づく実施の形態７におけるモジュールの断面図である。 本発明に基づく実施の形態７におけるモジュールの変形例の断面図である。 本発明に基づく実施の形態８におけるモジュールの平面図である。 図１９に示した構成から第１封止樹脂を取り去った状態の平面図である。 図１９におけるＸＸＩ－ＸＸＩ線に関する矢視断面図である。 本発明に基づく実施の形態８におけるモジュールの第１の変形例の、第１封止樹脂を取り去った状態での部分平面図である。 本発明に基づく実施の形態８におけるモジュールの第２の変形例の、第１封止樹脂を取り去った状態での部分平面図である。 本発明に基づく実施の形態９におけるモジュールの断面図である。
　図面において示す寸法比は、必ずしも忠実に現実のとおりを表しているとは限らず、説明の便宜のために寸法比を誇張して示している場合がある。以下の説明において、上または下の概念に言及する際には、絶対的な上または下を意味するとは限らず、図示された姿勢の中での相対的な上または下を意味する場合がある。
　（実施の形態１）
　図１～図８を参照して、本発明に基づく実施の形態１におけるモジュールについて説明する。本実施の形態におけるモジュール１０１の斜視図を図１に示す。モジュール１０１の下部には基板１が配置されており、上部には第１封止樹脂６ａが配置されている。第１封止樹脂６ａの上面および側面は露出している。第１封止樹脂６ａの上面にマーキング部９が形成されている。ここでは、マーキング部９がドット状であるものとして示しているが、これはあくまで一例であり、マーキング部９は他の形状であってもよい。
　モジュール１０１の平面図を図２に示す。第１封止樹脂６ａの奥にシールド部材８が配置されている。シールド部材８は、第１封止樹脂６ａによって覆い隠されているので、破線で示されている。図２に示した構成から第１封止樹脂６ａを取り去った状態を図３に示す。基板１の手前の面は第１面１ａである。第１面１ａにシールド部材８が実装されている。シールド部材８にはスリット８３が形成されている。スリット８３を通してインダクタ３ｉの一部が見えている。
　図３に示した構成からシールド部材８を取り去った状態を図４に示す。基板１の第１面１ａに部品３ａ，３ｂ，３ｃおよびインダクタ３ｉが実装されている。ここで示す例では、２個のインダクタ３ｉが第１面１ａに実装されているが、これはあくまで一例であって、インダクタ３ｉの個数は２個に限らない。
　図２におけるＶ－Ｖ線に関する矢視断面図を図５に示す。基板１は、第１面１ａの反対側に第２面１ｂを有する。第２面１ｂには、外部端子１７が配置されている。基板１の内部にはグランド電極７が配置されている。グランド電極７は、基板１の側面に露出するように配置されている。第１封止樹脂６ａの一部は、シールド部材８の天面部８１の上面を覆っている。第１封止樹脂６ａにおける、シールド部材８の天面部８１より上側に延在する部分には、マーキング部９が形成されている。マーキング部９は凹部である。第１面１ａに垂直な方向から見たとき、図２に示すように、第１封止樹脂６ａは、シールド部材８より外側にまで延在している。すなわち、図５においては、第１封止樹脂６ａは、シールド部材８からはみ出して左右に広がるように形成されている。図２におけるＶＩ－ＶＩ線に関する矢視断面図を図６に示す。
　シールド部材８を単独で取り出したところを図７に示す。シールド部材８を裏側から見たところを図８に示す。シールド部材８は、金属により一体的に形成されたものである。シールド部材８の材料は、たとえば銅である。シールド部材８は、たとえば金属板にプレス加工を施すことによって形成することができる。シールド部材８は、予め単独の金属部品として作製されたものであって、第１面１ａに実装されている。図７および図８に示すように、シールド部材８は、天面部８１と、複数の脚部８２とを含む。天面部８１には複数のスリット８３が形成されている。図８に示すように、複数の脚部８２は、第１脚部８２ａと第２脚部８２ｂとを含む。図８に示した例では、２８本の第１脚部８２ａと２本の第２脚部８２ｂとが配列されているが、これはあくまで一例である。第１脚部８２ａおよび第２脚部８２ｂの本数はここに示したものに限らない。ここで示した例では、複数の脚部８２の各々の断面形状が正方形であるものとして示しているが、これはあくまで一例である。複数の脚部８２の各々の断面形状は、正方形以外の形状であってもよい。
　モジュール１０１の構成を整理すると、以下のように説明することができる。本実施の形態におけるモジュール１０１は、第１面１ａを有する基板１と、第１面１ａに実装された少なくとも１つの第１部品と、前記第１部品を覆うように第１面１ａに実装されたシールド部材８と、少なくともシールド部材８と第１面１ａとの間に配置された第１封止樹脂６ａとを備える。第１封止樹脂６ａは、少なくともシールド部材８と第１面１ａとの間の空間を満たすように配置されている。
　基板１は、配線基板である。基板１は、複数の絶縁層を積層したものである。基板１は、セラミック多層基板であってもよく、プリント配線基板のような樹脂多層基板であってもよい。本実施の形態では、基板１の第１面１ａに実装された部品３ａ，３ｂ，３ｃおよびインダクタ３ｉが「少なくとも１つの第１部品」に相当する。本実施の形態では、第１封止樹脂６ａは、シールド部材８の天面部８１と第１面１ａとの間の空間を満たすだけでなく、天面部８１の第１面１ａから遠い側の面を覆っている。
　シールド部材８は、導電性を有する。シールド部材８は、板状の天面部８１と天面部８１から第１面１ａに向かって延在する複数の脚部８２とを有する。複数の脚部８２の各々の先端は、第１面１ａに電気的に接続されている。具体的には、複数の脚部８２の各々の先端は、第１面１ａに配置されたグランド電極２８に対してはんだ付けされている。第１封止樹脂６ａを形成する際には、流動性を有する状態の第１封止樹脂６ａの材料が複数の脚部８２の間を通ってシールド部材８の天面部８１と第１面１ａとの間の空間に入り込む。したがって、脚部８２同士の間隔は、第１封止樹脂６ａに含まれるフィラーの最大径より広いことが好ましい。
　本実施の形態では、導電性のシールド部材８が第１部品を覆うように第１面１ａに実装されているので、第１部品を十分にシールドすることができる。したがって、簡単な工程で作製することができ、十分なシールド性能を備えるモジュールを実現することができる。
　本実施の形態で示したように、複数の脚部８２は、天面部８１の外縁部から第１面１ａに向かって延在する第１脚部８２ａと、天面部８１の中間部から第１面１ａに向かって延在する第２脚部８２ｂとを含むことが好ましい。この構成を採用することにより、シールド部材８の天面部８１の外縁部近傍だけでなく中間部からも短い経路で第１面１ａに対する電気的接続が行なえるので、抵抗を低く抑えた状態で基板１のグランド電極に接続することができる。ここでいう「中間部」とは、外縁部以外のことをいうものとする。外縁部に取り囲まれた内側の領域は全て中間部に該当する。
　本実施の形態で示したように、前記少なくとも１つの第１部品はインダクタ３ｉを含み、天面部８１は、第１面１ａに垂直な方向から見たとき、インダクタ３ｉに重なる領域に複数のスリット８３を有することが好ましい。この構成を採用することにより、インダクタ３ｉが作り出す磁界に起因して天面部８１に渦電流が発生することを抑制することができる。その結果、渦電流の影響によるインダクタ３ｉのＱ値の劣化を軽減することができる。第１封止樹脂６ａを形成する際には、流動性を有する状態の第１封止樹脂６ａの材料がスリット８３を自由に通過できることが好ましいので、スリット８３の幅は、第１封止樹脂６ａに含まれるフィラーの最大径よりやや広めであることが好ましい。
　本実施の形態で示したように、第１封止樹脂６ａは、天面部８１の第１面１ａから遠い側の面を覆っていることが好ましい。この構成を採用することにより、シールド部材８を第１封止樹脂６ａによって保護することができる。特に、シールド部材８が空気に触れることで酸化しやすい材料である場合には、シールド部材８を第１封止樹脂６ａで覆って露出しないようにすることも可能であり、シールド部材８が酸化することを防止することができる。
　本実施の形態で示したように、第１封止樹脂６ａの、天面部８１を覆う部分には、マーキング部９が形成されていることが好ましい。この構成を採用することにより、マーキング部９を識別用の目印として役立てることができる。あるいは、マーキング部９を、文字、記号、図形などとして、モジュールに関する情報を表示することもできる。また、マーキング部９を形成するためにレーザ加工を用いることが考えられるが、第１封止樹脂６ａの表面にレーザ光を照射する際には、第１封止樹脂６ａに含まれるフィラーを通じて第１封止樹脂６ａの奥深くにレーザ光が不所望に侵入する現象が知られている。そのように侵入したレーザ光によって部品が破損することが懸念される。しかし、本実施の形態で示したように第１封止樹脂６ａの内部にシールド部材８の天面部８１がある構成であれば、第１封止樹脂６ａの内部に侵入したレーザ光は、天面部８１によって遮られる。したがって、不所望に侵入したレーザ光によって第１部品が破損する事態を防止することができる。
　（実施の形態２）
　図９を参照して、本発明に基づく実施の形態２におけるモジュールについて説明する。本実施の形態におけるモジュール１０２の断面図を図９に示す。モジュール１０２の基本的な構成は、実施の形態１で示したモジュール１０１と共通する。
　本実施の形態におけるモジュール１０２では、第１封止樹脂６ａは、天面部８１の上側を覆っていない。第１封止樹脂６ａの上面とシールド部材８の上面とは同一平面内に位置する。第１封止樹脂６ａの側面および上面を覆うように外部シールド膜１０が形成されている。外部シールド膜１０は、基板１の側面も覆っている。外部シールド膜１０は、導電性を有する。外部シールド膜１０は、たとえばステンレスからなる膜である。外部シールド膜１０は、たとえばスパッタによって形成することができる。外部シールド膜１０は、複数種類の膜を積層したものであってもよい。その場合、外部シールド膜１０に含まれる膜のうちの少なくともいずれかは導電性を有する。シールド部材８の上面は、第１封止樹脂６ａによって覆われずに露出しているが、シールド部材８の上面も、外部シールド膜１０によって覆われている。図９に示すように、シールド部材８に形成されたスリット８３に対応して、外部シールド膜１０の上面にスリット１０ａが形成されている。スリット１０ａを通して第１封止樹脂６ａがわずかに見えている。また、シールド部材８の上面にマーキング部９を形成して、その上を外部シールド膜１０で覆ってもよい。
　図９に示すように、基板１の内部に配置されたグランド電極７は、基板１の側面に露出している。基板１の側面において、グランド電極７の端面と外部シールド膜１０とが電気的に接続されている。
　本実施の形態におけるモジュール１０２の構成は、以下のように表現することができる。第１面１ａに垂直な方向から見たとき、第１封止樹脂６ａは、シールド部材８の外側にまで延在している。モジュール１０２は、第１封止樹脂６ａの側面を覆い、かつ、第１封止樹脂６ａの上面またはシールド部材８の上面を覆う外部シールド膜１０を備える。
　本実施の形態においても、実施の形態１で説明したのと同様の効果を得ることができる。さらに、本実施の形態におけるモジュール１０２は、外部シールド膜１０を備えるので、第１封止樹脂６ａおよびシールド部材８は外部シールド膜１０によって保護される。本実施の形態では、第１部品を覆うように配置されたシールド部材８によって主なシールド性能は確保されているが、さらにその外側を外部シールド膜１０が取り囲んでいることによって、さらに確実なシールド性能が得られる。
　なお、ここで示した例では、シールド部材８の上面は、第１封止樹脂６ａによって覆われずに露出しており、シールド部材８の上面と外部シールド膜１０とが接しているが、シールド部材８の上面が第１封止樹脂６ａによって覆われていて、かつ、第１封止樹脂６ａの上面を外部シールド膜１０が覆っていてもよい。すなわち、シールド部材８の上面と外部シールド膜１０との間に、第１封止樹脂６ａの一部が配置されていてもよい。
　さらには、図１０に示すモジュール１０２ｉのような構成であってもよい。モジュール１０２ｉにおいては、第１封止樹脂６ａから露出したシールド部材８の上面のみを覆うように外部シールド膜１０が形成されている。この構成は、たとえば電解めっきで外部シールド膜１０を形成することによって作製することができる。
　（実施の形態３）
　図１１を参照して、本発明に基づく実施の形態３におけるモジュールについて説明する。本実施の形態におけるモジュール１０３の断面図を図１１に示す。モジュール１０３の基本的な構成は、実施の形態１で示したモジュール１０１と共通する。
　実施の形態１で示したモジュール１０１とは異なり、本実施の形態におけるモジュール１０３は、両面実装構造となっている。すなわち、以下の構成を備える。基板１は、第１面１ａとは反対側の面として第２面１ｂを有する。第２面１ｂに少なくとも１つの第２部品が実装されている。前記第２部品と第２面１ｂとを覆うように第２封止樹脂６ｂが配置されている。ここで示す例では、部品３ｄが第２面１ｂに実装されている。部品３ｄが「少なくとも１つの第２部品」に相当する。
　部品３ｄの第２面１ｂから遠い側の面は第２封止樹脂６ｂから露出している。部品３ｄの第２面１ｂから遠い側の面は、第２封止樹脂６ｂの第２面１ｂから遠い側の面と同一平面上にあってもよい。図１１に示すように、部品３ｄは、第２封止樹脂６ｂから突出していてもよい。あるいは、部品３ｄは、第２封止樹脂６ｂによって覆われていてもよい。
　基板１の第２面には、電極２５が配置されている。柱状導体２３は、電極２５に対してはんだ付けされている。柱状導体２３は、第２封止樹脂６ｂを貫通している。柱状導体２３の下端は、第２封止樹脂６ｂから露出しており、柱状導体２３の下端にははんだバンプ２４が接続されている。はんだバンプ２４はなくてもよい。柱状導体２３は、突起電極、金属ピン、金属ブロックのいずれかであってもよい。柱状導体２３は、めっきにより形成されたものであってもよい。柱状導体２３に代えてはんだバンプが用いられてもよい。
　本実施の形態においても、実施の形態１で説明したのと同様の効果を得ることができる。本実施の形態では、両面実装構造となっているので、より多くの部品を基板１に実装することができる。
　（実施の形態４）
　図１２を参照して、本発明に基づく実施の形態４におけるモジュールについて説明する。本実施の形態におけるモジュール１０４の断面図を図１２に示す。モジュール１０４の基本的な構成は、実施の形態３で示したモジュール１０３と共通する。
　本実施の形態におけるモジュール１０４は、外部シールド膜１０を備える。外部シールド膜１０は、第１封止樹脂６ａの側面と、基板１の側面と、第２封止樹脂６ｂの側面とを、一括して覆う。外部シールド膜１０は、さらに、シールド部材８の上面と、第１封止樹脂６ａの上面とを、一括して覆う。第２封止樹脂６ｂの下面は露出している。
　本実施の形態においても、実施の形態３で説明したのと同様の効果を得ることができる。本実施の形態では、外部シールド膜１０が設けられているので、実施の形態２で説明した効果も得ることができる。
　（実施の形態５）
　図１３を参照して、本発明に基づく実施の形態５におけるモジュールについて説明する。本実施の形態におけるモジュール１０５の断面図を図１３に示す。モジュール１０５は、両面実装構造を備えている。モジュール１０５においては、基板１の第１面１ａが下を向いており、第２面１ｂが上を向いている。シールド部材８は第１面１ａに実装されているので、シールド部材８は、基板１より下側に配置されている。第１面１ａに柱状導体２３が配置されている。柱状導体２３は、第１封止樹脂６ａを貫通するように配置されている。第１封止樹脂６ａの下面は外部シールド膜１０に覆われずに露出している。本実施の形態では、柱状導体２３と、シールド部材８とが、基板１の同じ面に配置されている。
　本実施の形態においても、実施の形態４で説明したような効果を得ることができる。
　（変形例）
　図１４に示すモジュール１０６は、モジュール１０５の変形例に相当する。モジュール１０６のように、外部シールド膜１０が第１封止樹脂６ａの下面を覆っていてもよい。外部シールド膜１０は、開口部を有する。柱状導体２３の下端に接続されたはんだバンプ２４は、外部シールド膜１０の開口部から突出している。また、接地されている柱状導体２３の場合は、この柱状導体２３の下端に接続されたはんだバンプ２４は、外部シールド膜１０と電気的に接続されていてもよい。
　（実施の形態６）
　図１５を参照して、本発明に基づく実施の形態６におけるモジュールについて説明する。本実施の形態におけるモジュール１０７の断面図を図１５に示す。
　モジュール１０７においては、基板１は、第１面１ａとは反対側の面として第２面１ｂを有する。第２面１ｂにアンテナ電極２０が配置されている。モジュール１０７においては、基板１の第１面１ａは下を向き、第２面１ｂは上を向いている。第１面１ａには、部品３ａ，３ｂ，３ｉが実装されている。第１面１ａに配置された電極２５に柱状導体２３がはんだ付けされている。柱状導体２３は、第１封止樹脂６ａを貫通するように配置されている。
　本実施の形態においても、実施の形態１で説明したような効果を得ることができる。
　（変形例）
　図１６に示すモジュール１０８は、モジュール１０７の変形例に相当する。モジュール１０８のように、外部シールド膜１０が第１封止樹脂６ａの側面および下面を覆っていてもよい。外部シールド膜１０は、開口部を有する。柱状導体２３の下端に接続されたはんだバンプ２４は、外部シールド膜１０の開口部から突出している。モジュール１０８では、外部シールド膜１０は基板１の側面も覆っている。基板１の側面においては、グランド電極７が外部シールド膜１０に電気的に接続している。
　（実施の形態７）
　図１７を参照して、本発明に基づく実施の形態７におけるモジュールについて説明する。本実施の形態におけるモジュール１０９の断面図を図１７に示す。モジュール１０９においては、基板１の第２面１ｂにアンテナ電極２０が配置されている。モジュール１０９においては、基板１の第１面１ａにコネクタ１８が配置されている。部品３ａ，３ｂおよびインダクタ３ｉが、基板１の第１面１ａに実装されている。シールド部材８は、部品３ａ，３ｂおよびインダクタ３ｉを覆うように配置されている。コネクタ１８はシールド部材８によって覆われていない。第１封止樹脂６ａは、シールド部材８を封止するように形成されている。第１封止樹脂６ａは、コネクタ１８を避けるように配置されている。すなわち、第１封止樹脂６ａは第１面１ａを部分的に封止している。
　本実施の形態においても、実施の形態６で説明したような効果を得ることができる。本実施の形態では、基板１の第１面１ａにコネクタ１８が配置されているので、外部との接続を簡便に行なうことができる。
　（変形例）
　図１８に示すモジュール１１０は、モジュール１０９の変形例に相当する。モジュール１１０においては、基板１の第２面１ｂの一部の領域にアンテナ電極２０が配置されており、他の一部の領域には、電極２６およびグランド電極２７が配置されている。電極２６を介して、部品３ｄ，３ｅが実装されている。部品３ｄ，３ｅを覆い、第２面１ｂの一部を覆うように、第２封止樹脂６ｂが形成されている。外部シールド膜１０は、第１封止樹脂６ａの側面および下面を覆い、基板１の側面を覆い、さらに、第２封止樹脂６ｂの側面および上面を覆うように形成されている。外部シールド膜１０は、第２面１ｂにおいてグランド電極２７と電気的に接続されている。第１面１ａにもまた別のグランド電極２７が配置されており、外部シールド膜１０は、第１面１ａにおいてもグランド電極２７と電気的に接続されている。モジュール１１０において示したように、第１面１ａと第２面１ｂとで、封止樹脂が覆っている領域が異なっていてもよい。
　（実施の形態８）
　図１９～図２１を参照して、本発明に基づく実施の形態８におけるモジュールについて説明する。本実施の形態におけるモジュール１１１の平面図を図１９に示す。第１封止樹脂６ａの奥にシールド部材８が配置されている。図１９に示した構成から第１封止樹脂６ａを取り去った状態を図２０に示す。基板１の手前の面は第１面１ａである。第１面１ａにシールド部材８が実装されている。シールド部材８には開口部８４およびスリット８５が形成されている。開口部８４を通してインダクタ３ｉの全体が見えている。４本のスリット８５が１つの開口部８４を取り囲むように配置されている。ここで示す例では、２個のインダクタ３ｉが第１面１ａに実装されているが、これはあくまで一例であって、インダクタ３ｉの個数は２個に限らない。
　図１９におけるＸＸＩ－ＸＸＩ線に関する矢視断面図を図２１に示す。基板１、第１封止樹脂６ａなどの構成は、実施の形態１で説明したものと同様である。
　本実施の形態では、前記「少なくとも１つの第１部品」はインダクタ３ｉを含む。天面部８１は、インダクタ３ｉの投影領域を含む第１領域に開口部８４を有し、前記第１領域を取り囲む第２領域に複数のスリット８５を有する。インダクタ３ｉの一部が開口部８４内に挿入されている。
　図２１に示すように、インダクタ３ｉの上面は、天面部８１の下面よりも高い位置にある。ここでは、インダクタ３ｉの上面は、天面部８１の上面よりも低い位置にあるが、これらは同じ高さであってもよい。また、インダクタ３ｉの上面が天面部８１の上面よりも高い位置にあってもよい。
　本実施の形態では、天面部８１が開口部８４を有し、インダクタ３ｉの一部が開口部８４内に挿入されているので、モジュール１１１全体を低背化することができる。さらに、開口部８４が配置されている第１領域を取り囲む第２領域に複数のスリット８５が配置されているので、インダクタ３ｉが周辺に作り出す磁界に起因して天面部８１に渦電流が発生することを抑制することができる。その結果、渦電流の影響によるインダクタ３ｉのＱ値の劣化を軽減することができる。
　（第１の変形例）
　本実施の形態におけるモジュールの第１の変形例について説明する。第１の変形例のモジュールは、図２２に示す構成を備える。図２２は、モジュールから第１封止樹脂６ａを取り去った状態で、開口部８４の近傍のみを拡大して表示したものである。図２２においては、第１領域３１および第２領域３２を細実線で示している。
　第１の変形例としてのモジュールでは、前記「少なくとも１つの第１部品」はインダクタ３ｉを含む。天面部８１は、インダクタ３ｉの投影領域を含む第１領域３１に開口部８４を有し、第１領域３１を取り囲む第２領域３２に複数のスリット８５を有する。インダクタ３ｉの一部が開口部８４内に挿入されている。開口部８４の辺の各々に対して複数本のスリット８５が設けられている。各スリット８５は、開口部８４の辺に平行な方向を長手方向とするように設けられている。このような構成にすることで、インダクタ３ｉからある程度離れたところにまでスリット８５を配列することができるので、インダクタ３ｉからある程度離れたところにおいても、渦電流の発生をより確実に抑制することができる。
　（第２の変形例）
　本実施の形態におけるモジュールの第２の変形例について説明する。第２の変形例のモジュールは、図２３に示す構成を備える。図２３は、モジュールから第１封止樹脂６ａを取り去った状態で、開口部８４の近傍のみを拡大して表示したものである。
　第２の変形例としてのモジュールでは、前記「少なくとも１つの第１部品」はインダクタ３ｉを含む。天面部８１は、インダクタ３ｉの投影領域を含む第１領域３１に開口部８４を有し、第１領域３１を取り囲む第２領域３２に複数のスリット８５を有する。インダクタ３ｉの一部が開口部８４内に挿入されている。複数本のスリット８５は、第２領域３２を満たすように配列されている。これらのうち多くのスリット８５は、開口部８４の辺に垂直な方向を長手方向とするように設けられている。このような構成にすることで、インダクタ３ｉからある程度離れたところにまでスリット８５を配列することができるので、インダクタ３ｉからある程度離れたところにおいても、渦電流の発生をより確実に抑制することができる。第１の変形例に比べて第２の変形例では、スリット８５同士に挟まれた天面部８１の導電材料による棒状部分の長さを短くすることができるので、開口部８４周辺での電気抵抗を低く抑えることができる。
　（実施の形態９）
　図２４を参照して、本発明に基づく実施の形態９におけるモジュールについて説明する。本実施の形態におけるモジュール１１２の断面図を図２４に示す。モジュール１１２の基本的な構成は、実施の形態８で示したモジュール１１１と共通する。
　本実施の形態におけるモジュール１１２は、実施の形態２で示したモジュール１０２とも似ている。モジュール１１２では、第１封止樹脂６ａの側面および上面を覆うように外部シールド膜１０が形成されている。シールド部材８の上面は、第１封止樹脂６ａによって覆われずに露出しているが、この上面も、外部シールド膜１０によって覆われている。
　外部シールド膜１０は、開口部８４に対応する開口部１０ａ１と、スリット８５に対応するスリット１０ａ２とを有する。インダクタ３ｉの上面は第１封止樹脂６ａによって覆われている。
　本実施の形態においても、実施の形態８で説明したのと同様の効果を得ることができる。すなわち、モジュール１１２全体を低背化することができる。さらに、本実施の形態におけるモジュール１１２は、外部シールド膜１０を備えるので、第１封止樹脂６ａおよびシールド部材８は外部シールド膜１０によって保護される。本実施の形態では、第１部品を覆うように配置されたシールド部材８によって主なシールド性能は確保されているが、さらにその外側を外部シールド膜１０が取り囲んでいることによって、さらに確実なシールド性能が得られる。
　なお、上記実施の形態のうち複数を適宜組み合わせて採用してもよい。
　なお、今回開示した上記実施の形態はすべての点で例示であって制限的なものではない。本発明の範囲は請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更を含むものである。
　１　基板、１ａ　第１面、１ｂ　第２面、３ａ，３ｂ，３ｃ，３ｄ，３ｅ　部品、３ｉ　インダクタ、６ａ　第１封止樹脂、６ｂ　第２封止樹脂、７，２７，２８　グランド電極、８　第１部材、９　マーキング部、１０　外部シールド膜、１０ａ　（外部シールド膜に設けられた）スリット、１７　外部端子、１８　コネクタ、２０　アンテナ電極、２３　柱状導体、２４　はんだバンプ、２５，２６　電極、３１　第１領域、３２　第２領域、８１　天面部、８２　脚部、８２ａ　第１脚部、８２ｂ　第２脚部、８３，８５　スリット、８４　開口部、１０１，１０２，１０２ｉ，１０３，１０４，１０５，１０６，１０７，１０８，１０９，１１０，１１１，１１２　モジュール。

Claims (9)

  1. 　第１面を有する基板と、
    　前記第１面に実装された少なくとも１つの第１部品と、
    　前記第１部品を覆うように前記第１面に実装されたシールド部材と、
    　少なくとも前記シールド部材と前記第１面との間に配置された第１封止樹脂とを備え、
    　前記シールド部材は、板状の天面部と前記天面部から前記第１面に向かって延在する複数の脚部とを有する、モジュール。
  2. 　前記複数の脚部は、前記天面部の外縁部から前記第１面に向かって延在する第１脚部と、前記天面部の中間部から前記第１面に向かって延在する第２脚部とを含む、請求項１に記載のモジュール。
  3. 　前記少なくとも１つの第１部品はインダクタを含み、前記天面部は、前記第１面に垂直な方向から見たとき、前記インダクタに重なる領域に複数のスリットを有する、請求項１または２に記載のモジュール。
  4. 　前記少なくとも１つの第１部品はインダクタを含み、前記天面部は、前記インダクタの投影領域を含む第１領域に開口部を有し、前記第１領域を取り囲む第２領域に複数のスリットを有し、前記インダクタの一部が前記開口部内に挿入されている、請求項１または２に記載のモジュール。
  5. 　前記第１封止樹脂は、前記天面部の前記第１面から遠い側の面を覆っている、請求項１から４のいずれかに記載のモジュール。
  6. 　前記第１封止樹脂の、前記天面部を覆う部分にはマーキング部が形成されている、請求項５に記載のモジュール。
  7. 　前記第１面に垂直な方向から見たとき、前記第１封止樹脂は、前記シールド部材の外側にまで延在しており、前記モジュールは、前記第１封止樹脂の側面を覆い、かつ、前記第１封止樹脂の上面または前記シールド部材の上面を覆う外部シールド膜を備える、請求項１から６のいずれか１項に記載のモジュール。
  8. 　前記基板は、前記第１面とは反対側の面として第２面を有し、
    　前記第２面に少なくとも１つの第２部品が実装されており、
    　前記第２部品と前記第２面とを覆うように第２封止樹脂が配置されている、請求項１から７のいずれかに記載のモジュール。
  9. 　前記基板は、前記第１面とは反対側の面として第２面を有し、
    　前記第２面にアンテナ電極が配置されている、請求項１から７のいずれか１項に記載のモジュール。
PCT/JP2020/046747 2020-01-10 2020-12-15 モジュール WO2021140850A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202080092339.2A CN114938682A (zh) 2020-01-10 2020-12-15 模块
US17/811,113 US20220352088A1 (en) 2020-01-10 2022-07-07 Module

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-002858 2020-01-10
JP2020002858 2020-01-10

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/811,113 Continuation US20220352088A1 (en) 2020-01-10 2022-07-07 Module

Publications (1)

Publication Number Publication Date
WO2021140850A1 true WO2021140850A1 (ja) 2021-07-15

Family

ID=76787498

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/046747 WO2021140850A1 (ja) 2020-01-10 2020-12-15 モジュール

Country Status (3)

Country Link
US (1) US20220352088A1 (ja)
CN (1) CN114938682A (ja)
WO (1) WO2021140850A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004260103A (ja) * 2003-02-27 2004-09-16 Taiyo Yuden Co Ltd 回路モジュール
JP2008084964A (ja) * 2006-09-26 2008-04-10 Alps Electric Co Ltd 高周波ユニットの製造方法、及び高周波ユニット
JP2015211105A (ja) * 2014-04-25 2015-11-24 株式会社デンソー モールドパッケージ
JP2016192445A (ja) * 2015-03-30 2016-11-10 株式会社東芝 メモリ装置
WO2018181708A1 (ja) * 2017-03-31 2018-10-04 株式会社村田製作所 モジュール
WO2019138895A1 (ja) * 2018-01-11 2019-07-18 株式会社村田製作所 部品内蔵モジュールおよびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004260103A (ja) * 2003-02-27 2004-09-16 Taiyo Yuden Co Ltd 回路モジュール
JP2008084964A (ja) * 2006-09-26 2008-04-10 Alps Electric Co Ltd 高周波ユニットの製造方法、及び高周波ユニット
JP2015211105A (ja) * 2014-04-25 2015-11-24 株式会社デンソー モールドパッケージ
JP2016192445A (ja) * 2015-03-30 2016-11-10 株式会社東芝 メモリ装置
WO2018181708A1 (ja) * 2017-03-31 2018-10-04 株式会社村田製作所 モジュール
WO2019138895A1 (ja) * 2018-01-11 2019-07-18 株式会社村田製作所 部品内蔵モジュールおよびその製造方法

Also Published As

Publication number Publication date
US20220352088A1 (en) 2022-11-03
CN114938682A (zh) 2022-08-23

Similar Documents

Publication Publication Date Title
WO2018164158A1 (ja) 高周波モジュール
JP4258432B2 (ja) 基板接合部材ならびにそれを用いた三次元接続構造体
US8659912B2 (en) Shielding device for shielding an electronic component
WO2012117872A1 (ja) 部品内蔵樹脂基板
WO2019220965A1 (ja) シャント抵抗器およびシャント抵抗器の実装構造
WO2021140850A1 (ja) モジュール
JP2009272499A (ja) 電子制御ユニット
US11968815B2 (en) Module
WO2020196752A1 (ja) モジュール
WO2021090694A1 (ja) モジュール
CN219108105U (zh) 模块
US20210392740A1 (en) Electronic device and connecting component
JP2006164580A (ja) ケーブル付き電気コネクタ
TWI705534B (zh) 表面黏著式電子組件
US9793631B1 (en) Flexible circuit to wire transition member and method
WO2021131774A1 (ja) モジュール
CN219395428U (zh) 模块
US20210392738A1 (en) Module
WO2021049521A1 (ja) モジュール
WO2024004846A1 (ja) モジュール
CN219040457U (zh) 模块
CN219626637U (zh) 电路模块
CN112740845B (zh) 模块
US11804448B2 (en) Module
CN211152313U (zh) 电气元件及电子设备

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20912597

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20912597

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP