WO2021090694A1 - モジュール - Google Patents

モジュール Download PDF

Info

Publication number
WO2021090694A1
WO2021090694A1 PCT/JP2020/039690 JP2020039690W WO2021090694A1 WO 2021090694 A1 WO2021090694 A1 WO 2021090694A1 JP 2020039690 W JP2020039690 W JP 2020039690W WO 2021090694 A1 WO2021090694 A1 WO 2021090694A1
Authority
WO
WIPO (PCT)
Prior art keywords
conductive material
module
sealing resin
substrate
shield film
Prior art date
Application number
PCT/JP2020/039690
Other languages
English (en)
French (fr)
Inventor
光生 石堂
元彦 楠
稔 小見山
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Publication of WO2021090694A1 publication Critical patent/WO2021090694A1/ja
Priority to US17/659,389 priority Critical patent/US20220238455A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Definitions

  • the present invention relates to a module.
  • Patent Document 1 describes a high-frequency module having a configuration in which a plurality of components are mounted on the upper surface and the lower surface of the wiring board, respectively.
  • a first sealing resin layer is provided so as to cover the upper surface of the wiring board
  • a second sealing resin layer is provided so as to cover the lower surface.
  • a shield film is provided so as to cover the side surface of the second sealing resin layer, the side surface of the wiring board, and the side surface and the upper surface of the first sealing resin layer.
  • a shield electrode is arranged so as to cover a part of the lower surface of the second sealing resin layer.
  • a shield wall is formed so as to surround one of a plurality of components mounted on the lower surface of the wiring board, and the lower end of the shield wall is connected to the shield electrode.
  • the ground connection to the film-shaped shield electrode arranged so as to cover a part of the lower surface of the second sealing resin layer is performed from the wiring board through the shield wall.
  • a conductive paste is used as the material of the shield wall, but in this case, the resistance value in the ground connection path becomes high, so that the ground potential may not be sufficient.
  • the module is mounted on a mother board or the like, it is preferable that the module can be ground-connected from the ground terminal on the other side to be mounted, but it is difficult to ground-connect with a shield film formed in a film shape. It was.
  • an object of the present invention is to provide a module capable of sufficiently performing ground connection.
  • the module based on the present invention includes a substrate having a first surface, a first component and a second component mounted on the first surface, and the first component on the first surface.
  • a first sealing resin formed on the first surface so as to cover the first conductive material mounted between the second component, the first component, the second component, and the first conductive material.
  • a first shield film that covers the surface of the first sealing resin on the side far from the substrate.
  • the first sealing resin has recesses so as to expose at least a part of the first conductive material.
  • the first shield film is electrically connected to the first conductive material by extending along the inner surface of the recess. Further, in the recess, the first shield film is provided with an opening.
  • a metal bump is arranged inside the recess. The metal bump is electrically connected to the first conductive material through the opening.
  • a metal bump is arranged inside a recess provided in the first sealing resin, and when the module is mounted on a mother substrate or the like, the metal bump secures an electrical connection. Can be done. Therefore, the module can be sufficiently grounded.
  • FIG. 2 is a cross-sectional view taken along the line III-III in FIG. It is a partially enlarged sectional view in the vicinity of the 1st conductive material of the module in Embodiment 1 based on this invention. It is a partially enlarged sectional view in the vicinity of the 1st conductive material of the modification of the module in Embodiment 1 based on this invention. It is sectional drawing of the module in Embodiment 2 based on this invention. It is sectional drawing of the module in Embodiment 3 based on this invention.
  • FIG. 1 shows a view of the module 101 according to the present embodiment from diagonally below.
  • the module 101 as a whole is a substantially rectangular parallelepiped.
  • the module 101 includes a shield film 70 formed so as to cover the side surface.
  • the module 101 includes a first shield film 71 formed so as to cover a part of the lower surface.
  • a bottom view of the module 101 is shown in FIG.
  • the first sealing resin 61 is exposed on the lower surface that is not covered by the first shield film 71.
  • a plurality of connection terminals 9 are provided in the portion where the first sealing resin 61 is exposed.
  • the plurality of connection terminals 9 are arranged near the outer edge of the lower surface of the module 101.
  • the shield film 70 may have a multilayer structure.
  • the first shield film 71 may also have a multilayer structure. For example, even if the first shield film 71 is formed by an adhesive layer formed on the surface of the first sealing resin 61 or the like, a conductive layer laminated on the adhesive layer, and a protective layer laminated on the conductive layer. Good.
  • the adhesion layer is provided to increase the degree of adhesion between the conductive layer and the first sealing resin 61, and can be formed of, for example, a metal such as Ti, Cr, or SUS.
  • the conductive layer is a layer that has a substantial shielding function of the first shielding film 71, and can be formed of, for example, a metal such as Cu, Ag, or Al.
  • the protective layer is provided to prevent corrosion of the conductive layer, and can be formed of, for example, a metal such as Ti, Cr, or SUS. A cross-sectional view taken along the line III-III in FIG. 2 is shown in FIG.
  • the module 101 includes a substrate 1 having a first surface 1a, a component 3a as a first component and a component 3b as a second component mounted on the first surface 1a, and the first component on the first surface 1a.
  • a first sealing resin formed on the first surface so as to cover the first conductive material 51 mounted between the second component, the first component, the second component, and the first conductive material.
  • a 61 and a first shield film 71 that covers a surface of the first sealing resin 61 on the side far from the substrate 1 are provided.
  • the ground conductor pattern 7 is arranged inside the substrate 1.
  • the first conductive material 51 is electrically connected to the ground conductor pattern 7.
  • the first conductive material 51 has a first joint surface 51a having a higher solder wettability than the first shield film 71 on the surface far from the substrate 1.
  • the first sealing resin 61 has a recess 10 so as to expose at least a part of the first conductive material 51.
  • the inner surface of the recess 10 is tapered.
  • the first shield film 71 is provided with an opening 13.
  • the antenna electrode 4 is arranged on the first surface 1a.
  • the antenna electrode 4 may be an aggregate of a plurality of separated electrodes, or may be a connected and integrated electrode.
  • the positions, shapes, sizes, and arrangements of the antenna electrodes 4 shown in FIG. 3 are merely examples, and are not necessarily as shown here.
  • FIG. 4 shows an enlarged view of the vicinity of the first conductive material 51.
  • the antenna electrode 4 is not shown.
  • the first shield film 71 is electrically connected to the first conductive material 51 by extending along the inner surface of the recess 10.
  • a metal bump is arranged inside the recess 10.
  • the metal bump is electrically connected to the first conductive material 51 through the opening 13.
  • the metal bump is a solder bump 12. That is, the solder bumps 12 are arranged inside the recess 10.
  • the solder bump 12 is electrically connected to the first joint surface 51a.
  • the solder bump 12 protrudes from the surface of the first sealing resin 61 on the side far from the substrate 1.
  • the first shield film 71 includes a portion 71a that covers the slope of the recess 10 and a portion 71b that covers the bottom surface. An opening 13 is formed in the portion 71b.
  • the solder bump 12 is electrically connected to the first joint surface 51a through the opening 13.
  • the opening 13 can be formed by, for example, laser processing the first shield film 71.
  • the shield film has a multilayer structure, it is desirable that the protective layer of the first shield film 71 has low solder wettability.
  • the portion 71a covering the slope of the recess 10 of the first shield film 71 the bump shape is maintained without the solder bumps 12 getting wet and spreading, and electrical connection with the mother substrate can be reliably performed.
  • the solder bumps 12 are arranged inside the recesses 10 provided in the first sealing resin 61, and the openings 13 provided in the shield film form the solder bumps and the shield between parts. 1
  • the conductive material 51 can be reliably and electrically connected.
  • the solder bumps 12 can secure an electrical connection. Therefore, the ground connection can be sufficiently made to the shield film (the first shield film 71 corresponds to the "shield film” referred to here) formed so as to cover the lower surface of the module 101.
  • a groove to be a shield wall is formed by using a laser at the time of forming the shield wall.
  • the substrate is damaged by the laser beam.
  • the conductive material is used instead of the shield wall, it is not necessary to process the substrate by using a laser. Therefore, the substrate is not damaged.
  • the first conductive material has a first joint surface having a higher solder wettability than the first shield film on the surface far from the substrate, and the metal bumps are formed of the metal bumps. , Solder bumps are preferred. By adopting this configuration, it is possible to more reliably obtain an electrical connection with the mother substrate.
  • the first conductive material 51 preferably includes the first metal block 41.
  • the entire first conductive material 51 is the first metal block 41.
  • the first metal block 41 is preferably a copper block. By adopting this configuration, the electrical resistance of the first conductive material 51 can be suppressed to a low level.
  • the first metal block 41 may be a block formed of a metal other than copper.
  • the first conductive material 51 includes a first metal block 41 and a solder wet layer 8.
  • the first conductive material 51 preferably includes a first metal block 41 and preferably includes a solder wet layer 8 having a higher solder wettability than the material of the first metal block 41 so as to be exposed as the first joint surface 51a.
  • the solder wet layer 8 may be Au / Ni plating, for example. Assuming that the first metal block 41 is, for example, a copper block, the solder wet layer 8 can be formed by subjecting the upper surface of the copper block to Ni plating and then subjecting the upper surface to Au plating.
  • the first surface 1a side is the mounting surface side of the module 101.
  • FIG. 2 A cross-sectional view of the module 102 in this embodiment is shown in FIG.
  • the module 102 has a so-called double-sided mounting structure.
  • the substrate 1 has a second surface 1b as a surface opposite to the first surface 1a.
  • Electronic components 3c and 3d are mounted on the second surface 1b.
  • the second surface 1b and the electronic component are covered with the second sealing resin 62.
  • the structure of the module 102 on the first surface 1a side of the substrate 1 is the same as that of the module 101 shown in the first embodiment.
  • solder bumps 12 are arranged inside the recesses 10 provided in the first sealing resin 61, the same effect as described in the first embodiment can be obtained. Further, in the present embodiment, since the double-sided mounting structure is used, more parts can be mounted on one substrate.
  • the second conductive material 52 is mounted on the second surface 1b.
  • the second sealing resin 62 has a thickness larger than the height of the second conductive material 52.
  • the surface of the second sealing resin 62 on the side far from the substrate 1 is covered with the second shield film 72.
  • the second conductive material 52 is arranged between a plurality of electronic components 3c and 3d mounted on the second surface 1b.
  • the second conductive material 52 includes a second metal block.
  • the second metal block is, for example, a copper block.
  • the second sealing resin 62 has a recess 11.
  • the second shield film 72 extends along the inner surface of the recess 11.
  • the second shield film 72 is electrically connected to the second conductive material 52 at the bottom of the recess 11.
  • the same effect as described in the second embodiment can be obtained. Further, in the present embodiment, since the second conductive material 52 is mounted on the second surface 1b of the substrate 1 to realize the compartment shield, the reliability of the operation of the parts mounted on the second surface 1b is improved. be able to.
  • the first conductive material 51i is mounted on the first surface 1a of the substrate 1.
  • the first conductive material 51i is electrically connected to the ground conductor pattern 7.
  • the first conductive material 51i is an electronic component 3f including a ground terminal 3f1.
  • FIG. 9 shows an enlarged view of the vicinity of the first conductive material 51i.
  • the first conductive material 51i has a first joint surface 51ia.
  • the first joint surface 51ia is a part of the ground terminal 3f1.
  • the ground terminal 3f1 is preferably formed so as to straddle a surface of the electronic component 3f facing the substrate 1 side and a surface of the electronic component 3f facing the opposite side to the substrate 1.
  • the electronic component 3f which is one of the mounting components, is used as the first conductive material 51i.
  • FIG. 5 A cross-sectional view of the module 105 in this embodiment is shown in FIG.
  • both the first conductive material 51 and the first conductive material 51i are mounted on the first surface 1a of the substrate 1.
  • the first conductive material 51 has a first joint surface 51a.
  • the first conductive material 51 includes a solder wet layer 8.
  • the first joint surface 51a is the surface of the solder wet layer 8.
  • the first conductive material 51i has a first joint surface 51ia.
  • Recesses 10 are formed separately corresponding to the first conductive material 51 and the first conductive material 51i. Solder bumps 12 are arranged in each recess 10. That is, one solder bump 12 is electrically connected to the first conductive material 51, and another solder bump 12 is electrically connected to the first conductive material 51i.
  • the ground conductor pattern 7 is arranged inside the substrate 1.
  • the ground conductor pattern 7 and the first conductor material 51 are electrically connected at the first joint surface 51a.
  • the ground conductor pattern 7 and the first conductor material 51i are electrically connected at the first joint surface 51ia.
  • the ground conductor pattern 7 and the second shield film 72 are electrically connected at the bottom of the recess 11.
  • the module 105 when the module 105 is mounted on a mother board or the like, electrical connection can be secured by solder bumps 12 at a plurality of locations. Therefore, a ground connection can be sufficiently made to the shield film formed so as to cover the lower surface of the module 105.
  • Substrate 1a 1st surface, 1b 2nd surface, 3a, 3b parts, 3c, 3d, 3f electronic parts, 3f1 ground terminal, 4 antenna electrode, 7 ground conductor pattern, 8 solder wet layer, 9 connection terminal, 10 ( (1st sealing resin) opening, 11 recess, 12 solder bump, 13 (1st shield film) opening, 41 1st metal block, 51, 51i 1st conductive material, 51a, 51ia 1st joint surface, 52 2nd conductive material, 61 1st sealing resin, 62 2nd sealing resin, 70 shield film, 71 1st shield film, 71a (covering slope) part, 71b (covering bottom surface) part, 72 2nd shield film , 101, 102, 103, 104, 105 modules.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

モジュール（１０１）は、第１面（１ａ）を有する基板（１）と、第１面（１ａ）に実装された第１，第２部品と、第１，第２部品間に実装された第１導電材（５１）と、第１，第２部品および第１導電材（５１）を覆うように第１面（１ａ）に形成された第１封止樹脂（６１）と、第１封止樹脂（６１）を覆う第１シールド膜（７１）とを備え、第１封止樹脂（６１）は、第１導電材（５１）の少なくとも一部を露出させるように凹部（１０）を有し、第１シールド膜（７１）は、凹部（１０）の内面に沿って延在することによって第１導電材（５１）に電気的に接続しており、凹部（１０）において、第１シールド膜（７１）には開口が設けられており、凹部（１０）の内部に金属バンプが配置され、金属バンプは、開口を通じて第１導電材（５１）と電気的に接続されている。

Description

モジュール
　本発明は、モジュールに関するものである。
　配線基板の上面および下面に、それぞれ複数の部品を実装した構成の高周波モジュールが、国際公開第２０１８／１０１３８４号（特許文献１）に記載されている。この高周波モジュールにおいては、配線基板の上面を覆うように第１封止樹脂層が設けられ、下面を覆うように第２封止樹脂層が設けられている。第２封止樹脂層の側面、配線基板の側面、第１封止樹脂層の側面および上面を覆うように、シールド膜が設けられている。さらに、第２封止樹脂層の下面の一部を覆うようにシールド電極が配置されている。配線基板の下面に実装された複数の部品のうちの１つを取り囲むようにシールド壁が形成されており、シールド壁の下端はシールド電極に接続されている。
国際公開第２０１８／１０１３８４号
　特許文献１に記載された高周波モジュールにおいては、第２封止樹脂層の下面の一部を覆うように配置された膜状のシールド電極に対するグランド接続は、配線基板からシールド壁を通じて行なわれる。このシールド壁の材料として導電性ペーストが用いられるが、この場合は、グランド接続経路における抵抗値が高くなってしまうため、十分なグランド電位とはならないおそれがあった。
　また、モジュールがマザー基板などに実装されることを考慮すれば、実装する相手側のグランド端子からグランド接続できることが好ましいが、膜状に形成されるシールド膜では、グランド接続することは困難であった。
　そこで、本発明は、グランド接続を十分に行なうことができるモジュールを提供することを目的とする。
　上記目的を達成するため、本発明に基づくモジュールは、第１面を有する基板と、上記第１面に実装された第１部品および第２部品と、上記第１面において、上記第１部品と上記第２部品との間に実装された第１導電材と、上記第１部品、上記第２部品および上記第１導電材を覆うように、上記第１面に形成された第１封止樹脂と、上記第１封止樹脂の上記基板から遠い側の面を覆う第１シールド膜とを備える。上記第１封止樹脂は、上記第１導電材の少なくとも一部を露出させるように凹部を有する。上記第１シールド膜は、上記凹部の内面に沿って延在することによって上記第１導電材に電気的に接続している。さらに、上記凹部において、上記第１シールド膜には開口が設けられている。上記凹部の内部に金属バンプが配置されている。上記金属バンプは、上記開口を通じて、上記第１導電材と電気的に接続されている。
　本発明によれば、第１封止樹脂に設けられた凹部の内部に金属バンプが配置されており、モジュールをマザー基板などに実装する際には、この金属バンプによって電気的接続を確保することができる。したがって、モジュールのグランド接続を十分に行なうことができる。
本発明に基づく実施の形態１におけるモジュールの斜視図である。 本発明に基づく実施の形態１におけるモジュールの下面図である。 図２におけるＩＩＩ－ＩＩＩ線に関する矢視断面図である。 本発明に基づく実施の形態１におけるモジュールの第１導電材の近傍の部分拡大断面図である。 本発明に基づく実施の形態１におけるモジュールの変形例の第１導電材の近傍の部分拡大断面図である。 本発明に基づく実施の形態２におけるモジュールの断面図である。 本発明に基づく実施の形態３におけるモジュールの断面図である。 本発明に基づく実施の形態４におけるモジュールの断面図である。 本発明に基づく実施の形態４におけるモジュールの第１導電材の近傍の部分拡大断面図である。 本発明に基づく実施の形態５におけるモジュールの断面図である。
　図面において示す寸法比は、必ずしも忠実に現実のとおりを表しているとは限らず、説明の便宜のために寸法比を誇張して示している場合がある。以下の説明において、上または下の概念に言及する際には、絶対的な上または下を意味するとは限らず、図示された姿勢の中での相対的な上または下を意味する場合がある。
　（実施の形態１）
　図１～図４を参照して、本発明に基づく実施の形態１におけるモジュールについて説明する。本実施の形態におけるモジュール１０１を斜め下から見たところを図１に示す。モジュール１０１は、全体が略直方体となっている。モジュール１０１は、側面を覆うように形成されたシールド膜７０を備える。モジュール１０１は、下面の一部を覆うように形成された第１シールド膜７１を備える。モジュール１０１の下面図を図２に示す。下面のうち第１シールド膜７１に覆われていない部分には、第１封止樹脂６１が露出している。第１封止樹脂６１が露出している部分には、複数の接続端子９が設けられている。複数の接続端子９は、モジュール１０１の下面のうち外縁近傍に配列されている。シールド膜７０は、多層構造であってもよい。第１シールド膜７１も、多層構造であってもよい。たとえば、第１シールド膜７１を、第１封止樹脂６１などの表面に形成された密着層と、密着層に積層された導電層と、導電層に積層された保護層とで形成してもよい。密着層は、導電層と第１封止樹脂６１との密着度を高めるために設けられるものであり、たとえば、Ｔｉ、Ｃｒ、ＳＵＳなどの金属で形成することができる。導電層は、第１シールド膜７１の実質的なシールド機能を担う層であり、たとえば、Ｃｕ、Ａｇ、Ａｌなどの金属で形成することができる。保護層は、導電層の腐食などを防止するために設けられるものであり、たとえば、Ｔｉ、Ｃｒ、ＳＵＳなどの金属で形成することができる。図２におけるＩＩＩ－ＩＩＩ線に関する矢視断面図を図３に示す。
　モジュール１０１は、第１面１ａを有する基板１と、第１面１ａに実装された第１部品としての部品３ａおよび第２部品としての部品３ｂと、第１面１ａにおいて、前記第１部品と前記第２部品との間に実装された第１導電材５１と、前記第１部品、前記第２部品および第１導電材を覆うように、前記第１面に形成された第１封止樹脂６１と、第１封止樹脂６１の基板１から遠い側の面を覆う第１シールド膜７１とを備える。基板１の内部にグランド導体パターン７が配置されている。第１導電材５１は、グランド導体パターン７と電気的に接続されている。さらに、第１導電材５１は、基板１から遠い側の面に、第１シールド膜７１よりもはんだ濡れ性が高い第１接合面５１ａを有する。第１封止樹脂６１は、第１導電材５１の少なくとも一部を露出させるように凹部１０を有する。凹部１０の内面はテーパ状となっている。凹部１０において、第１シールド膜７１には開口１３が設けられている。第１面１ａには、アンテナ電極４が配置されている。アンテナ電極４は、複数の分離した電極の集合体であってもよく、つながって一体的な電極であってもよい。図３に示したアンテナ電極４の位置、形状、大きさ、配列はあくまで一例であって、ここで図示したとおりとは限らない。
　第１導電材５１の近傍を拡大したところを図４に示す。図４では、アンテナ電極４は図示省略されている。第１シールド膜７１は、凹部１０の内面に沿って延在することによって第１導電材５１に電気的に接続している。凹部１０の内部に金属バンプが配置されている。金属バンプは、開口１３を通じて第１導電材５１と電気的に接続されている。ここで示す例では、金属バンプははんだバンプ１２である。すなわち、凹部１０の内部にはんだバンプ１２が配置されている。はんだバンプ１２は、第１接合面５１ａと電気的に接続されている。はんだバンプ１２は、第１封止樹脂６１の基板１から遠い側の面よりも突出している。第１シールド膜７１は、凹部１０の斜面を覆う部分７１ａと、底面を覆う部分７１ｂとを含む。部分７１ｂには開口１３が形成されている。はんだバンプ１２は、開口１３を通じて第１接合面５１ａと電気的に接続している。開口１３は、たとえば第１シールド膜７１にレーザ加工を施すことによって形成することができる。ここで、シールド膜を多層構造とした場合、第１シールド膜７１の保護層は、はんだ濡れ性が低いことが望ましい。これにより、第１シールド膜７１の凹部１０の斜面を覆う部分７１ａにおいて、はんだバンプ１２が濡れ拡がることなく、バンプ形状が保持され、マザー基板との電気的接続を確実に行なうことができる。
　本実施の形態では、第１封止樹脂６１に設けられた凹部１０の内部にはんだバンプ１２が配置されており、シールド膜に設けられた開口１３によって、はんだバンプと部品間シールドを構成する第１導電材５１とを、確実に電気的に接続することができる。これにより、モジュール１０１をマザー基板などに実装する際には、はんだバンプ１２によって電気的接続を確保することができる。したがって、モジュール１０１の下面を覆うように形成されたシールド膜（第１シールド膜７１がここでいう「シールド膜」に相当）に対してグランド接続を十分に行なうことができる。
　また、従来のように、シールド壁を形成してシールド機能を持たせる構成の場合は、シールド壁形成時に、レーザを用いて、シールド壁となる溝を形成する。しかしながら、レーザ光により基板が損傷を受けるという問題もあった。これに対し、本実施の形態では、シールド壁ではなく導電材を用いるので、レーザを用いて基板に対して加工を施す必要がない。したがって、基板を損傷することがない。
　本実施の形態で示したように、前記第１導電材は、前記基板から遠い側の面に、前記第１シールド膜よりもはんだ濡れ性が高い第１接合面を有し、前記金属バンプは、はんだバンプであることが好ましい。この構成を採用することにより、より確実に、マザー基板との電気的接続を得ることができる。
　第１導電材５１は、第１金属ブロック４１を含むことが好ましい。図４に示した例では、第１導電材５１の全体が第１金属ブロック４１である。この構成を採用することにより、簡単な構成で第１導電材５１を実現することができる。第１金属ブロック４１は、銅ブロックであることが好ましい。この構成を採用することにより、第１導電材５１の電気抵抗を低く抑えることができる。第１金属ブロック４１は、銅以外の金属によって形成されたブロックであってもよい。
　図４に示した構成に代えて、図５に示すように、はんだ濡れ層８を設けてもよい。図５に示した例では、第１導電材５１は、第１金属ブロック４１とはんだ濡れ層８とを含む。第１導電材５１は、第１金属ブロック４１を含み、第１接合面５１ａとして露出するように、第１金属ブロック４１の材料よりもはんだ濡れ性が高いはんだ濡れ層８を含むことが好ましい。この構成を採用することにより、第１金属ブロック４１の材料の選択の自由度を高めることができる。はんだ濡れ層８は、たとえば、Ａｕ／Ｎｉめっきであってよい。第１金属ブロック４１がたとえば銅ブロックであるとすると、銅ブロックの上面にＮｉめっきを施し、さらにその上面にＡｕめっきを施すことによって、はんだ濡れ層８を形成することができる。
　本実施の形態で示したように、第１面１ａ側は、モジュール１０１の実装面側であることが好ましい。この構成を採用することにより、凹部の内部に配置された金属バンプを以て、モジュールの実装時の電気的接続を、確実に確保することができる。
　（実施の形態２）
　図６を参照して、本発明に基づく実施の形態２におけるモジュールについて説明する。本実施の形態におけるモジュール１０２の断面図を図６に示す。モジュール１０２は、いわゆる両面実装構造となっている。モジュール１０２においては、基板１は、第１面１ａの反対側の面として第２面１ｂを有する。第２面１ｂには、電子部品３ｃ，３ｄが実装されている。第２面１ｂおよび前記電子部品は第２封止樹脂６２によって覆われている。モジュール１０２の基板１の第１面１ａ側の構造は、実施の形態１で示したモジュール１０１と同様である。
　本実施の形態においても、第１封止樹脂６１に設けられた凹部１０の内部にはんだバンプ１２が配置されているので、実施の形態１で説明したのと同様の効果を得ることができる。さらに本実施の形態では、両面実装構造となっているので、基板１枚当たりにより多くの部品を実装することができる。
　（実施の形態３）
　図７を参照して、本発明に基づく実施の形態３におけるモジュールについて説明する。本実施の形態におけるモジュール１０３の断面図を図７に示す。
　モジュール１０３においては、第２面１ｂに第２導電材５２が実装されている。第２封止樹脂６２は第２導電材５２の高さより大きな厚みを有する。第２封止樹脂６２の基板１から遠い側の面は第２シールド膜７２によって覆われている。第２導電材５２は、第２面１ｂに実装された複数の電子部品３ｃ，３ｄ間に配置されたものである。第２導電材５２は、第２金属ブロックを含む。第２金属ブロックは、たとえば銅ブロックである。第２導電材５２に対応する位置において、第２封止樹脂６２は凹部１１を有する。第２シールド膜７２は、凹部１１の内面に沿って延在している。第２シールド膜７２は、凹部１１の底部において第２導電材５２と電気的に接続されている。
　本実施の形態においても、実施の形態２で説明したのと同様の効果を得ることができる。さらに本実施の形態では、基板１の第２面１ｂに第２導電材５２が実装されてコンパートメントシールドが実現されているので、第２面１ｂに実装された部品の動作の信頼性を向上することができる。
　（実施の形態４）
　図８～図９を参照して、本発明に基づく実施の形態４におけるモジュールについて説明する。本実施の形態におけるモジュール１０４の断面図を図８に示す。
　モジュール１０４は、基板１の第１面１ａに、第１導電材５１ｉが実装されている。第１導電材５１ｉは、グランド導体パターン７と電気的に接続されている。第１導電材５１ｉは、グランド端子３ｆ１を備える電子部品３ｆである。第１導電材５１ｉの近傍を拡大したところを図９に示す。第１導電材５１ｉは、第１接合面５１ｉａを有する。第１接合面５１ｉａはグランド端子３ｆ１の一部である。グランド端子３ｆ１は、電子部品３ｆの基板１側を向く面と、基板１とは反対側を向く面とにまたがって形成されていることが好ましい。
　本実施の形態では、実装部品の１つである電子部品３ｆを第１導電材５１ｉとして利用している。本実施の形態では、新たな金属ブロックなどを実装する必要がないので、基板１の表面の省スペース化を図ることができる。
　（実施の形態５）
　図１０を参照して、本発明に基づく実施の形態５におけるモジュールについて説明する。本実施の形態におけるモジュール１０５の断面図を図１０に示す。モジュール１０５においては、基板１の第１面１ａに、第１導電材５１と第１導電材５１ｉとの両方が実装されている。第１導電材５１は、第１接合面５１ａを有する。第１導電材５１は、はんだ濡れ層８を含む。第１接合面５１ａは、はんだ濡れ層８の表面である。第１導電材５１ｉは、第１接合面５１ｉａを有する。
　第１導電材５１と第１導電材５１ｉとに対応して、それぞれ別々に凹部１０が形成されている。各凹部１０には、それぞれはんだバンプ１２が配置されている。すなわち、第１導電材５１に１個のはんだバンプ１２が電気的に接続されており、第１導電材５１ｉにはまた別の１個のはんだバンプ１２が電気的に接続されている。
　基板１の内部にグランド導体パターン７が配置されている。グランド導体パターン７と第１導体材５１とは第１接合面５１ａにおいて電気的に接続されている。グランド導体パターン７と第１導体材５１ｉとは第１接合面５１ｉａにおいて電気的に接続されている。グランド導体パターン７と第２シールド膜７２とは凹部１１の底部において電気的に接続されている。
　本実施の形態では、モジュール１０５をマザー基板などに実装する際には、複数箇所でそれぞれはんだバンプ１２によって電気的接続を確保することができる。したがって、モジュール１０５の下面を覆うように形成されたシールド膜に対してグランド接続を十分に行なうことができる。
　なお、上記実施の形態のうち複数を適宜組み合わせて採用してもよい。
　なお、今回開示した上記実施の形態はすべての点で例示であって制限的なものではない。本発明の範囲は請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更を含むものである。
　１　基板、１ａ　第１面、１ｂ　第２面、３ａ，３ｂ　部品、３ｃ，３ｄ，３ｆ　電子部品、３ｆ１　グランド端子、４　アンテナ電極、７　グランド導体パターン、８　はんだ濡れ層、９　接続端子、１０　（第１封止樹脂の）開口部、１１　凹部、１２　はんだバンプ、１３　（第１シールド膜の）開口、４１　第１金属ブロック、５１，５１ｉ　第１導電材、５１ａ，５１ｉａ　第１接合面、５２　第２導電材、６１　第１封止樹脂、６２　第２封止樹脂、７０　シールド膜、７１　第１シールド膜、７１ａ　（斜面を覆う）部分、７１ｂ　（底面を覆う）部分、７２　第２シールド膜、１０１，１０２，１０３，１０４，１０５　モジュール。

Claims (9)

  1. 　第１面を有する基板と、
    　前記第１面に実装された第１部品および第２部品と、
    　前記第１面において、前記第１部品と前記第２部品との間に実装された第１導電材と、
    　前記第１部品、前記第２部品および前記第１導電材を覆うように、前記第１面に形成された第１封止樹脂と、
    　前記第１封止樹脂の前記基板から遠い側の面を覆う第１シールド膜とを備え、
    　前記第１封止樹脂は、前記第１導電材の少なくとも一部を露出させるように凹部を有し、
    　前記第１シールド膜は、前記凹部の内面に沿って延在することによって前記第１導電材に電気的に接続しており、
    　さらに、前記凹部において、前記第１シールド膜には開口が設けられており、
    　前記凹部の内部に金属バンプが配置され、前記金属バンプは、前記開口を通じて、前記第１導電材と電気的に接続されている、モジュール。
  2. 　前記第１導電材は、前記基板から遠い側の面に、前記第１シールド膜よりもはんだ濡れ性が高い第１接合面を有し、前記金属バンプは、はんだバンプである、請求項１に記載のモジュール。
  3. 　前記第１導電材は、第１金属ブロックを含み、前記第１金属ブロックは、銅ブロックである、請求項２に記載のモジュール。
  4. 　前記第１導電材は、第１金属ブロックを含み、前記第１接合面として露出するように、前記第１金属ブロックの材料よりもはんだ濡れ性が高いはんだ濡れ層を含む、請求項２に記載のモジュール。
  5. 　前記第１導電材は、グランド端子を備える電子部品であり、前記第１接合面は前記グランド端子の一部である、請求項２に記載のモジュール。
  6. 　前記グランド端子は、前記電子部品の前記基板側を向く面と、前記基板とは反対側を向く面とにまたがって形成されている、請求項５に記載のモジュール。
  7. 　前記第１面側は、前記モジュールの実装面側である、請求項１から６のいずれか１項に記載のモジュール。
  8. 　前記基板は、前記第１面の反対側の面として第２面を有し、
    　前記第２面には、電子部品が実装されており、前記第２面および前記電子部品は第２封止樹脂によって覆われている、請求項１から７のいずれか１項に記載のモジュール。
  9. 　前記第２面に第２導電材が実装されており、
    　前記第２封止樹脂は前記第２導電材の高さより大きな厚みを有し、
    　前記第２封止樹脂の前記基板から遠い側の面は第２シールド膜によって覆われており、
    　前記第２導電材は、前記第２面に実装された複数の電子部品間に配置されたものであり、第２金属ブロックを含む、請求項８に記載のモジュール。
PCT/JP2020/039690 2019-11-07 2020-10-22 モジュール WO2021090694A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/659,389 US20220238455A1 (en) 2019-11-07 2022-04-15 Module

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-202480 2019-11-07
JP2019202480 2019-11-07

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/659,389 Continuation US20220238455A1 (en) 2019-11-07 2022-04-15 Module

Publications (1)

Publication Number Publication Date
WO2021090694A1 true WO2021090694A1 (ja) 2021-05-14

Family

ID=75848351

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/039690 WO2021090694A1 (ja) 2019-11-07 2020-10-22 モジュール

Country Status (2)

Country Link
US (1) US20220238455A1 (ja)
WO (1) WO2021090694A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023281847A1 (ja) * 2021-07-07 2023-01-12 株式会社村田製作所 モジュール

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010041356A1 (ja) * 2008-10-07 2010-04-15 株式会社村田製作所 電子部品モジュールの製造方法
WO2011111318A1 (ja) * 2010-03-09 2011-09-15 パナソニック株式会社 モジュール
WO2018235715A1 (ja) * 2017-06-20 2018-12-27 株式会社村田製作所 モジュールおよびその製造方法
WO2019004332A1 (ja) * 2017-06-29 2019-01-03 株式会社村田製作所 高周波モジュール

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9589924B2 (en) * 2014-08-28 2017-03-07 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method of manufacturing the same
WO2018053208A1 (en) * 2016-09-15 2018-03-22 Skyworks Solutions, Inc. Through-mold features for shielding applications
JP6806166B2 (ja) * 2016-12-02 2021-01-06 株式会社村田製作所 高周波モジュール
US10937741B2 (en) * 2018-11-16 2021-03-02 STATS ChipPAC Pte. Ltd. Molded laser package with electromagnetic interference shield and method of making

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010041356A1 (ja) * 2008-10-07 2010-04-15 株式会社村田製作所 電子部品モジュールの製造方法
WO2011111318A1 (ja) * 2010-03-09 2011-09-15 パナソニック株式会社 モジュール
WO2018235715A1 (ja) * 2017-06-20 2018-12-27 株式会社村田製作所 モジュールおよびその製造方法
WO2019004332A1 (ja) * 2017-06-29 2019-01-03 株式会社村田製作所 高周波モジュール

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023281847A1 (ja) * 2021-07-07 2023-01-12 株式会社村田製作所 モジュール

Also Published As

Publication number Publication date
US20220238455A1 (en) 2022-07-28

Similar Documents

Publication Publication Date Title
JP6837432B2 (ja) 高周波モジュール
US10349512B2 (en) High-frequency module
US9548159B2 (en) Electronic component
JP4178880B2 (ja) モジュール部品
US9552923B2 (en) Electronic component
WO2004010499A1 (ja) モジュール部品
WO2018164158A1 (ja) 高周波モジュール
KR102408079B1 (ko) 고주파 모듈
CN108029226B (zh) 高频模块
WO2018101381A1 (ja) 高周波モジュール
US7134882B2 (en) Connector having a built-in electronic part
WO2021090694A1 (ja) モジュール
JP2006222370A (ja) 異種材料の組み合わせによる回路基板
WO2019146699A1 (ja) 配線基板、電子装置及び電子モジュール
JP7234876B2 (ja) 基板の接続構造
US20220418089A1 (en) Module
JP2004056155A (ja) モジュール部品
WO2021124805A1 (ja) 電子部品モジュール
US20120175161A1 (en) Module incorporating electronic component
US20220199485A1 (en) Module
JP3185689U (ja) 電子回路モジュール
JP6495701B2 (ja) 電子部品収納用パッケージおよびその製造方法
US20230105809A1 (en) Module
WO2021060161A1 (ja) モジュール
US20230380059A1 (en) Module

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20884337

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20884337

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP