KR102408079B1 - 고주파 모듈 - Google Patents

고주파 모듈 Download PDF

Info

Publication number
KR102408079B1
KR102408079B1 KR1020197035063A KR20197035063A KR102408079B1 KR 102408079 B1 KR102408079 B1 KR 102408079B1 KR 1020197035063 A KR1020197035063 A KR 1020197035063A KR 20197035063 A KR20197035063 A KR 20197035063A KR 102408079 B1 KR102408079 B1 KR 102408079B1
Authority
KR
South Korea
Prior art keywords
component
shield
resin layer
sealing resin
concave portion
Prior art date
Application number
KR1020197035063A
Other languages
English (en)
Other versions
KR20200003050A (ko
Inventor
타다시 노무라
유타 모리모토
미노루 코미야먀
아키오 카츠베
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20200003050A publication Critical patent/KR20200003050A/ko
Application granted granted Critical
Publication of KR102408079B1 publication Critical patent/KR102408079B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

부품간 실드의 특성을 유지하면서 부품간 실드를 설치하는 것에 의한 배선 기판에의 데미지를 경감한다. 고주파 모듈(1a)은 배선 기판(2)과, 배선 기판(2)의 상면(2a)에 실장된 복수의 부품(3a~3d)과, 부품(3b)과 부품(3c) 사이에 실장된 실드 부품(4)과, 각 부품(3a~3d) 및 실드 부품(4)을 피복하는 밀봉 수지층(5)과, 밀봉 수지층의 표면을 피복하는 실드막(6)을 구비하고, 밀봉 수지층(5)의 상면(5a)에는 실드 부품(4)이 노출되는 오목부(10)가 형성됨과 아울러, 상기 오목부(10)는 밀봉 수지층(5)의 측면에 도달하지 않도록 단부 가장자리의 내측에 형성되고, 실드막(6)은 오목부(10)의 벽면(10a), 및 실드 부품(4)의 오목부(10)를 개재하여 노출되는 부분을 더 피복한다.

Description

고주파 모듈
본 발명은 실드를 구비하는 고주파 모듈에 관한 것이다.
휴대 단말 장치 등에 탑재되는 고주파 모듈에는 외부로부터의 노이즈가 실장 부품에 영향을 미치는 것을 방지하기 위해서 실장 부품을 밀봉하는 수지층의 표면에 실드막을 형성하는 경우가 있다. 또한, 복수의 부품이 실장되는 경우는 부품 자신으로부터 복사되는 노이즈의 상호 간섭을 방지하기 위해서 부품간 실드를 설치하는 경우도 있다. 예를 들면, 도 15에 나타내는 바와 같이 특허문헌 1에 기재된 고주파 모듈(100)은 배선 기판(101)의 상면(101a)에 복수의 부품(102a, 102b)이 실장되고, 각 부품(102a, 102b)이 밀봉 수지층(103)에 의해 밀봉된다. 밀봉 수지층(103)의 표면은 실드층(104)으로 피복됨과 아울러, 부품(102a)과 부품(102b) 사이에는 실드벽(105a)이 형성된다.
일본특허공개 2015-111802호 공보(단락 0039~0047, 도 5 등 참조)
그러나, 종래의 고주파 모듈(100)에서는 실드벽(105a)을 형성하는 데 레이저 가공이나 다이싱 등에 의해 밀봉 수지층(103)에 관통 홈을 형성하기 때문에 배선 기판(101)에의 데미지가 문제가 된다. 그래서, 실드벽(105b)과 같이 배선 기판(101)의 상면(101a)과의 사이에 간극을 형성하도록 하면 배선 기판(101)에의 데미지를 경감할 수 있지만, 이 경우 부품간 실드로서의 기능이 저하해버린다.
본 발명은 상기한 과제를 감안하여 이루어진 것이며, 부품간 실드의 특성을 유지하면서 부품간 실드를 설치하는 것에 의한 배선 기판에의 데미지를 경감할 수 있는 고주파 모듈을 제공하는 것을 목적으로 한다.
상기한 목적을 달성하기 위해서 본 발명의 고주파 모듈은 배선 기판과, 상기 배선 기판의 주면에 실장된 제 1 부품 및 제 2 부품과, 상기 배선 기판의 주면에 있어서의 상기 제 1 부품과 상기 제 2 부품 사이에 실장된 도전 부재와, 상기 배선 기판에 접촉하는 접촉면과, 상기 접촉면에 대향하는 대향면과, 상기 접촉면과 상기 대향면의 단부 가장자리끼리를 연결하는 측면을 갖고, 상기 배선 기판, 상기 제 1 부품, 상기 제 2 부품 및 상기 도전 부재를 피복하는 밀봉 수지층과, 적어도 상기 밀봉 수지층의 상기 대향면 및 상기 측면을 피복하는 실드막을 구비하고, 상기 도전 부재는 자체가 도체이거나, 또는 한쪽 면이 상기 제 1 부품측을 향하고, 다른쪽 면이 상기 제 2 부품측을 향하는 판 형상의 도체를 갖고, 상기 밀봉 수지층의 상기 대향면으로부터 상기 도전 부재를 향해 상기 도전 부재의 일부가 노출되도록 오목부가 형성됨과 아울러, 상기 오목부는 상기 밀봉 수지의 측면에 도달하지 않는 상기 밀봉 수지의 내측에 형성되고, 상기 실드막은 상기 오목부의 벽면, 및 상기 도전 부재의 노출되는 부분을 더욱 피복하는 것을 특징으로 하고 있다.
이 구성에 의하면 밀봉 수지층에 형성된 오목부는 도전 부재가 노출되는 깊이, 즉 배선 기판의 주면에 도달하지 않는 깊이로 형성되기 때문에 오목부를 레이저 가공이나 다이싱 등으로 형성해도 배선 기판에의 데미지를 경감할 수 있다. 또한, 오목부의 벽면이 실드막으로 피복되기 때문에 상기 부분(오목부)의 실드막을 제 1 부품과 제 2 부품 사이의 부품간 실드로서 기능시킬 수 있다. 또한, 오목부와 배선 기판 사이의 간극에는 도전 부재가 배치되지만, 상기 부품은 그것 자체가 도체이거나, 또는 한쪽 면이 제 1 부품측을 향하고, 다른쪽 면이 제 2 부품측을 향하는 판 형상의 도체를 갖는 부품이기 때문에 도전 부재도 제 1 부품과 제 2 부품 사이의 부품간 실드의 일부로서 기능시킬 수 있다. 그 때문에 오목부가 배선 기판의 주면에 도달하지 않는 깊이이어도 제 1 부품과 제 2 부품 사이의 부품간 실드의 특성을 유지할 수 있다. 또한, 오목부는 밀봉 수지층의 상기 대향면의 내측에 형성되기 때문에 오목부가 밀봉 수지층을 분단시키는 일이 없다. 그 때문에 밀봉 수지층에 오목부를 형성한 것에 기인하는 고주파 모듈의 기계 강도의 열화를 방지할 수 있다.
또한, 상기 밀봉 수지층과 상기 실드막 사이에 형성된 자성막을 구비하고 있어도 좋다.
이 구성에 의하면 저주파의 노이즈를 보두 효과적으로 차단할 수 있다.
또한, 상기 실드막을 덮도록 형성된 자성막을 구비하고 있어도 좋다.
이 구성에 의하면 저주파의 노이즈를 보다 효과적으로 차단할 수 있다.
또한, 상기 자성막은 상기 오목부의 벽면에도 형성되어 있어도 좋다.
이 구성에 의하면 저주파의 노이즈를 더욱 효과적으로 차폐할 수 있다.
또한, 상기 도전 부재는 복수개 있고, 상기 오목부는 개개의 상기 도전 부재 에 따라 형성되어 있어도 좋다.
이 구성에 의하면 각 오목부를 레이저 가공 등에 의해 용이하게 형성할 수 있다.
또한, 상기 도전 부재는 복수개 있고, 상기 오목부는 상기 복수의 도전 부재가 노출되지 않는 깊이로 형성된 1개의 유저부(有底部)와, 상기 유저부의 저면에 형성되고 상기 복수의 도전 부재가 개별로 노출되는 복수의 관통부를 갖고 있어도 좋다.
이 구성에 의하면 오목부의 개구를 용이하게 넓게 할 수 있기 때문에, 예를 들면 실드막을 스퍼터 등의 박막 형성 기술을 이용하여 형성할 때에 오목부 내의 실드막의 막 두께를 용이하게 두껍게 형성할 수 있어 제 1 부품과 제 2 부품 사이의 부품간 실드의 특성을 향상시킬 수 있다.
또한, 상기 도전 부재는 복수개 있고, 상기 오목부는 상기 복수의 도전 부재의 전부가 노출되는 1개의 오목부이어도 좋다.
이 구성에 의하면 오목부의 개구를 용이하게 넓게 할 수 있기 때문에, 예를 들면 실드막을 스퍼터 등의 박막 형성 기술을 이용하여 형성할 때에 오목부 내의 실드막의 막 두께를 용이하게 두껍게 형성할 수 있어 제 1 부품과 제 2 부품 사이의 부품간 실드의 특성을 향상시킬 수 있다.
또한, 상기 오목부는 상기 밀봉 수지층의 상기 접촉면으로부터 상기 대향면을 향하는 방향으로 확개(擴開)된 형상을 갖고 있어도 좋다.
이 구성에 의하면 실드막의 형성 시에 실드막의 형성 재료의 오목부에의 침입구의 면적을 용이하게 넓힐 수 있어 제 1 부품과 제 2 부품 사이의 부품간 실드의 특성을 향상시킬 수 있다.
(발명의 효과)
본 발명에 의하면 밀봉 수지층에 형성된 오목부는 도전 부재가 노출되는 깊이, 즉 배선 기판의 주면에 도달하지 않는 깊이로 형성되기 때문에 오목부를 레이저 가공이나 다이싱 등으로 형성해도 배선 기판에의 데미지를 경감할 수 있다. 또한, 오목부의 벽면이 실드막으로 피복되기 때문에 상기 부분(오목부)의 실드막을 제 1 부품과 제 2 부품 사이의 부품간 실드로서 기능시킬 수 있다. 또한, 오목부와 배선 기판 사이의 간극에는 도전 부재가 배치되지만, 상기 부품은 그것 자체가 도체이거나, 또는 한쪽 면이 제 1 부품측을 향하고, 다른쪽 면이 제 2 부품측을 향하는 판 형상의 도체를 갖는 부품이기 때문에 도전 부재도 제 1 부품과 제 2 부품 사이의 부품간 실드의 일부로서 기능시킬 수 있다. 그 때문에 오목부가 배선 기판의 주면에 도달하지 않는 깊이이어도 제 1 부품과 제 2 부품 사이의 부품간 실드의 특성을 유지할 수 있다. 또한, 오목부는 밀봉 수지층의 상기 대향면의 내측에 형성되기 때문에 오목부가 밀봉 수지층을 분단시키는 일이 없다. 그 때문에 밀봉 수지층에 오목부를 형성한 것에 기인하는 고주파 모듈의 기계 강도의 열화를 방지할 수 있다.
도 1은 본 발명의 제 1 실시형태에 의한 고주파 모듈의 단면도이다.
도 2는 도 1의 고주파 모듈의 실드막 및 밀봉 수지층을 제거한 상태의 평면도이다.
도 3은 밀봉 수지층에 형성된 오목부를 설명하기 위한 도면이다.
도 4는 오목부의 형상과, 오목부의 벽면에 형성된 실드막의 막 두께의 관계를 나타내는 도면이다.
도 5는 실드 부품의 배치의 변형예를 나타내는 도면이다.
도 6은 본 발명의 제 2 실시형태에 의한 고주파 모듈의 단면도이다.
도 7은 도 6의 고주파 모듈의 실드막 및 밀봉 수지층을 제거한 상태의 평면도이다.
도 8은 실드 부품의 배치의 변형예를 나타내는 도면이다.
도 9는 오목부 형상의 변형예를 나타내는 도면이다.
도 10은 오목부 형상의 다른 변형예를 나타내는 도면이다.
도 11은 본 발명의 제 3 실시형태에 의한 고주파 모듈의 단면도이다.
도 12는 도 11의 자성 시트의 변형예를 나타내는 도면이다.
도 13은 본 발명의 제 4 실시형태에 의한 고주파 모듈의 단면도이다.
도 14는 도 13의 자성막의 변형예를 나타내는 도면이다.
도 15는 종래의 고주파 모듈의 단면도이다.
<제 1 실시형태>
본 발명의 제 1 실시형태에 의한 고주파 모듈(1a)에 대하여 도 1~도 4를 참조하여 설명한다. 또한, 도 1은 고주파 모듈의 단면도이며, 도 2의 A-A 화살선 단면도, 도 2는 실드막(6) 및 밀봉 수지층(5)을 제거한 상태의 고주파 모듈(1a)의 평면도, 도 3은 오목부(10)를 설명하기 위한 도면이고, 도 4는 오목부(10)의 형상과, 오목부(10)의 벽면(10a)에 형성된 실드막(6)의 막 두께의 관계를 나타내는 도면이다.
이 실시형태에 의한 고주파 모듈(1a)은 도 1에 나타내는 바와 같이 배선 기판(2)과, 상기 배선 기판(2)의 상면(2a)에 실장된 복수의 부품(3a~3d) 및 실드 부품(4)과, 배선 기판(2)의 상면(2a)에 적층된 밀봉 수지층(5)과, 밀봉 수지층(5)을 피복하는 실드막(6)을 구비하고, 예를 들면 고주파 신호가 사용되는 전자 기기의 마더 기판 등에 탑재된다.
배선 기판(2)은, 예를 들면 저온 동시 소성 세라믹이나 유리 에폭시 수지 등으로 형성되어 있으며, 배선 기판(2)의 상면(2a)(본 발명의 「배선 기판의 주면」에 상당)에는 각 부품(3a~3d)이나 실드 부품(4)의 실장용의 실장 전극(7)이 형성된다. 배선 기판(2)의 하면(2b)에는 외부 접속용의 복수의 외부 전극(도시 생략)이 형성된다. 또한, 배선 기판(2)의 내부에는 각종 내부 배선 전극(8)이나 비아 도체(9)가 형성된다. 또한, 도 1에서는 내부 배선 전극(8)으로서 그라운드 전극만을 도시하고, 그 외는 도시 생략하고 있다.
실장 전극(7), 내부 배선 전극(8) 및 외부 전극은 모두 Cu나 Ag, Al 등의 배선 전극으로서 일반적으로 채용되는 금속으로 형성되어 있다. 또한, 비아 도체(9)는 Ag나 Cu 등의 금속으로 형성되어 있다. 또한, 각 실장 전극(7), 외부 전극에는 Ni/Au 도금이 각각 실시되어 있어도 좋다.
부품(3a~3d)은 Si나 GaAs 등의 반도체로 형성된 반도체 소자나, 칩 인덕터, 칩 콘덴서, 칩 저항 등의 칩 부품으로 구성되고, 땜납 접합 등의 일반적인 표면 실장 기술에 의해 배선 기판(2)에 실장된다. 또한, 이 실시형태에서는 부품(3a~3c)은 반도체 소자 등의 능동 부품이며, 부품(3d)이 칩 콘덴서 등의 수동 부품으로 형성되어 있다.
실드 부품(4)(본 발명의 「도전 부재」에 상당)은 직육면체의 Cu 블록으로 형성되고, 다른 부품(3a~3d)과 함께 배선 기판(2)의 상면(2a)에 실장된다. 또한, 실드 부품(4)은 실장 전극(7) 및 비아 도체(9)를 개재하여 그라운드 전극(내부 배선 전극(8))에 접속된다. 또한, 실드 부품(4)의 형상은 직육면체에 한정되지 않지만, 다른 부품(3a~3d) 중 어느 하나와 동일한 형상인 것이 바람직하다. 이렇게 하면 다른 부품(3a~3d)과 동등한 실장성을 확보할 수 있다. 또한, 실드 부품(4)을 형성하는 도체는 Cu에 한정되지 않고 Al이나 Ag 등 적당히 변경할 수 있다.
밀봉 수지층(5)은 배선 기판(2)의 상면(2a)에 배치되어서 각 부품(3a~3d) 및 실드 부품(4)을 피복한다. 밀봉 수지층(5)은 에폭시 수지 등의 밀봉 수지로서 일반적으로 채용되는 수지로 형성될 수 있다. 여기서, 밀봉 수지층(5)의 상면(5a)이 본 발명의 「밀봉 수지층의 대향면」에 상당하고, 하면(5b)이 본 발명의 「밀봉 수지층의 접촉면」에 상당한다.
또한, 밀봉 수지층(5)의 상면(5a)에는 실드 부품(4)의 상면(4a)의 일부를 노출시키기 위한 오목부(10)가 형성된다. 이 오목부(10)는 실드 부품(4)의 상면(4a)를 저면으로 해서 밀봉 수지층(5)의 하면(5b)으로부터 상면(5a)을 향하는 방향으로 확개되는 각뿔대 형상으로 형성된다(도 1 및 도 3 참조). 또한, 오목부(10)는 밀봉 수지층(5)의 상면(5a)에 있어서 개구(10b)를 갖고 있다. 즉, 오목부(10)는 밀봉 수지층(5)의 측면(5c)에는 도달해 있지 않고 밀봉 수지층(5)의 단부 가장자리의 내측에 배치된다. 상기 오목부(10)는, 예를 들면 레이저 가공으로 형성할 수 있다. 또한, 오목부(10)의 형상은 각뿔대 형상에 한정되지 않고 적당히 변경가능하다.
실드막(6)은 밀봉 수지층(5)의 상면(5a)과 측면(5c), 배선 기판(2)의 측면(2c)을 피복함과 아울러, 오목부(10)의 벽면(10a) 및 오목부(10)를 개재하여 노출되는 실드 부품(4)의 상면(4a)을 피복한다. 그리고, 상기 오목부(10)의 벽면(10a)을 피복하는 실드막(6)과 실드 부품(4)에 의해 부품(3b)과 부품(3c) 사이의 부품간 실드가 형성된다. 또한, 레이저 가공으로 오목부(10)를 형성하는 경우는 실드 부품(4)의 상면(4a)을 노출시킬 때에 상기 상면(4a)을 약간 깎아서 산화 피막을 제거함으로써 실드막(6)과 실드 부품의 접속 저항을 낮출 수 있다. 여기서, 부품간 실드의 대상이 되는 부품(3b) 및 부품(3c)이 본 발명의 「제 1 부품」 및 「제 2 부품」에 상당한다.
또한, 그라운드 전극(내부 배선 전극(8))의 단부 가장자리의 일부는 배선 기판(2)의 측면(2c)으로부터 노출되어 있으며, 이 개소에서 실드막(6)과 그라운드 전극이 접속함으로써 실드막(6)이 접지된다. 또한, 실드막(6)은 실드 부품(4)과도 접촉하고 있는 점에서 실드 부품(4)을 개재해도 접지가 가능하게 되어 있다. 또한 실드막(6)은, 예를 들면 스퍼터링법이나 증착법 등의 성막 방법으로 형성할 수 있고, 밀봉 수지층(5)의 상면(5a)에 적층된 밀착막과, 밀착막에 적층된 도전막과, 도전막에 적층된 보호막을 갖는 다층 구조로 할 수 있다.
이 경우, 밀착막은 도전막과 밀봉 수지층(5)의 밀착 강도를 높이기 위해서 형성된 것이며, 예를 들면 SUS 등의 금속으로 형성할 수 있다. 도전막은 실드막(6)의 실질적인 실드 기능을 담당하는 층이며, 예를 들면 Cu, Ag, Al 중 어느 하나의 금속으로 형성할 수 있다. 보호막은 도전막이 부식되거나, 상처가 나거나 하는 것을 방지하기 위해서 형성된 것이며, 예를 들면 SUS로 형성할 수 있다.
스퍼터링법이나 증착법 등의 성막 프로세스를 이용하여 실드막(6)을 형성하는 경우, 오목부(10)의 벽면(10a)을 피복하는 부분의 막 두께가, 다른 부분을 피복하는 부분보다 얇아지는 경향이 있다. 소망의 실드 특성을 확보하기 위해서 실드막(6)의 막 두께는 2㎛ 정도로 하는 것이 바람직하다. 그래서, 발명자들은 오목부(10)의 형상에 의해 오목부(10)의 벽면(10a)을 피복하는 실드막(6)의 막 두께가 어떻게 변화되는지를 측정했다. 또한, 오목부(10)의 벽면(10a)의 막 두께는 실드막(6)의 형성 재료의 오목부(10)의 내부에의 침입구가 커질수록 두꺼워지고, 오목부(10)의 깊이가 깊어짐에 따라서 얇아지는 것을 알고 있다. 그래서, 밀봉 수지층(5)의 상면(5a)에 형성되는 오목부(10)의 가로로 긴 직사각형 형상의 개구(10b) 중 짧은 변의 길이를 W1(도 3 참조), 오목부(10)의 깊이를 H1(도 1 참조)로 했을 경우에 이들의 비(W1/H1)에 대하여 막 두께가 어떻게 변화되었는지를 플로팅한 것이 도 4이다. 결과적으로는,
(i) W1=500㎛, H1=500㎛(W1/H1=1.0)일 때의 실드막(6)의 막 두께가 1.8㎛
(ii) W1=650㎛, H1=500㎛(W1/H1=1.33)일 때의 실드막(6)의 막 두께가 3.2㎛
(iii) W1=800㎛, H1=500㎛(W1/H1=1.60)일 때의 실드막(6)의 막 두께가 3.7㎛
(iv) W1=900㎛, H1=500㎛(W1/H1=1.80)일 때의 실드막(6)의 막 두께가 4.1㎛
(v) W1=1000㎛, H1=500㎛(W1/H1=2.00)일 때의 실드막(6)의 막 두께가 4.9㎛이었다.
이들의 데이터에 의하면 (W1/H1)이 1.33 이상이면 소망의 실드 특성을 얻기 위한 실드막(6)의 막 두께(=2㎛)를 확보할 수 있기 때문에 바람직하다. 또한, 데이터의 근사선에 의하면 (W1/H1)이 1.02 이상이면 소망의 실드 특성을 얻기 위한 실드막(6)의 막 두께(=2㎛)를 확보할 수 있다.
따라서, 상기한 실시형태에 의하면 밀봉 수지층(5)에 형성된 오목부(10)는 실드 부품(4)의 상면(4a)이 노출되는 깊이, 즉 배선 기판(2)의 상면(2a)에 도달하지 않는 깊이로 형성되기 때문에 오목부(10)를 레이저 가공이나 다이싱 등으로 형성해도 배선 기판(2)에의 데미지를 경감할 수 있다. 또한, 오목부(10)의 벽면(10a)이 실드막(6)으로 피복되기 때문에 상기 부분(오목부(10))의 실드막(6)을 부품(3b)과 부품(3c) 사이의 부품간 실드로서 기능시킬 수 있다. 또한, 오목부(10)와 배선 기판(2) 사이의 간극에 Cu 블록으로 이루어지는 실드 부품(4)이 배치되기 때문에 오목부(10)가 배선 기판(2)의 상면(2a)에 도달하지 않는 깊이이어도 부품(3b)과 부품(3c) 사이의 부품간 실드의 특성을 유지할 수 있다. 또한, 오목부(10)는 밀봉 수지층(5)의 상면(5a)의 내측에 형성되기 때문에 오목부(10)가 밀봉 수지층(5)을 분단시키는 일이 없다. 그 때문에 밀봉 수지층(5)에 오목부(10)를 형성한 것에 기인하는 고주파 모듈(1a)의 기계 강도의 열화를 방지할 수 있다.
또한, 오목부(10)는 밀봉 수지층(5)의 하면(5b)으로부터 상면(5a)을 향하는 방향으로 확개된 형상을 갖기 때문에 실드막(6)의 형성 시에 실드막의 형성 재료의 오목부(10)에의 침입구(개구(10b))의 면적을 용이하게 넓힐 수 있어 부품(3b)과 부품(3c) 사이의 부품간 실드의 특성을 향상시킬 수 있다.
또한, 1개의 실드 부품(4)을 실장함으로써 부품(3b)과 부품(3c) 사이의 부품간 실드를 형성하기 때문에 배선 기판(2)의 상면(2a)에 있어서의 부품간 실드의 점유 스페이스가 적어지고 배선 기판(2)의 실장 자유도가 향상된다.
(실드 부품의 배치의 변형예)
상기한 실시형태에서는 부품(3b)과 부품(3c) 사이의 부품간 실드에 대하여 설명했지만, 부품(3c)과 부품(3a) 사이에 부품간 실드를 형성하고자 하는 경우는 도 5에 나타내는 바와 같이 부품(3a)과 부품(3c) 사이에 별도의 실드 부품(4)을 배치하면 좋다. 이 경우, 부품(3a)과 부품(3c) 사이에 배치된 실드 부품(4)의 상면(4a)이 노출되도록 별도의 오목부(도시 생략)를 형성하고, 상기 오목부의 벽면에도 실드막(6)을 형성하면 좋다. 또한, 상기 오목부는 상술의 오목부(10)와 마찬가지의 형상으로 하면 좋다. 여기서, 부품간 실드의 대상이 되는 부품(3a) 및 부품(3c)도 본 발명의 「제 1 부품」 및 「제 2 부품」에 상당한다.
<제 2 실시형태>
본 발명의 제 2 실시형태에 의한 고주파 모듈(1b)에 대하여 도 6 및 도 7을 참조하여 설명한다. 또한, 도 6은 고주파 모듈(1b)의 단면도이며, 도 7의 B-B 화살선 단면도, 도 7은 실드막(6) 및 밀봉 수지층(5)을 제거한 상태의 고주파 모듈(1b)의 평면도이다.
이 실시형태에 의한 고주파 모듈(1b)이 도 1~5를 참조하여 설명한 제 1 실시형태의 고주파 모듈(1a)과 상이한 바는 도 6 및 도 7에 나타내는 바와 같이 부품간 실드의 구성이 상이한 것이다. 그 외의 구성은 제 1 실시형태의 고주파 모듈(1a)과 동일하기 때문에 동일 부호를 붙임으로서 설명을 생략한다.
이 경우, 부품(3b)과 부품(3c) 사이에 복수(이 실시형태에서는 3개)의 실드 부품(4)이 배치된다. 각 실드 부품(4)은 양 부품(3b, 3c) 사이에서 일렬로 배열된다. 또한, 밀봉 수지층(5)의 상면(5a)에는 개개의 실드 부품(4)에 따라 오목부(10)가 형성된다. 각 오목부(10)는 제 1 실시형태의 오목부(10)와 마찬가지로 각뿔대 형상으로 형성되고, 각각의 오목부(10)의 벽면(10a), 및 오목부(10)를 개재하여 노출된 실드 부품(4)의 상면(4a)이 실드막(6)에 의해 피복된다(도 6 참조). 또한, 각 실드 부품(4)은 비아 도체(9)를 개재하여 그라운드 전극(내부 배선 전극(8))에 접속된다.
이 실시형태에 의하면 밀봉 수지층(5)에 형성된 각 오목부(10)는 실드 부품(4)의 상면(4a)이 노출되는 깊이, 즉 배선 기판(2)의 상면(2a)에 도달하지 않는 깊이로 형성되기 때문에 각 오목부(10)를 레이저 가공이나 다이싱 등으로 형성해도 배선 기판(2)에의 데미지를 경감할 수 있다. 또한, 각 오목부(10)의 벽면(10a)이 실드막(6)으로 피복되기 때문에 상기 부분(오목부(10))의 실드막(6)을 부품(3b)과 부품(3c) 사이의 부품간 실드로서 기능시킬 수 있다. 또한, 각 오목부(10)와 배선 기판(2) 사이의 간극 각각에 Cu 블록으로 이루어지는 실드 부품(4)이 배치되기 때문에 각 오목부(10)가 배선 기판(2)의 상면(2a)에 도달하지 않는 깊이이어도 부품(3b)과 부품(3c) 사이의 부품간 실드의 특성을 유지할 수 있다. 또한, 제 1 실시형태보다 부품(3b)과 부품(3c) 사이의 부품간 실드의 형성 영역이 넓어지기 때문에 실드 특성이 향상된다. 또한, 각 오목부(10)는 밀봉 수지층(5)의 상면(5a)의 내측에 형성되기 때문에 각 오목부(10)가 밀봉 수지층(5)을 분단시키는 일이 없다. 그 때문에 밀봉 수지층(5)에 각 오목부(10)를 형성한 것에 기인하는 고주파 모듈(1a)의 기계 강도의 열화를 방지할 수 있다.
(실드 부품의 배치의 변형예)
상기한 실시형태에서는 부품(3b)과 부품(3c) 사이의 부품간 실드에 대하여 설명했지만, 부품(3c)과 부품(3a) 사이에 부품간 실드를 형성하고자 하는 경우는 도 8에 나타내는 바와 같이 부품(3a)과 부품(3c) 사이에 별도의 실드 부품(4)을 복수 배치해도 좋다. 이 경우, 부품(3a)과 부품(3c) 사이에 배치된 각 실드 부품(4)에 따라 개별로 오목부(도시 생략)를 형성하고, 상기 오목부의 벽면에도 실드막(6)을 형성하면 좋다. 또한, 상기 오목부는 제 1 실시형태의 오목부(10)와 마찬가지의 형상으로 하면 좋다. 또한, 도 7 및 도 8에서는 실드 부품(4)을 일직선 상에 등간격으로 나란히 배치하고 있지만, 부품간의 전자 간섭 분포의 강도 등에 따라 일직선 상으로부터 어긋나게 배치해도 좋고, 등간격이 아니어도 좋다.
(오목부 형상의 변형예)
제 2 실시형태에서는 각 실드 부품(4)에 따라 개별로 오목부(10)를 형성하는 경우에 대하여 설명했지만, 오목부의 구조는 적당히 변경할 수 있다. 예를 들면, 도 9에 나타내는 바와 같이 오목부(11)가 각 실드 부품(4)의 상면(4a)이 노출되지 않는 깊이로 형성된 1개의 유저부(11a)와, 상기 유저부(11a)의 저면(11a1)에 형성된, 각 실드 부품(4)의 상면(4a)이 개별로 노출되는 복수의 관통부(11b)로 형성되어 있어도 좋다. 이 경우, 유저부(11a)는 각 실드 부품(4)에 대한 공통의 오목부로서 형성되는 점에서 개구 면적이 넓게 형성된다. 그 때문에 상기 오목부(10)와 같이 확개된 형상이 아니어도 벽면을 피복하는 실드막(6)의 막 두께(예를 들면, 2㎛ 이상)를 용이하게 확보할 수 있다. 또한, 각 관통부(11b)도 깊이가 상술의 오목부(10)보다 얕기 때문에 반드시 확개된 형상이 아니어도 좋다.
또한, 도 10에 나타내는 바와 같이 실드 부품(4)이 복수 실장되는 경우는 개개의 실드 부품(4)에 대하여 개별로 오목부(10)를 형성하는 대신에 모든 실드 부품(4)의 상면(4a)이 노출되는 1개의 오목부(12)를 형성해도 좋다. 이 경우, 오목부(12)는 각 실드 부품(4)에 대한 공통의 오목부로서 형성되는 점에서 개구 면적이 넓게 형성된다. 그 때문에 상기 오목부(10)와 같이 확개된 형상이 아니어도 벽면을 피복하는 실드막(6)의 막 두께(예를 들면, 2㎛ 이상)를 용이하게 확보할 수 있다.
<제 3 실시형태>
본 발명의 제 3 실시형태에 의한 고주파 모듈(1c)에 대하여 도 11을 참조하여 설명한다. 또한, 도 11은 고주파 모듈(1c)의 단면도이며, 도 1에 대응하는 도면이다.
이 실시형태에 의한 고주파 모듈(1c)이 도 1~5를 참조하여 설명한 제 1 실시형태의 고주파 모듈(1a)과 상이한 바는 도 11에 나타내는 바와 같이 자성 시트(13)가 더 형성되는 것이다. 그 외의 구성은 제 1 실시형태의 고주파 모듈(1a)과 동일하기 때문에 동일 부호를 붙임으로써 설명을 생략한다.
이 경우, 밀봉 수지층(5)의 상면(5a)에 자성 시트(13)(본 발명의 「자성막」에 상당)가 배치된다. 오목부(10)는 자성 시트(13)를 관통하고, 또한 밀봉 수지층(5) 내에 오목하게 들어가 형성되어 상기 오목부(10)의 저부로부터 실드 부품(4)의 상면(4a)의 일부가 노출된다. 또한, 오목부(10)는 제 1 실시형태와 마찬가지로 밀봉 수지층(5)의 측면에는 도달해 있지 않고 밀봉 수지층(5)의 단부 가장자리의 내측에 배치된다. 또한, 실드막(6)은 밀봉 수지층(5)의 측면(5c), 배선 기판(2)의 측면(2c), 자성 시트(13)의 밀봉 수지층(5)의 상면(5a)에 접촉하고 있지 않은 부분, 실드 부품(4)의 오목부(10)로부터 노출되어 있는 부분을 포함하는 오목부(10)의 벽면(10a)을 피복한다.
또한 자성 시트(13)는, 예를 들면 자성체로 이루어지는 금속 시트나, 수지에 자성 재료가 혼합된 시트 등으로 형성할 수 있다. 또는, 자성 시트(13)는 상기 시트에 접착재 등의 수지층을 적층한 적층 시트를 사용해도 좋다. 또한, 이 실시형태의 오목부(10)는, 예를 들면 오목부(10)가 형성되어 있지 않은 상태의 밀봉 수지층(5)의 상면(5a)에 평판 형상의 자성 시트(13)를 배치한 후, 자성 시트(13)의 상방으로부터 레이저광을 조사하여 자성 시트(13) 및 밀봉 수지층(5) 각각의 오목부(10)를 형성하는 부분을 제거함으로써 형성할 수 있다.
이 실시형태에 의하면 저주파, 특히 100KHz로부터 10MHz의 노이즈를 보다 효과적으로 차단할 수 있다.
(자성 시트의 변형예)
도 11에서는 자성 시트(13)가 밀봉 수지층(5)과 실드막(6) 사이에 형성되어 있지만, 예를 들면 도 12에 나타내는 바와 같이 자성 시트(13)가 실드막(6)의 상면에 형성되어 있어도 좋다. 이 경우, 자성 시트(13)는 점착층 등을 개재하여 실드막(6) 상에 첩부된다. 자성 시트(13)는 오목부(10)에 있어서 개구(10b)를 갖는다. 또한, 도 12에 있어서 자성 시트(13)는 오목부(10)를 제외하고 밀봉 수지층(5)의 상면(5a)의 대략 전체면을 피복하도록 형성되어 있지만, 일부를 덮고 있는 구성이어도 좋다. 이렇게 해도 저주파, 특히 100KHz로부터 10MHz의 노이즈를 보다 효과적으로 차단할 수 있다.
<제 4 실시형태>
본 발명의 제 4 실시형태에 의한 고주파 모듈(1d)에 대하여 도 13을 참조하여 설명한다. 또한, 도 13은 고주파 모듈(1d)의 단면도이며, 도 1에 대응하는 도면이다.
이 실시형태에 의한 고주파 모듈(1d)이 도 1~5를 참조하여 설명한 제 1 실시형태의 고주파 모듈(1a)과 상이한 바는 도 13에 나타내는 바와 같이 자성막(14)이 더 형성되는 것이다. 그 외의 구성은 제 1 실시형태의 고주파 모듈(1a)과 동일하기 때문에 동일 부호를 붙임으로써 설명을 생략한다.
이 경우, 밀봉 수지층(5)에 제 1 실시형태와 마찬가지의 오목부(10)가 형성되고, 밀봉 수지층(5)의 상면(5a), 실드 부품(4)의 상면(4a)의 오목부(10)로부터 노출되어 있는 부분을 포함하는 오목부(10)의 벽면(10a)이 자성막(14)으로 피복된다. 또한, 실드막(6)은 밀봉 수지층(5)의 측면(5c)과, 자성막(14)의 밀봉 수지층(5)의 상면(5a)을 피복하는 부분과, 자성막(14)의 오목부(10)의 벽면(실드 부품(4)의 오목부(10)로부터 노출되는 부분을 포함함)을 피복하는 부분과, 배선 기판(2)의 측면(2c)을 피복한다.
이 실시형태에 있어서, 자성막(14) 및 실드막(6)은, 예를 들면 밀봉 수지층(5)의 상면(5a)에 오목부(10)를 형성한 후, 스퍼터나 증착법 등에 의한 성막 프로세스에 의해 자성막(14)을 성막하고, 그 위로부터 동일하게 스퍼터나 증착법 등에 의해 실드막(6)을 형성한다. 이 때, 복수의 고주파 모듈(1d)이 매트릭스 형상으로 배열된 집합체를 형성하여 한꺼번에 자성막(14)을 형성한 후, 다이싱이나 레이저 가공 등에 의해 개개의 고주파 모듈(1d)로 개편화하고, 그 후 실드막(6)을 형성한다. 이렇게 하면, 자성막(14)은 밀봉 수지층(5)의 측면(5c)을 피복하지 않고 실드막(6)이 측면(5c)을 피복하는 구성을 실현할 수 있다. 또한, 자성막(14)의 다른 형성 방법으로서 자성체 페이스트를 밀봉 수지층(5)의 상면(5a) 및 오목부(10)의 벽면(10a)에 도포하는 방법도 있다. 또한, 도금 공법을 이용하여 자성막(14)을 형성할 수도 있다.
이 실시형태에 의하면 저주파, 특히 100KHz로부터 10MHz의 노이즈를 보다 효과적으로 차단할 수 있다.
(자성막의 변형예)
도 13에 있어서, 자성막(14)은 밀봉 수지층(5)과 실드막(6) 사이에 형성되어 있지만, 상기 자성막(14)은 도 14에 나타내는 바와 같이 실드막(6)을 덮도록 형성되어 있어도 좋다. 이 경우, 자성막(14)은 스퍼터나 증착법 등에 의한 성막 프로세스에 의해 형성된다. 자성막(14)은 오목부(10)의 벽면(10a)에도 형성된다. 자성막(14)의 다른 형성 방법으로서 자성체 페이스트를 도포하는 방법, 도금 공법을 이용해도 좋다. 이렇게 해도 저주파, 특히 100KHz로부터 10MHz의 노이즈를 보다 효과적으로 차단할 수 있다.
또한, 본 발명은 상기한 각 실시형태에 한정되는 것은 아니고 그 취지를 일탈하지 않는 한에 있어서 상기한 것 이외에 여러 가지 변경을 행하는 것이 가능하다. 예를 들면, 상기한 각 실시형태나 변형예의 구성을 조합해도 좋다.
또한, 상기한 각 실시형태에서는 실드막(6)은 접지된 실드 부품(4)에 접속되는 점에서 반드시 배선 기판(2)의 측면(2c)에 그라운드 전극(내부 배선 전극(8))을 노출시켜서 실드막(6)과 접속시키지 않아도 좋다.
또한, 실드 부품(4)은 그것 자체가 도체(Cu 블록)가 아니어도 좋고, 부품간의 노이즈를 차폐하는 도체가 형성되어 있으면 좋다. 노이즈를 차폐하는 도체는, 예를 들면 한쪽 면이 노이즈 간섭을 방지하는 2개의 부품 중 한쪽에 대향하고, 다른쪽 면이 다른쪽의 부품에 대향하는 판 형상의 도체이며, 구체적으로는 칩 콘덴서 등의 칩 부품의 측면 전극 등을 들 수 있다. 또한, 측면 전극에 한정되지 않고 실드 부품의 내부에 이러한 도체가 형성되어 있어도 좋다.
또한, 본 발명은 배선 기판에 실장된 부품을 피복하는 밀봉 수지층과, 밀봉 수지층의 표면을 피복하는 실드와, 부품간의 노이즈의 상호 간섭을 방지하는 실드를 구비하는 여러 가지 고주파 모듈에 적용할 수 있다.
1a~1d 고주파 모듈 15 배선 기판
3a 부품(제 1 부품, 제 2 부품) 3b, 3c 부품(제 1 부품, 제 2 부품)
4 실드 부품(도전 부재) 5 밀봉 수지층
6 실드막 10, 11, 12 오목부
10a 벽면 11a 유저부
11b 관통부 13 자성 시트(자성막)
14 자성막

Claims (8)

  1. 배선 기판과,
    상기 배선 기판의 주면에 실장된 제 1 부품 및 제 2 부품과,
    상기 배선 기판의 주면에 있어서의 상기 제 1 부품과 상기 제 2 부품 사이에 실장된 도전 부재와,
    상기 배선 기판에 접촉하는 접촉면과, 상기 접촉면에 대향하는 대향면과, 상기 접촉면과 상기 대향면의 단부 가장자리끼리를 연결하는 측면을 갖고, 상기 배선 기판, 상기 제 1 부품, 상기 제 2 부품 및 상기 도전 부재를 피복하는 밀봉 수지층과,
    적어도 상기 밀봉 수지층의 상기 대향면 및 상기 측면을 피복하는 실드막을 구비하고,
    상기 도전 부재는 자체가 도체이거나, 또는 한쪽 면이 상기 제 1 부품측을 향하고, 다른쪽 면이 상기 제 2 부품측을 향하는 판 형상의 도체를 갖고,
    상기 밀봉 수지층의 상기 대향면으로부터 상기 도전 부재를 향해 상기 도전 부재의 일부가 노출되도록 상기 밀봉 수지층의 대향면에 직사각형 형상의 개구를 갖는 측단면이 각뿔대 형상인 오목부가 형성됨과 아울러, 상기 오목부는 상기 밀봉 수지층의 측면에 도달하지 않는 상기 밀봉 수지층의 내측에 형성되고, 상기 오목부의 깊이에 대한 상기 오목부의 직사각형 형상의 개구의 단변의 길이의 비가 1.02 이상이 되고,
    상기 실드막은 상기 오목부의 벽면, 및 상기 도전 부재의 노출되는 부분을 더 피복하는 것을 특징으로 하는 고주파 모듈.
  2. 제 1 항에 있어서,
    상기 밀봉 수지층과 상기 실드막 사이에 형성된 자성막을 구비하는 것을 특징으로 하는 고주파 모듈.
  3. 제 1 항에 있어서,
    상기 실드막을 덮도록 형성된 자성막을 구비하는 것을 특징으로 하는 고주파 모듈.
  4. 제 2 항 또는 제 3 항에 있어서,
    상기 자성막은 상기 오목부의 벽면에도 형성되어 있는 것을 특징으로 하는 고주파 모듈.
  5. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 도전 부재는 복수개 있고,
    상기 오목부는 개개의 상기 도전 부재에 따라 형성되어 있는 것을 특징으로 하는 고주파 모듈.
  6. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 도전 부재는 복수개 있고,
    상기 오목부는,
    상기 복수의 도전 부재가 노출되지 않는 깊이로 형성된 1개의 유저부와,
    상기 유저부의 저면에 형성되고, 상기 복수의 도전 부재가 개별로 노출되는 복수의 관통부를 갖는 것을 특징으로 하는 고주파 모듈.
  7. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 도전 부재는 복수개 있고,
    상기 오목부는 상기 복수의 도전 부재 모두가 노출되는 1개의 오목부인 것을 특징으로 하는 고주파 모듈.
  8. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 오목부는 상기 밀봉 수지층의 상기 접촉면으로부터 상기 대향면을 향하는 방향으로 확개된 형상을 갖는 것을 특징으로 하는 고주파 모듈.
KR1020197035063A 2017-06-29 2018-06-28 고주파 모듈 KR102408079B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2017-127151 2017-06-29
JP2017127151 2017-06-29
PCT/JP2018/024497 WO2019004332A1 (ja) 2017-06-29 2018-06-28 高周波モジュール

Publications (2)

Publication Number Publication Date
KR20200003050A KR20200003050A (ko) 2020-01-08
KR102408079B1 true KR102408079B1 (ko) 2022-06-13

Family

ID=64742384

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197035063A KR102408079B1 (ko) 2017-06-29 2018-06-28 고주파 모듈

Country Status (5)

Country Link
US (1) US11178778B2 (ko)
JP (1) JP6965928B2 (ko)
KR (1) KR102408079B1 (ko)
CN (1) CN110800100B (ko)
WO (1) WO2019004332A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020250823A1 (ja) 2019-06-13 2020-12-17 株式会社村田製作所 モジュール
WO2020262457A1 (ja) * 2019-06-27 2020-12-30 株式会社村田製作所 モジュールおよびその製造方法
WO2021090694A1 (ja) * 2019-11-07 2021-05-14 株式会社村田製作所 モジュール
WO2021124806A1 (ja) * 2019-12-20 2021-06-24 株式会社村田製作所 電子部品モジュール、および、電子部品モジュールの製造方法
WO2021124805A1 (ja) * 2019-12-20 2021-06-24 株式会社村田製作所 電子部品モジュール
JP7404938B2 (ja) 2020-03-06 2023-12-26 住友電気工業株式会社 コネクタ付き多心ケーブル
WO2021246117A1 (ja) * 2020-06-05 2021-12-09 株式会社村田製作所 モジュールおよびその製造方法
KR20220020018A (ko) * 2020-08-11 2022-02-18 삼성전기주식회사 부품 패키지 및 이에 이용되는 인쇄회로기판
WO2022215547A1 (ja) * 2021-04-08 2022-10-13 株式会社村田製作所 高周波モジュール及び通信装置
WO2024072042A1 (ko) * 2022-09-28 2024-04-04 삼성전자 주식회사 회로 기판 모듈 및 이를 포함하는 전자 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010087058A (ja) * 2008-09-30 2010-04-15 Sanyo Electric Co Ltd 高周波モジュール
JP2014203881A (ja) * 2013-04-02 2014-10-27 太陽誘電株式会社 回路モジュール及びその製造方法
JP2015057804A (ja) * 2013-08-13 2015-03-26 太陽誘電株式会社 回路モジュール

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005317935A (ja) * 2004-03-30 2005-11-10 Matsushita Electric Ind Co Ltd モジュール部品およびその製造方法
TWI231166B (en) * 2004-04-16 2005-04-11 Unimicron Technology Corp Structure for connecting circuits and manufacturing process thereof
US8359739B2 (en) * 2007-06-27 2013-01-29 Rf Micro Devices, Inc. Process for manufacturing a module
JP4800898B2 (ja) * 2006-10-27 2011-10-26 日本電信電話株式会社 配線基板、電子回路装置およびその製造方法
CN101364550A (zh) * 2007-08-08 2009-02-11 矽品精密工业股份有限公司 具硅通道的多芯片堆叠结构及其制法
JP2009200113A (ja) * 2008-02-19 2009-09-03 Nitto Denko Corp シールド配線回路基板
JP2009212263A (ja) 2008-03-04 2009-09-17 Alps Electric Co Ltd 電子回路モジュール
JP2010056517A (ja) * 2008-07-28 2010-03-11 Toshiba Corp 半導体装置及びその製造方法
JP2011187677A (ja) * 2010-03-09 2011-09-22 Panasonic Corp モジュール
JP2012019091A (ja) * 2010-07-08 2012-01-26 Sony Corp モジュールおよび携帯端末
JP2012151353A (ja) 2011-01-20 2012-08-09 Sharp Corp 半導体モジュール
US20120228751A1 (en) * 2011-03-07 2012-09-13 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the same
KR20130048991A (ko) * 2011-11-03 2013-05-13 삼성전기주식회사 반도체 패키지 및 그 제조 방법
JP2013222829A (ja) * 2012-04-17 2013-10-28 Taiyo Yuden Co Ltd 回路モジュール及びその製造方法
US8704341B2 (en) * 2012-05-15 2014-04-22 Advanced Semiconductor Engineering, Inc. Semiconductor packages with thermal dissipation structures and EMI shielding
US9788466B2 (en) * 2013-04-16 2017-10-10 Skyworks Solutions, Inc. Apparatus and methods related to ground paths implemented with surface mount devices
TWI554196B (zh) * 2013-07-31 2016-10-11 環旭電子股份有限公司 電子封裝模組及其製造方法
JP5576543B1 (ja) * 2013-09-12 2014-08-20 太陽誘電株式会社 回路モジュール
JP5505915B1 (ja) 2013-10-30 2014-05-28 太陽誘電株式会社 通信モジュール
JP6387278B2 (ja) * 2014-09-30 2018-09-05 太陽誘電株式会社 回路モジュール及びその製造方法
US9793212B2 (en) * 2015-04-16 2017-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming same
CN107710406B (zh) * 2015-06-04 2020-10-16 株式会社村田制作所 高频模块
JP6407186B2 (ja) * 2016-03-23 2018-10-17 Tdk株式会社 電子回路パッケージ
JP5988003B1 (ja) * 2016-03-23 2016-09-07 Tdk株式会社 電子回路パッケージ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010087058A (ja) * 2008-09-30 2010-04-15 Sanyo Electric Co Ltd 高周波モジュール
JP2014203881A (ja) * 2013-04-02 2014-10-27 太陽誘電株式会社 回路モジュール及びその製造方法
JP2015057804A (ja) * 2013-08-13 2015-03-26 太陽誘電株式会社 回路モジュール

Also Published As

Publication number Publication date
WO2019004332A1 (ja) 2019-01-03
JP6965928B2 (ja) 2021-11-10
JPWO2019004332A1 (ja) 2020-03-26
US20200137893A1 (en) 2020-04-30
US11178778B2 (en) 2021-11-16
KR20200003050A (ko) 2020-01-08
CN110800100B (zh) 2023-09-05
CN110800100A (zh) 2020-02-14

Similar Documents

Publication Publication Date Title
KR102408079B1 (ko) 고주파 모듈
KR102266668B1 (ko) 고주파 모듈
US10849257B2 (en) Module
US9055682B2 (en) Circuit module
WO2018164158A1 (ja) 高周波モジュール
US10667381B2 (en) High frequency module
WO2019098316A1 (ja) 高周波モジュール
US10674648B2 (en) High-frequency module
CN108029226B (zh) 高频模块
CN111771276B (zh) 高频模块
JP7111112B2 (ja) 高周波モジュール
US10861757B2 (en) Electronic component with shield plate and shield plate of electronic component
KR20200123572A (ko) 전자 소자 모듈 및 그 제조 방법
US20220320008A1 (en) Module
CN112913341B (zh) 电子部件模块以及电子部件模块的制造方法
US10897811B2 (en) Electronic device module
KR101141443B1 (ko) 반도체 패키지의 제조 방법
CN110506457B (zh) 高频模块
CN113555347A (zh) 电子器件模块及制造该电子器件模块的方法
WO2018101383A1 (ja) 高周波モジュール
JP6414639B2 (ja) 高周波モジュールおよびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant