JP7111112B2 - 高周波モジュール - Google Patents

高周波モジュール Download PDF

Info

Publication number
JP7111112B2
JP7111112B2 JP2019563970A JP2019563970A JP7111112B2 JP 7111112 B2 JP7111112 B2 JP 7111112B2 JP 2019563970 A JP2019563970 A JP 2019563970A JP 2019563970 A JP2019563970 A JP 2019563970A JP 7111112 B2 JP7111112 B2 JP 7111112B2
Authority
JP
Japan
Prior art keywords
shield
wiring board
frequency module
component
resin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019563970A
Other languages
English (en)
Other versions
JPWO2019135376A1 (ja
Inventor
喜人 大坪
裕太 森本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2019135376A1 publication Critical patent/JPWO2019135376A1/ja
Priority to JP2021196621A priority Critical patent/JP7334774B2/ja
Application granted granted Critical
Publication of JP7111112B2 publication Critical patent/JP7111112B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H05K9/0024—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、配線基板に実装された複数の部品を被覆する封止樹脂層と、部品間のノイズの相互干渉を防止するためのシールド壁とを備える高周波モジュールに関する。
携帯端末装置などに搭載される高周波モジュールには、電磁波を遮蔽するためのシールド層が設けられる場合がある。この種の高周波モジュールとして、配線基板上に実装された部品がモールド樹脂で被覆され、該モールド樹脂の表面を被覆するようにシールド層が設けられるものがある。
このようなシールド層は、外部からのノイズを遮蔽するために設けられているが、配線基板に複数の部品が実装される場合は、当該複数の部品間において、ある部品から発生するノイズが、他の部品に干渉するという問題がある。そこで、外部のみならず、実装部品間のノイズを相互に遮蔽するシールド壁が設けられる場合がある。シールド壁は、例えば、レーザ加工により樹脂層に溝が形成され、該溝に導電性ペースト等の導体を充填することにより形成される。この場合、溝を形成する際のレーザ光の影響で、配線基板にクラックが生じたり、配線が損傷したりするなどのおそれがある。このため、従来、部品間にシールドを形成しつつ、配線基板へのダメージを極力抑えるような高周波モジュールが提案されている。
例えば、図１７に示すように、特許文献１に記載の高周波モジュール１００は、回路基板１０１の上面１０１ａに複数の電子部品１０２ａ，１０２ｂが実装され、両電子部品１０２ａ，１０２ｂが樹脂部１０３で封止されている。樹脂部１０３には両電子部品１０２ａ，１０２ｂの間に溝１０４が形成され、溝１０４には金属片１０５の一部が樹脂部１０３より露出された露出部１０６が設けられている。そして、金属片１０５は、樹脂部１０３の表面に形成されたシールド導体１０７と露出部１０６が接続されることにより、両電子部品１０２ａ、１０２ｂ間のシールド壁として機能する。
特開２０１１－１８７６７７号公報（段落００１４～００２１、図１等参照）
しかしながら、特許文献１に記載の高周波モジュール１００は、樹脂部１０３を分断するように溝１０４が形成されており、樹脂部１０３は、電子部品１０２ａ側と電子部品１０２ｂ側とで完全に分断された構造となっている。そのため、機械的強度が低下して、製造工程において、あるいは熱応力によって、高周波モジュール１００に反りが発生するおそれがあった。
本発明は、上記した課題に鑑みてなされたものであり、封止樹脂層に溝を形成して部品間にシールドを設ける構成において、互いに離れて形成された２つの溝に配設されたシールド壁を連結部材により接続することで、連続したシールド壁を形成しつつ、封止樹脂層は完全には分断されずに、機械的強度を向上させ、反りの発生を低減することができる高周波モジュールを提供することを目的とする。
上記した目的を達成するために、本発明の高周波モジュールは、配線基板と、前記配線基板の主面に実装された第１部品および第２部品と、前記第１部品と前記第２部品との間に配置されたシールド部材と、前記配線基板の前記主面に形成され、前記第１部品および前記第２部品を封止する封止樹脂層とを備え、前記シールド部材は、前記封止樹脂層に形成された第１の溝に配設される第１シールド壁と、前記第１の溝から離れて前記封止樹脂層に形成された第２の溝に配設される第２シールド壁と、前記配線基板の前記主面に配置され、前記第１シールド壁と前記第２シールド壁の一端同士を接続する連結導体とを備え、前記封止樹脂層は、前記シールド部材により前記第１部品を封止する第１領域と前記第２部品を封止する第２領域とに分けられ、前記連結導体の位置で前記第１領域と前記第２領域とが繋がっており、前記連結導体は、一端が前記配線基板の前記主面に接続された状態で、前記主面に立設された一対の脚部と、前記一対の脚部の他端同士をつなぐ橋絡部とを有していることを特徴としている。この構成によると、第１の溝と第２の溝が接触していないため、封止樹脂層の第１領域と第２領域とが完全に分断されない。このため、封止樹脂層が分断されることにより発生する機械的強度の低下を抑制し、また、反りの発生を低減することができる。また、金属ピンやワイヤーを連結部材として使用することができる。
また、前記連結導体の前記一対の脚部の間に、第３部品または配線電極が配置され、前記連結導体が前記第３部品または前記配線電極を跨ぐように配置されていてもよい。この構成によると、部品や配線電極を跨いで部品間のシールド壁を形成することができる。
また、前記配線基板の前記主面に対して垂直な方向から見たときに、前記シールド部材が屈曲部を有し、前記連結導体が前記屈曲部に配置されていてもよい。この構成によると、例えば、シールド壁が配設される溝をレーザ加工等で形成するときに、溝に屈曲部がある場合、レーザの走査が瞬間的に停止する事でレーザ照射時間が長くなる。したがって、屈曲部は他の箇所よりもレーザ光のエネルギーが強く作用して、同じレーザ条件の場合、配線基板の損傷が大きくなる。ここで、屈曲部に連結部材を配置して、溝が直線的に形成されるようにすることで、溝形成時のレーザ光が基板を損傷することを防止することができる。
また、前記配線基板の前記主面の端縁に配置され、前記第１シールド壁の他端に接続される第１端部導体と、前記配線基板の前記主面の端縁に配置され、前記第２シールド壁の他端に接続される第２端部導体とをさらに備えていてもよい。
例えば、シールド壁が配設される溝をレーザー加工により形成する場合、配線基板の端縁は特にクラックが発生しやすい。したがって、この構成によれば、配線基板の端縁に第１および第２端部導体を配置し、第１および第２の溝を配線基板の端縁に達しないように形成することで、配線基板の損傷を防止することができる。
本発明によれば、部品間シールドとして機能するシールド壁が配設される溝が、封止樹脂層を分断しないように形成され、２つの溝に配設された２つのシールド壁を連結導体で接続することにより、封止樹脂層が完全に分断されなることなく部品間シールドを設けることができる。このため、部品間シールドの機能を低下させることなく、モジュールの機械的強度を向上させることができ、その結果、モジュールの反りを低減させることができる。
本発明の第１実施形態にかかる高周波モジュールの断面図であって、図２のＡ－Ａ矢視断面図である。 図１の高周波モジュールのシールド膜の上面を除いた状態の平面図である。 図１のシールド壁の形状のパターンを示す図である。 図１の高周波モジュールの変形例を示す図であって、図５のＢ－Ｂ矢視断面図である。 図４の高周波モジュールのシールド膜の上面を除いた状態の平面図である。 図１の高周波モジュールの別の変形例を示す図であって、図７のＣ－Ｃ矢視断面図である。 図６の高周波モジュールのシールド膜の上面を除いた状態の平面図である。 本発明の第２実施形態にかかる高周波モジュールの断面図であって、図９のＤ－Ｄ矢視断面図である。 図８の高周波モジュールのシールド膜の上面を除いた状態の平面図である。 図８の高周波モジュールの変形例を示す図であって、図１１のＥ－Ｅ矢視断面図である。 図１０の高周波モジュールのシールド膜の上面を除いた状態の平面図である。 本発明の第３実施形態にかかる高周波モジュールの断面図であって、図１３のＦ－Ｆ矢視断面図である。 図１２の高周波モジュールのシールド膜の上面を除いた状態の平面図である。 本発明の第４実施形態にかかる高周波モジュールの断面図であって、図１５のＧ－Ｇ矢視断面図である。 図１４の高周波モジュールのシールド膜の上面を除いた状態の平面図である。 図１４の高周波モジュールの変形例を示す図である。 従来の高周波モジュールの断面図である。
＜第１実施形態＞
本発明の第１実施形態にかかる高周波モジュール１ａについて、図１～図３を参照して説明する。なお、図１は高周波モジュール１ａの断面図、図２は高周波モジュール１ａのシールド膜６の上面および封止樹脂層４を除いた状態の平面図、図３は図１の高周波モジュール１ａのシールド壁の形状のパターンを示す図である。
この実施形態にかかる高周波モジュール１ａは、図１および図２に示すように、多層配線基板２（本発明の「配線基板」に相当する）と、該多層配線基板２の上面２０ａに実装された第１部品３ａと、第２部品３ｂと、多層配線基板２の上面２０ａに積層された封止樹脂層４と、封止樹脂層４の表面を被覆するシールド膜６と、封止樹脂層４内に設けられたシールド５（本発明の「シールド部材」に相当する）とを備える。これは例えば、高周波信号が用いられる電子機器のマザー基板等に搭載される。
多層配線基板２は、例えば、低温同時焼成セラミックやガラスエポキシ樹脂などで形成された複数の絶縁層２ａ～２ｄが積層されて成る。多層配線基板２の上面２０ａ（本発明の「配線基板の主面」に相当）には、各部品３ａ，３ｂの実装用の実装電極（図示省略）や、後述するように、シールド５を構成する２つのシールド壁５ａ、５ｂに接続される表層電極７が形成されるとともに、下面２０ｂには、外部接続用の複数の外部電極８が形成される。また、この実施形態では、隣接する絶縁層２ａ～２ｄ間それぞれに、各種の内部配線電極９が配置される。また、多層配線基板２の内部には、異なる絶縁層２ａ～２ｄに形成された内部配線電極９同士を接続するための複数のビア導体１０が形成される。なお、表層電極７は、グランド電極として機能する内部配線電極９に接続されている。
実装電極、表層電極７、外部電極８および内部配線電極９は、いずれもＣｕやＡｇ、Ａｌ等の配線電極として一般的に採用される金属で形成されている。また、各ビア導体１０は、ＡｇやＣｕ等の金属で形成されている。なお、各実装電極、表層電極７、各外部電極８には、Ｎｉ／Ａｕめっきがそれぞれ施されていてもよい。
第１部品３ａは、ＳｉやＧａＡｓ等の半導体で形成された半導体素子や、チップインダクタ、チップコンデンサ、チップ抵抗等のチップ部品で構成され、多層配線基板２の上面２０ａに対して垂直な方向から見たときに、封止樹脂層４の第１領域４０ａに相当する位置に実装されている。また、第２部品３ｂは、ＳｉやＧａＡｓ等の半導体で形成された半導体素子や、チップインダクタ、チップコンデンサ、チップ抵抗等のチップ部品で構成され、多層配線基板２の上面２０ａに対して垂直な方向から見たときに、封止樹脂層４の第２領域４０ｂに相当する位置に実装される。
封止樹脂層４は、多層配線基板２の上面２０ａと各部品３ａ、３ｂとを被覆して多層配線基板２に積層される。封止樹脂層４は、エポキシ樹脂等の封止樹脂として一般的に採用される樹脂で形成することができる。
シールド膜６は、多層配線基板２内の各種内部配線電極９や各部品３ａ，３ｂに対する外部からのノイズを遮蔽するためのものであり、封止樹脂層４の上面４ａおよび側面４ｃ、並びに多層配線基板２の側面２０ｃを被覆する。また、シールド膜６は、封止樹脂層４の表面に積層された密着膜と、密着膜に積層された導電膜と、導電膜に積層された保護膜とを有する多層構造で形成することができる。
密着膜は、導電膜と封止樹脂層４との密着強度を高めるために設けられたものであり、例えば、ＳＵＳなどの金属で形成することができる。導電膜は、シールド膜６の実質的なシールド機能を担う層であり、例えば、Ｃｕ、Ａｇ、Ａｌのうちのいずれかの金属で形成することができる。保護膜は、導電膜が腐食したり、傷が付いたりするのを防止するために設けられたものであり、例えば、ＳＵＳで形成することができる。
シールド５は、封止樹脂層４内で第１部品３ａと第２部品３ｂとの間に配置され、２つの第１シールド壁５ａと、第２シールド壁５ｂと、両シールド壁５ａ、５ｂを接続する連結導体１１とで構成される。具体的には、図２に示すように、多層配線基板２の上面２０ａに対して垂直な方向から見たときに、封止樹脂層４を第１領域４０ａと第２領域４０ｂの２つの領域に区切るように第１の溝１２と第２の溝１３とが形成され、両溝１２、１３にＣｕやＡｇなどを主成分とする導電性ペーストを充填することにより両シールド壁５ａ、５ｂが形成される。両溝１２、１３は互いに接触しないように、離れて形成される。したがって、両シールド壁５ａ、５ｂも互いに接触しないように、離れて形成される。そして、両シールド壁５ａ、５ｂを接続するように、連結導体１１が配置されることで、第１シールド壁５ａ、連結導体１１、および第２シールド壁５ｂが連続したシールド５を構成し、封止樹脂層４を第１領域４０ａと第２領域４０ｂとに分割する。また、連結導体１１は、封止樹脂層４の高さよりも低いブロック状の金属で形成されており、連結導体１１の上部で、封止樹脂層４の第１領域４０ａと第２領域４０ｂとがつながっている。ここで、連結導体１１を多層配線基板２の上面２０ａに形成されたランド電極に固定し、当該ランド電極からグランド端子に電気的につなぐことで、シールド５をグランドに接続できる。この場合、シールド５と多層配線基板２の側面２０ｃに露出された内部電極とを接続させる必要はない。
なお、この実施形態では、両溝１２、１３がレーザ加工で形成される。このとき、表層電極７は、多層配線基板２の上面２０ａをレーザによるダメージから保護する役割も果たす。また、図３（ａ）に示すように、両溝１２、１３が多層配線基板２の上面２０ａに到達しない深さで形成されていてもよいし、図３（ｂ）に示すように、両溝１２、１３の一部が多層配線基板２の上面２０ａに到達する深さに形成され、他の部分は多層配線基板２の上面２０ａに到達しない深さで形成されていてもよい。ただし、図３（ａ）および図３（ｂ）に示されるいずれの場合においても、第１シールド壁５ａおよび第２シールド壁５ｂは、連結導体１１により接続されている。また、連結導体１１の上部で、封止樹脂層４の第１領域４０ａと第２領域４０ｂとがつながっている。なお、図３（ａ）、（ｂ）のように両溝１２、１３が多層配線基板２の上面２０ａに到達しない深さで形成されている場合は、表層電極７が形成されていなくてもよい。
したがって、上記した実施形態によれば、両溝１２、１３が互いに接触しないため、両シールド壁５ａ、５ｂも互いに接触せず、封止樹脂層４は完全に分断されない。このため、封止樹脂層４の割れや、高周波モジュール１ａの機械的強度の低下および反りの発生を低減することができる。なお、両シールド壁５ａ、５ｂは連結導体１１により接続されているため、部品間に配置されるシールドとしては連続した１つのシールドとして機能する。また、両溝１２、１３の深さを、多層配線基板２の上面２０ａに到達しない深さとすることで、多層配線基板２の上面２０ａに対するダメージや、両溝１２、１３に隣接する部品に対するダメージを軽減することができる。また、高周波モジュールの天面に容易に印字エリアを確保することができる。
（高周波モジュール１ａの変形例）
上記した実施形態では、連結導体１１は、ブロック状の金属により形成されていたが、例えば、図４および図５に示すモジュール１ｂのように、連結導体１１ａが一対の脚部１４ａと両脚部１４ａとをつなぐ橋絡部１４ｂとを有するＵ字状に加工された金属ピンまたはワイヤーにより形成されていてもよい。両脚部１４ａは表層電極７に接続され、連結導体１１ａは多層配線基板２の上面２０ａに立設される。このようにすると、連結導体１１ａがＵ字状となっているため、連結導体１１ａの両脚部１４ａの間に配線電極を配置することができる。
また、図６および図７に示すモジュール１ｃでは、連結導体１１ｂは、一対の脚部（図示省略）と両脚部をつなぐ橋絡部１４ｂとを有するＵ字状の金属ピンまたはワイヤーが複数結合されて形成されている。なお、図４および図５に示すモジュール１ｂでは、橋絡部もしくは橋絡部と脚部の一部がそれぞれ、第１シールド壁５ａおよび第２シールド壁５ｂに接続されていたが、モジュール１ｃでは、両脚部は両シールド壁５ａ、５ｂとは接続せず、橋絡部が両シールド壁５ａ、５ｂと接続しており、多層配線基板２の上面２０ａに対して垂直な方向から見たときに、連結導体１１ｂは、橋絡部１４ｂが両シールド壁５ａ、５ｂにほぼ直交する位置に配置される。このようにすることで、連結導体１１ｂの両脚部の間に第３部品３ｃを配置することができる。
＜第２実施形態＞
本発明の第２実施形態にかかる高周波モジュール１ｄについて、図８および図９を参照して説明する。なお、図８は高周波モジュール１ｄの断面図、図９は高周波モジュール１ｄのシールド膜６の上面および封止樹脂層４を除いた状態の平面図である。
この実施形態にかかる高周波モジュール１ｄが、図１～図３を参照して説明した第１実施形態の高周波モジュール１ａと異なるところは、図８および図９に示すように、シールド５が屈曲部を有している点である。その他の構成は、第１実施形態の高周波モジュール１ａと同じであるため、同一符号を付すことにより説明を省略する。
この実施形態では、シールド５０は、３つのシールド壁５０ａ、５０ｂ、５０ｃと２つの連結導体１１ｃとにより構成され、多層配線基板２の上面２０ａに対して垂直な方向から見たときに、屈曲部５ａ１、５ｂ１を有する折れ線状に形成されている。各シールド壁５０ａ～５０ｃが配設される溝１２ａ、１３ａ、１５は、それぞれ直線状に形成され、屈曲部５ａ１において、シールド壁５０ａと５０ｃとが連結導体１１ｃで接続され、屈曲部５ｂ１において、シールド壁５０ｂと５０ｃとが連結導体１１ｃで接続される。
シールド壁を配設する溝をレーザー加工により形成する際、屈曲部５ａ１、５ｂ１は他の箇所よりもレーザ光のエネルギーが強く作用するため、同じレーザ条件だと溝が深くなる。このため、屈曲部５ａ１、５ｂ１では多層配線基板２の上面２０ａへのダメージが発生しやすい。しかしながら、この構成においては、屈曲部５ａ１、５ｂ１に連結導体１１ｃが設けられており、当該屈曲部でレーザ光が長時間作用することがない。このため、多層配線基板２の上面２０ａへのダメージが発生せず、部品の配置領域を狭くすることなくシールド５０を形成することができる。
（高周波モジュール１ｄの変形例）
上記した実施形態では、３つのシールド壁５０ａ、５０ｂ、５０ｃと２つの連結導体１１ｃとによりシールド５０が形成されていたが、図１０および図１１に示す高周波モジュール１ｅのように、２つの溝１２ａ、１３ａと１つの連結導体１１ｄとにより屈曲部５ａ１、５ｂ１を有するシールド５１が形成されていてもよい。図８および図９に示す高周波モジュール１ｄにおけるシールド壁５０ｃの位置には、溝およびシールド壁を形成せず、代わりに連結導体１１ｄを配置することで、屈曲部５ａ１、５ｂ１を有するシールド５１を形成することができる。
＜第３実施形態＞
本発明の第３実施形態にかかる高周波モジュール１ｆについて、図１２および図１３を参照して説明する。なお、図１２は高周波モジュール１ｆの断面図、図１３は高周波モジュール１ｆのシールド膜６の上面および封止樹脂層４を除いた状態の平面図である。
この実施形態にかかる高周波モジュール１ｆが、図１ないし図３を参照して説明した第１実施形態の高周波モジュール１ａと異なるところは、図１２および図１３に示すように、第１部品３ａを囲むようにシールド５２が形成されている点である。その他の構成は、第１実施形態の高周波モジュール１ａと同じであるため、同一符号を付すことにより説明を省略する。
この実施形態では、シールド５２は、４つのシールド壁５２ａ～５２ｄと、４つの連結導体１１ｅとで矩形状に構成され、矩形状のシールド５２の内側に第１部品３ａが配置されている。封止樹脂層４に設けられた４つの溝１６ａ～１６ｄは、互いに接触しないように離れて矩形の各辺に沿って形成され、各溝１６ａ～１６ｄにそれぞれＣｕやＡｇなどを主成分とする導電性ペーストを充填することにより各シールド壁５２ａ～５２ｄが配設される。また、矩形の四隅部にはそれぞれ連結導体１１ｅが配置されることにより、矩形状のシールド５２が形成される。
この構成によれば、複数のシールド壁と複数の連結導体とを組み合わせることで、さまざまな形状の部品間に配置されるシールドを形成することができる。
＜第４実施形態＞
本発明の第４実施形態にかかる高周波モジュール１ｇについて、図１４および図１５を参照して説明する。なお、図１４は高周波モジュール１ｇの断面図、図１５は高周波モジュール１ｇのシールド膜６の上面および封止樹脂層４を除いた状態の平面図である。
この実施形態にかかる高周波モジュール１ｇが、図１ないし図３を参照して説明した第１実施形態の高周波モジュール１ａと異なるところは、図１４および図１５に示すように、シールド５３が１つのシールド壁と、多層配線基板２の上面２０ａの端縁に形成された２つの端部導体１７ａ、１７ｂとで形成されている点である。その他の構成は、第１実施形態の高周波モジュール１ａと同じであるため、同一符号を付すことにより説明を省略する。
この実施形態では、シールド５３がシールド壁５３ａと、多層配線基板２の上面２０ａの端縁に形成された端部導体１７ａ、１７ｂ（本発明の「第３端部導体」「第４端部導体」に相当する）とで構成される。シールド壁５３ａは、封止樹脂層４に形成された溝１８にＣｕやＡｇなどを主成分とする導電性ペーストを充填することにより形成される。
上記した実施形態によれば、シールド壁５３ａが１つの場合でも、多層配線基板２の上面２０ａの端縁に配置した２つの端部導体１７ａ、１７ｂと接続することで、封止樹脂層４を完全に分断することなく、第１部品３ａと第２部品３ｂとの間のシールド５３を構成することができる。
（高周波モジュール１ｇの変形例）
図１６に示す高周波モジュール１ｈのように、シールド５４は、２つ以上のシールド壁と１つ以上の連結導体と、２つの端部導体とで構成されていてもよい。シールド５４は、封止樹脂層４に形成された３つの溝１２ａ、１３ａ、１５にＣｕやＡｇなどを主成分とする導電性ペーストを充填することにより配設された３つのシールド壁５４ａ、５４ｂ、５４ｃと２つの連結導体１１ｃと２つの端部導体１９ａ、１９ｂ（本発明の「第１端部導体」「第２端部導体」に相当する）とにより構成されている。
このように構成することで、溝１２ａ、１３ａを形成する際に、他の部分よりもレーザーによる損傷を受けやすい、多層配線基板２の上面２０ａの端縁に、端部導体１９ａ、１９ｂを配置することができるため、多層配線基板２へのダメージを防止することができる。
なお、本発明は上記した各実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて、上記したもの以外に種々の変更を行なうことが可能である。例えば、上記した各実施形態や変形例の構成を組み合わせてもよい。
また、本発明は、配線基板に実装された部品を被覆する封止樹脂層と、部品間のノイズの相互干渉を防止するシールド壁とを備える種々の高周波モジュールに適用することができる。
１ａ～１h 高周波モジュール
２ 多層配線基板（配線基板）
３ａ，３ｂ 部品（第１部品、第２部品）
３ｃ 第３部品
４ 封止樹脂層
５、５０～５４ シールド（シールド部材）
５ａ、５ｂ、５０ａ～５０ｃ、５２ａ～５２ｄ、５３ａ、５４ａ～５４ｃ シールド壁
５ａ１、５ｂ１ 屈曲部
１１、１１ａ～１１ｅ 連結導体
１２、１３、１２ａ、１３ａ、１５、１６ａ～１６ｄ、 溝
１７ａ、１７ｂ 端部導体（第３端部導体、第４端部導体）
１９ａ、１９ｂ 端部導体（第１端部導体、第２端部導体）
４０ａ 第１領域
４０ｂ 第２領域

Claims (4)

  1. 配線基板と、
    前記配線基板の主面に実装された第１部品および第２部品と、
    前記第１部品と前記第２部品との間に配置されたシールド部材と、
    前記配線基板の前記主面に形成され、前記第１部品および前記第２部品を封止する封止樹脂層とを備え、
    前記シールド部材は、
    前記封止樹脂層に形成された第１の溝に配設される第１シールド壁と、
    前記第１の溝から離れて前記封止樹脂層に形成された第２の溝に配設される第２シールド壁と、
    前記配線基板の前記主面に配置され、前記第１シールド壁と前記第２シールド壁の一端同士を接続する連結導体とを備え、
    前記封止樹脂層は、前記シールド部材により前記第１部品を封止する第１領域と前記第２部品を封止する第２領域とに分けられ、前記連結導体の位置で前記第１領域と前記第２領域とが繋がっており、
    前記連結導体は、一端が前記配線基板の前記主面に接続された状態で、前記主面に立設された一対の脚部と、前記一対の脚部の他端同士をつなぐ橋絡部とを有していることを特徴とする高周波モジュール。
  2. 前記連結導体の前記一対の脚部の間に、第３部品または配線電極が配置され、前記連結導体が前記第３部品または前記配線電極を跨ぐように配置されていることを特徴とする請求項１に記載の高周波モジュール。
  3. 前記配線基板の前記主面に対して垂直な方向から見たときに、前記シールド部材が屈曲部を有し、前記連結導体が前記屈曲部に配置されていることを特徴とする請求項１または２に記載の高周波モジュール。
  4. 前記配線基板の前記主面の端縁に配置され、前記第１シールド壁の他端に接続される第１端部導体と、
    前記配線基板の前記主面の端縁に配置され、前記第２シールド壁の他端に接続される第２端部導体とをさらに備えることを特徴とする請求項１ないし３のいずれか１項に記載の高周波モジュール。
JP2019563970A 2018-01-05 2018-12-26 高周波モジュール Active JP7111112B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021196621A JP7334774B2 (ja) 2018-01-05 2021-12-03 高周波モジュール

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018000442 2018-01-05
JP2018000442 2018-01-05
PCT/JP2018/047707 WO2019135376A1 (ja) 2018-01-05 2018-12-26 高周波モジュール

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021196621A Division JP7334774B2 (ja) 2018-01-05 2021-12-03 高周波モジュール

Publications (2)

Publication Number Publication Date
JPWO2019135376A1 JPWO2019135376A1 (ja) 2021-01-14
JP7111112B2 true JP7111112B2 (ja) 2022-08-02

Family

ID=67143628

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2019563970A Active JP7111112B2 (ja) 2018-01-05 2018-12-26 高周波モジュール
JP2021196621A Active JP7334774B2 (ja) 2018-01-05 2021-12-03 高周波モジュール

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2021196621A Active JP7334774B2 (ja) 2018-01-05 2021-12-03 高周波モジュール

Country Status (4)

Country Link
US (1) US11297746B2 (ja)
JP (2) JP7111112B2 (ja)
CN (1) CN111587485B (ja)
WO (1) WO2019135376A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021017897A1 (en) * 2019-07-26 2021-02-04 Nantong Tongfu Microelectronics Co., Ltd Packaging structure and fabrication method thereof
JP7226274B2 (ja) * 2019-11-29 2023-02-21 株式会社デンソー レーダ装置
US12055633B2 (en) * 2020-08-25 2024-08-06 Lumentum Operations Llc Package for a time of flight device
CN220172098U (zh) * 2020-11-12 2023-12-12 株式会社村田制作所 电子部件模块
CN112234047B (zh) * 2020-12-14 2021-02-26 甬矽电子(宁波)股份有限公司 分层电磁屏蔽封装结构和封装结构制作方法
EP4040483A3 (en) * 2021-02-04 2022-10-26 Murata Manufacturing Co., Ltd. Electronic component with internal shielding
CN114242654B (zh) * 2022-02-23 2022-05-13 威海嘉瑞光电科技股份有限公司 一种无引线磁性封装结构及其制造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102054821A (zh) 2009-10-30 2011-05-11 日月光半导体制造股份有限公司 具有内屏蔽体的封装结构及其制造方法
JP2011187677A (ja) 2010-03-09 2011-09-22 Panasonic Corp モジュール
US20140231972A1 (en) 2013-02-21 2014-08-21 Siliconware Precision Industries Co., Ltd. Multi-chip package and method for manufacturing the same
JP2014203881A (ja) 2013-04-02 2014-10-27 太陽誘電株式会社 回路モジュール及びその製造方法
CN104347533A (zh) 2013-08-01 2015-02-11 日月光半导体制造股份有限公司 半导体封装件及其制造方法
JP2015057803A (ja) 2013-08-09 2015-03-26 太陽誘電株式会社 回路モジュールの製造方法
WO2016181954A1 (ja) 2015-05-11 2016-11-17 株式会社村田製作所 高周波モジュール
WO2016195026A1 (ja) 2015-06-04 2016-12-08 株式会社村田製作所 高周波モジュール
WO2017047539A1 (ja) 2015-09-14 2017-03-23 株式会社村田製作所 高周波モジュール

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005099331A1 (ja) * 2004-03-30 2005-10-20 Matsushita Electric Industrial Co., Ltd. モジュール部品およびその製造方法
JP5229276B2 (ja) * 2010-06-11 2013-07-03 株式会社村田製作所 回路モジュール
TWI540698B (zh) * 2010-08-02 2016-07-01 日月光半導體製造股份有限公司 半導體封裝件與其製造方法
JP2013222829A (ja) * 2012-04-17 2013-10-28 Taiyo Yuden Co Ltd 回路モジュール及びその製造方法
US10091918B2 (en) * 2012-12-11 2018-10-02 Qualcomm Incorporated Methods and apparatus for conformal shielding
JP5517379B1 (ja) * 2013-08-19 2014-06-11 太陽誘電株式会社 回路モジュール
JP6511947B2 (ja) * 2015-05-11 2019-05-15 株式会社村田製作所 高周波モジュール
US20180374798A1 (en) * 2017-06-24 2018-12-27 Amkor Technology, Inc. Semiconductor device having emi shielding structure and related methods
US10424545B2 (en) * 2017-10-17 2019-09-24 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102054821A (zh) 2009-10-30 2011-05-11 日月光半导体制造股份有限公司 具有内屏蔽体的封装结构及其制造方法
JP2011187677A (ja) 2010-03-09 2011-09-22 Panasonic Corp モジュール
US20140231972A1 (en) 2013-02-21 2014-08-21 Siliconware Precision Industries Co., Ltd. Multi-chip package and method for manufacturing the same
JP2014203881A (ja) 2013-04-02 2014-10-27 太陽誘電株式会社 回路モジュール及びその製造方法
CN104347533A (zh) 2013-08-01 2015-02-11 日月光半导体制造股份有限公司 半导体封装件及其制造方法
JP2015057803A (ja) 2013-08-09 2015-03-26 太陽誘電株式会社 回路モジュールの製造方法
WO2016181954A1 (ja) 2015-05-11 2016-11-17 株式会社村田製作所 高周波モジュール
WO2016195026A1 (ja) 2015-06-04 2016-12-08 株式会社村田製作所 高周波モジュール
WO2017047539A1 (ja) 2015-09-14 2017-03-23 株式会社村田製作所 高周波モジュール

Also Published As

Publication number Publication date
CN111587485A (zh) 2020-08-25
JP2022037035A (ja) 2022-03-08
CN111587485B (zh) 2023-12-05
US20200337187A1 (en) 2020-10-22
US11297746B2 (en) 2022-04-05
JPWO2019135376A1 (ja) 2021-01-14
WO2019135376A1 (ja) 2019-07-11
JP7334774B2 (ja) 2023-08-29

Similar Documents

Publication Publication Date Title
JP7334774B2 (ja) 高周波モジュール
JP7120295B2 (ja) 高周波モジュール
CN110036469B (zh) 高频模块
CN110073488B (zh) 模块
WO2018164158A1 (ja) 高周波モジュール
JP6950757B2 (ja) 高周波モジュール
JP6965928B2 (ja) 高周波モジュール
US10667381B2 (en) High frequency module
US20180092201A1 (en) High-frequency module
US12160947B2 (en) Electronic module
WO2018164159A1 (ja) モジュール
US11291108B2 (en) Radio-frequency module with shield wall
CN114424333A (zh) 模块
CN107710901B (zh) 高频模块及其制造方法
CN219626637U (zh) 电路模块
JP7456830B2 (ja) 回路モジュール
JP2016163006A (ja) マイクロ波半導体パッケージ及びマイクロ波半導体モジュール
JP2012089935A (ja) 高周波モジュール接続構造

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200623

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211203

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220526

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20220526

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20220606

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20220607

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220621

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220704

R150 Certificate of patent or registration of utility model

Ref document number: 7111112

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150