WO2016181954A1 - 高周波モジュール - Google Patents

高周波モジュール Download PDF

Info

Publication number
WO2016181954A1
WO2016181954A1 PCT/JP2016/063830 JP2016063830W WO2016181954A1 WO 2016181954 A1 WO2016181954 A1 WO 2016181954A1 JP 2016063830 W JP2016063830 W JP 2016063830W WO 2016181954 A1 WO2016181954 A1 WO 2016181954A1
Authority
WO
WIPO (PCT)
Prior art keywords
wiring board
frequency module
shield
metal
shield wall
Prior art date
Application number
PCT/JP2016/063830
Other languages
English (en)
French (fr)
Inventor
喜人 大坪
一生 山元
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to CN201680027030.9A priority Critical patent/CN107535081B/zh
Priority to JP2017517943A priority patent/JP6837432B2/ja
Publication of WO2016181954A1 publication Critical patent/WO2016181954A1/ja
Priority to US15/809,236 priority patent/US10772244B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H05K9/0024—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/06—Hermetically-sealed casings
    • H05K5/065—Hermetically-sealed casings sealed by encapsulation, e.g. waterproof resin forming an integral casing, injection moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1031—Surface mounted metallic connector elements
    • H05K2201/10318—Surface mounted metallic pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10522—Adjacent components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to a module including a sealing resin layer that covers a component mounted on a wiring board and a shield layer laminated on the sealing resin layer.
  • a high-frequency module mounted on a portable terminal device or the like is provided with a shield layer for shielding electromagnetic waves.
  • a shield layer for shielding electromagnetic waves.
  • a module in which a component mounted on a wiring board is covered with a mold resin, and a shield layer is provided so as to cover the surface of the mold resin.
  • the shield layer is provided to shield external noise, but when multiple components are mounted on the wiring board, there is a problem that noise generated from these components interferes with other components. is there. Therefore, conventionally, a module has been proposed in which a shield layer is provided that shields not only the outside but also noise between mounted components.
  • a shield layer is provided that shields not only the outside but also noise between mounted components.
  • FIG. 26 in the high frequency module 100 described in Patent Document 1, two components 102 are mounted on a wiring board 101, and both components 102 are sealed with a mold resin layer 103. Between both parts of the mold resin layer 103, a slit S penetrating the mold resin layer 103 is formed.
  • the shield layer 104 is formed of a conductive resin that covers the surface of the mold resin layer 103 and fills the slit S.
  • the conductive resin filled in the slit S is electrically connected to the ground electrode 105 formed on the wiring substrate 101.
  • noise from the outside to the component 102 can be shielded by the conductive resin that covers the surface of the mold resin layer 103. Moreover, mutual interference of noise between both parts can be prevented by the conductive resin filled in the slit S.
  • the conductive resin forming the shield layer 104 is formed by adding a metal filler or the like to the epoxy resin, the specific resistance is higher than that of the metal filler alone. Therefore, for example, it is conceivable to fill the slit S with metal by a film forming technique such as sputtering. However, if the slit S becomes deep, it becomes difficult to form a metal film to the bottom, and the resistance of the shield layer is reduced. There is a problem that is difficult.
  • the present invention has been made in view of the above-described problems, and aims to reduce the resistance of a shield wall that prevents mutual interference of noise between components and a shield layer that covers the side surface and surface of a sealing resin layer. Thus, it is an object to improve the characteristics of the shield wall and the shield layer.
  • a high-frequency module includes a wiring board, a plurality of components mounted on the main surface of the wiring board, and a plurality of components stacked on the main surface of the wiring board.
  • a sealing resin layer that seals, and in the sealing resin layer, a shield wall disposed between a predetermined component and the other components among the plurality of components, It has the metal pin standingly arranged by the said main surface of a wiring board, It is characterized by the above-mentioned.
  • the shield wall disposed between the components has a metal pin having a specific resistance lower than that of the conductive paste, it is possible to reduce the resistance of the shield wall, thereby improving the shield characteristics by the shield wall. be able to.
  • the groove provided in the sealing resin layer becomes deep as in the case where the shield wall between components is formed by using a film forming technique, there is a problem that the shield film is not formed to the bottom of the groove. Absent.
  • the shield wall may be formed in a linear shape in plan view of the wiring board, the line may have a bent portion, and the metal pin may be disposed in the bent portion. .
  • the “bent portion” when viewed in plan, may not be a portion where the shield wall is bent at 90 degrees, and the shield wall forms an acute angle at the “bend portion”. Alternatively, an obtuse angle may be formed.
  • the shield wall between the mounted components may be formed by forming a groove in the sealing resin layer by laser processing and filling the groove with a conductive paste or by filling with metal by plating or the like.
  • the shield wall has a bent portion in a plan view shape, the laser irradiation time to the bent portion is longer than that of other portions, so the total energy of the laser light acting on the bent portion is other than Increased compared to the location.
  • the wiring electrode of the wiring board is damaged by being disconnected or deformed. Therefore, if the metal pin that is a part of the shield wall is disposed in the bent portion before the laser groove is formed, the influence of the energy of the laser beam on the wiring board can be reduced.
  • one end of the metal pin may be connected to a land electrode formed on the main surface of the wiring board, and the land electrode may be connected to a ground electrode formed on the wiring board.
  • one end of the metal pin and the land electrode can be connected with, for example, solder.
  • solder connection it is possible to reduce the connection resistance between the shield wall and the ground electrode as compared with the conventional structure in which the groove formed in the sealing resin layer is filled with conductive paste to form the shield wall.
  • the shielding characteristics of the shield wall can be improved.
  • the shield wall may have a metal film filling a groove formed in the sealing resin layer, and a side surface of the metal film may be in contact with a side surface of the metal pin. In this case, it is possible to improve the shield characteristics of the shield wall as compared with the case where the shield wall is configured with only metal pins.
  • the purity of the metal in the metal film may be lower than the purity of the metal in the metal pin. In this case, it is possible to provide a configuration in which the purity of the metal other than the metal pin of the shield wall is lower than the purity of the metal in the metal pin.
  • the shield wall includes a first linear portion having a first width and a second linear portion having a second width different from the first width in plan view of the wiring board.
  • the contact between the first linear portion and the second linear portion may be the bent portion. Also in this case, the energy of the laser beam acting on the bent portion is stronger than that at other locations.
  • the sealing resin layer may be disposed between the metal film and the wiring board.
  • the land electrode since the land electrode only needs to be provided only on the portion where the metal pin is erected, a wider component mounting area can be secured as compared with the case where the land electrode is formed on the entire portion where the shield wall is provided.
  • the shield wall has a plurality of the metal pins and is formed so as to form a line when the wiring board is viewed in plan, and the plurality of metal pins are when the wiring board is viewed in plan,
  • the shield wall may be arranged along a line. According to this configuration, since the shield wall has a plurality of metal pins with low specific resistance, the shield characteristics can be further improved.
  • the groove shape is limited. For example, when the shield wall is formed only with a plurality of metal pins, the shield wall Since there is no need to form a groove for use, a shield wall having an arbitrary shape can be obtained without such restriction. Further, since the laser does not damage the wiring board when forming the groove, the wiring board can be made thinner.
  • the plurality of metal pins have a plurality of first metal pins and a plurality of second metal pins, and connect the center points of the plurality of first metal pins when the wiring board is viewed in plan view.
  • the line is substantially parallel to the line formed by the shield wall, and when the wiring board is viewed in plan, the center of each of the plurality of second metal pins is shifted from the connection line, and the first first You may be located between a metal pin and the said 1st metal pin adjacent to this.
  • the shield wall is formed of only metal pins, it is necessary to make sure that there are no gaps between adjacent metal pins in order to improve the shield characteristics between components.
  • the cross-sectional area of the second metal pin in a direction parallel to the main surface of the wiring board may be smaller than the cross-sectional area of the first metal pin in a direction parallel to the main surface of the wiring board. According to this configuration, it is possible to reduce the size of the shield wall while improving the shield characteristics by reducing the gap between the adjacent metal pins.
  • the line formed when the wiring board of the shield wall is viewed in plan may have a bent portion or a curved portion. In this case, it is possible to improve the degree of freedom of component placement.
  • Another high-frequency module of the present invention includes a wiring board, a plurality of components mounted on the main surface of the wiring board, and a seal that is stacked on the main surface of the wiring board and seals the plurality of components.
  • a sealing resin layer and a shielding layer covering at least a part of the surface of the sealing resin layer, and the shielding layer has a plurality of metal pins arranged on a side surface of the sealing resin layer. It is a feature.
  • the shield layer that shields unnecessary electromagnetic waves from the outside has a plurality of metal pins with low specific resistance, the shield characteristics can be improved.
  • a rust preventive film may be formed on the surface of the metal pin. In this case, since the oxidation of each metal pin can be prevented, the characteristics of the shield layer can be prevented from being deteriorated due to the oxidation of each metal pin.
  • the plurality of metal pins may be arranged along the periphery of the main surface so as to surround the main surface of the wiring board. In this case, it is possible to improve the shielding characteristics in the side surface direction of the high-frequency module.
  • the main surface of the wiring board has a rectangular shape, and each of the plurality of metal pins has a straight portion in a cross section parallel to the main surface of the wiring board, and the plurality of metal pins
  • the linear portion may be arranged so as to overlap a part of the periphery of the main surface of the wiring board when the wiring board is viewed in plan.
  • This type of high-frequency module may be manufactured, for example, by forming an assembly of a plurality of high-frequency modules arranged in a matrix and then dicing into pieces.
  • each metal pin when each metal pin is disposed so as to straddle the boundary between adjacent high-frequency modules and dicing is performed on the boundary, a straight portion is formed on each metal pin, and the straight portion is a part of the periphery of the wiring board. Overlapping the part. Therefore, the configuration in which each metal pin has a straight portion in the cross section of each metal pin and the straight portion overlaps a part of the peripheral edge of the main surface of the wiring board is the above-described multi-piece high frequency module. It is suitable for the manufacturing method.
  • the shield wall disposed between the parts and a part of the shield layer covering the side surface of the sealing resin layer are formed of the metal pin having a specific resistance lower than that of the conductive paste. Resistance can be achieved.
  • FIG. 2 is a cross-sectional view taken along line AA in FIG. 1. It is a figure which shows the modification of the shield wall of FIG. It is a top view of the high frequency module concerning a 2nd embodiment of the present invention.
  • FIG. 5 is a cross-sectional view taken along line BB in FIG. 4. It is a figure which shows the modification of the shield wall of FIG. It is a top view of the high frequency module concerning a 3rd embodiment of the present invention. It is a top view of the high frequency module concerning a 4th embodiment of the present invention. It is a top view of the high frequency module concerning a 5th embodiment of the present invention.
  • FIG. 20 is a cross-sectional view taken along the line DD in FIG. 19. It is a figure which shows the modification of the shield film
  • FIG. 22 is a cross-sectional view taken along the line EE of FIG. It is a top view of the high frequency module concerning an 11th embodiment of the present invention. It is a top view of the high frequency module concerning a 12th embodiment of the present invention. It is a top view of the high frequency module concerning a 13th embodiment of the present invention. It is sectional drawing of the conventional high frequency module.
  • FIGS. 1 is a plan view of the high-frequency module
  • FIG. 2 is a cross-sectional view taken along the line AA in FIG. In FIG. 1, the top surface portion of the shield film 6 and the sealing resin layer 4 are not shown.
  • the high-frequency module 1a includes a wiring board 2, a plurality of components 3a and 3b mounted on the upper surface 2a of the wiring board 2, and an upper surface 2a of the wiring board 2.
  • a sealing resin layer 4 laminated on the surface, a shield film 6 covering the surface of the sealing resin layer 4, and a shield wall 5 provided in the sealing resin layer 4, for example, a high-frequency signal is used. Mounted on the mother board of electronic equipment.
  • the wiring board 2 is formed of, for example, a low-temperature co-fired ceramic or glass epoxy resin, and the mounting electrode for mounting the components 3a and 3b is provided on the upper surface 2a (corresponding to the “main surface of the wiring board” of the present invention) (Not shown) and land electrodes 7 for mounting metal pins 5a to be described later are formed.
  • the wiring board 2 has a multilayer structure, and various wiring electrodes 8 and a plurality of via conductors 9 are formed therein.
  • Each land electrode 7, mounting electrode, and wiring electrode 8 are each formed of a metal generally employed as a wiring electrode such as Cu or Al.
  • Each via conductor 9 is made of a metal such as Ag or Cu.
  • Each land electrode 7 and the mounting electrode may be subjected to Ni / Au plating.
  • Each component 3a to 3e is composed of a semiconductor element formed of a semiconductor such as Si or GaAs, or a chip component such as a chip inductor, a chip capacitor, or a chip resistor.
  • the sealing resin layer 4 is laminated on the wiring board 2 so as to cover the upper surface 2a of the wiring board 2 and the components 3a and 3b.
  • the sealing resin layer 4 can be formed of a resin that is generally employed as a sealing resin such as an epoxy resin.
  • the shield film 6 is for shielding noise from the outside with respect to the various wiring electrodes 8 and the components 3a to 3e in the wiring substrate 2, and is the surface opposite to the upper surface 2a of the wiring substrate 2 of the sealing resin layer 4 4a and the peripheral side surface 4b, and the side surface 2b of the wiring board 2 are laminated on the sealing resin layer 4 so as to cover them.
  • the shield film 6 may be formed in a multilayer structure having an adhesion film laminated on the surface of the sealing resin layer 4, a conductive film laminated on the adhesion film, and a protective film laminated on the conductive film. it can.
  • the shield film 6 is electrically connected to a ground electrode (not shown) exposed on the side surface 2 b of the wiring board 2.
  • the adhesion film is provided to increase the adhesion strength between the conductive film and the sealing resin layer 4 and can be formed of a metal such as SUS, for example.
  • the adhesion film may be Ti, Cr, Ni, or the like.
  • the conductive film is a layer that bears the substantial shielding function of the shield film 6 and can be formed of, for example, any one of Cu, Ag, and Al.
  • the protective film is provided to prevent the conductive film from being corroded or scratched, and can be formed of, for example, SUS.
  • the protective film may be Ti, Cr, Ni or the like.
  • the shield wall 5 is disposed between predetermined parts 3a to 3e in the sealing resin layer 4, and a part thereof is composed of a plurality of metal pins 5a, and the remaining part 5b is composed of a conductive paste. .
  • the shield wall 5 of this embodiment is arranged so as to surround three parts 3a and 3d arranged at the center of the upper surface 2a of the wiring board 2, and each of the parts Mutual interference of noise is prevented between 3a, 3d and the other components 3b, 3c, 3e.
  • the shield wall 5 is electrically connected to the top surface of the shield film 6 at its upper end.
  • the shield wall 5 is formed in a linear shape in a plan view (hereinafter referred to as a plan view) viewed from a direction perpendicular to the upper surface 2a of the wiring board 2, and the line has a plurality of bent portions, A metal pin 5a is disposed at each bent portion.
  • the lower ends of the respective metal pins 5a are all connected (mounted) by solder to the land electrodes 7 formed on the upper surface 2a of the wiring board 2.
  • At least one of the land electrodes 7 is connected to a ground electrode (not shown) formed inside the wiring board 2.
  • the remaining portion 5 b of the shield wall 5 is provided so that the resin of the sealing resin layer 4 is interposed between the upper surface 2 a of the wiring substrate 2.
  • Each metal pin 5a is formed by shearing a wire made of a metal material generally used as a wiring electrode, such as Cu, Au, Ag, Al, or a Cu-based alloy.
  • the conductive paste that forms the remaining portion 5b of the shield wall 5 is formed of, for example, an organic solvent containing a metal filler of Cu, Ag, or Al.
  • the manufacturing method of the high frequency module 1a is demonstrated.
  • the wiring substrate 2 on which various wiring electrodes 8 and via conductors 9 are formed is prepared, and the components 3a to 3e are mounted on the upper surface 2a by using a known surface mounting technique such as solder mounting.
  • solder mounting a known surface mounting technique
  • each metal pin 5a is also mounted using solder.
  • the sealing resin layer 4 is laminated on the upper surface 2a of the wiring board 2 so as to cover the components 3a to 3e and the metal pins 5a.
  • the sealing resin layer 4 can be formed by, for example, a coating method, a printing method, a transfer mold method, a compression mold method, or the like.
  • the surface of the sealing resin layer 4 is polished or ground so that the upper end of each metal pin 5a is exposed on the opposite surface 4a of the sealing resin layer 4.
  • a groove is formed by irradiating a laser to a place where the shield wall 5 is disposed from the opposite surface 4 a side of the sealing resin layer 4. As shown in FIG. 2, the groove is formed with a depth that does not reach the upper surface 2 a of the wiring substrate 2. Note that grooves may be formed by drilling instead of laser processing.
  • the shield wall 5 is formed by filling a groove formed in the sealing resin layer 4 with, for example, a conductive paste containing Cu filler by a coating method or a printing method.
  • a shield film 6 is formed so as to cover the surface (opposite surface 4a and peripheral side surface 4b) of the sealing resin layer 4 and the side surface 2b of the wiring substrate 2,
  • the high frequency module 1a is completed.
  • the portions 5 b other than the metal pins 5 a of the shield wall 5 may be formed using a film formation technique similar to that of the shield film 6. In this case, at the time of forming the shield film 6, the groove for the shield wall 5 of the sealing resin layer 4 may be filled together.
  • a part of the shield wall 5 arranged between the components 3a to 3e is constituted by the metal pin 5a having a specific resistance lower than that of the conductive paste. Therefore, the shield characteristic by the shield wall 5 can be improved. Further, when the groove provided in the sealing resin layer 4 becomes deep as in the case where the shield wall 5 between the components 3a to 3e is formed by using a film forming technique, the film for the shield wall is formed in the groove. There is no problem that the bottom is not formed. In addition, since the wiring conductor connected to the shield wall only needs to be provided only on the portion where the metal pin is raised, a wider component mounting area can be secured as compared with the case where the wiring conductor is prepared on all the shield wall portions.
  • the shield wall 5 disposed between the parts 3a to 3e is formed by forming a groove in the sealing resin layer 4 by laser processing and filling the groove with a conductive paste or by filling with metal by plating or the like. May be.
  • the thermal energy of the laser beam at the time of forming the groove acts more strongly on the bent portion than in other locations.
  • the wiring electrode 8 of the wiring board 2 is damaged by being disconnected or deformed. Therefore, for example, if the metal pin 5a is disposed in the bent portion before the laser groove is formed, damage to the wiring electrode 8 of the wiring board 2 due to the thermal energy of the laser light can be reduced.
  • the groove for the shield wall 5 is formed by drilling, the impact on the wiring board 2 is increased at the bent portion, but by arranging each metal pin 5a at the bent portion, The impact on the wiring board 2 can be reduced.
  • each metal pin 5a is soldered to the land electrode 7 of the wiring board 2 so that the shield wall 5 and the ground electrode of the wiring board 2 are connected.
  • the connection between the shield wall 5 and the ground electrode of the wiring board 2 is different from the conventional configuration in which the groove formed in the sealing resin layer is filled with the conductive paste to form the shield wall. Since the resistance can be reduced, the shield characteristics of the shield wall 5 can be improved. Further, by connecting each metal pin 5a and each land electrode 7 with solder, the connection reliability between the shield wall 5 and the wiring board 2 can be improved as compared with the conventional case.
  • a groove for the shield wall 5 formed in the sealing resin layer 4 may be formed so as to reach the upper surface 2a of the wiring board 2 as shown in FIG.
  • the shielding electrode 10 is formed on substantially the entire region of the upper surface 2 a of the wiring board 2 that overlaps the shield wall 5 in plan view, and each metal pin 5 a is mounted on the shielding electrode 10. According to this configuration, the laser beam reflection effect of the shield electrode 10 can reduce damage to the wiring substrate 2 due to the thermal energy of the laser beam when forming the groove for the shield wall 5 by laser processing.
  • FIGS. 4 is a plan view of the high-frequency module 1b
  • FIG. 5 is a cross-sectional view taken along the line BB in FIG. In FIG. 4, the top surface portion of the shield film 6 and the sealing resin layer 4 are not shown.
  • the high-frequency module 1b of this embodiment is different from the high-frequency module 1a of the first embodiment described with reference to FIGS. 1 and 2 in that the configuration of the shield wall 50 is different as shown in FIGS. That is. Since other configurations are the same as those of the high-frequency module 1a of the first embodiment, description thereof is omitted by attaching the same reference numerals.
  • the plurality of metal pins 5a are also arranged at locations other than the respective bent portions of the shield wall 50 in plan view.
  • land electrodes 7 are formed on the upper surface 2a of the wiring board 2 at each mounting position of the metal pins 5a.
  • the resistance value of the entire shield wall 50 can be lowered by increasing the number of metal pins 5a having a specific resistance lower than that of the conductive paste, the shield characteristics between the components 3a to 3e by the shield wall 50 can be reduced. Can be further improved. Further, the connection resistance between the shield wall 50 and the ground electrode of the wiring board 2 can be further reduced.
  • the groove for the shield wall 50 formed in the sealing resin layer 4 may be formed so as to reach the upper surface 2 a of the wiring board 2. Further, similarly to the modification of the shield wall 5 shown in FIG. 3, a shield electrode is formed on almost the entire region of the upper surface 2a of the wiring board 2 that overlaps the shield wall 50 in plan view. The structure which mounts each metal pin 5a may be sufficient. Although not shown, a wiring electrode different from the wiring electrode of the portion where the metal pin is raised may be provided under the shield wall groove.
  • FIG. 7 is a plan view of the high-frequency module 1c and corresponds to FIG.
  • the high-frequency module 1c according to this embodiment is different from the high-frequency module 1a according to the first embodiment described with reference to FIGS. 1 and 2 because the configuration of the shield wall 51 is different as shown in FIG. is there. Since other configurations are the same as those of the high-frequency module 1a of the first embodiment, description thereof is omitted by attaching the same reference numerals.
  • the shield wall 5 of the first embodiment has been described with respect to the case where the shield wall 51 of the present embodiment is disposed so as to surround the components 3a and 3d disposed at the center of the upper surface 2a of the wiring board 2.
  • the upper surface 2a of the wiring board 2 is arranged so as to be divided into two regions.
  • the arrangement of the shield wall 51 may be appropriately changed according to the arrangement of the components 3a to 3e that are desired to prevent mutual interference.
  • FIG. 8 is a plan view of the high-frequency module 1d and corresponds to FIG.
  • the high-frequency module 1d according to this embodiment is different from the high-frequency module 1a of the first embodiment described with reference to FIGS. 1 and 2 in that the configuration of the shield wall 52 is different as shown in FIG. is there. Since other configurations are the same as those of the high-frequency module 1a of the first embodiment, description thereof is omitted by attaching the same reference numerals.
  • the shield wall 52 is disposed only between parts for which mutual interference is to be prevented.
  • the shield wall 52 is a horizontally long rectangular portion (a main part) arranged between the central component 3 a on the upper surface 2 a of the wiring board 2 and the component 3 b adjacent thereto. (Corresponding to the “first linear portion” of the invention), the part 3a, and the parts 3d and 3c adjacent to the part 3a. It has a shape in plan view as if a shape portion (corresponding to the “second linear portion” of the present invention) is synthesized. And the metal pin 5a is arrange
  • the width W1 (corresponding to the “first width” of the present invention) of the horizontally long rectangular portion of the shield wall 52 is the width W2 of the vertically long rectangular portion (the “second width” of the present invention). ”).
  • the connecting portion that contacts the end of the shape portion is also referred to as a “bent portion”.
  • an intersection where two rectangular portions intersect when the wiring board 2 is viewed in plan is also called a “bent portion”.
  • the shield wall 52 by arranging the shield wall 52 only between parts that need to prevent mutual interference, the degree of freedom in design of the upper surface 2a of the wiring board 2 can be improved.
  • the width W1 of the horizontally long rectangular portion larger than the width W2 of the vertically long rectangular portion, the shielding characteristics of the horizontally long rectangular portion can be improved as compared to the vertically long rectangular portion. That is, in order to prevent mutual interference between components, the width of the shield wall 52 may be appropriately changed according to the required shield characteristics, and in this way, noise between the components can be secured while securing the component mounting area. Mutual interference can be efficiently prevented.
  • FIG. 9 is a plan view of the high-frequency module 1e and corresponds to FIG.
  • the high frequency module 1e according to this embodiment is different from the high frequency module 1d of the fourth embodiment described with reference to FIG. 8 in that the configuration of the shield wall 53 is different as shown in FIG. Since other configurations are the same as those of the high-frequency module 1d of the fourth embodiment, the description thereof is omitted by attaching the same reference numerals.
  • metal pins 5a are further arranged at the ends of both rectangular portions.
  • FIG. 10 is a plan view of the high-frequency module 1f corresponding to FIG. 1
  • FIG. 11 is a cross-sectional view taken along the line CC in FIG.
  • the high-frequency module 1f differs from the high-frequency module 1a of the first embodiment described with reference to FIGS. 1 and 2 in that the configuration of the shield wall 54 is as shown in FIGS. It is different, the shape of the electrode on which the metal pin 5a is mounted is different, and the arrangement configuration of the components 3f to 3i is different. Since other configurations are the same as those of the high-frequency module 1a of the first embodiment, description thereof is omitted by attaching the same reference numerals.
  • the shield wall 54 is composed of a plurality of metal pins 5a, and is arranged so as to partition the upper surface 2a of the wiring board 2 into two regions.
  • the metal pins 5 a are arranged in a single row with almost no gap, and are arranged in a polygonal line when the wiring board 2 is viewed in plan. Therefore, the shield wall 54 has a bent portion when the wiring board 2 is viewed in plan.
  • a shield electrode 10a similar to the shield electrode 10 shown in FIG. 3 is formed on the upper surface 2a of the wiring board 2 in place of the land electrode 7 for mounting the metal pin 5a.
  • the shield electrode 10a is formed in a polygonal line having a predetermined width in accordance with the arrangement direction of the metal pins 5a.
  • the parts 3f to 3i are constituted by semiconductor elements formed of a semiconductor such as Si or GaAs, and chip parts such as a chip inductor, a chip capacitor, and a chip resistor, like the parts 3a to 3e shown in FIG.
  • the shield wall 54 is configured by the plurality of metal pins 5a having a low specific resistance, the shield characteristics can be further improved. Further, when a groove for a shield wall is formed in a sealing resin layer with a laser like a conventional shield wall for preventing mutual interference of noise between components, the groove shape is limited. However, if the shield wall is composed of only the plurality of metal pins 5a, there is no need to form a groove for the shield wall, and thus a shield wall 54 having an arbitrary shape can be obtained without such restrictions. Further, since the degree of freedom of the shape of the shield wall 54 is improved, the degree of freedom when the components 3f to 3i are arranged can be improved.
  • a groove width exceeding about 600 ⁇ m may be required from the viewpoint of filling of the conductive paste into the groove, but in the case of the metal pin 5a, It can be applied from about ⁇ 100 ⁇ m, and the size of 600 ⁇ m is not necessary.
  • the width of the shield electrode 10 is reduced in order to reduce damage to the wiring board 2.
  • the width required for mounting may be sufficient, and the width can be made smaller than in the case of groove formation.
  • the components 3f to 3i can be easily brought close to the shield wall 54, and the high-frequency module 1f can be reduced in size.
  • the wiring board 2 can be made thinner.
  • FIGS. 12 is a plan view of the high-frequency module 1g and corresponds to FIG. 1
  • FIG. 13 is a diagram for explaining the arrangement of the metal pins 5a1 and 5a2 in FIG.
  • FIG. 13 shows some of the metal pins 5a1 and 5a2 when the wiring board 2 is viewed in plan.
  • the high-frequency module 1g according to this embodiment is different from the high-frequency module 1f of the sixth embodiment described with reference to FIGS. 10 and 11 in that the metal pin 5a1 constituting the shield wall 55 as shown in FIG. , 5a2 are different. Since other configurations are the same as those of the high-frequency module 1f of the sixth embodiment, the description thereof is omitted by attaching the same reference numerals.
  • the shield wall 55 is formed of a plurality of first metal pins 5a1 and a plurality of second metal pins 5a2.
  • each first metal pin 5 a 1 is substantially the same as the line formed by the shield wall 55 with the connecting line L connecting the center points cp 1 when the wiring board 2 is viewed in plan. They are arranged in a row at a predetermined interval so as to form parallel lines.
  • each second metal pin 5a2 has its center point cp2 displaced from the connecting line L, and is positioned between one first metal pin 5a1 and the first metal pin 5a1 adjacent thereto. It arrange
  • the shield wall 55 when the shield wall 55 is viewed from the direction perpendicular to the connecting line L in FIG. 13, a gap is formed between the adjacent first metal pins 5a1, but the second metal pin 5a2 closes this gap.
  • the metal pins 5a1 and 5a2 are mounted by first mounting the first metal pins 5a1 at a predetermined interval and then mounting the second metal pins 5a2 so as to fill the gaps between the first metal pins 5a1.
  • the shield wall 55 with few gaps between the adjacent metal pins 5a1 and 5a2 is easily formed, the shield characteristics can be further improved.
  • each second metal pin 5a2 has been described as being disposed adjacent to the first metal pin 5a1 on the right side of the connecting line L in FIG. 13, but each second metal pin 5a2 is described. May be arranged on the left side of the connecting line L in proximity to the first metal pin 5a2. Further, the shape of the shielding electrode 10a can be changed as appropriate. For example, as shown in FIG. 14, the cross-sections of the metal pins 5a1 and 5a2 arranged in the mounting positions of the metal pins 5a1 and 5a2 on the upper surface 2a of the wiring board 2 (in the direction parallel to the upper surface 2a of the wiring board 2).
  • the shield electrode 10b may be formed in a shape in which land electrodes that are slightly larger than the cross section (cross section) are connected and integrated. If it does in this way, when each metal pin 5a1, 5a2 is solder-mounted, it can arrange
  • the diameter W10 of the second metal pin 5a2 may be smaller than the diameter W20 of the first metal pin 5a1. If it does in this way, the width W3 of the shield wall 55 can be made small, making the clearance gap between the adjacent metal pins 5a1 and 5a2 small, and improving a shield characteristic.
  • the shield electrode 10c may be formed in the same shape as the shield electrode 10b shown in FIG. 14 even in this configuration.
  • FIG. 17 is a plan view of the high-frequency module 1 h and corresponds to FIG.
  • the high-frequency module 1h according to this embodiment differs from the high-frequency module 1f of the sixth embodiment described with reference to FIGS. 10 and 11 in that the metal pin 5a constituting the shield wall 56 as shown in FIG. The number of is different. Since other configurations are the same as those of the high-frequency module 1f of the sixth embodiment, the description thereof is omitted by attaching the same reference numerals.
  • FIG. 18 is a plan view of the high-frequency module 1i and corresponds to FIG.
  • the high frequency module 1i differs from the high frequency module 1f of the sixth embodiment described with reference to FIGS. 10 and 11 in that the configuration of the shield wall 57 is different as shown in FIG.
  • the shape of the shield electrode 10d is different. Since other configurations are the same as those of the high-frequency module 1f of the sixth embodiment, the description thereof is omitted by attaching the same reference numerals.
  • the metal pins 5a are arranged so that the shield wall 57 has a curved portion when the wiring board 2 is viewed in plan.
  • the shielding electrode 10d is formed in a linear shape having a curved portion in accordance with the arrangement direction of the metal pins 5a.
  • FIGS. 19 is a plan view of the high-frequency module 1j and corresponds to FIG. 1, and FIG. 20 is a cross-sectional view taken along the line DD in FIG.
  • the high-frequency module 1j according to this embodiment differs from the high-frequency module 1f of the sixth embodiment described with reference to FIGS. 10 and 11 in that the configuration of the shield wall 58 is different as shown in FIG. That is, the shape of the shield electrode 10e is different, and the arrangement of components is different. Since other configurations are the same as those of the high-frequency module 1f of the sixth embodiment, the description thereof is omitted by attaching the same reference numerals.
  • the shield wall 58 is formed so as to surround one component 3j mounted near the center of the upper surface 2a of the wiring board 2.
  • the shield wall 58 includes a plurality of metal pins 5a, and these metal pins 5a are arranged so as to surround the part 3j. At this time, each metal pin 5a is arranged in a state where there is almost no gap between the adjacent metal pins 5a.
  • the shield electrode 10e is formed in an annular shape so as to surround the part 3j in accordance with the arrangement of the metal pins 5a.
  • the area covered by the shield film 6 can be changed as appropriate.
  • the shield film 6 is formed so as to cover only the region of the opposite surface 4a of the sealing resin layer 4 where the shield wall 58 surrounds the predetermined component 3j. Good.
  • the upper end surface of each metal pin 5 a is connected to the peripheral end portion of the shield film 6.
  • FIG. 21 is a view showing a modification of the shield film of FIG. 19 and corresponds to FIG. 1
  • FIG. 22 is a cross-sectional view taken along the line EE of FIG.
  • the sealing resin layer 4 may be formed only on the specific component 3j.
  • FIG. 23 is a plan view of the high-frequency module 1k and corresponds to FIG.
  • the high-frequency module 1k according to this embodiment differs from the high-frequency module 1f according to the sixth embodiment described with reference to FIGS. 10 and 11 in that the shield film 6 and a plurality of shield metals are used as shown in FIG.
  • the shield layer 60 is formed with the pins 5c. Since other configurations are the same as those of the high-frequency module 1f of the sixth embodiment, the description thereof is omitted by attaching the same reference numerals.
  • the plurality of shield layer metal pins 5 c are arranged at predetermined intervals on the peripheral edge of the upper surface 2 a of the wiring board 2.
  • Each shield layer metal pin 5 c is arranged along the periphery of the upper surface 2 a so as to surround the upper surface 2 a of the wiring board 2.
  • shield layer metal pin mounting electrodes 11 for mounting the shield layer metal pins 5c are formed on the peripheral edge of the upper surface 2a of the wiring board 2.
  • Each shield layer metal pin 5c and the shield film are electrically connected.
  • the film thickness of the peripheral side surface 4b of the sealing resin layer 4 becomes thinner than the opposite surface 4a of the sealing resin layer 4, so that the peripheral side surface 4b
  • the shield characteristic on the side becomes worse than that on the opposite surface 4a side. Accordingly, by forming a part of the shield layer 60 with the plurality of shield layer metal pins 5c mounted on the peripheral edge of the upper surface 2a of the wiring board 2, the shield characteristics on the peripheral side surface 4b side can be improved. Can do.
  • a portion covering the peripheral side surface 4b side of the sealing resin layer 4 is referred to as a side shield, and a portion covering the opposite surface 4a side of the sealing resin layer 4 is sometimes referred to as a top shield. .
  • FIG. 24 is a plan view of the high-frequency module 1m and corresponds to FIG.
  • the high-frequency module 1m according to this embodiment differs from the high-frequency module 1k of the eleventh embodiment described with reference to FIG. 23 in that the configuration of the shield layer 61 is different as shown in FIG. Since other configurations are the same as those of the high-frequency module 1f of the sixth embodiment, the description thereof is omitted by attaching the same reference numerals.
  • the shield layer 61 is formed of a plurality of shield layer metal pins 5c and a shield film 6 covering the opposite surface 4a of the sealing resin layer 4 and the upper end surface of each shield layer metal pin 5c.
  • the metal pins 5c for the shield layer are arranged in a line along the periphery of the upper surface 2a of the wiring board 2 with no gap between the adjacent metal pins 5c.
  • the side shield of the shield layer 61 is formed by only each shield layer metal pin 5c, and the shield film 6 covers the opposite surface 4a of the sealing resin layer 4 and the upper end surface of each shield layer metal pin 5c.
  • a rust preventive film may be formed on the surface of each shield layer metal pin 5c.
  • the shield layer metal pin 5c it is possible to prevent the shield layer metal pin 5c from being oxidized to deteriorate the shield characteristics.
  • a metal such as SUS can be adopted.
  • the shield film 6 since the shield film 6 only needs to cover the opposite surface 4a of the sealing resin layer 4 that can easily increase the film thickness, the film formation time of the shield film 6 can be shortened. Further, when the top shield is not so important, the shield film 6 can be removed, and in this case, a film forming process such as sputtering becomes unnecessary, so that the manufacturing cost of the high frequency module 1m can be reduced. .
  • FIG. 25 is a plan view of the high frequency module 1n and corresponds to FIG.
  • the high-frequency module 1n differs from the high-frequency module 1m of the twelfth embodiment described with reference to FIG. 24 in that each shield layer metal pin constituting the shield layer 62 as shown in FIG.
  • the shape of the cross section of 5d is different. Since other configurations are the same as those of the high-frequency module 1m of the twelfth embodiment, the description thereof is omitted by attaching the same reference numerals.
  • each shield layer metal pin 5d is formed in a semicircular shape having a cross section (transverse cross section) in a direction parallel to the upper surface 2a of the wiring board 2 and having a straight portion and a curved portion.
  • Each shield layer metal pin 5d is arranged such that the straight line portion overlaps a part of the periphery of the upper surface 2a of the wiring board 2 when the wiring board 2 is viewed in plan.
  • each shield layer metal pin 5d can be formed by, for example, a manufacturing method in which a large number of high-frequency modules 1n are taken. Specifically, each high-frequency module 1n is manufactured in a state where a plurality of wiring boards 2 are an assembly of the wiring boards 2 arranged in a matrix, and finally, the high-frequency module 1n is separated into individual pieces by dicing. At this time, the plurality of shield layer metal pins 5d having a circular cross section are arranged so as to straddle the boundary line of the adjacent high frequency module 1n.
  • each shield layer metal pin 5d is divided into two by dicing, the cross section is formed in a semicircular shape, and the linear portion is arranged so as to overlap a part of the periphery of the upper surface 2a of the wiring board 2. become.
  • the cross-sectional shape of the metal pin 5d (the cross-sectional shape in the direction parallel to the wiring board 2) may be rectangular. In this case, it is possible to reduce the possibility that a gap is generated between the metal pins due to the displacement of the dicing. Also, when metal pins are mounted on a solid piece without dicing, the use of metal pins having a rectangular cross-sectional shape can suppress the occurrence of gaps between the pins.
  • the high-frequency module 1 in which the side shield is formed by the plurality of shield layer metal pins 5d can be efficiently manufactured.
  • the present invention includes various sealing resin layers that cover components mounted on a wiring board, shield walls that prevent mutual interference of noise between components, and shield layers that shield unnecessary noise from the outside. It can be applied to a high frequency module.

Abstract

部品間のノイズの相互干渉を防止するシールド壁の低抵抗化を図ることにより、当該シールド壁の特性向上を図る。　高周波モジュール１ａは、配線基板２と、配線基板２の上面２ａに実装された複数の部品３ａ～３ｅと、配線基板２の上面２ａに積層された部品３ａ～３ｅを封止する封止樹脂層４と、封止樹脂層４の隣接する部品間に配置されたシールド壁５とを備え、シールド壁５の一部が、配線基板２の上面２ａに立設された金属ピン５ａで構成される。

Description

高周波モジュール
本発明は、配線基板に実装された部品を被覆する封止樹脂層と、封止樹脂層に積層されたシールド層とを備えるモジュールに関する。
　携帯端末装置などに搭載される高周波モジュールには、電磁波を遮蔽するためのシールド層が設けられる場合がある。この種のモジュールの中には、配線基板上に実装された部品がモールド樹脂で被覆され、該モールド樹脂の表面を被覆するようにシールド層が設けられるものがある。
　シールド層は、外部からのノイズを遮蔽するために設けられているが、配線基板に複数の部品が実装される場合は、これらの部品から発生するノイズが、他の部品に干渉するという問題がある。そこで、従来では、外部のみならず、実装部品間のノイズを相互に遮蔽するシールド層が設けられたモジュールが提案されている。例えば、図２６に示すように、特許文献１に記載の高周波モジュール１００は、配線基板１０１上に２つの部品１０２が実装され、両部品１０２がモールド樹脂層１０３により封止される。モールド樹脂層１０３の両部品間には、当該モールド樹脂層１０３を貫通するスリットＳが形成される。シールド層１０４は、モールド樹脂層１０３の表面を被覆するとともにスリットＳに充填される導電性樹脂により形成される。また、スリットＳに充填された導電性樹脂は、配線基板１０１に形成されたグランド電極１０５に電気的に接続される。
　この場合、モールド樹脂層１０３の表面を被覆する導電性樹脂により、部品１０２に対する外部からのノイズを遮蔽できる。また、スリットＳに充填された導電性樹脂により両部品間のノイズの相互干渉を防止することもできる。
特開２０１０－２２５６２０号公報（段落００２５～００２６、図１等参照）
　近年では、高周波モジュールの高性能化に伴って、シールド層の特性のさらなる向上が要求されている。シールド特性の向上には、シールド層の低抵抗化や、シールド層とグランド電極との接続抵抗の低減が必要となる。しかしながら、上記したシールド層１０４を形成する導電性樹脂は、エポキシ樹脂に金属フィラなどを添加するなどして形成されるため、比抵抗が金属フィラ単体よりも高い。そこで、例えば、スパッタなどの成膜技術によりスリットＳ内を金属で充填することが考えられるが、スリットＳが深くなると、底部にまで金属を成膜するのが困難となり、シールド層の低抵抗化が難しいという課題がある。
　本発明は、上記した課題に鑑みてなされたものであり、部品間のノイズの相互干渉を防止するシールド壁や、封止樹脂層の側面や表面を被覆するシールド層の低抵抗化を図ることにより、当該シールド壁、シールド層の特性向上を図ることを目的とする。
　上記した目的を達成するために、本発明の高周波モジュールは、配線基板と、前記配線基板の主面に実装された複数の部品と、前記配線基板の前記主面に積層され、前記複数の部品を封止する封止樹脂層と、前記封止樹脂層内において、前記複数の部品のうち所定の部品と他の部品との間に配置されたシールド壁とを備え、前記シールド壁は、前記配線基板の前記主面に立設される金属ピンを有することを特徴としている。
　この場合、部品間に配置されたシールド壁が、導電ペーストよりも比抵抗が低い金属ピンを有するため、シールド壁の低抵抗化を図ることができ、これにより、シールド壁によるシールド特性を向上することができる。また、部品間のシールド壁を成膜技術を用いて形成する場合のように、封止樹脂層に設けられた溝が深くなったときに、溝の底部までシールド膜が形成されないという問題も生じない。
　また、前記シールド壁は、前記配線基板を平面視して、線状の形状に形成されるとともに、当該線は屈曲部を有し、前記金属ピンが、前記屈曲部に配置されていてもよい。なお、本発明において、平面視した場合に、「屈曲部」とは、シールド壁が９０度に折れ曲がっている部分でなくてもよく、シールド壁が、「屈曲部」において鋭角を形成していてもよいし、鈍角を形成していてもよい。
　実装部品間のシールド壁は、レーザ加工で封止樹脂層に溝を形成し、当該溝に導電性ペーストを充填したりめっき処理などで金属を充填して形成される場合がある。シールド壁の平面視形状に屈曲部を有する場合、当該屈曲部へのレーザ照射時間がそれ以外の部分と比較して長くなるため、当該屈曲部に作用するレーザ光のトータルのエネルギーは、他の箇所と比較して多くなる。この場合、配線基板の配線電極が断線したり変形したりしてダメージを受ける。したがって、シールド壁の一部である金属ピンをレーザ溝の形成前に屈曲部に配置すると、レーザ光のエネルギーの配線基板に対する影響を低減できる。
　また、前記金属ピンの一端は、前記配線基板の前記主面に形成されたランド電極に接続され、前記ランド電極が、前記配線基板に形成されたグランド電極に接続されていてもよい。この場合、金属ピンの一端とランド電極とを例えば半田などで接続することができる。半田接続の場合、従来のように、封止樹脂層に形成した溝に導電性ペーストを充填してシールド壁を形成する構成と比較して、シールド壁とグランド電極との接続抵抗を低減できるため、シールド壁のシールド特性の向上を図ることができる。
　また、前記シールド壁は、前記封止樹脂層に形成された溝を埋める金属膜を有し、前記金属膜の側面は前記金属ピンの側面と接していてもよい。この場合、金属ピンのみでシールド壁が構成される場合と比較してシールド壁のシールド特性の向上を図ることができる。
　また、前記金属膜における金属の純度は、前記金属ピンにおける金属の純度よりも低くてもよい。この場合、シールド壁の金属ピン以外の部分の金属の純度が金属ピンにおける金属の純度よりも低い構成を提供できる。
　また、前記シールド壁は、前記配線基板を平面視して、第１の幅を有する第１の線状部分と、前記第１の幅とは異なる第２の幅を有する第２の線状部分とを有し、前記第１の線状部分と前記第２の線状部分との接点は前記屈曲部であってもよい。この場合にも、屈曲部に作用するレーザ光のエネルギーは、他の箇所と比較して強くなる。ピンを屈曲部に配置することにより、レーザ光のエネルギーが屈曲部に集中するのを回避できる。
　また、前記金属膜と前記配線基板との間には、前記封止樹脂層が配置されていてもよい。この場合、ランド電極を、金属ピンを立てる部分のみに設ければよいため、シールド壁を設ける部分全体にランド電極を形成する場合と比較して、部品実装エリアを広く確保することができる。
　また、前記シールド壁は、前記金属ピンを複数有するとともに、前記配線基板を平面視したときに線状をなすように形成され、前記複数の金属ピンは、前記配線基板を平面視したときに、前記シールド壁がなす線に沿って配列されていてもよい。この構成によると、シールド壁が、比抵抗の低い金属ピンを複数有するため、シールド特性のさらなる向上を図ることができる。また、従来のシールド壁のように、封止樹脂層にレーザで溝を形成する場合は、溝形状に制約があるが、例えば、シールド壁を複数の金属ピンのみで形成した場合は、シールド壁用の溝を形成する必要がないため、このような制約がなく任意な形状のシールド壁を得ることができる。また、溝形成の際、レーザが配線基板にダメージを与えることがないため、配線基板の薄型化に対応できる。
　また、前記複数の金属ピンは、複数の第１金属ピンと、複数の第２金属ピンとを有し、前記配線基板を平面視したときに、前記複数の第１金属ピンそれぞれの中心点を結ぶ連結線は前記シールド壁がなす前記線と略平行な線となり、前記配線基板を平面視したときに、前記複数の第２金属ピンそれぞれの中心は、前記連結線からずれるとともに、一の前記第１金属ピンとこれに隣接する前記第１金属ピンの間に位置していてもよい。
　例えば、シールド壁を金属ピンのみで形成する場合、部品間のシールド特性の向上を図るには、隣接する金属ピン間に隙間がないようにする必要がある。しかしながら、複数の金属ピンを隙間がないように１列に並べるのは困難である。この構成によると、例えば、各第１金属ピンを配置したあとに、各第２金属ピンを配置するようにすれば、隣接する金属ピン間に隙間が少ないシールド壁を容易に形成することができる。
　また、前記第２金属ピンの前記配線基板の前記主面と平行な方向の断面積は、前記第１金属ピンの前記配線基板の前記主面と平行な方向の断面積よりも小さくてもよい。この構成によると、隣接する金属ピン間の隙間を減らしてシールド特性を向上させつつ、シールド壁の小型化を図ることができる。
　また、前記シールド壁の前記配線基板を平面視したときに形成される線は、屈曲部または湾曲部を有していてもよい。この場合、部品の配置自由度の向上を図ることができる。
　また、本発明の他の高周波モジュールは、配線基板と、前記配線基板の主面に実装された複数の部品と、前記配線基板の前記主面に積層され、前記複数の部品を封止する封止樹脂層と、前記封止樹脂層の表面のうち少なくとも一部を被覆するシールド層とを備え、前記シールド層は、前記封止樹脂層の側面に配置された複数の金属ピンを有することを特徴としている。
　この構成によると、外部からの不要な電磁波などを遮蔽するシールド層が、比抵抗の低い複数の金属ピンを有するため、シールド特性の向上を図ることができる。
　また、前記金属ピンの表面に、防錆膜が形成されていてもよい。この場合、各金属ピンの酸化を防止できるため、シールド層の特性が各金属ピンの酸化により劣化するのを防止できる。
　また、前記複数の金属ピンは、前記配線基板の前記主面を囲むように、当該主面の周縁に沿って配列されていてもよい。この場合、高周波モジュールの側面方向のシールド特性の向上を図ることができる。
　また、前記配線基板の前記主面は、矩形状をなし、前記複数の金属ピンは、いずれも前記配線基板の前記主面と平行な方向の断面に直線部を有し、前記複数の金属ピンにおける前記直線部は、前記配線基板を平面視したときに、前記配線基板の前記主面の周縁の一部と重なるように配置されていてもよい。この種の高周波モジュールは、例えば、マトリクス状に配列された複数の高周波モジュールの集合体を形成した後、ダイシングで個片化することで製造される場合がある。この場合、隣接する高周波モジュールの境界を跨ぐように各金属ピンを配置して境界にダイシングを行うと、各金属ピンに直線部が形成されるとともに、当該直線部が、配線基板の周縁の一部と重なる。したがって、各金属ピンの断面に直線部を有し、この直線部が配線基板の主面の周縁の一部と重なるように各金属ピンが配置される構成は、上述の多数個取りの高周波モジュールの製造方法に好適である。
　本発明によれば、部品間に配置されたシールド壁や、封止樹脂層の側面を覆うシールド層の一部が、導電ペーストよりも比抵抗が低い金属ピンで構成されるため、シールドの低抵抗化を図ることができる。
本発明の第１実施形態にかかる高周波モジュールの平面図である。 図１のＡ－Ａ矢視断面図である。 図１のシールド壁の変形例を示す図である。 本発明の第２実施形態にかかる高周波モジュールの平面図である。 図４のＢ－Ｂ矢視断面図である。 図４のシールド壁の変形例を示す図である。 本発明の第３実施形態にかかる高周波モジュールの平面図である。 本発明の第４実施形態にかかる高周波モジュールの平面図である。 本発明の第５実施形態にかかる高周波モジュールの平面図である。 本発明の第６実施形態にかかる高周波モジュールの平面図である。 図１０のＣ－Ｃ矢視断面図である。 本発明の第７実施形態にかかる高周波モジュールの平面図である。 図１２の金属ピンの配列を説明するための図である。 図１２のシールド用電極の変形例を示す図である。 図１２の金属ピンの変形例を示す図である。 図１５の金属ピンを実装するためのランド電極を示す図である。 本発明の第８実施形態にかかる高周波モジュールの平面図である。 本発明の第９実施形態にかかる高周波モジュールの平面図である。 本発明の第１０実施形態にかかる高周波モジュールの平面図である。 図１９のＤ－Ｄ矢視断面図である。 図１９のシールド膜の変形例を示す図である。 図２１のＥ－Ｅ矢視断面図である。 本発明の第１１実施形態にかかる高周波モジュールの平面図である。 本発明の第１２実施形態にかかる高周波モジュールの平面図である。 本発明の第１３実施形態にかかる高周波モジュールの平面図である。 従来の高周波モジュールの断面図である。
　＜第１実施形態＞
　本発明の第１実施形態にかかる高周波モジュール１ａについて、図１および図２を参照して説明する。なお、図１は高周波モジュールの平面図、図２は図１のＡ－Ａ矢視断面図である。また、図１では、シールド膜６の天面部分および封止樹脂層４を図示省略している。
　この実施形態にかかる高周波モジュール１ａは、図１および図２に示すように、配線基板２と、該配線基板２の上面２ａに実装された複数の部品３ａ，３ｂと、配線基板２の上面２ａに積層された封止樹脂層４と、封止樹脂層４の表面を被覆するシールド膜６と、封止樹脂層４内に設けられたシールド壁５とを備え、例えば、高周波信号が用いられる電子機器のマザー基板等に搭載される。
　配線基板２は、例えば、低温同時焼成セラミックやガラスエポキシ樹脂などで形成され、上面２ａ（本発明の「配線基板の主面」に相当）には、各部品３ａ，３ｂの実装用の実装電極（図示省略）や後述する金属ピン５ａを実装するためのランド電極７が形成される。また、この実施形態では、配線基板２は多層構造を有し、内部には、各種配線電極８や複数のビア導体９が形成される。
　各ランド電極７、実装電極および配線電極８は、それぞれＣｕやＡｌ等の配線電極として一般的に採用される金属で形成されている。また、各ビア導体９は、ＡｇやＣｕ等の金属で形成されている。なお、各ランド電極７や実装電極には、Ｎｉ／Ａｕめっきがそれぞれ施されていてもよい。
　各部品３ａ～３ｅは、ＳｉやＧａＡｓ等の半導体で形成された半導体素子や、チップインダクタ、チップコンデンサ、チップ抵抗等のチップ部品で構成される。
　封止樹脂層４は、配線基板２の上面２ａと各部品３ａ，３ｂとを被覆するように配線基板２に積層される。封止樹脂層４は、エポキシ樹脂等の封止樹脂として一般的に採用される樹脂で形成することができる。
　シールド膜６は、配線基板２内の各種配線電極８や各部品３ａ～３ｅに対する外部からのノイズを遮蔽するためのものであり、封止樹脂層４の配線基板２の上面２ａとの反対面４ａおよび周側面４ｂ、並びに配線基板２の側面２ｂを被覆するように封止樹脂層４に積層される。
　また、シールド膜６は、封止樹脂層４の表面に積層された密着膜と、密着膜に積層された導電膜と、導電膜に積層された保護膜とを有する多層構造で形成することができる。シールド膜６は、配線基板２の側面２ｂに露出した図示省略のグランド電極と電気的に接続されている。
　密着膜は、導電膜と封止樹脂層４との密着強度を高めるために設けられたものであり、例えば、ＳＵＳなどの金属で形成することができる。密着膜は、ＴｉやＣｒ、Ｎｉ等であってもよい。導電膜は、シールド膜６の実質的なシールド機能を担う層であり、例えば、Ｃｕ、Ａｇ、Ａｌのうちのいずれかの金属で形成することができる。保護膜は、導電膜が腐食したり、傷が付くのを防止するために設けられたものであり、例えば、ＳＵＳで形成することができる。なお、保護膜は、ＴｉやＣｒ、Ｎｉ等であってもよい。
　シールド壁５は、封止樹脂層４内で所定の部品３ａ～３ｅ間に配置され、その一部が複数の金属ピン５ａで構成されるとともに、残りの部分５ｂが導電性ペーストで構成される。具体的には、図１に示すように、この実施形態のシールド壁５は、配線基板２の上面２ａの中央部に配置された３つの部品３ａ，３ｄを囲むように配置され、当該各部品３ａ，３ｄと他の部品３ｂ，３ｃ，３ｅとの間でノイズの相互干渉を防止する。また、シールド壁５は、その上端部がシールド膜６の天面と電気的に接続される。
　また、シールド壁５は、配線基板２の上面２ａに垂直な方向から見た平面視（以下、平面視という）で線状に形成されるとともに、当該線は複数の屈曲部を有し、該屈曲部それぞれに金属ピン５ａが配置される。各金属ピン５ａの下端部は、いずれも配線基板２の上面２ａに形成されたランド電極７に半田で接続（実装）される。各ランド電極７の少なくとも１つは、配線基板２の内部に形成された図示省略のグランド電極に接続されている。
　また、シールド壁５の残りの部分５ｂは、配線基板２の上面２ａとの間に封止樹脂層４の樹脂が介在するように設けられる。
　各金属ピン５ａは、Ｃｕ、Ａｕ、Ａｇ、ＡｌやＣｕ系の合金など、配線電極として一般的に採用される金属材料からなる線材をせん断加工するなどして形成される。シールド壁５の残りの部分５ｂを形成する導電性ペーストは、例えば、Ｃｕ、Ａｇ、Ａｌのいずれかの金属フィラを含有する有機溶剤などで形成されている。
　（高周波モジュールの製造方法）
　次に、高周波モジュール１ａの製造方法について説明する。まず、各種配線電極８やビア導体９が形成された配線基板２を準備し、その上面２ａに各部品３ａ～３ｅを半田実装などの周知の表面実装技術を用いて実装する。このとき、各金属ピン５ａも半田を用いて実装する。
　次に、各部品３ａ～３ｅおよび各金属ピン５ａを被覆するように、配線基板２の上面２ａに封止樹脂層４を積層する。封止樹脂層４は、例えば、塗布方式、印刷方式、トランスファモールド方式、コンプレッションモールド方式などで形成することができる。
　次に、各金属ピン５ａの上端が、封止樹脂層４の反対面４ａに露出するように、封止樹脂層４の表面を研磨または研削する。
　次に、封止樹脂層４の反対面４ａ側からシールド壁５を配置する箇所にレーザを照射して溝を形成する。当該溝は、図２に示すように、配線基板２の上面２ａに達しない程度の深さで形成する。なお、レーザ加工に代えて、ドリル加工により溝を形成してもよい。
　次に、塗布方式や印刷方式などにより、例えば、Ｃｕフィラを含有する導電性ペーストを封止樹脂層４に形成した溝に充填して、シールド壁５を形成する。
　次に、スパッタ装置や真空蒸着装置を用いて、封止樹脂層４の表面（反対面４ａおよび周側面４ｂ）および配線基板２の側面２ｂを被覆するようにシールド膜６を成膜して、高周波モジュール１ａが完成する。なお、シールド壁５の各金属ピン５ａ以外の部分５ｂを、シールド膜６と同様の成膜技術を用いて形成してもよい。この場合、シールド膜６の成膜時に、併せて封止樹脂層４のシールド壁５用の溝を埋めるようにすればよい。
　したがって、上記した実施形態によれば、部品３ａ～３ｅ間に配置されたシールド壁５の一部が、導電ペーストよりも比抵抗が低い金属ピン５ａで構成されるため、シールド壁５の低抵抗化を図ることができ、これにより、シールド壁５によるシールド特性を向上することができる。また、部品３ａ～３ｅ間のシールド壁５を成膜技術を用いて形成する場合のように、封止樹脂層４に設けられた溝が深くなったときに、シールド壁用の膜が溝の底部まで形成されないという問題も生じない。また、シールド壁と接続する配線導体を、金属ピンを立てる部分のみに設ければよいため、シールド壁部分すべてに配線導体を用意する場合と比較して部品実装エリアを広く確保できる。
　ところで、部品３ａ～３ｅ間に配置されたシールド壁５は、レーザ加工で封止樹脂層４に溝を形成し、当該溝に導電性ペーストを充填したりめっき処理などで金属を充填して形成される場合がある。シールド壁５の平面視形状に屈曲部を有する場合、当該屈曲部には、溝形成時のレーザ光の熱エネルギーが他の箇所と比較して強く作用する。この場合、配線基板２の配線電極８が断線したり変形したりしてダメージを受ける。そこで、例えば、レーザ溝の形成前に当該屈曲部に金属ピン５ａを配置すれば、レーザ光の熱エネルギーによる配線基板２の配線電極８に与えるダメージを低減することができる。また、ドリル加工でシールド壁５用の溝を形成する場合も同様に、屈曲部において配線基板２への衝撃が強くなるが、当該屈曲部に各金属ピン５ａを配置することで、ドリル加工時の配線基板２への衝撃を低減することができる。
　また、各金属ピン５ａの下端部を配線基板２のランド電極７に半田接続することにより、シールド壁５と配線基板２のグランド電極とが接続される。この構成によると、従来のように、封止樹脂層に形成した溝に導電性ペーストを充填してシールド壁を形成する構成と比較して、シールド壁５と配線基板２のグランド電極との接続抵抗を低減できるため、シールド壁５のシールド特性の向上を図ることができる。また、各金属ピン５ａと各ランド電極７とを半田で接続することにより、従来と比較してシールド壁５と配線基板２との接続信頼性を向上することができる。
　（シールド壁５の変形例）
　封止樹脂層４に形成するシールド壁５用の溝を、例えば、図３に示すように、配線基板２の上面２ａに達するように形成してもよい。この場合、配線基板２の上面２ａにおける、平面視でシールド壁５に重なる領域の略全てにシールド用電極１０を形成し、該シールド用電極１０に各金属ピン５ａを実装する。この構成によると、シールド用電極１０のレーザ光の反射効果により、レーザ加工によるシールド壁５用の溝形成時に、レーザ光の熱エネルギーに起因する配線基板２へのダメージを低減できる。
　＜第２実施形態＞
　本発明の第２実施形態にかかる高周波モジュール１ｂについて、図４および図５を参照して説明する。なお、図４は高周波モジュール１ｂの平面図、図５は図４のＢ－Ｂ矢視断面図である。また、図４では、シールド膜６の天面部分および封止樹脂層４を図示省略している。
　この実施形態の高周波モジュール１ｂが、図１および図２を参照して説明した第１実施形態の高周波モジュール１ａと異なるところは、図４および図５に示すように、シールド壁５０の構成が異なることである。その他の構成は、第１実施形態の高周波モジュール１ａと同じであるため、同一符号を付すことにより説明を省略する。
　この場合、平面視において、シールド壁５０の各屈曲部以外の箇所にも複数の金属ピン５ａが配置される。また、配線基板２の上面２ａには、各金属ピン５ａの実装箇所それぞれにランド電極７が形成される。
　この構成によると、導電性ペーストよりも比抵抗が低い金属ピン５ａの数を増やすことで、シールド壁５０全体の抵抗値を下げることができるため、シールド壁５０による部品３ａ～３ｅ間のシールド特性をさらに向上できる。また、シールド壁５０と配線基板２のグランド電極との接続抵抗をさらに低減できる。
　（シールド壁５０の変形例）
　封止樹脂層４に形成するシールド壁５０用の溝を、例えば、図６に示すように、配線基板２の上面２ａに達するように形成してもよい。また、図３に示したシールド壁５の変形例と同様に、配線基板２の上面２ａにおける、平面視でシールド壁５０に重なる領域の略全てにシールド用電極を形成し、該シールド用電極に各金属ピン５ａを実装する構成であってもよい。また、図示していないが、シールド壁用の溝の下に、金属ピンを立てる部分の配線電極とは別の配線電極を設けてもよい。
　＜第３実施形態＞
　本発明の第３実施形態にかかる高周波モジュール１ｃについて、図７を参照して説明する。なお、図７は高周波モジュール１ｃの平面図であって、図１に対応する図である。
　この実施形態にかかる高周波モジュール１ｃが、図１および図２を参照して説明した第１実施形態の高周波モジュール１ａと異なるところは、図７に示すように、シールド壁５１の構成が異なることである。その他の構成は、第１実施形態の高周波モジュール１ａと同じであるため、同一符号を付すことにより説明を省略する。
　第１実施形態のシールド壁５は、配線基板２の上面２ａの中央部に配置された各部品３ａ，３ｄを囲むように配置される場合について説明したが、この実施形態のシールド壁５１は、配線基板２の上面２ａを２つの領域に区切るように配置される。このように、シールド壁５１の配置は、相互干渉を防止したい部品３ａ～３ｅの配置に応じて適宜変更すればよい。
　＜第４実施形態＞
　本発明の第４実施形態にかかる高周波モジュール１ｄについて、図８を参照して説明する。なお、図８は高周波モジュール１ｄの平面図であって、図１に対応する図である。
　この実施形態にかかる高周波モジュール１ｄが、図１および図２を参照して説明した第１実施形態の高周波モジュール１ａと異なるところは、図８に示すように、シールド壁５２の構成が異なることである。その他の構成は、第１実施形態の高周波モジュール１ａと同じであるため、同一符号を付すことにより説明を省略する。
　この場合、シールド壁５２は、相互干渉を防止したい部品間のみに配置される。具体的には、図８に示すように、シールド壁５２は、配線基板２の上面２ａの中央の部品３ａとこれに隣接する部品３ｂの間に配置された平面視横長矩形状の部分（本発明の「第１の線状部分」に相当）と、部品３ａと、これに隣接する部品３ｄおよび部品３ｃとの間に配置され、当該横長矩形状の部分と垂直方向に延びる平面視縦長矩形状の部分（本発明の「第２の線状部分」に相当）とが合成されたような平面視形状を有する。そして、これらの部分の接続部に金属ピン５ａが配置される。また、シールド壁５２の横長矩形状の部分の平面視での幅Ｗ１（本発明の「第１の幅」に相当）が、縦長矩形状の部分の幅Ｗ２（本発明の「第２の幅」に相当）よりも大きく形成される。なお、本発明においては、図８に示す横長矩形状の部分と縦長矩形状の部分との接続部のように、配線基板を平面視して、一方の矩形状部分の長辺に他方の矩形状部分の端部が接する接続部も、「屈曲部」と呼ぶ。また、図示はしないが、配線基板２を平面視して、２つの矩形状部分が交差する交差点も、「屈曲部」と呼ぶ。
　このように、相互干渉の防止が特に必要な部品間のみにシールド壁５２を配置することで、配線基板２の上面２ａの設計自由度の向上を図ることができる。また、横長矩形状の部分の幅Ｗ１を縦長矩形状の部分の幅Ｗ２よりも大きくすることで、横長矩形状の部分のシールド特性を縦長矩形状の部分よりも高めることができる。すなわち、部品間の相互干渉を防止するに当たり、要求されるシールド特性に応じてシールド壁５２の幅を適宜変更すればよく、このようにすると、部品実装領域を確保しながら、部品間のノイズの相互干渉を効率的に防止することができる。
　＜第５実施形態＞
　本発明の第５実施形態にかかる高周波モジュール１ｅについて、図９を参照して説明する。なお、図９は高周波モジュール１ｅの平面図であって、図１に対応する図である。
　この実施形態にかかる高周波モジュール１ｅが、図８を参照して説明した第４実施形態の高周波モジュール１ｄと異なるところは、図９に示すように、シールド壁５３の構成が異なることである。その他の構成は、第４実施形態の高周波モジュール１ｄと同じであるため、同一符号を付すことにより説明を省略する。
　この場合、図９に示すように、シールド壁５３には、横長矩形状の部分と縦長矩形状の部分の接続部に加え、矩形状の両部分の端部それぞれにさらに金属ピン５ａが配置される。
　この構成によると、第４実施形態のシールド壁５２と比較して、シールド壁５３を構成する金属ピン５ａの数が増えるため、第４実施形態のシールド壁５２と比較して、シールド壁５３全体の抵抗値や配線基板２のグランド電極との接続抵抗を下げることができる。
　＜第６実施形態＞
　本発明の第６実施形態にかかる高周波モジュール１ｆについて、図１０および図１１を参照して説明する。なお、図１０は高周波モジュール１ｆの平面図であって、図１に対応する図、図１１は図１０のＣ－Ｃ矢視断面図である。
　この実施形態にかかる高周波モジュール１ｆが、図１および図２を参照して説明した第１実施形態の高周波モジュール１ａと異なるところは、図１０および図１１に示すように、シールド壁５４の構成が異なることと、金属ピン５ａを実装する電極の形状が異なることと、部品３ｆ～３ｉの配置構成が異なることである。その他の構成は、第１実施形態の高周波モジュール１ａと同じであるため、同一符号を付すことにより説明を省略する。
　この場合、シールド壁５４は、複数の金属ピン５ａで構成され、配線基板２の上面２ａを２つの領域に仕切るように配置される。このとき、図１０に示すように、各金属ピン５ａは、略隙間なく１列に配列されるとともに、配線基板２を平面視したときに折れ線状をなすように配列される。そのため、シールド壁５４は、配線基板２を平面視したときに屈曲部を有する。また、配線基板２の上面２ａには、金属ピン５ａの実装用のランド電極７に代えて、図３に示したシールド用電極１０と同様のシールド用電極１０ａが形成される。このシールド用電極１０ａは、金属ピン５ａの配列方向に合せて、所定の幅を持った折れ線状に形成される。
　部品３ｆ～３ｉは、図１等に示した部品３ａ～３ｅと同様、ＳｉやＧａＡｓ等の半導体で形成された半導体素子や、チップインダクタ、チップコンデンサ、チップ抵抗等のチップ部品で構成される。
　この構成によると、シールド壁５４が、比抵抗の低い複数の金属ピン５ａで構成されるため、シールド特性のさらなる向上を図ることができる。また、従来の部品間のノイズの相互干渉の防止用のシールド壁のように、封止樹脂層にレーザでシールド壁用の溝を形成する場合は、溝形状に制約がある。しかしながら、シールド壁を複数の金属ピン５ａのみで構成すると、シールド壁用の溝を形成する必要がないため、このような制約がなく任意な形状のシールド壁５４を得ることができる。また、シールド壁５４の形状の自由度が向上することで、部品３ｆ～３ｉを配置させる際の自由度の向上を図ることができる。
　また、シールド壁用の溝に導電性ペーストを埋める構成では、導電性ペーストの溝への充填性の観点から、６００μｍ程度を超える溝幅が必要になる場合があるが、金属ピン５ａの場合はφ１００μｍ程度から適用可能であり、６００μｍもの大きさは必要ない。また、シールド壁用の溝を、レーザを用いて封止樹脂層４を貫通する深さで形成する場合、配線基板２へのダメージを減らすためにシールド用電極１０（図３参照）の幅を広くするのが好ましいが、金属ピン５ａの場合は、実装に必要な幅でよく、溝形成の場合よりも幅を小さくできる。また、溝形成の場合は、レーザ光の部品３ｆ～３ｉへの影響を避けるために部品をシールド壁用の溝からある程度離す必要があるが、レーザを使用しないシールド壁５４の場合は、この距離も必要がない。したがって、部品３ｆ～３ｉを容易にシールド壁５４に近づけることができ、高周波モジュール１ｆの小型化を図ることができる。また、溝形成の際にレーザが配線基板２にダメージを与えるということが生じ得ないため、配線基板２の薄型化に対応できる。
　＜第７実施形態＞
　本発明の第７実施形態にかかる高周波モジュール１ｇについて、図１２および図１３を参照して説明する。なお、図１２は高周波モジュール１ｇの平面図であって、図１に対応する図、図１３は図１２の金属ピン５ａ１，５ａ２の配列を説明するための図である。なお、図１３では配線基板２を平面視したときの一部の金属ピン５ａ１，５ａ２を図示している。
　この実施形態にかかる高周波モジュール１ｇが、図１０および図１１を参照して説明した第６実施形態の高周波モジュール１ｆと異なるところは、図１２に示すように、シールド壁５５を構成する金属ピン５ａ１，５ａ２の配列が異なることである。その他の構成は、第６実施形態の高周波モジュール１ｆと同じであるため、同一符号を付すことにより説明を省略する。
　この場合、シールド壁５５が、複数の第１金属ピン５ａ１と、複数の第２金属ピン５ａ２で形成される。このとき、図１３に示すように、各第１金属ピン５ａ１は、配線基板２を平面視したときに、ぞれぞれの中心点ｃｐ１を結ぶ連結線Ｌがシールド壁５５のなす線と略平行な線となるように所定の間隔を空けて１列に配列される。一方、各第２金属ピン５ａ２は、それぞれの中心点ｃｐ２が連結線Ｌからずれるとともに、一の第１金属ピン５ａ１と、これに隣接する第１金属ピン５ａ１の間に位置するように、それぞれ第１金属ピン５ａ１に近接して配置される。換言すると、例えば、図１３の連結線Ｌと垂直な方向からシールド壁５５を見たときに、隣接する第１金属ピン５ａ１間には隙間が生じるが、この隙間を第２金属ピン５ａ２が塞ぐように配置される。各金属ピン５ａ１，５ａ２の実装は、まず各第１金属ピン５ａ１を所定の間隔で実装した後、各第１金属ピン５ａ１の隙間を埋めるように各第２金属ピン５ａ２を実装する。
　この構成によると、隣接する金属ピン５ａ１，５ａ２間に隙間が少ないシールド壁５５を容易に形成するため、シールド特性のさらなる向上を図ることができる。
　なお、この実施形態では、各第２金属ピン５ａ２が、いずれも図１３における連結線Ｌの右側で第１金属ピン５ａ１に近接して配置される場合について説明したが、各第２金属ピン５ａ２の一部または全部が当該連結線Ｌの左側で第１金属ピン５ａ２に近接して配置されていてもよい。また、シールド用電極１０ａの形状は、適宜変更することができる。例えば、図１４に示すように、配線基板２の上面２ａにおける各金属ピン５ａ１，５ａ２の実装位置それぞれに配置された、金属ピン５ａ１，５ａ２の断面（配線基板２の上面２ａと平行な方向の断面：横断面）よりも一回り大きいランド電極が連なって一体化したような形状でシールド用電極１０ｂを形成してもよい。このようにすると、各金属ピン５ａ１，５ａ２を半田実装する際、セルフアライメント効果を利用して所望の位置に容易に配置できる。
　また、図１５に示すように、第２金属ピン５ａ２の径Ｗ１０を、第１金属ピン５ａ１の径Ｗ２０よりも小さくしてもよい。このようにすると、隣接する金属ピン５ａ１，５ａ２間の隙間を小さくしてシールド特性を向上しつつ、シールド壁５５の幅Ｗ３を小さくすることができる。また、図１６に示すように、この構成でもシールド用電極１０ｃを、図１４に示したシールド用電極１０ｂと同様の形状に形成してもよい。
　＜第８実施形態＞
　本発明の第８実施形態にかかる高周波モジュール１ｈについて、図１７を参照して説明する。なお、図１７は高周波モジュール１ｈの平面図であって、図１に対応する図である。
　この実施形態にかかる高周波モジュール１ｈが、図１０および図１１を参照して説明した第６実施形態の高周波モジュール１ｆと異なるところは、図１７に示すように、シールド壁５６を構成する金属ピン５ａの数が異なることである。その他の構成は、第６実施形態の高周波モジュール１ｆと同じであるため、同一符号を付すことにより説明を省略する。
　この場合、図１７に示すように、配線基板２を平面視したときに、シールド用電極１０ａの略全体に金属ピン５ａが、シールド壁５６の幅方向に複数個実装される。このようにすると、シールド壁５６のシールド特性の向上を図ることができる。
　＜第９実施形態＞
　本発明の第９実施形態にかかる高周波モジュール１ｉについて、図１８を参照して説明する。なお、図１８は高周波モジュール１ｉの平面図であって、図１に対応する図である。
　この実施形態にかかる高周波モジュール１ｉが、図１０および図１１を参照して説明した第６実施形態の高周波モジュール１ｆと異なるところは、図１８に示すように、シールド壁５７の構成が異なることと、シールド用電極１０ｄの形状が異なることである。その他の構成は、第６実施形態の高周波モジュール１ｆと同じであるため、同一符号を付すことにより説明を省略する。
　この場合、各金属ピン５ａは、シールド壁５７が配線基板２を平面視したときに湾曲部を有するように配列される。また、シールド用電極１０ｄは、金属ピン５ａの配列方向に合せて、湾曲部を有する線状に形成される。
　この構成によると、配線基板２に実装する部品３ｆ～３ｉの配置自由度の向上を図ることができる。
　＜第１０実施形態＞
　本発明の第１０実施形態にかかる高周波モジュール１ｊについて、図１９および図２０を参照して説明する。なお、図１９は高周波モジュール１ｊの平面図であって、図１に対応する図、図２０は図１９のＤ－Ｄ矢視断面図である。
　この実施形態にかかる高周波モジュール１ｊが、図１０および図１１を参照して説明した第６実施形態の高周波モジュール１ｆと異なるところは、図１９に示すように、シールド壁５８の構成が異なることと、シールド用電極１０ｅの形状が異なることと、部品の配置構成が異なることである。その他の構成は、第６実施形態の高周波モジュール１ｆと同じであるため、同一符号を付すことにより説明を省略する。
　この場合、シールド壁５８は、配線基板２の上面２ａの中央付近に実装された１つの部品３ｊを囲むように形成される。また、シールド壁５８は、複数の金属ピン５ａで構成され、これらの金属ピン５ａが部品３ｊの周囲を囲むように配列される。このとき、各金属ピン５ａは、隣接する金属ピン５ａとの間でほとんど隙間がない状態で配置される。シールド用電極１０ｅは、各金属ピン５ａの配置に合わせて、部品３ｊの周囲を囲むように環状に形成される。
　この構成によると、シールド壁５８が所定の領域を囲むように形成される場合において、第６実施形態の高周波モジュール１ｆと同様の効果を得ることができる。
　（シールド膜の変形例）
　高周波モジュール１ｊにおいて、シールド膜６が被覆する領域は、適宜変更することができる。例えば、図２１および図２２に示すように、シールド膜６が、封止樹脂層４の反対面４ａにおける、シールド壁５８が所定の部品３ｊを囲む領域のみを被覆するように形成されていてもよい。この場合、各金属ピン５ａの上端面は、いずれもシールド膜６の周端部に接続される。この構成は、特定の部品３ｊのみをシールドしたい場合に好適である。ここで、図２１は図１９のシールド膜の変形例を示す図で図１に対応する図、図２２は図２１のＥ－Ｅ矢視断面図である。なお、このように、特定の部品３ｊのみをシールドする場合、当該特定の部品３ｊのみに封止樹脂層４を形成するようにしてもよい。
　＜第１１実施形態＞
　本発明の第１１実施形態にかかる高周波モジュール１ｋについて、図２３を参照して説明する。なお、図２３は高周波モジュール１ｋの平面図であって、図１に対応する図である。
　この実施形態にかかる高周波モジュール１ｋが、図１０および図１１を参照して説明した第６実施形態の高周波モジュール１ｆと異なるところは、図２３に示すように、シールド膜６と複数のシールド用金属ピン５ｃとで形成されたシールド層６０を備えることである。その他の構成は、第６実施形態の高周波モジュール１ｆと同じであるため、同一符号を付すことにより説明を省略する。
　この場合、複数のシールド層用金属ピン５ｃは、配線基板２の上面２ａの周縁部に所定の間隔を空けて配置される。また、各シールド層用金属ピン５ｃは、配線基板２の上面２ａを囲むように、当該上面２ａの周縁に沿って配列される。また、配線基板２の上面２ａの周縁部には、各シールド層用金属ピン５ｃの実装用のシールド層用金属ピン実装電極１１が形成される。また、各シールド層用金属ピン５ｃとシールド膜とは電気的に接続されている。
　上述のように、シールド膜６がスパッタ法などで成膜すると、封止樹脂層４の周側面４ｂの膜厚が、封止樹脂層４の反対面４ａよりも薄くなるため、当該周側面４ｂ側のシールド特性が反対面４ａ側より悪くなる。そこで、配線基板２の上面２ａの周縁部に実装された複数のシールド層用金属ピン５ｃで、シールド層６０の一部を構成することで、当該周側面４ｂ側のシールド特性の向上を図ることができる。以下、シールド層６０のうち、封止樹脂層４の周側面４ｂ側を被覆する部分を側面シールドといい、封止樹脂層４の反対面４ａ側を被覆する部分を天面シールドという場合もある。
　＜第１２実施形態＞
　本発明の第１２実施形態にかかる高周波モジュール１ｍについて、図２４を参照して説明する。なお、図２４は高周波モジュール１ｍの平面図であって、図１に対応する図である。
　この実施形態にかかる高周波モジュール１ｍが、図２３を参照して説明した第１１実施形態の高周波モジュール１ｋと異なるところは、図２４に示すように、シールド層６１の構成が異なることである。その他の構成は、第６実施形態の高周波モジュール１ｆと同じであるため、同一符号を付すことにより説明を省略する。
　この場合、シールド層６１は、複数のシールド層用金属ピン５ｃと、封止樹脂層４の反対面４ａおよび各シールド層用金属ピン５ｃの上端面を被覆するシールド膜６とで形成されている。このとき、各シールド層用金属ピン５ｃは、隣接する他の金属ピン５ｃとの間に隙間が略無い状態で、配線基板２の上面２ａの周縁に沿って１列に配列される。そして、シールド層６１の側面シールドが、各シールド層用金属ピン５ｃのみで形成され、シールド膜６は、封止樹脂層４の反対面４ａおよび各シールド層用金属ピン５ｃの上端面を被覆する。なお、各シールド層用金属ピン５ｃの表面に防錆膜を形成してもよい。このようにすると、シールド層用金属ピン５ｃが酸化してシールド特性が劣化するのを防止することができる。防錆膜としては、例えば、ＳＵＳ等の金属を採用することができ、この場合は、シールド膜６の密着膜や保護膜形成時に併せて成膜するようにするとよい。
　この構成によると、シールド膜６は、膜厚を増やしやすい封止樹脂層４の反対面４ａを被覆すればよくなるため、シールド膜６の成膜時間の短縮を図ることができる。また、天面シールドがそれほど重要でない場合は、シールド膜６を除くことができ、この場合は、スパッタ等の成膜プロセスが不要になるため、高周波モジュール１ｍの製造コストの低減を図ることができる。
　＜第１３実施形態＞
　本発明の第１３実施形態にかかる高周波モジュール１ｎについて、図２５を参照して説明する。なお、図２５は高周波モジュール１ｎの平面図であって、図１に対応する図である。
　この実施形態にかかる高周波モジュール１ｎが、図２４を参照して説明した第１２実施形態の高周波モジュール１ｍと異なるところは、図２５に示すように、シールド層６２を構成する各シールド層用金属ピン５ｄの横断面の形状が異なることである。その他の構成は、第１２実施形態の高周波モジュール１ｍと同じであるため、同一符号を付すことにより説明を省略する。
　この場合、各シールド層用金属ピン５ｄの配線基板２の上面２ａと平行な方向の断面（横断面）が、いずれも直線部と曲線部とを有する半円状に形成される。また、各シールド層用金属ピン５ｄは、配線基板２を平面視したときに、いずれも直線部が配線基板２の上面２ａの周縁の一部と重なるように配置される。
　このような各シールド層用金属ピン５ｄの横断面形状は、例えば、高周波モジュール１ｎを多数個取りする製造方法で形成することができる。具体的には、複数の配線基板２が、マトリクス状に配列された配線基板２の集合体の状態で、各高周波モジュール１ｎを製造し、最後にダイシングで高周波モジュール１ｎ単体に個片化する。このとき、横断面が円形の複数のシールド層用金属ピン５ｄを、いずれも隣接する高周波モジュール１ｎの境界線を跨ぐように配列する。そうすると、各シールド層用金属ピン５ｄがダイシングにより２分され、横断面が半円状に形成されるとともに、直線部が配線基板２の上面２ａの周縁の一部と重なるように配置されることになる。
　なお、本実施形態において、金属ピン５ｄの断面形状（配線基板２に平行な方向の断面形状）を矩形にしてもよい。この場合、ダイシングの位置ずれによって金属ピン間に隙間が発生する虞を少なくする事が出来る。また、ダイシングを行わずに固片に金属ピンを搭載する場合にも、矩形の断面形状を有する金属ピンを用いることにより、ピン間の隙間の発生を抑制できる。
　この構成によると、側面シールドが複数のシールド層用金属ピン５ｄで形成される高周波モジュール１を効率よく製造することができる。
　なお、本発明は上記した各実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて、上記したもの以外に種々の変更を行なうことが可能である。例えば、上記した各実施形態や変形例の構成を組合わせてもよい。
　また、上記した第１～第３実施形態では、シールド壁５，５０，５１が、平面視で屈曲部を有するように形成する場合について説明したが、シールド壁５，５０，５１は、屈曲部に代えて、平面視で、なだらかに曲がる湾曲部を有するように形成されていてもよい。
　本発明は、配線基板に実装された部品を被覆する封止樹脂層と、部品間のノイズの相互干渉を防止するシールド壁や、外部からの不要なノイズを遮蔽するシールド層とを備える種々の高周波モジュールに適用することができる。
　１ａ～１ｋ，１ｍ，１ｎ　　高周波モジュール
　２　　配線基板
　３ａ～３ｉ　　部品
　４　　封止樹脂層
　５，５０～５８　　シールド壁
　５ａ　　金属ピン
　５ａ１　　第１金属ピン
　５ａ２　　第２金属ピン
　５ｃ，５ｄ　　シールド層用金属ピン
　６　　シールド膜（シールド層）
　７　　ランド電極
　１０，１０ａ～１０ｅ　　シールド用電極（ランド電極）
　６０～６２　　シールド層

Claims (15)

  1. 　配線基板と、
    　前記配線基板の主面に実装された複数の部品と、
    　前記配線基板の前記主面に積層され、前記複数の部品を封止する封止樹脂層と、
    　前記封止樹脂層内において、前記複数の部品のうち所定の部品と他の部品との間に配置されたシールド壁とを備え、
    　前記シールド壁は、前記配線基板の前記主面に立設される金属ピンを有することを特徴とする高周波モジュール。
  2. 　前記シールド壁は、前記配線基板を平面視して、線状の形状に形成されるとともに、当該線は屈曲部を有し、
    　前記金属ピンが、前記屈曲部に配置されていることを特徴とする請求項１に記載の高周波モジュール。
  3. 　前記金属ピンの一端は、前記配線基板の前記主面に形成されたランド電極に接続され、
    　前記ランド電極が、前記配線基板に形成されたグランド電極に接続されていることを特徴とする請求項１または２に記載の高周波モジュール。
  4. 　前記シールド壁は、前記封止樹脂層に形成された溝を埋める金属膜を有し、前記金属膜の側面は前記金属ピンの側面と接することを特徴とする請求項１ないし３のいずれかに記載の高周波モジュール。
  5. 　前記金属膜における金属の純度は、前記金属ピンにおける金属の純度よりも低いことを特徴とする請求項４に記載の高周波モジュール。
  6. 　前記シールド壁は、前記配線基板を平面視して、第１の幅を有する第１の線状部分と、前記第１の幅とは異なる第２の幅を有する第２の線状部分とを有し、
    　前記第１の線状部分と前記第２の線状部分との接点は前記屈曲部であることを特徴とする請求項２に記載の高周波モジュール。
  7. 　前記金属膜と前記配線基板との間には、前記封止樹脂層が配置されていることを特徴とする請求項４または５に記載の高周波モジュール。
  8. 　前記シールド壁は、前記金属ピンを複数有するとともに、前記配線基板を平面視したときに線状をなすように形成され、
    　前記複数の金属ピンは、前記配線基板を平面視したときに、前記シールド壁がなす線に沿って配列されていることを特徴とする請求項１に記載の高周波モジュール。
  9. 　前記複数の金属ピンは、複数の第１金属ピンと、複数の第２金属ピンとを有し、
    　前記配線基板を平面視したときに、前記複数の第１金属ピンそれぞれの中心点を結ぶ連結線は前記シールド壁がなす前記線と略平行な線となり、
    　前記配線基板を平面視したときに、前記複数の第２金属ピンそれぞれの中心は、前記連結線からずれるとともに、一の前記第１金属ピンとこれに隣接する前記第１金属ピンの間に位置していることを特徴とする請求項８に記載の高周波モジュール。
  10. 　前記第２金属ピンの前記配線基板の前記主面と平行な方向の断面積は、前記第１金属ピンの前記配線基板の前記主面と平行な方向の断面積よりも小さいことを特徴とする請求項９に記載の高周波モジュール。
  11. 　前記シールド壁の前記配線基板を平面視したときに形成される線は、屈曲部または湾曲部を有することを特徴とする請求項８ないし１０のいずれかに記載の高周波モジュール。
  12. 　配線基板と、
    　前記配線基板の主面に実装された部品と、
    　前記配線基板の前記主面に積層され、前記部品を封止する封止樹脂層と、
    　前記封止樹脂層の表面のうち少なくとも一部を被覆するシールド層とを備え、
    　前記シールド層は、前記封止樹脂層の側面に配置された複数の金属ピンを有することを特徴とする高周波モジュール。
  13. 　前記金属ピンの表面に、防錆膜が形成されていることを特徴とする請求項１２に記載の高周波モジュール。
  14. 　前記複数の金属ピンは、前記配線基板の前記主面を囲むように、当該主面の周縁に沿って配列されていることを特徴とする請求項１２または１３に記載の高周波モジュール。
  15. 　前記配線基板の前記主面は、矩形状をなし、
    　前記複数の金属ピンは、前記配線基板の前記主面と平行な方向の断面に直線部を有し、
    　前記複数の金属ピンにおける前記直線部は、前記配線基板を平面視したときに、前記配線基板の前記主面の周縁の一部と重なるように配置されている
    ことを特徴とする請求項１４に記載の高周波モジュール。
PCT/JP2016/063830 2015-05-11 2016-05-10 高周波モジュール WO2016181954A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201680027030.9A CN107535081B (zh) 2015-05-11 2016-05-10 高频模块
JP2017517943A JP6837432B2 (ja) 2015-05-11 2016-05-10 高周波モジュール
US15/809,236 US10772244B2 (en) 2015-05-11 2017-11-10 High-frequency module

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2015096508 2015-05-11
JP2015-096508 2015-05-11
JP2015243853 2015-12-15
JP2015-243853 2015-12-15

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US15/809,236 Continuation US10772244B2 (en) 2015-05-11 2017-11-10 High-frequency module

Publications (1)

Publication Number Publication Date
WO2016181954A1 true WO2016181954A1 (ja) 2016-11-17

Family

ID=57248086

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/063830 WO2016181954A1 (ja) 2015-05-11 2016-05-10 高周波モジュール

Country Status (4)

Country Link
US (1) US10772244B2 (ja)
JP (2) JP6837432B2 (ja)
CN (1) CN107535081B (ja)
WO (1) WO2016181954A1 (ja)

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018101381A1 (ja) * 2016-12-02 2018-06-07 株式会社村田製作所 高周波モジュール
WO2018101382A1 (ja) * 2016-12-02 2018-06-07 株式会社村田製作所 高周波モジュール
WO2018101383A1 (ja) * 2016-12-02 2018-06-07 株式会社村田製作所 高周波モジュール
WO2018164158A1 (ja) * 2017-03-08 2018-09-13 株式会社村田製作所 高周波モジュール
CN109686723A (zh) * 2017-10-19 2019-04-26 三星电机株式会社 半导体封装件
WO2019098316A1 (ja) * 2017-11-20 2019-05-23 株式会社村田製作所 高周波モジュール
WO2019135376A1 (ja) * 2018-01-05 2019-07-11 株式会社村田製作所 高周波モジュール
WO2019216299A1 (ja) * 2018-05-08 2019-11-14 株式会社村田製作所 高周波モジュールの製造方法および高周波モジュール
WO2019230705A1 (ja) * 2018-06-01 2019-12-05 株式会社村田製作所 高周波モジュール
US10564679B2 (en) 2018-04-05 2020-02-18 Samsung Electro-Mechanics Co., Ltd. Electronic device module, method of manufacturing the same and electronic apparatus
WO2020071491A1 (ja) * 2018-10-05 2020-04-09 株式会社村田製作所 モジュール
WO2020071493A1 (ja) * 2018-10-05 2020-04-09 株式会社村田製作所 モジュール
WO2020071492A1 (ja) * 2018-10-05 2020-04-09 株式会社村田製作所 モジュール
JP2020088366A (ja) * 2018-11-28 2020-06-04 宗哲 蔡 インパッケージ区画遮蔽を備えた半導体パッケージ及びその製造方法
JP2020109844A (ja) * 2019-01-01 2020-07-16 蔡 憲 聰 パッケージ内コンパートメントシールドを備える半導体パッケージ及びその製造方法
JPWO2020213572A1 (ja) * 2019-04-15 2020-10-22
US10896880B2 (en) 2018-11-28 2021-01-19 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and fabrication method thereof
WO2021020332A1 (ja) * 2019-08-01 2021-02-04 株式会社村田製作所 モジュール
US10923435B2 (en) 2018-11-28 2021-02-16 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and improved heat-dissipation performance
JP2021145124A (ja) * 2020-03-10 2021-09-24 日月光半導体製造股▲ふん▼有限公司 埋め込まれた半導体デバイスを含む基板構造およびその製造方法
US11211340B2 (en) 2018-11-28 2021-12-28 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and active electro-magnetic compatibility shielding
JP2022510411A (ja) * 2018-12-04 2022-01-26 クリー インコーポレイテッド 入力と出力が分離された、パッケージングされたトランジスタ・デバイス、及び入力と出力が分離された、パッケージングされたトランジスタ・デバイスを形成する方法
US11239179B2 (en) 2018-11-28 2022-02-01 Shiann-Tsong Tsai Semiconductor package and fabrication method thereof
WO2022049671A1 (ja) * 2020-09-02 2022-03-10 昭和電工マテリアルズ株式会社 電子部品装置を製造する方法、及び電子部品装置
JP2022540901A (ja) * 2019-07-19 2022-09-20 レイセオン カンパニー 隔離強化のための壁
US11587881B2 (en) 2020-03-09 2023-02-21 Advanced Semiconductor Engineering, Inc. Substrate structure including embedded semiconductor device
US11742304B2 (en) 2018-07-19 2023-08-29 Wolfspeed, Inc. Radio frequency transistor amplifiers and other multi-cell transistors having isolation structures
US11757013B2 (en) 2018-07-11 2023-09-12 Wolfspeed, Inc. Drain and/or gate interconnect and finger structure
WO2024004846A1 (ja) * 2022-07-01 2024-01-04 株式会社村田製作所 モジュール
US11889625B2 (en) 2019-06-27 2024-01-30 Murata Manufacturing Co., Ltd. Module and method of manufacturing the same

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5975198B1 (ja) * 2015-01-27 2016-08-23 株式会社村田製作所 高周波モジュール
CN107424974A (zh) * 2016-05-24 2017-12-01 胡迪群 具有埋入式噪声屏蔽墙的封装基板
KR20190119819A (ko) * 2018-04-13 2019-10-23 삼성전자주식회사 차폐 공간을 형성하는 커넥터 및 이를 구비하는 전자 장치
US11227840B2 (en) * 2018-08-03 2022-01-18 Murata Manufacturing Co., Ltd. Electronic module having improved shield performance
TWI728604B (zh) * 2019-01-01 2021-05-21 蔡憲聰 具有封裝內隔室屏蔽及主動電磁相容屏蔽的半導體封裝及其製作方法
US11071196B2 (en) * 2019-04-05 2021-07-20 Samsung Electro-Mechanics Co., Ltd. Electronic device module and method of manufacturing electronic device module
US11139268B2 (en) * 2019-08-06 2021-10-05 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method of manufacturing the same
CN114068493A (zh) * 2020-07-31 2022-02-18 华为技术有限公司 一种封装模组及其封装方法、电子设备
US11832391B2 (en) * 2020-09-30 2023-11-28 Qualcomm Incorporated Terminal connection routing and method the same
CN112490218B (zh) * 2020-12-14 2024-04-16 甬矽电子(宁波)股份有限公司 具有电磁屏蔽的封装结构和封装结构制作方法
WO2023286426A1 (ja) * 2021-07-14 2023-01-19 国立研究開発法人産業技術総合研究所 電子部品の実装方法及び電子部品実装用部分シールド基板
WO2023120993A1 (ko) * 2021-12-24 2023-06-29 삼성전자 주식회사 부품의 실장 부피를 줄이기 위한 차폐 구조를 포함하는 전자 장치

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0458596A (ja) * 1990-06-28 1992-02-25 Nippon Telegr & Teleph Corp <Ntt> 電磁シールド方法
WO2009093343A1 (ja) * 2008-01-25 2009-07-30 Ibiden Co., Ltd. 多層配線板およびその製造方法
JP2011151274A (ja) * 2010-01-22 2011-08-04 Murata Mfg Co Ltd 回路モジュール及び回路モジュールの製造方法
JP2011187677A (ja) * 2010-03-09 2011-09-22 Panasonic Corp モジュール
JP2012019091A (ja) * 2010-07-08 2012-01-26 Sony Corp モジュールおよび携帯端末
WO2012101920A1 (ja) * 2011-01-27 2012-08-02 株式会社村田製作所 回路モジュール及びその製造方法
JP2014203881A (ja) * 2013-04-02 2014-10-27 太陽誘電株式会社 回路モジュール及びその製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3842229B2 (ja) * 2003-02-27 2006-11-08 太陽誘電株式会社 回路モジュール
CN100472780C (zh) * 2004-02-13 2009-03-25 株式会社村田制作所 电子零部件及其制造方法
EP1631137A4 (en) * 2004-03-30 2009-05-27 Panasonic Corp MODULAR COMPONENT AND METHOD FOR MANUFACTURING THE SAME
KR100691629B1 (ko) * 2006-04-21 2007-03-12 삼성전기주식회사 금속벽을 이용한 고주파 모듈 및 그 제조 방법
JP4983219B2 (ja) * 2006-11-22 2012-07-25 株式会社村田製作所 部品内蔵基板
CN101617400A (zh) * 2007-01-31 2009-12-30 富士通微电子株式会社 半导体器件及其制造方法
JP2009277954A (ja) * 2008-05-16 2009-11-26 Murata Mfg Co Ltd 回路モジュールの製造方法及び回路モジュール
JP2010056180A (ja) * 2008-08-26 2010-03-11 Sanyo Electric Co Ltd 回路モジュール
WO2011040030A1 (ja) * 2009-10-01 2011-04-07 パナソニック株式会社 モジュールとその製造方法
US10091918B2 (en) * 2012-12-11 2018-10-02 Qualcomm Incorporated Methods and apparatus for conformal shielding
JP3185689U (ja) * 2013-06-17 2013-08-29 アルプス電気株式会社 電子回路モジュール
JP5756500B2 (ja) * 2013-08-07 2015-07-29 太陽誘電株式会社 回路モジュール
JP5466785B1 (ja) * 2013-08-12 2014-04-09 太陽誘電株式会社 回路モジュール及びその製造方法
JP5517378B1 (ja) * 2013-08-13 2014-06-11 太陽誘電株式会社 回路モジュール
JP5517379B1 (ja) * 2013-08-19 2014-06-11 太陽誘電株式会社 回路モジュール
JP6219155B2 (ja) * 2013-12-13 2017-10-25 東芝メモリ株式会社 半導体装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0458596A (ja) * 1990-06-28 1992-02-25 Nippon Telegr & Teleph Corp <Ntt> 電磁シールド方法
WO2009093343A1 (ja) * 2008-01-25 2009-07-30 Ibiden Co., Ltd. 多層配線板およびその製造方法
JP2011151274A (ja) * 2010-01-22 2011-08-04 Murata Mfg Co Ltd 回路モジュール及び回路モジュールの製造方法
JP2011187677A (ja) * 2010-03-09 2011-09-22 Panasonic Corp モジュール
JP2012019091A (ja) * 2010-07-08 2012-01-26 Sony Corp モジュールおよび携帯端末
WO2012101920A1 (ja) * 2011-01-27 2012-08-02 株式会社村田製作所 回路モジュール及びその製造方法
JP2014203881A (ja) * 2013-04-02 2014-10-27 太陽誘電株式会社 回路モジュール及びその製造方法

Cited By (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10674648B2 (en) 2016-12-02 2020-06-02 Murata Manufacturing Co., Ltd. High-frequency module
WO2018101382A1 (ja) * 2016-12-02 2018-06-07 株式会社村田製作所 高周波モジュール
WO2018101383A1 (ja) * 2016-12-02 2018-06-07 株式会社村田製作所 高周波モジュール
WO2018101381A1 (ja) * 2016-12-02 2018-06-07 株式会社村田製作所 高周波モジュール
US10667381B2 (en) 2016-12-02 2020-05-26 Murata Manufacturing Co., Ltd. High frequency module
WO2018164158A1 (ja) * 2017-03-08 2018-09-13 株式会社村田製作所 高周波モジュール
CN110392923A (zh) * 2017-03-08 2019-10-29 株式会社村田制作所 高频模块
US11183465B2 (en) 2017-03-08 2021-11-23 Murata Manufacturing Co., Ltd. Radio-frequency module
JPWO2018164158A1 (ja) * 2017-03-08 2019-12-19 株式会社村田製作所 高周波モジュール
JP2019080029A (ja) * 2017-10-19 2019-05-23 サムソン エレクトロ−メカニックス カンパニーリミテッド． 半導体パッケージ
US10756023B2 (en) 2017-10-19 2020-08-25 Samsung Electronics Co., Ltd. Semiconductor package
CN109686723B (zh) * 2017-10-19 2023-04-07 三星电子株式会社 半导体封装件
CN109686723A (zh) * 2017-10-19 2019-04-26 三星电机株式会社 半导体封装件
WO2019098316A1 (ja) * 2017-11-20 2019-05-23 株式会社村田製作所 高周波モジュール
US11602089B2 (en) 2017-11-20 2023-03-07 Murata Manufacturing Co., Ltd. High-frequency module
CN111357395B (zh) * 2017-11-20 2022-03-11 株式会社村田制作所 高频模块
CN111357395A (zh) * 2017-11-20 2020-06-30 株式会社村田制作所 高频模块
JP7111112B2 (ja) 2018-01-05 2022-08-02 株式会社村田製作所 高周波モジュール
US11297746B2 (en) 2018-01-05 2022-04-05 Murata Manufacturing Co., Ltd. High-frequency module
JP7334774B2 (ja) 2018-01-05 2023-08-29 株式会社村田製作所 高周波モジュール
JP2022037035A (ja) * 2018-01-05 2022-03-08 株式会社村田製作所 高周波モジュール
WO2019135376A1 (ja) * 2018-01-05 2019-07-11 株式会社村田製作所 高周波モジュール
JPWO2019135376A1 (ja) * 2018-01-05 2021-01-14 株式会社村田製作所 高周波モジュール
US11347273B2 (en) 2018-04-05 2022-05-31 Samsung Electro-Mechanics Co., Ltd. Electronic device module, method of manufacturing the same and electronic apparatus
US11209872B2 (en) 2018-04-05 2021-12-28 Samsung Electro-Mechanics Co., Ltd. Electronic device module, method of manufacturing the same and electronic apparatus
US10564679B2 (en) 2018-04-05 2020-02-18 Samsung Electro-Mechanics Co., Ltd. Electronic device module, method of manufacturing the same and electronic apparatus
JPWO2019216299A1 (ja) * 2018-05-08 2021-02-12 株式会社村田製作所 高周波モジュールの製造方法および高周波モジュール
JP7047904B2 (ja) 2018-05-08 2022-04-05 株式会社村田製作所 高周波モジュールの製造方法および高周波モジュール
US11282797B2 (en) 2018-05-08 2022-03-22 Murata Manufacturing Co., Ltd. Manufacturing method of high frequency module and high frequency module having groove in sealing resin layer
WO2019216299A1 (ja) * 2018-05-08 2019-11-14 株式会社村田製作所 高周波モジュールの製造方法および高周波モジュール
WO2019230705A1 (ja) * 2018-06-01 2019-12-05 株式会社村田製作所 高周波モジュール
US11348894B2 (en) 2018-06-01 2022-05-31 Murata Manufacturing Co., Ltd. High-frequency module
JPWO2019230705A1 (ja) * 2018-06-01 2021-04-08 株式会社村田製作所 高周波モジュール
JP7010372B2 (ja) 2018-06-01 2022-01-26 株式会社村田製作所 高周波モジュール
US11757013B2 (en) 2018-07-11 2023-09-12 Wolfspeed, Inc. Drain and/or gate interconnect and finger structure
US11742304B2 (en) 2018-07-19 2023-08-29 Wolfspeed, Inc. Radio frequency transistor amplifiers and other multi-cell transistors having isolation structures
JPWO2020071493A1 (ja) * 2018-10-05 2021-09-02 株式会社村田製作所 モジュール
WO2020071492A1 (ja) * 2018-10-05 2020-04-09 株式会社村田製作所 モジュール
JP7143896B2 (ja) 2018-10-05 2022-09-29 株式会社村田製作所 モジュール
US11646273B2 (en) 2018-10-05 2023-05-09 Murata Manufacturing Co., Ltd. Module
JP7131624B2 (ja) 2018-10-05 2022-09-06 株式会社村田製作所 モジュール
WO2020071491A1 (ja) * 2018-10-05 2020-04-09 株式会社村田製作所 モジュール
US11804448B2 (en) 2018-10-05 2023-10-31 Murata Manufacturing Co., Ltd. Module
JPWO2020071491A1 (ja) * 2018-10-05 2021-09-02 株式会社村田製作所 モジュール
WO2020071493A1 (ja) * 2018-10-05 2020-04-09 株式会社村田製作所 モジュール
CN112740845A (zh) * 2018-10-05 2021-04-30 株式会社村田制作所 模块
CN112740845B (zh) * 2018-10-05 2023-11-07 株式会社村田制作所 模块
US10896880B2 (en) 2018-11-28 2021-01-19 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and fabrication method thereof
US10923435B2 (en) 2018-11-28 2021-02-16 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and improved heat-dissipation performance
US11211340B2 (en) 2018-11-28 2021-12-28 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and active electro-magnetic compatibility shielding
JP2020088366A (ja) * 2018-11-28 2020-06-04 宗哲 蔡 インパッケージ区画遮蔽を備えた半導体パッケージ及びその製造方法
US11239179B2 (en) 2018-11-28 2022-02-01 Shiann-Tsong Tsai Semiconductor package and fabrication method thereof
US10847480B2 (en) 2018-11-28 2020-11-24 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and fabrication method thereof
JP2022510411A (ja) * 2018-12-04 2022-01-26 クリー インコーポレイテッド 入力と出力が分離された、パッケージングされたトランジスタ・デバイス、及び入力と出力が分離された、パッケージングされたトランジスタ・デバイスを形成する方法
JP7382405B2 (ja) 2018-12-04 2023-11-16 ウルフスピード インコーポレイテッド 入力と出力が分離された、パッケージングされたトランジスタ・デバイス、及び入力と出力が分離された、パッケージングされたトランジスタ・デバイスを形成する方法
JP2020109844A (ja) * 2019-01-01 2020-07-16 蔡 憲 聰 パッケージ内コンパートメントシールドを備える半導体パッケージ及びその製造方法
JPWO2020213572A1 (ja) * 2019-04-15 2020-10-22
JP7192970B2 (ja) 2019-04-15 2022-12-20 株式会社村田製作所 電子部品モジュール
WO2020213572A1 (ja) * 2019-04-15 2020-10-22 株式会社村田製作所 電子部品モジュール
US11889625B2 (en) 2019-06-27 2024-01-30 Murata Manufacturing Co., Ltd. Module and method of manufacturing the same
JP7202504B2 (ja) 2019-07-19 2023-01-11 レイセオン カンパニー 隔離強化のための壁
JP2022540901A (ja) * 2019-07-19 2022-09-20 レイセオン カンパニー 隔離強化のための壁
WO2021020332A1 (ja) * 2019-08-01 2021-02-04 株式会社村田製作所 モジュール
US11587881B2 (en) 2020-03-09 2023-02-21 Advanced Semiconductor Engineering, Inc. Substrate structure including embedded semiconductor device
JP7145926B2 (ja) 2020-03-10 2022-10-03 日月光半導体製造股▲ふん▼有限公司 埋め込まれた半導体デバイスを含む基板構造およびその製造方法
JP2021145124A (ja) * 2020-03-10 2021-09-24 日月光半導体製造股▲ふん▼有限公司 埋め込まれた半導体デバイスを含む基板構造およびその製造方法
US11335646B2 (en) 2020-03-10 2022-05-17 Advanced Semiconductor Engineering, Inc. Substrate structure including embedded semiconductor device and method of manufacturing the same
WO2022049671A1 (ja) * 2020-09-02 2022-03-10 昭和電工マテリアルズ株式会社 電子部品装置を製造する方法、及び電子部品装置
WO2022050256A1 (ja) * 2020-09-02 2022-03-10 昭和電工マテリアルズ株式会社 電子部品装置を製造する方法、及び電子部品装置
WO2024004846A1 (ja) * 2022-07-01 2024-01-04 株式会社村田製作所 モジュール

Also Published As

Publication number Publication date
US10772244B2 (en) 2020-09-08
JPWO2016181954A1 (ja) 2018-02-15
JP2021061412A (ja) 2021-04-15
JP6837432B2 (ja) 2021-03-03
JP7120295B2 (ja) 2022-08-17
CN107535081B (zh) 2021-02-02
US20180092257A1 (en) 2018-03-29
CN107535081A (zh) 2018-01-02

Similar Documents

Publication Publication Date Title
JP7120295B2 (ja) 高周波モジュール
JP6806166B2 (ja) 高周波モジュール
JP6753514B2 (ja) 高周波モジュール
US10349512B2 (en) High-frequency module
JP7028254B2 (ja) 高周波モジュール
US10667381B2 (en) High frequency module
US10674648B2 (en) High-frequency module
US20180204781A1 (en) High-frequency module
JPWO2019156051A1 (ja) 高周波モジュール
JPWO2019167908A1 (ja) 高周波モジュール
WO2019135376A1 (ja) 高周波モジュール
JP7010372B2 (ja) 高周波モジュール
JP6511947B2 (ja) 高周波モジュール
WO2018101383A1 (ja) 高周波モジュール
JP6414639B2 (ja) 高周波モジュールおよびその製造方法
JPWO2020071491A1 (ja) モジュール

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16792679

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2017517943

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16792679

Country of ref document: EP

Kind code of ref document: A1