WO2011040030A1 - モジュールとその製造方法 - Google Patents

モジュールとその製造方法 Download PDF

Info

Publication number
WO2011040030A1
WO2011040030A1 PCT/JP2010/005888 JP2010005888W WO2011040030A1 WO 2011040030 A1 WO2011040030 A1 WO 2011040030A1 JP 2010005888 W JP2010005888 W JP 2010005888W WO 2011040030 A1 WO2011040030 A1 WO 2011040030A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit board
copper foil
wiring
metal film
inner layer
Prior art date
Application number
PCT/JP2010/005888
Other languages
English (en)
French (fr)
Inventor
隆文 柏木
幸雄 堺
信広 多田
孝之 蛭間
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2009229433A external-priority patent/JP5402482B2/ja
Priority claimed from JP2010020043A external-priority patent/JP2011159786A/ja
Priority claimed from JP2010020044A external-priority patent/JP2011159787A/ja
Priority claimed from JP2010020045A external-priority patent/JP2011159788A/ja
Priority claimed from JP2010020042A external-priority patent/JP2011159785A/ja
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to CN201080043769.1A priority Critical patent/CN102550140B/zh
Priority to US13/496,907 priority patent/US8946563B2/en
Priority to EP10820151.8A priority patent/EP2451259A4/en
Publication of WO2011040030A1 publication Critical patent/WO2011040030A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0723—Shielding provided by an inner layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/0919—Exposing inner circuit layers or metal planes at the side edge of the printed circuit board [PCB] or at the walls of large holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Definitions

  • the present invention relates to a module molded with resin and a method of manufacturing the same.
  • FIGS. 19A and 19B A conventional module will be described using FIGS. 19A and 19B.
  • 19A and 19B are cross-sectional views of a conventional module.
  • the conventional module 1 has a circuit board 4 and a component 6 such as a semiconductor chip mounted thereon, a multilayer ceramic capacitor, and a square chip resistor sealed with a sealing portion 3 made of epoxy resin. It has been stopped. Furthermore, a metal film 2 such as a metal paste is formed thereon.
  • the circuit board 4 is composed of a wire (not shown) formed of a copper foil pattern provided on the surface layer or the inner layer, a ground layer 5 formed of a copper foil pattern for shielding, and an epoxy layer 7 connecting these. There is.
  • the epoxy layer 7 is an interlayer insulating layer formed by impregnating a glass cloth or the like with an epoxy resin.
  • the metal film 2 is provided for shielding, and is connected to the epoxy layer 7 constituting the circuit board 4 and the ground layer 5 exposed on the wall surface.
  • a peeling portion 8 is generated in the vicinity of the connection portion between the metal film 2 and the ground layer 5.
  • the peeling portion 8 is a peeling portion (also referred to as a vacant portion) generated at the interface between the epoxy layer 7 and the ground layer 5 when the circuit board 4 is cut.
  • the exfoliation part 8 looks white by observation with a microscope etc., it may be called a whitening part.
  • FIG. 20 is a side view for explaining the peeling portion of the conventional module.
  • the peeling portion will be described in detail with reference to FIG. FIG. 20 corresponds to a side view before the metal film 2 made of conductive paste or the like is formed on the surface of the module 1.
  • peeling portions 8 a and 8 b are generated at the interface between the ground layer 5 exposed on the side surface of the circuit board 4 and the epoxy layer 7 in contact with the ground layer 5.
  • Such peeling portions 8a and 8b are likely to be generated on the cut surface of the circuit board 4 when the single circuit board 4 is divided into a plurality of pieces, for example, when it is cut by dicing or the like.
  • the circuit board 4 in which the peeling portions 8a and 8b are generated may affect the reliability. Even if the metal film 2 is provided on the peeling portions 8a and 8b generated once, it is difficult to re-adhere the interface between the epoxy layer 7 and the ground layer 5 made of copper foil which has been once separated. Since FIG. 20 is before the formation of the metal film 2, the metal film 2 is not shown.
  • a plurality of components 6 are mounted on one large circuit board, and a sealing structure (not shown) sealed by the sealing portion 3 is divided into a plurality of pieces by dicing or the like.
  • the peeling portions 8a and 8b are easily generated. This is because stress is likely to be concentrated on the peeling portions 8 a and 8 b when simultaneously dividing and cutting separate members such as the sealing portion 3 and the circuit board 4. That is, in the conventional circuit board 4, when the ground layer 5 is exposed to the end face (or cut surface) of the circuit board 4, peeling is caused at the interface between the ground layer 5 and the epoxy layer 7 adjacent to the ground layer 5. There has been a case where interfacial peeling like part 8 occurs.
  • the module according to the present invention comprises a circuit board incorporating copper foil in an insulating layer, an electronic component mounted on the circuit board, a sealing portion for sealing the electronic component, and a side surface of the circuit board And a metal film covering the surface of the sealing portion.
  • a part of the copper foil is exposed to the circuit board, the width of the exposed part of the copper foil is less than 200 ⁇ m, and the copper foil and the metal film are electrically connected through the exposed part.
  • a plurality of small electronic components are mounted on a single circuit board, and a large-sized sealing structure covered with a sealing portion made of a sealing resin is used to form a plurality of small sizes.
  • Split bodies can be formed at one time. At the time of division, peeling is unlikely to occur at the interface between the copper foil and the insulating layer, so that the electrical connection reliability of the module can be improved.
  • FIG. 1 is a cross-sectional view of a module according to Embodiment 1 of the present invention.
  • FIG. 2 is a perspective view for describing the exposed portion provided on the side surface of the circuit board of the module according to Embodiment 1 of the present invention.
  • FIG. 3 is a perspective view for describing a plurality of layers of exposed portions provided on the side surface of the circuit board of the module according to Embodiment 1 of the present invention.
  • FIG. 4 is a schematic view illustrating a plurality of layers of exposed portions provided on the side surface of the circuit board of the module according to Embodiment 1 of the present invention.
  • FIG. 5A is a cross-sectional view illustrating the method of manufacturing the module in the first embodiment of the present invention.
  • FIG. 5A is a cross-sectional view illustrating the method of manufacturing the module in the first embodiment of the present invention.
  • FIG. 5B is a cross-sectional view illustrating the method of manufacturing the module in the first embodiment of the present invention.
  • FIG. 6A is a cross-sectional view for explaining the method for manufacturing a module according to Embodiment 1 of the present invention.
  • FIG. 6B is a cross-sectional view illustrating the method of manufacturing the module in the first embodiment of the present invention.
  • FIG. 7A is a perspective view of a module according to Embodiment 1 of the present invention before forming a metal film.
  • FIG. 7B is a perspective view after forming the metal film of the module in Embodiment 1 of the present invention.
  • FIG. 8A is a top view of a copper foil pattern of the module according to Embodiment 1 of the present invention.
  • FIG. 8B is a top view of the pattern of the copper foil that the module in the first embodiment of the present invention has.
  • FIG. 9A is a cross-sectional view of a module according to Embodiment 2 of the present invention.
  • FIG. 9B is an enlarged cross-sectional view of a module according to Embodiment 2 of the present invention.
  • FIG. 10A is a cross-sectional view for explaining the method for manufacturing a module according to Embodiment 3 of the present invention.
  • FIG. 10B is a cross-sectional view for explaining the method for manufacturing a module according to Embodiment 3 of the present invention.
  • FIG. 10C is a cross-sectional view for explaining the method for manufacturing a module according to Embodiment 3 of the present invention.
  • FIG. 10A is a cross-sectional view for explaining the method for manufacturing a module according to Embodiment 3 of the present invention.
  • FIG. 10B is a cross-sectional view for explaining the method for manufacturing a module according
  • FIG. 10D is a cross-sectional view illustrating the method of manufacturing the module in the third embodiment of the present invention.
  • FIG. 10E is a cross-sectional view for explaining the method for manufacturing a module according to Embodiment 3 of the present invention.
  • FIG. 11A is a cross-sectional view for explaining how a module is divided in the third embodiment of the present invention.
  • FIG. 11B is a cross-sectional view illustrating how the module is divided in the third embodiment of the present invention.
  • FIG. 12A is a cross-sectional view showing how a gap is provided when dividing the module in Embodiment 4 of the present invention.
  • FIG. 12B is a cross-sectional view showing how to provide a void when dividing the module in the fourth embodiment of the present invention.
  • FIG. 13 is a view showing a cross-sectional photograph of the module in the fourth embodiment of the present invention by a scanning electron microscope (SEM).
  • FIG. 14 is a schematic view of FIG.
  • FIG. 15A is a view showing a partially enlarged photograph of FIG.
  • FIG. 15B is a view showing a partial enlarged photograph of FIG. 13.
  • FIG. 16A is a schematic view of FIG. 15A.
  • FIG. 16B is a schematic view of FIG. 15B.
  • FIG. 17 is a cross-sectional view for explaining a metal film of a module according to Embodiment 5 of the present invention.
  • FIG. 18 is a cross-sectional view of the vicinity of a gap of a module according to a sixth embodiment of the present invention.
  • FIG. 19A is a cross-sectional view of a conventional module.
  • FIG. 19B is a cross-sectional view of a conventional module.
  • FIG. 20 is a side view for explaining the peeling portion of the conventional module
  • FIG. 1 is a cross-sectional view of a module according to Embodiment 1 of the present invention.
  • the electronic component 107 such as a semiconductor chip, a multilayer ceramic capacitor, or a square chip resistor is mounted on the wiring 105 via a mounting portion 108 such as solder.
  • the mounting method of the mounting unit 108 is not limited to solder.
  • the reliability of the electronic component 107 is enhanced by covering the electronic component 107 with a sealing portion 109 made of an epoxy resin or the like to which a ceramic filler or the like is added.
  • FIG. 1 schematically shows how a plurality of copper foils 106 are connected to the metal film 102 in a staggered manner (that is, alternately displaced) on the side surface of the circuit board 110.
  • the epoxy layer 104 (insulating layer 104)
  • a material obtained by impregnating and curing glass fiber for example, woven glass fabric or non-woven glass fabric
  • an epoxy resin for example, one obtained by impregnating and curing an aramid fiber (for example, an aramid woven fabric or an aramid non-woven fabric) with an epoxy resin
  • the circuit board 110 incorporates one or more copper foils 106 in the epoxy layer 104.
  • sealing portion 109 a sealing material made of an epoxy resin or the like to which an inorganic filler or the like is added is used.
  • the projected area (or floor area) of the sealing portion 109 and the projected area (or floor area) of the circuit board 110 are substantially the same, it is not necessary to limit to this.
  • the projection area of the circuit board 110 may be smaller than the projection area of the sealing portion 109.
  • a liquid sealing resin also referred to as potting resin
  • the copper foil 106 electric copper or rolled copper is used. By selecting 12 ⁇ m, 18 ⁇ m, 36 ⁇ m or the like for the thickness of the copper foil 106, it is easy to process the exposed portion (for example, the width of the exposed portion 111 in FIG. 2 described later) from the circuit board 110 to less than 200 ⁇ m.
  • metal material such as Ni or Zn
  • a metal material such as Ni, which is excellent in rust resistance
  • the inner layer side of the metal film 102 be mainly made of copper. This is useful for reducing the connection resistance with the exposed portion of the copper foil 106 from the circuit board 110. Copper has a low electrical resistance and is excellent in shielding (EMI and EMC). Further, by using titanium or the like on the inner layer side of the metal film 102, adhesion between the metal film 102 and the circuit board 110 or the epoxy layer 104 can be improved. The method of forming the metal film 102 will be described with reference to FIGS. 6A and 6B described later.
  • FIG. 2 is a perspective view for describing the exposed portion 111 provided on the side surface of the circuit board of the module 101 according to the first embodiment of the present invention.
  • the exposed part 111 is a part of the copper foil 106 contained in the circuit board 110 exposed to the side surface of the circuit board 110.
  • the width of the exposed portion 111 is indicated by arrows 112a, 112b, 112c,..., 112n (n is an integer). In FIG. 2, the exposed portion 111 is counted counterclockwise.
  • the width of the exposed portion 111 on the side surface of the circuit board 110 is preferably greater than the thickness of the copper foil 106 and less than 200 ⁇ m.
  • the width of the exposed portion 111 exceeds 200 ⁇ m, the peeled portions 8, 8a and 8b described with reference to FIGS. 19A and 19B and FIG. 20 may occur. If the width of the exposed portion 111 is less than the thickness of the copper foil 106, processing may be difficult. In the case where the plurality of exposed portions 111 are provided adjacent to each other on the same plane, it is desirable that the plurality of exposed portions 111 be separated by the thickness of the copper foil 106 used.
  • one or more copper foils 106 are embedded in the epoxy layer 104 constituting the circuit board 110.
  • the exposed part 111 is provided in the circumference
  • FIG. The exposed portion 111 is a portion in which a part of the ground pattern made of the copper foil 106 built in the circuit board 110 is exposed on the side surface by cutting (for example, dicing).
  • the top, bottom, left, and right of the exposed portion 111 are all covered with the epoxy layer 104.
  • the width of the exposed portion 111 is less than 200 ⁇ m (further, 150 ⁇ m or less, or 100 ⁇ m or less depending on the application). By doing this, the contact area (or ratio thereof) between the copper foil 106 and the epoxy layer 104 on the upper, lower, left, and right sides of the exposed portion 111 can be relatively increased with respect to the exposed area of the exposed portion 111.
  • the height (or thickness) of the exposed portion 111 is determined by the thickness of the copper foil 106 that constitutes the exposed portion 111.
  • n is an integer represented by 1, 2, 3.
  • FIG. 3 is a perspective view for describing a plurality of layers of exposed portions provided on the side surface of the circuit board of the module according to Embodiment 1 of the present invention.
  • the copper foils 106 of a plurality of layers are provided to overlap with each other.
  • the exposed portion 111 a indicates the exposed portion 111 of the copper foil 106 in the second epoxy layer 104
  • the exposed portion 111 b indicates the exposed portion 111 of the copper foil 106 in the first epoxy layer 104.
  • the wiring 105 between the copper foil 106 and the copper foil 106 in which a plurality of layers are stacked via the epoxy layer 104.
  • the number of electrical connection points with the metal film 102 can be increased through the exposed portion 111, and thus the shielding effect can be further enhanced.
  • FIG. 4 is a schematic view illustrating a plurality of layers of exposed portions provided on the side surface of the circuit board of the module according to Embodiment 1 of the present invention.
  • FIG. 4 shows that a plurality of copper foils 106 are provided such that the exposed portions 111 do not overlap completely.
  • the electromagnetic waves leaking through the gap between the exposed portion 111 a and the exposed portion 111 b can be reduced by stacking so as not to completely overlap, that is, to be mutually offset.
  • making a part of the exposed portion 111a and the exposed portion 111b not overlap is referred to as a zigzag.
  • this does not prevent overlapping completely like a checkered pattern, and a state in which the exposed portion 111a and the exposed portion 111b partially overlap is also a kind of zigzag state, and the leakage reduction effect of electromagnetic waves is can get.
  • FIG. 4 is a schematic view, and the exposed portion 111a and a portion of the exposed portion 111b may overlap.
  • 5A, 5B, 6A, and 6B are cross-sectional views for explaining the method of manufacturing the module 101 according to the first embodiment of the present invention.
  • the manner in which the electronic component 107 is mounted will be partially enlarged and described with reference to FIGS. 5A, 5B, 6A, and 6B.
  • the electronic component 107 is mounted on the circuit board 110. It is useful to mount a plurality of electronic components 107 on one large circuit board 110 and cut them later to form a plurality of modules 101 (not shown).
  • FIG. 5B is a cross-sectional view showing the electronic component 107 mounted on the circuit board 110. It is desirable to minimize the number of wirings 105 provided on the mounting surface side of the electronic component 107 of the circuit board 110 (that is, only the portion mounted by the mounting unit 108). When the surface of the wiring 105 provided on the mounting surface side of the electronic component 107 of the circuit board 110 is in contact with the sealing portion 109, problems such as insufficient adhesion and solder flash may occur.
  • FIGS. 6A and 6B are cross-sectional views for explaining an example of a method of manufacturing the module 101.
  • FIG. The division body 113 is obtained by mounting a plurality of electronic components 107 on a single large circuit board 110, covering it with an epoxy resin or the like, forming a sealing portion 109, and then cutting it into pieces. The production of the split body 113 will be described again with reference to FIGS. 10A to 10E described later.
  • divisions 113 are formed. Thereafter, as shown in FIG. 6B, a metal film 102 is formed. By this, the adhesion between the exposed portion 111 of the copper foil 106 and the metal film 102 formed thereon can be enhanced.
  • FIG. 7A is a perspective view of a module according to Embodiment 1 of the present invention before forming a metal film.
  • FIG. 7B is a perspective view after forming the metal film of the module in Embodiment 1 of the present invention. The state of forming the metal film 102 so as to cover the exposed portion 111 will be described with reference to FIGS. 7A and 7B.
  • FIG. 7A is a perspective view showing a divided body 113 which is divided into a predetermined shape after the electronic component 107 (see FIG. 6A) mounted on the circuit board 110 is covered with a sealing material and a sealing portion 109 is formed. is there.
  • a plurality of electronic components 107 may be mounted on one circuit board 110, and the whole may be covered at once (or individually as needed) with a sealing material, and then divided into a plurality.
  • the division body 113 can be formed into a straight quadrilateral with four sides by a dicing apparatus or the like, and the workability can be enhanced.
  • the shape of the divided body 113 is desirably a quadrangle (a cuboid as a three-dimensional shape) such as a square or a rectangle when viewed from the upper surface.
  • a quadrangle a cuboid as a three-dimensional shape
  • the circuit board 110 and the sealing portion 109 can be simultaneously divided and cut by a dicing apparatus.
  • FIG. 7B is a perspective view showing a state after the metal film 102 is formed on the split body 113 by a sputtering apparatus.
  • the metal film 102 is preferably formed by sputtering.
  • the adhesion to the underlying epoxy layer 104 and the exposed portion 111 can be enhanced.
  • the copper foil 106 As shown to FIG. 7A, it is useful to make the copper foil 106 into two or more layers, and to shift at least one part or more of the exposed part 111 in the thickness direction.
  • the dotted line indicates the exposed portion 111 hidden below the metal film 102.
  • the exposed portions 111 are desirably provided on a plurality of side surfaces (preferably three side surfaces, and more preferably four side surfaces) of the circuit board 110.
  • FIGS. 8A and 8B are top views showing an example of the pattern of the copper foil 106 which the module 101 (see FIG. 7A) in the first embodiment of the present invention has.
  • the exposed portions 111 can be formed by dividing. 8A and 8B, the exposed portion 111a indicates the exposed portion 111 of the copper foil 106 in the second epoxy layer 104, and the exposed portion 111b indicates the exposed portion 111 of the copper foil 106 in the first epoxy layer 104. It shows.
  • exposed portions 111 as shown in FIGS. 2 to 4 and 7A can be formed on the side surfaces of the module 101.
  • Table 1 shows an example of the evaluation result of the relationship between the pattern width (the width of the exposed portion 111) of the exposed portion 111 made of the copper foil 106 exposed to the side surface of the circuit board 110 and the occurrence of the peeled portion. is there.
  • the whitening ratio in Table 1 means the presence or absence of peeling as the presence or absence of whitening, and indicates the incidence of peeling.
  • the preparation method of the evaluation sample of Table 1 is shown below.
  • the thickness of the copper foil 106 is 36 ⁇ m.
  • a module 101 substrate was produced as shown in FIGS. 6A, 6B, 7A, 7B, 8A, 8B.
  • the sealing portion 109 and the circuit board 110 were simultaneously cut into a predetermined shape (for example, 5 mm square) by a dicing apparatus. It is a result shown in Table 1 that the exposed part 111 exposed to the cut surface was observed with a microscope and the presence or absence of the generation of the peeled part was examined.
  • the pattern width in Table 1 is the width of the exposed portion indicated by the arrows 112a to 112n in FIGS. 2 to 4, and the unit is ⁇ m.
  • the whitening ratio sharply increases when the pattern width is not less than a certain value (for example, not less than 200 ⁇ m). This means that if a peeling portion is partially generated by dicing or the like, the peeling portion grows large. Alternatively, once the interface between the copper foil 106 and the epoxy layer 104 is peeled off, it means that the adhesive never adheres or adheres again.
  • a certain value for example, not less than 200 ⁇ m
  • peeling (or whitening) can be considered as follows. That is, the interface between the copper foil 106 and the epoxy layer 104 is not necessarily peeled off by dicing. When the copper foil 106 and the epoxy layer 104 are simultaneously diced, at least the adhesive force at the interface between the copper foil 106 and the epoxy layer 104 prevents the peeling force due to dicing until the threshold length (the width of the exposed portion). . However, if it exceeds the threshold length, the adhesion of at least the interface between the copper foil 106 and the epoxy layer 104 loses the peeling force by dicing, and peeling occurs. And when exfoliation occurs once, this exfoliation spreads more greatly.
  • the threshold is considered to be the length from the left and right of the exposed portion 111. This is because when the copper foil 106 is cut, the rate of occurrence of peeling is low for both the end of the exposed portion 111 where dicing starts and the end of the exposed portion 111 where dicing ends. This is because the peeling portion is most likely to occur at the central portion of the exposed portion 111.
  • a slit width An example of reduction of leakage noise by optimization of the gap between the exposed portion 111 and the exposed portion 111 (hereinafter referred to as a slit width) will be described with reference to Tables 2 and 3.
  • Table 2 is a table showing an example of the EMI evaluation of the slit width which is the gap between the plurality of exposed portions 111 and the exposed portion 111 and the leakage of the signal that becomes noise.
  • ⁇ in Table 2 represents the wavelength of unwanted radiation in the 2.4 GHz band generated in the module.
  • the staggered state indicates a state in which the exposed portions 111 provided on the plurality of copper foils 106 are alternately displaced in the thickness direction.
  • the parallel state as shown in FIG. 3 described above, the exposed portions 111 provided on the plurality of copper foils 106 are provided so as to overlap in the thickness direction.
  • Table 3 shows an example of the result of evaluating the relationship between the total length L of the ground connection and the EMI.
  • Table 3 is a table showing the 2.4 GHz shielding effect when the total length L of the ground connection is changed. It is the result of simulating the shielding effect when the connection state is reduced to 15%, with 100% being connected to the ground at the entire periphery of the module 101.
  • the total length L of the ground connection is 15% or more of the entire outer periphery of module 101 , It is understood that it is necessary.
  • the shielding effect of the module 101 of the conventional structure using the shield material of the metal cover structure is about -70 dB. From this, it is possible to realize a level at which there is no problem if the total length L of ground connection is approximately 20% or more with respect to the entire outer periphery of the module 101.
  • the upper limit of the total length L of the ground connection is preferably 50% or less, more preferably 75% or less (more preferably 80% or less). If it exceeds 80%, the metal film 102 may be peeled off.
  • FIGS. 9A and 9B are cross-sectional views of a module according to Embodiment 2 of the present invention.
  • a plurality of electronic components 107 are mounted on the top surface wiring 114 via the mounting unit 108.
  • the circuit board 110 has an upper inner layer wire 115 and a lower inner layer wire 117. Both the lower inner layer wiring 117 and the upper inner layer wiring 115 are also one of the inner layer wirings embedded in the circuit board 110. A part of the inner layer wiring is a ground pattern. Then, a part of the copper foil 106 (ground layer) constituting the inner layer wiring to be the ground pattern is exposed to the side surface of the circuit board 110 and becomes the exposed portion 111.
  • FIG. 9A is a cross-sectional view of the module 101 in the second embodiment.
  • the module 101 includes a circuit board 110, a sealing portion 109, and a metal film 102 covering them.
  • the metal film 102 is formed by a thin film method such as sputtering.
  • the circuit board 110 has an epoxy layer 104, one or more upper layer inner layer wirings 115, one or more lower layer inner layer wirings 117, a top surface wiring 114, and a back surface wiring 116.
  • the epoxy layer 104 is formed by impregnating a core material (not shown) such as glass fiber with an epoxy resin (not shown).
  • the upper surface wiring 114 is a wiring provided on the surface of the circuit board 110 on the sealing portion 109 side or the electronic component 107 side incorporated in the sealing portion 109, and the electronic component 107 is mounted via the mounting portion 108.
  • the back surface wiring 116 is a portion of the circuit board 110 that is not on the mold side, and is a wiring for mounting the module 101 on another circuit board (not shown) or a mother board (not shown).
  • the upward inner layer wiring 115 is one of the inner layer wirings built in the circuit board 110, and the shiny surface 120 of the copper foil 106 constituting the wiring is upward (that is, the upper surface wiring 114 side).
  • the rough surface 121 side of the upward inner layer wiring 115 is downward (that is, the back surface wiring 116 side).
  • the shiny surface 120 of the copper foil constituting the wiring is downward. That is, it is the opposite side of the sealing portion 109, that is, the back surface wiring 116 side.
  • the downward direction is a word for convenience and means on the opposite side of the mold.
  • the rough surface 121 side of the downward inner layer wiring 117 is upward (that is, the upper surface wiring 114 side).
  • a copper foil 106 sometimes called a single-sided glossy copper foil having a glossy surface 120 on one side and a rough surface 121 on the other side is used.
  • the glossy surface 120 is excellent in the pattern resolution at the time of exposure, and the rough surface 121 is excellent in the adhesiveness with the epoxy layer 104 side. Further, in order to make one surface of the copper foil a glossy surface 120 and the other surface a rough surface 121, it is useful to use a treatment liquid or a roughening treatment liquid.
  • the metal film 102 forms a metal film 102 serving as a shield on five surfaces of the module 101 (that is, five surfaces in total including the ceiling surface and four side surfaces) using a sputtering apparatus (not shown). doing.
  • a sputtering apparatus By forming the metal film 102 using a sputtering apparatus, it is possible to thin the metal film and further reduce the resistance of the metal film.
  • connection portion between the metal film 102 and the upper inner layer wiring 115 and the lower inner layer wiring 117 to be ground (upper inner layer wiring 115 and lower inner layer wiring 117 exposed to the cross section of the circuit board 110)
  • a dripping portion 118 and a second dripping portion 119 are formed.
  • the connection area between the upper inner wiring 115 and the lower inner wiring 117 and the metal film 102 can be expanded, and an effect of enhancing the shielding property can be obtained.
  • the "sagging" in the present invention corresponds to that generated during metal processing. Such drops are sometimes called “shear drop” or "shear droop" in English.
  • the film thickness of the metal film 102 on the side surface of the module 101 tends to be thinner than the film thickness on the ceiling surface side of the module 101 .
  • the connection area between the upper inner wiring 115 or the lower inner wiring 117 and the metal film 102 can be expanded.
  • the size of the second dripped portion 119 is any one or more of the width, area, and thickness of the sagging portion, and the lower side of the circuit substrate 110 is the mother substrate side for mounting the module 101 or the back surface wiring 116 side. is there.
  • FIG. 9B is a partially enlarged cross-sectional view of the vicinity of the first sag portion 118 and the second sag portion 119 of FIG. 9A.
  • the first sag portion 118 is formed on the glossy surface 120 side of the upward inner layer wiring 115
  • the second sag portion 119 is formed on the glossy surface 120 side of the downward inner layer wiring 117. .
  • the second dripping portion 119 has a predetermined size or more (preferably, 0.5 times to 10 times the thickness of the lower inner layer wiring 117). Is desirable. This is because the connection resistance between the internal wiring serving as the ground and the metal film 102 serving as the shield portion is reduced by enlarging the second sag 119 on the lower side of the circuit board 110 where the shielding performance is likely to deteriorate. In order to
  • the core material contained in the epoxy layer 104 prevents the epoxy resin contained in the epoxy layer 104 from being detached.
  • sealing portion 109 a sealing material made of an epoxy resin or the like to which an inorganic filler or the like for adjusting the thermal expansion coefficient or the like is added can be used.
  • the copper foil 106 constituting the upper surface wiring 114, the upper inner surface wiring 115, the lower inner surface wiring 117, the rear surface wiring 116, etc. electric copper or rolled copper is used.
  • the thickness of the copper foil as 12 ⁇ m, 18 ⁇ m, 36 ⁇ m or the like, the formation of the exposed portion (further, the first sag portion 118 and the second sag portion 119) from the circuit board 110 becomes easy.
  • Embodiment 3 an example of a method of manufacturing the module 101 (see FIG. 9A) will be described with reference to FIGS. 10A to 11B.
  • 10A to 10E are cross-sectional views for explaining the method of manufacturing the module 101 according to the third embodiment of the present invention.
  • a dicing tape can be used as the adhesive layer 122.
  • the dicing groove 123 corresponds to a dividing groove formed by dicing.
  • the electronic component 107 is mounted on the circuit board 110.
  • FIG. 10B is a cross-sectional view showing the electronic component 107 mounted on the circuit board 110.
  • FIG. 10C is a cross-sectional view showing how the sealing portion 109 is formed on the circuit board 110 on which the electronic component 107 is mounted.
  • the sealing portion 109 can use a mold material (for example, an epoxy resin to which a ceramic filler or the like for adjusting the thermal expansion coefficient is added).
  • a mold, a press, a heating apparatus (these are not shown) etc. can be used for a mold.
  • Fixing the sample thus obtained on the adhesive layer 122 as shown in FIG. 10C facilitates division (or cutting) by a dicing apparatus (not shown).
  • FIG. 10D is a cross-sectional view showing how the sample produced in FIG. 10C is divided (or cut) into predetermined dimensions by a dicing apparatus.
  • FIG. 10E is a cross-sectional view for explaining how a metal film 102 is formed on the surface of the sample obtained in FIG. 10D using a sputtering apparatus (not shown).
  • the sample divided (or cut) individually may be replaced with another adhesive layer 122.
  • the upper surface wiring 114, the rear surface wiring 116, the upper inner layer wiring 115, the lower inner layer wiring 117, the solder resist, etc. formed on the surface of the circuit board 110 are used. Not shown.
  • a plurality of electronic components 107 are mounted on one circuit board 110, and the whole is covered at one time with a molding sealing material to form one large sealing structure.
  • the sealing structure can be divided (or cut) into a plurality of pieces by a dicing apparatus or the like to form individual modules (for example, the divided body 113 of FIG. 6A).
  • FIGS. 11A and 11B are cross-sectional views for explaining how the circuit board 110 on which the electronic component 107 of the module 101 is mounted in accordance with the third embodiment of the present invention is divided.
  • FIG. 11A shows a state before dicing the circuit board 110
  • FIG. 11B shows a state after dicing the circuit board 110. As shown in FIG.
  • the circuit board 110 has one or more upper layer inner wiring 115, one or more lower layer inner wiring 117, and a plurality of epoxy layers 104 connecting these layers.
  • the upper surface wiring 114 and the rear surface wiring 116 provided on the front surface of the circuit board 110, the solder resist, the via portion connecting the plurality of inner layers, and the like are not shown.
  • one or more layers of the upper inner layer wiring 115 are formed on the upper surface wiring 114 side (not shown) provided on the upper side of the circuit board 110 with the glossy surface 120 facing.
  • One or more layers of the lower inner layer wiring 117 are formed with the glossy surface 120 directed to the back surface wiring 116 side (not shown) provided on the lower side of the circuit board 110.
  • the second sagging portion 119 is made larger than the first sagging portion 118.
  • FIG. 11B shows the state after dicing. As shown in FIG. 11B, a rotary blade (not shown) of the dicing apparatus is brought into contact with the circuit board 110 to form a dicing groove 123.
  • the first sagging portion 118 is a sagging portion generated on the glossy surface 120 of the upper inner layer wiring 115.
  • the sagging portion is a portion in which a portion of the copper foil becomes a sagging portion (or a kind of burr portion) as the rotating blade of the dicing rotates.
  • the upper inner layer wiring 115 is provided above the central portion of the circuit board 110 (that is, on the upper surface wiring 114 side).
  • the first sagging portion 118 generated on the glossy surface 120 side of the upper inner layer wiring 115 can be made larger than the sagging portion (not shown) generated on the rough surface 121 side of the upper inner layer wiring 115 .
  • the adhesion area between the cross section of the upper inner wiring 115 (including the first sag portion 118) and the metal film 102 is improved while the adhesion between the upper inner wiring 115 and the epoxy layer 104 is enhanced. It can be enlarged.
  • the lower inward layer interconnection 117 is provided below the central portion of the circuit board 110 (that is, on the side of the back surface interconnection 116).
  • the second dripping portion 119 generated on the glossy surface 120 side of the downward inner layer wiring 117 is made larger than the dripping portion (not shown) generated on the rough surface 121 side of the downward inner layer wiring 117.
  • the second sagging portion 119 generated on the glossy surface 120 side of the lower inner layer wiring 117 can be made larger than the sagging portion (not shown) generated on the rough surface 121 side of the upper inner layer wiring 115.
  • the second sag portion 119 generated on the glossy surface 120 side of the downward inner layer wiring 117 can be made larger than the first sag portion 118 provided on the glossy surface 120 side of the upward inner layer wiring 115.
  • the second sag portion 119 provided on the glossy surface 120 side of the downward inner layer wire 117 is made larger than the other sag portions so that the adhesion area between the lower inner layer wire 117 and the metal film 102 is obtained. Can be increased. This is because, when the metal film 102 is formed by sputtering, the metal film thickness becomes thinner on the lower side (rear surface wiring 116 side) than the upper side (upper surface wiring 114 side or sealing portion 109 side) of the circuit board 110. It is useful to solve the problem of increasing resistance.
  • Embodiment 4 A further improved module will be described using FIGS. 12A and 12B.
  • 12A and 12B are cross-sectional views showing how a gap is provided when dividing the module in the third embodiment of the present invention.
  • a void portion 124 is provided on the back surface side of the circuit board 110 (the surface facing the dicing groove 123 of the epoxy layer 104 sandwiched by the back surface wiring 116 and the lower inward layer wiring 117).
  • FIG. 12A shows that a part of the epoxy layer 104 (insulating layer 104) is cracked to form a void 124 during dicing.
  • FIG. 12B shows a state in which a part of the copper foil 106 (in the figure, the lower inner layer wiring 117) is filled in a part of the void 124 formed in FIG. 12A.
  • a void portion 124 is provided on the surface of the epoxy layer 104 sandwiched between the back surface wiring 116 and the downward inner layer wiring 117 facing the dicing groove 123.
  • the gap 124 can improve the adhesion between the lower inner layer wire 117 and the epoxy layer 104.
  • the insulating film 131 is provided on the outer side of the metal film 102, the insulation between the metal film 102 and the circuit board 110 can be enhanced by the air gap 124.
  • the characteristics of the module 101 can be enhanced by providing the plurality of air gaps 124 on the side surface of the epoxy layer 104 and filling the air gaps 124 with a part of the lower inner layer wiring and the like.
  • FIG. 13 is a view showing a cross-sectional photograph of the module in the fourth embodiment of the present invention by a scanning electron microscope (SEM).
  • FIG. 14 is a schematic view of FIG.
  • FIG. 13 is an example of a cross-sectional photograph by SEM (scanning electron microscope) of the circuit board 110 of the module 101 prepared by the inventors.
  • the magnification is 200 ⁇ and the scale shows a length of 100 ⁇ m.
  • the circuit board 110 has a glass fiber 125, a filler 126, a solder resist 127, and the like.
  • the module 101 includes a circuit board 110, an electronic component 107, a sealing portion 109, and a metal film 102.
  • the circuit board 110 is an epoxy layer 104 in which a core material (for example, glass fiber 125) is impregnated with an epoxy resin, an upper inner layer wiring 115 with a shiny surface 120 of copper foil upward, and a lower inner layer wiring 117 with a shiny surface 120 downward.
  • the circuit board 110 has a top wiring 114 and a back wiring 116.
  • the electronic component 107 is mounted on the top surface wiring 114.
  • the sealing portion 109 mold-seals the electronic component 107 on the circuit board.
  • the circuit board 110 has the upper inner layer wiring 115 exposed with the first sag portion 118 and the lower inner layer wiring 117 exposed with the second sag portion 119.
  • the surface of the sealing portion is covered with the metal film 102 by sputtering or the like.
  • a void portion 124 is provided on the side surface of the epoxy layer 104 constituting the module 101.
  • the second dripping portion 119 is enlarged.
  • a plurality of air gaps 124 are provided in the cross section of the epoxy layer 104 between the lower inner wiring 117 and the back wiring 116.
  • the second dripping portion 119 can be formed larger than the first dripping portion 118.
  • a plurality of air gaps 124 be provided on the side surface (or dicing groove 123) of the circuit board 110 (or epoxy layer 104).
  • plural includes one in which a part of one void portion 124 is branched into plural. This makes it easier to fill the void portion 124 with a portion of the copper foil if there is only one void portion 124 and if it is branched into plural, and adhesion with the insulating layer (or anchor effect) The effect of enhancing the
  • the air gap portion 124 be provided on each of the four side surfaces of the circuit board 110 (or the surface facing the four dicing grooves 123). By so doing, the void portion 124 can be easily filled with a portion of the copper foil on all sides of the module 101, and an effect of enhancing the adhesion (or anchor effect) with the epoxy layer 104 can be obtained.
  • the void portion 124 is a crack or a crack provided on the epoxy layer 104 side, in particular, on the cross section on the epoxy layer 104 side between the lower-level inner layer wiring 117 and the back surface wiring 116 (the back surface electrode is not shown). Is useful.
  • the second sag portion 119 can be enlarged by filling a part of the lower inner layer wire 117 as the second sag portion 119 in the void portion 124, and the metal film 102 and the lower inner layer wire 117.
  • the connection resistance with can be reduced.
  • FIGS. 15A, 15B, 16A, and 16B
  • FIGS. 15A and 15B are partial enlarged photographs of FIG. 13. 16A and 16B are schematic views of FIGS. 15A and 15B.
  • FIG. 15A is an enlarged view of a connection portion between the upper inner layer wiring 115 and the metal film 102 shown in FIG.
  • the contact area between the upper inner layer wiring 115 and the metal film 102 is increased, and the mutual adhesion is achieved. Strength and contact resistance can be reduced.
  • a sagging portion (not numbered) may be provided on the rough surface 121 side of the upper inner layer wiring 115, the size of the sagging portion is desirably suppressed to about the rough surface 121. Since the first sag portion 118 is formed by utilizing the low adhesion between the glossy surface 120 side of the upper inner layer wiring 115 and the epoxy layer 104 in contact with the glossy surface 120 side, the first sag portion 118 is formed large. be able to.
  • FIG. 15B is an enlarged view of a connection portion between the lower inner interconnection 117 shown in FIG. 13 and the metal film 102.
  • the second sag portion 119 on the glossy surface 120 side of the lower inner layer wiring 117, the contact area between the lower inner layer wiring 117 and the metal film 102 is increased, and the mutual adhesion is achieved. Strength and contact resistance can be reduced.
  • a sagging portion (not numbered) may be provided on the rough surface 121 side of the lower-layer inner layer wiring 117, the size of the sagging portion is desirably suppressed to about the rough surface 121.
  • the second dripping portion 119 is formed by utilizing the low adhesion between the glossy surface 120 side of the lower-layer inner layer wiring 117 and the epoxy layer 104 in contact with the glossy surface 120 side, the second sag portion 119 is formed large. be able to.
  • the scale indicates 100 ⁇ m.
  • the maximum length of the void portion 124 is less than 200 ⁇ m (desirably 100 ⁇ m or less), and the thickness (or height) of the void portion 124 is desirably 50 ⁇ m or less (desirably 30 ⁇ m or less).
  • the maximum length of the void portion 124 exceeds 200 ⁇ m or the thickness exceeds 50 ⁇ m, the suppression effect of the glass fiber 125 may be reduced.
  • FIG. 16A is a schematic view of a connection portion between the upper inner layer wiring 115 and the metal film 102 shown in FIG. 15A.
  • the contact area between the upper inner layer wiring 115 and the metal film 102 is increased and the mutual adhesion is achieved. Strength and contact resistance can be reduced.
  • FIG. 16B is a schematic view of a connection portion between the lower inner layer wire 117 and the metal film 102 shown in FIG. 15B.
  • the contact area between the lower inner wiring 117 and the metal film 102 is increased, and the mutual adhesion is achieved. Strength and contact resistance can be reduced.
  • FIG. 17 is a cross-sectional view for explaining the metal film 102 of the module 101 in the fifth embodiment of the present invention.
  • the metal film 102 is composed of a base electrode layer 128, a copper electrode layer 129, and a surface electrode layer 130.
  • the base electrode layer 128 is for enhancing adhesion to the base circuit substrate 110 (for example, a cross section of an epoxy resin substrate formed by impregnating glass fiber with epoxy resin).
  • the base electrode layer 128 can be made of, for example, only the same metal element mainly composed of Ti, Ni, and Cr (preferably, any one of Ti, Ni, and Cr is 50 wt% or more).
  • the base electrode layer 128 may be a combination (may be an alloy) of one or more elements of Ti, Ni, and Cr and another metal element.
  • Ti, Ni, and Cr each have high adhesion to the circuit board 110 (in particular, an epoxy resin to be an insulating layer).
  • the thickness of the base electrode layer 128 is desirably 0.01 ⁇ m or more and 0.50 ⁇ m or less. If the thickness is less than 0.01 ⁇ m, the adhesion to the substrate may be reduced. If the thickness exceeds 0.50 ⁇ m, problems may occur in terms of cost.
  • the metal film thickness can be measured by observing the cross section with a scanning electron microscope (SEM) or using a metal film thickness meter.
  • SEM scanning electron microscope
  • the copper electrode layer 129 is a metal film mainly composed of Cu (a metal film containing 90 wt% or more, preferably 95 wt% or more of Cu).
  • the thickness of the copper electrode layer 129 is desirably 0.1 ⁇ m or more and 10.0 ⁇ m or less. If the thickness is less than 0.1 ⁇ m, the required shielding effect may not be obtained. If the thickness exceeds 10.0 ⁇ m, the film may be affected by residual stress or the like during film formation.
  • the surface electrode layer 130 is useful, for example, to function as an anticorrosion layer or an antioxidant layer of the copper electrode layer 129.
  • the alloy ratio of Ni—Cu can be adjusted by the alloy ratio of the target set in the sputtering apparatus.
  • the use of an alloy exhibiting weak magnetism (or non-magnetism) around 65% of Ni and 35% of Cu enables the thickness of the target to be increased, and the target replacement frequency can be reduced.
  • the thickness of the surface electrode layer 130 is desirably 0.1 ⁇ m or more and 1.0 ⁇ m or less.
  • the base electrode layer 128, the copper electrode layer 129, and the surface metal layer 130 are continuously formed by one sputtering apparatus, for example, without interrupting the vacuum or opening the sample into the atmosphere during film formation. It is desirable to form.
  • the surface metal layer 130 may be provided as needed.
  • a metal film is sputter-deposited continuously using a plurality of targets in one sputtering apparatus (preferably in one vacuum chamber). This can prevent an increase in resistance value at the interface with the base electrode layer 128, the copper electrode layer 129, and the surface metal layer 130 provided as needed. It is because formation of the oxide layer by exposing to air can be prevented.
  • FIG. 18 is a cross-sectional view of the vicinity of the air gap 124 of the module according to the sixth embodiment of the present invention.
  • a state in which the insulating film 131 is further provided on the metal film 102 for insulation will be described with reference to FIG.
  • the void portion 124 and the metal film 102 are covered with the insulating film 131.
  • the inside of the void portion 124 may be filled with the insulating film 131.
  • a curable resin such as a thermosetting resin (for example, an epoxy resin or the like) or a UV curable resin
  • a resin for example, a commercially available epoxy-based thermosetting resin material for coating
  • thermosetting resin to which a coloring material or an inorganic filler is added as the insulating film 131 as necessary.
  • a commercially available solder resist can be used as the insulating film 131.
  • the technique of printing or application is used. It is useful to use.
  • the resin material can be impregnated into the void 124 by heating to lower the viscosity.
  • the resin material can be impregnated to the inside of the void portion 124 by using a vacuum device (or a pressure device) in combination.
  • the growth of the void portion 124 (or a crack) can be suppressed.
  • a module excellent in EMI and EMC characteristics can be realized, and miniaturization of electronic equipment, high density mounting, and narrow adjacent mounting can be realized.
  • circuit board 101, 111a, 111b exposed portion 113 divided body 114 upper surface wiring 115 upper inner layer wiring 116 rear surface wiring 117 lower inner layer wiring 118 first sagging portion 119 second sagging Part 120: glossy surface 121: rough surface 122: adhesive layer 123: dicing groove 124: void portion 125: glass fiber 126: filler 127: solder resist 128: underlying electrode layer 129: copper electrode layer 130: surface electrode layer 131: insulating film

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

絶縁層の中に１層以上の銅箔が内蔵された回路基板と、この回路基板上に実装された電子部品と、この電子部品を回路基板上で封止する封止部と、回路基板の側面と、封止部の表面とを覆う金属膜と、を有するモジュールである。回路基板の側面に銅箔の一部が露出し、銅箔の露出部の幅は２００μｍ未満であり、露出部を介して銅箔と金属膜とが電気的に接続されている。これにより、白化やクラック等の発生を防止する。

Description

モジュールとその製造方法
　本発明は、樹脂でモールド成型されたモジュールとその製造方法に関するものである。
　従来のモジュールについて、図１９Ａ、１９Ｂを用いて説明する。
　図１９Ａ、１９Ｂは、従来のモジュールの断面図である。図１９Ａ、１９Ｂにおいて、従来のモジュール１は、回路基板４と、その上に実装された半導体チップ、積層セラミックコンデンサ、角チップ抵抗器等の部品６が、エポキシ樹脂からなる封止部３で封止されている。更にその上に金属ペースト等の金属膜２が形成されている。
　回路基板４は、その表層や内層に設けられた銅箔パターンからなる配線（図示せず）と、シールド用の銅箔パターンからなるグランド層５と、これらを接続するエポキシ層７から構成されている。なおエポキシ層７とは、ガラス織布等にエポキシ樹脂を含浸させてなる、層間絶縁層である。
　図１９Ａ、１９Ｂにおいて、金属膜２は、シールドのために設けられており、回路基板４を構成するエポキシ層７や、その壁面に露出したグランド層５と接続している。
　図１９Ｂにおいて、金属膜２と、グランド層５との接続部付近には、剥離部８が発生している。剥離部８とは、回路基板４を切断した場合に、エポキシ層７と、グランド層５との界面部分に発生する剥離部分（空き部分とも呼ばれる）である。なお剥離部８は、顕微鏡等の観察で白く見えるため、白化部と呼称される場合もある。
　図２０は、従来のモジュールの剥離部について説明する側面図である。図２０を用いて、剥離部について詳しく説明する。図２０は、モジュール１の表面に導電性ペースト等からなる金属膜２が形成される前の側面図に相当する。
　図２０に示すように、回路基板４の側面に露出したグランド層５と、グランド層５に接するエポキシ層７との界面には、剥離部８ａ、８ｂが発生していることが判る。
　こうした剥離部８ａ、８ｂは、一枚の回路基板４を複数に分割する際、例えば、ダイシング等で切断する際に、回路基板４の切断面に発生しやすい。
　こうした剥離部８ａ、８ｂが発生した回路基板４は、信頼性に影響する場合がある。一度発生した剥離部８ａ、８ｂの上に、金属膜２を設けたとしても、一度離れたエポキシ層７と銅箔からなるグランド層５との界面を再接着することは難しい。なお、図２０は、金属膜２の形成前なので、金属膜２は図示していない。
　１枚の大型の回路基板の上に、複数個の部品６を実装し、更に封止部３で封止されてなる封止構造体（図示せず）を、ダイシング等で複数の個片に分割し、これをモジュール部品１とする場合に、剥離部８ａ、８ｂが発生しやすくなる。これは封止部３と回路基板４という別々の部材を同時に分割、切断する際に、剥離部８ａ、８ｂに応力が集中しやすいためである。すなわち従来の回路基板４において、回路基板４の端面（あるいは切断面）に、グランド層５を露出させた場合、このグランド層５と、グランド層５に隣接するエポキシ層７との界面に、剥離部８のような界面剥離が発生する場合があった。
　なおこの発明に関する先行技術文献としては、以下の特許文献１が知られている。
特開２００６－２８６９１５号公報
　本発明のモジュールは、絶縁層の中に銅箔を内蔵する回路基板と、この回路基板上に実装された電子部品と、この電子部品を封止する封止部と、回路基板の側面と、封止部の表面と、を覆う金属膜と、を有するモジュールである。回路基板に銅箔の一部が露出し、銅箔の露出部の幅は２００μｍ未満であり、露出部を介して銅箔と金属膜とが電気的に接続されている。この構成により本発明のモジュールは、信頼性と、シールド効果を高めることができる。
　更に、本発明のモジュールは、１枚の回路基板の上に、複数の電子部品が実装され、封止樹脂からなる封止部で覆われてなる大型の封止構造体から、複数の小型の分割体を一度に形成することができる。分割時に、銅箔と絶縁層との界面に剥離が発生しにくいため、モジュールの電気的な接続信頼性を向上させることができる。
図１は、本発明の実施の形態１におけるモジュールの断面図である。 図２は、本発明の実施の形態１におけるモジュールの回路基板の側面に設けた露出部について説明する斜視図である。 図３は、本発明の実施の形態１におけるモジュールの回路基板の側面に設けた複数層の露出部について説明する斜視図である。 図４は、本発明の実施の形態１におけるモジュールの回路基板の側面に設けた複数層の露出部について説明する模式図である。 図５Ａは、本発明の実施の形態１におけるモジュールの製造方法を説明する断面図である。 図５Ｂは、本発明の実施の形態１におけるモジュールの製造方法を説明する断面図である。 図６Ａは、本発明の実施の形態１におけるモジュールの製造方法を説明する断面図である。 図６Ｂは、本発明の実施の形態１におけるモジュールの製造方法を説明する断面図である。 図７Ａは、本発明の実施の形態１におけるモジュールの金属膜を形成する前の斜視図である。 図７Ｂは、本発明の実施の形態１におけるモジュールの金属膜を形成した後の斜視図である。 図８Ａは、本発明の実施の形態１におけるモジュールが有する銅箔のパターンの上面図である。 図８Ｂは、本発明の実施の形態１におけるモジュールが有する銅箔のパターンの上面図である。 図９Ａは、本発明の実施の形態２におけるモジュールの断面図である。 図９Ｂは、本発明の実施の形態２におけるモジュールの拡大断面図である。 図１０Ａは、本発明の実施の形態３におけるモジュールの製造方法を説明する断面図である。 図１０Ｂは、本発明の実施の形態３におけるモジュールの製造方法を説明する断面図である。 図１０Ｃは、本発明の実施の形態３におけるモジュールの製造方法を説明する断面図である。 図１０Ｄは、本発明の実施の形態３におけるモジュールの製造方法を説明する断面図である。 図１０Ｅは、本発明の実施の形態３におけるモジュールの製造方法を説明する断面図である。 図１１Ａは、本発明の実施の形態３におけるモジュールの分割する様子を説明する断面図である。 図１１Ｂは、本発明の実施の形態３におけるモジュールの分割する様子を説明する断面図である。 図１２Ａは、本発明の実施の形態４におけるモジュールを分割する際に、空隙部を設ける様子を示す断面図である。 図１２Ｂは、本発明の実施の形態４におけるモジュールを分割する際に、空隙部を設ける様子を示す断面図である。 図１３は、本発明の実施の形態４におけるモジュールの走査型電子顕微鏡（ＳＥＭ）による断面写真を示す図である。 図１４は、図１３の模式図である。 図１５Ａは、図１３の部分拡大写真を示す図である。 図１５Ｂは、図１３の部分拡大写真を示す図である。 図１６Ａは、図１５Ａの模式図である。 図１６Ｂは、図１５Ｂの模式図である。 図１７は、本発明の実施の形態５におけるモジュールの金属膜について説明する断面図である。 図１８は、本発明の実施の形態６におけるモジュールの空隙部付近の断面図である。 図１９Ａは、従来のモジュールの断面図である。 図１９Ｂは、従来のモジュールの断面図である。 図２０は、従来のモジュールの剥離部について説明する側面図である。
　（実施の形態１）
　以下、本発明の実施の形態１におけるモジュールについて図面を用いて説明する。図１は、本発明の実施の形態１におけるモジュールの断面図である。
　図１に示すように、回路基板１１０は、最表層に設けられた配線１０５と、内層に設けられた配線（内層に設けられた配線は図示していない）や、銅箔１０６（グランド層）を有している。
　そして半導体チップや、積層セラミックコンデンサ、角チップ抵抗器等の電子部品１０７は、半田等の実装部１０８を介して、配線１０５に実装されている。なお実装部１０８の実装方法は、半田に限定されない。
　セラミック製のフィラー等が添加されてなるエポキシ樹脂等からなる封止部１０９で電子部品１０７を覆うことにより、電子部品１０７の信頼性を高めている。
　図１では、複数の銅箔１０６が、回路基板１１０の側面で、千鳥状態（すなわち交互にずれる状態）で金属膜１０２に接続する様子を模式的に示している。
　エポキシ層１０４（絶縁層１０４）として、ガラス繊維（例えば、ガラス織布やガラス不織布）をエポキシ樹脂で含浸、硬化してなるものを用いることができる。あるいは、アラミド繊維（例えば、アラミド織布やアラミド不織布）をエポキシ樹脂で含浸、硬化してなるものを用いても良い。回路基板１１０はエポキシ層１０４中に1層以上の銅箔１０６を内蔵している。
　封止部１０９として、無機フィラー等を添加したエポキシ樹脂等からなる封止材を用いる。図１において、封止部１０９の投影面積（あるいは床面積）と、回路基板１１０の投影面積（あるいは床面積）とを、略同じとしているが、これに限定する必要は無い。
　例えば、回路基板１１０を、インターポーザーとした場合、回路基板１１０の投影面積が、封止部１０９の投影面積よりも小さくなる場合がある。電子部品１０７を、ＣＰＵのような半導体素子とし、インターポーザーとなる回路基板１１０の上にベアチップ実装した後、液状の封止樹脂（ポッティング樹脂ともいう）を、半導体素子の上に滴下しても良い。
　銅箔１０６としては、電気銅や圧延銅を用いる。銅箔１０６の厚みは、１２μｍ、１８μｍ、３６μｍ等を選ぶことで、回路基板１１０からの露出部(例えば、後述する図２の露出部１１１の幅)を２００μｍ未満に加工しやすい。
　なお銅の防錆の目的で、金属膜１０２にＮｉやＺｎ等の金属材料を添加したり、合金化をすることは有用である。また複数層とすることも有用である。この場合、最表層には防錆性に優れたＮｉ等の金属材料を用いることが望ましい。金属膜１０２の内層側は、銅を主体とすることが望ましい。これは回路基板１１０からの銅箔１０６の露出部との接続抵抗を下げるのに有用な為である。銅は、電気抵抗が低く、シールド性（ＥＭＩ及びＥＭＣ）に優れているためである。また金属膜１０２の内層側に、チタン等を用いることで、金属膜１０２と回路基板１１０、あるいはエポキシ層１０４との密着性を高めることができる。なお金属膜１０２の形成方法については、後述する図６Ａ、６Ｂで説明する。
　次に本願の特徴である、モジュール１０１を構成する回路基板１１０に内蔵した銅箔１０６の一部を露出してなる露出部１１１の形状について、図２を用いて説明する。
　図２は、本発明の実施の形態１におけるモジュール１０１の回路基板の側面に設けた露出部１１１について説明する斜視図である。露出部１１１は、回路基板１１０に内蔵される銅箔１０６の一部を、回路基板１１０の側面に露出したものである。露出部１１１の幅をそれぞれ、矢印１１２ａ、１１２ｂ、１１２ｃ、・・・、１１２ｎで示す（ｎは整数）。図２において、露出部１１１は、左回りに数えている。
　回路基板１１０の側面における露出部１１１の幅（矢印１１２ａ、１１２ｂ、１１２ｎ等で示す部分）は、それぞれ銅箔１０６の厚み以上で２００μｍ未満が望ましい。露出部１１１の幅が２００μｍを超えると、前述した図１９Ａ、１９Ｂや図２０で説明した剥離部８、８ａ、８ｂが発生する場合がある。露出部１１１の幅を銅箔１０６の厚み未満とした場合、加工が難しくなる場合がある。なお複数の露出部１１１を同一平面上で隣接して設ける場合、複数の露出部１１１の間は、使用する銅箔１０６の厚み以上、離すことが望ましい。
　図２において、回路基板１１０を構成するエポキシ層１０４の中には１枚以上の銅箔１０６が内蔵されている。そして銅箔１０６の周囲（例えば、４辺の内２辺以上、更には３辺以上、更に望ましくは４辺全て）に、露出部１１１を設けている。露出部１１１とは、回路基板１１０に内蔵された銅箔１０６からなるグランドパターンの一部が、切断（例えば、ダイシング）によって、その側面に露出した部分である。露出部１１１の上下左右は、すべてエポキシ層１０４で覆われている。こうすることで、露出部１１１の上下左右の側面において露出部１１１と金属膜１０２との密着力を高められる。更に露出部１１１の幅を２００μｍ未満（更には１５０μｍ以下、用途に応じては１００μｍ以下）とする。こうすることで露出部１１１の露出面積に対して、露出部１１１の上下左右の側面における銅箔１０６とエポキシ層１０４との密着面積（あるいはその比率）を相対的に増加できる。なお露出部１１１の高さ（あるいは厚み）は、露出部１１１を構成する銅箔１０６の厚みで決まる。
　図２において、個々の露出部１１１の幅の合計を、グランド接続全長Ｌとする。すなわちグランド接続全長Ｌを、（矢印１１２ａで示した幅）＋（矢印１１２ｂで示した幅）＋（矢印１１２ｃで示した幅）＋（矢印１１２ｄで示した幅）＋・・・＋（矢印１１２ｎで示した幅）＝（グランド接続全長Ｌ）とする。ここでｎ＝１、２、３、・・・・・・で表される整数である。
　図３は、本発明の実施の形態１におけるモジュールの回路基板の側面に設けた複数層の露出部について説明する斜視図である。
　図３において、複数層の銅箔１０６は、互いに重なるように設けられている。露出部１１１ａは２層目のエポキシ層１０４における銅箔１０６の露出部１１１を示しており、露出部１１１ｂは１層目のエポキシ層１０４における銅箔１０６の露出部１１１を示している。
　なおエポキシ層１０４を介して複数層が積層された銅箔１０６と銅箔１０６との間に、配線１０５を設けることは有用である。図３に示すように、グランドパターンとなる銅箔１０６を複数層設けることで、露出部１１１を介して金属膜１０２との電気的接続箇所を増加できるため、更にシールド効果を高められる。
　図４は、本発明の実施の形態１におけるモジュールの回路基板の側面に設けた複数層の露出部について説明する模式図である。図４は、複数の銅箔１０６を、その露出部１１１が完全には重ならないように設けた様子を示している。完全には重ならないように、すなわち互いにずれるように積層することで、露出部１１１ａと露出部１１１ｂとの隙間を漏洩する電磁波を低減できる。なお露出部１１１ａと露出部１１１ｂとの一部が重ならないようにすることを、千鳥とよぶ。しかし、これは市松模様のように、完全に重ならないようにするものではなく、露出部１１１ａと露出部１１１ｂとが部分的に重なる状態も、千鳥状態の一種であり、電磁波の漏洩低減効果が得られる。
　図４のように、露出部１１１を千鳥状態とすることで、銅箔１０６と、露出部１１１ａ、１１１ｂと、この銅箔１０６に接続された金属膜１０２との隙間の漏洩ノイズを低減する効果が得られる。なお図４は模式図であり、露出部１１１ａと、露出部１１１ｂの一部が重なっても良い。
　次にモジュール１０１の製造方法の一例について、図５Ａ、５Ｂ、６Ａ、６Ｂを用いて説明する。
　図５Ａ、５Ｂ、６Ａ、６Ｂは、本発明の実施の形態１におけるモジュール１０１の製造方法を説明する断面図である。図５Ａ、５Ｂ、６Ａ、６Ｂを用いて、電子部品１０７を実装する様子を、部分的に拡大して説明する。
　図５Ａに示すように、回路基板１１０に電子部品１０７を実装する。なお１枚の大きな回路基板１１０の上に、複数個の電子部品１０７を実装し、後で切断し、複数個のモジュール１０１とすることは有用である（図示せず）。
　図５Ｂは、電子部品１０７を回路基板１１０に実装した様子を示す断面図である。回路基板１１０の電子部品１０７の実装面側に設ける配線１０５は、必要最小限とする（すなわち、実装部１０８で実装される部分のみだけとする）ことが望ましい。回路基板１１０の電子部品１０７の実装面側に設ける配線１０５の表面と、封止部１０９とが接した場合、密着不足や半田フラッシュ等の課題が発生する可能性があるからである。
　図６Ａ、６Ｂは、モジュール１０１の製造方法の一例を説明する断面図である。分割体１１３は、大きな１枚の回路基板１１０の上に、複数個の電子部品１０７を実装し、エポキシ樹脂等で覆い、封止部１０９とした後、個片状に切断したものである。分割体１１３の製造については、後述する図１０Ａ～１０Ｅで改めて説明する。
　図６Ａに示すように、分割体１１３を形成する。その後、図６Ｂに示すように、金属膜１０２を形成する。こうすることで、銅箔１０６の露出部１１１と、その上に形成する金属膜１０２との密着性を高められる。
　図７Ａは、本発明の実施の形態１におけるモジュールの金属膜を形成する前の斜視図である。図７Ｂは、本発明の実施の形態１におけるモジュールの金属膜を形成した後の斜視図である。図７Ａ、７Ｂを用いて、露出部１１１を覆うように、金属膜１０２を形成する様子を説明する。
　図７Ａは、回路基板１１０に実装された電子部品１０７（図６Ａ参照）を、封止材で覆い封止部１０９を形成した後、所定形状に分割されてなる分割体１１３を示す斜視図である。なお１枚の回路基板１１０に、複数個の電子部品１０７を実装し、これら全体を一度に（あるいは必要に応じて個別に）封止材で覆った後、複数に分割しても良い。分割時にダイシング装置等で、分割体１１３を四辺がそれぞれ直線的な四辺形とすることができ、作業性を高められる。
　なお分割体１１３の形状は、上面から見たときに正方形や長方形などの四角形（立体的形状としては直方体）とすることが望ましい。このような構造にすることで、封止後の大きな構造体から、小さな複数の分割体１１３をダイシング装置等で容易に分割、切断することができる。なおこの分割の際に、回路基板１１０と封止部１０９とを、同時にダイシング装置で分割、切断することができる。
　図７Ｂは、分割体１１３の上に、金属膜１０２をスパッタ装置で形成した後の状態を示す斜視図である。なお金属膜１０２の形成はスパッタ法が望ましい。スパッタ法を用いることで、下地となるエポキシ層１０４や露出部１１１との密着力を高められる。なお必要に応じて、金属膜１０２の形成に、めっき工法や導電性ペーストを塗布することも可能である。
　図７Ａに示すように、銅箔１０６を２層以上とし、少なくとも露出部１１１の一部以上を、厚み方向にずらすことは有用である。
　図７Ｂにおいて、点線は、金属膜１０２の下に隠れた露出部１１１を示す。なお露出部１１１は、回路基板１１０の複数側面（望ましくは３側面、更には４側面）に設けられることが望ましい。
　図８Ａ、８Ｂは、本発明の実施の形態１におけるモジュール１０１（図７Ａ参照）が有する銅箔１０６のパターンの一例を示す上面図である。図８Ａ、８Ｂに示す銅箔１０６のパターンを複数個、回路基板１１０（図７Ａ参照）に形成した後、分割することで、露出部１１１（図７Ａ参照）を形成することができる。図８Ａ、８Ｂにおいて、露出部１１１ａは２層目のエポキシ層１０４における銅箔１０６の露出部１１１を示しており、露出部１１１ｂは１層目のエポキシ層１０４における銅箔１０６の露出部１１１を示している。
　図８Ａ、８Ｂに示すように、銅箔１０６をパターニングしておくことで、モジュール１０１の側面に、図２～４、７Ａで示したような露出部１１１を形成することができる。
　なお図８Ａ、８Ｂに示すパターンを、厚み方向に積層することで、図７Ａ、７Ｂに示したように、厚み方向に千鳥上の露出部１１１を形成することができる。
　次に、回路基板１１０の端部に露出させる銅箔１０６のパターン幅（露出部１１１の幅）の最適化について、表１、表２、表３を用いて説明する。
　表１は、回路基板１１０の側面に露出させる銅箔１０６からなる露出部１１１のパターン幅（露出部１１１の幅）と、剥離部の発生との関係について、評価した結果の一例を示すものである。表１における白化率とは、剥離の有無を白化の有無としたものであり、剥離の発生率を示すものである。
Figure JPOXMLDOC01-appb-T000001
　表１の評価サンプルの作製方法を以下に示す。１枚の大きなエポキシ基板（Ｎ＝１０枚）に、図５Ａ、５Ｂで示した２層の銅箔１０６を設けた。銅箔１０６の厚みは３６μｍである。更に図６Ａ、６Ｂ、７Ａ、７Ｂ、８Ａ、８Ｂに示したようにしてモジュール１０１基板を作製した。最後に、封止部１０９と回路基板１１０とを同時にダイシング装置で所定形状（例えば、５ｍｍ角）に切断した。切断面に露出した露出部１１１を顕微鏡観察し、剥離部の発生の有無を調べたものが表１に示す結果である。
　表１におけるパターン幅とは、図２～図４の矢印１１２ａ～１１２ｎで示した露出部の幅であり、単位はμｍである。
　表１における白化率は、１つの露出部１１１に、僅かであっても剥離やクラック等が発生した場合を発生（ＮＧ）とし、露出部１１１に剥離やクラック等がまったく発生していない場合を良品（ＯＫ）としている。そして、複数個の露出部１１１の合計に対して、ＮＧの数を百分率で表したものである。
　表１より、露出部１１１の幅が、１５０μｍ以下の場合、剥離部が発生しないことが判る。また露出部１１１の幅が、２００μｍ以上の場合、剥離部が発生しやすいことが判る。
　表１の結果より、パターン幅が一定以上（例えば、２００μｍ以上）となると、白化率が急激に上昇することが判る。これは、ダイシング等によって、部分的に剥離部が発生した場合、その剥離部が大きく成長することを意味する。あるいは、銅箔１０６とエポキシ層１０４との界面が一度剥離してしまった後は、二度と密着しない、あるいは二度と接着しないことを意味する。
　これらの実験結果より、剥離（あるいは白化）について、以下のように考えることができる。すなわち、ダイシングすることで、必ず、銅箔１０６とエポキシ層１０４との界面が剥離する訳では無い。銅箔１０６とエポキシ層１０４とを同時にダイシングした場合、閾値となる長さ（露出部の幅）までは、少なくとも銅箔１０６とエポキシ層１０４との界面の接着力が、ダイシングによる剥離力を食い止める。しかし閾値となる長さを越えた場合、少なくとも銅箔１０６とエポキシ層１０４との界面の接着力が、ダイシングによる剥離力に負けてしまい、剥離を発生してしまう。そして一度剥離が発生した場合、この剥離は、更に大きく広がる。なおこの閾値とは、露出部１１１の左右からの長さと考えられる。これは、銅箔１０６を切断する際に、ダイシングがスタートする露出部１１１端部と、ダイシングが終了する露出部１１１端部とが、共に剥離の発生率が低いためである。そして露出部１１１の中央部分で、一番剥離部が発生しやすいためである。
　この結果より、封止部１０９と回路基板１１０とからなる封止構造体を分割する際に剥離や白化、クラック等が発生しやすいことが判る。なおこうした白化やクラックの発生には、封止部１０９の切断に伴い発生する削りカス（例えば、無機フィラー）の存在もその原因の一つと予想される。これは銅箔１０６の厚みを１２μｍ～３６μｍまで変化させたにも係わらず、前述の表１と同様の結果が得られたことからも類推できる。
　露出部１１１と露出部１１１の隙間（以下、スリット幅とする）の最適化による、漏洩ノイズの低減例の一例について、表２、表３を用いて説明する。
　表２は、複数の露出部１１１と露出部１１１の隙間であるスリット幅と、ノイズとなる信号の漏洩についてＥＭＩ評価を行なった一例を示す表である。
　表２におけるλは、モジュール内で発生する２．４ＧＨｚ帯の不要輻射の波長を表している。千鳥状態とは、図４に示したように、複数の銅箔１０６に設けた露出部１１１が、厚み方向で交互にずれるように設けた状態を示す。平行状態とは、前述の図３に示したように、複数の銅箔１０６に設けた露出部１１１を、厚み方向で重なるように設けた状態を示す。
Figure JPOXMLDOC01-appb-T000002
　表２で、数値が小さいほど、シールド効果が高い状態を示している。なお表２において、グランド接続長をＬとした場合、Ｌ＜（λ／８）である。またスリット幅Ｗは、Ｗ＜３Ｌとしている。なお表２において、Ｗは３Ｌよりもやや小さい値とした。
　表２より、露出部１１１は、平行（銅箔１０６の厚み方向に略完全に一致した状態）とするより、千鳥（銅箔１０６の厚み方向に平行にずらした状態）とする方が良いことが判る。なお表２は、２．４ＧＨｚの基本周波数での評価結果である。
　表３は、グランド接続全長Ｌと、ＥＭＩとの関係について評価した結果の一例を示すものである。
Figure JPOXMLDOC01-appb-T000003
　表３は、グランド接続全長Ｌを変化させたときの２．４ＧＨｚのシールド効果を示した表である。モジュール１０１の全外周でグランドに接続されている状態を１００％として、その接続状態を１５％まで低減させた時のシールド効果をシミュレーションした結果である。
　表３で、数値が小さいほど、シールド効果が高い状態を示しており、－６８ｄＢ以下のシールド効果（モジュール１０１使用）を得るためには、グランド接続全長Ｌがモジュール１０１の全外周の１５％以上、必要であることが判る。
　金属カバー構造のシールド材を用いた従来構造のモジュール１０１のシールド効果が約－７０ｄＢである。これより、グランド接続全長Ｌは、モジュール１０１の全外周に対して、おおむね２０％以上を確保すれば問題ないレベルが実現できる。
　なおグランド接続全長Ｌの上限は５０％以下、更には７５％以下（更には８０％以下）が望ましい。８０％を超えた場合、金属膜１０２が剥離する可能性があるからである。
　（実施の形態２）
　次に、銅箔の露出部１１１と、金属膜１０２との密着性の改善例について図面を用いて説明する。図９Ａ、９Ｂは、本発明の実施の形態２におけるモジュールの断面図である。複数の電子部品１０７が、実装部１０８を介して、上面配線１１４に実装されている。
　回路基板１１０は、上向内層配線１１５と下向内層配線１１７とを有する。下向内層配線１１７も、上向内層配線１１５も、共に回路基板１１０に内蔵された内層配線の１つである。内層配線の一部が、グランドパターンとなる。そしてグランドパターンとなる内層配線を構成する銅箔１０６（グランド層）の一部が、回路基板１１０の側面に露出し、露出部１１１となる。
　図９Ａは、実施の形態２におけるモジュール１０１の断面図である。図９Ａに示すように、モジュール１０１は、回路基板１１０と、封止部１０９と、これらを覆う金属膜１０２と、を有している。金属膜１０２はスパッタ等の薄膜法で形成されている。
　回路基板１１０は、エポキシ層１０４と、１層以上の上向内層配線１１５と、１層以上の下向内層配線１１７と、上面配線１１４と、裏面配線１１６とを、有している。エポキシ層１０４はガラス繊維等の芯材（図示せず）にエポキシ樹脂（図示せず）を含浸して形成される。
　上面配線１１４は、回路基板１１０の、封止部１０９側、あるいは封止部１０９に内蔵された電子部品１０７側の表面に設けた配線であり、電子部品１０７を、実装部１０８を介して実装する部分に相当する。
　裏面配線１１６は、回路基板１１０の、モールド側でない部分であり、モジュール１０１を、他の回路基板（図示せず）やマザー基板（図示せず）に、実装するための配線である。
　上向内層配線１１５とは、回路基板１１０に内蔵された内層配線の１つであり、配線を構成する銅箔１０６の光沢面１２０が上向（すなわち、上面配線１１４側）である。なお上向内層配線１１５の粗面１２１側は、下向（すなわち、裏面配線１１６側）である。
　下向内層配線１１７は、配線を構成する銅箔の光沢面１２０が下向である。すなわち、封止部１０９の逆側すなわち裏面配線１１６側である。なお下向とは便宜上の言葉であり、モールドの逆側という意味である。なお下向内層配線１１７は粗面１２１側が、上向（すなわち、上面配線１１４側）である。なお、下向内層配線１１７および上向内層配線１１５として、片面が光沢面１２０で他面が粗面１２１の銅箔１０６（片面光沢の銅箔と呼ばれることもある）を用いる。これは光沢面１２０が露光時のパターン解像度に、粗面１２１がエポキシ層１０４側との密着性に、それぞれ優れているからである。また銅箔の、一面を光沢面１２０とし、他面を粗面１２１とするには、処理液、あるいは粗化処理液を用いることが有用である。
　図９Ａ、９Ｂにおいて、金属膜１０２は、スパッタ装置（図示せず）を用いて、モジュール１０１の５面（即ち、天井面と４つの側面の合計５面）にシールドとなる金属膜１０２を形成している。スパッタ装置を用いて金属膜１０２を形成することで、金属膜の薄層化と、更に金属膜の低抵抗化が可能となる。
　また金属膜１０２と、グランドとなる上向内層配線１１５や下向内層配線１１７との接続部（回路基板１１０の断面に露出した上向内層配線１１５や下向内層配線１１７）に、第１のダレ部１１８と第２のダレ部１１９を形成する。これにより、上向内層配線１１５や下向内層配線１１７と、金属膜１０２との接続面積を広げることができ、シールド性を高める効果が得られる。本発明における「ダレ」とは金属加工時に発生するものに相当する。こうしたダレは、英語では“ｓｈｅａｒ　ｄｒｏｐ”あるいは“ｓｈｅａｒ　ｄｒｏｏｐ”と呼ばれることがある。これはスパッタ装置によって、モジュール１０１の５面に金属膜１０２を設けた場合、モジュール１０１の側面側の金属膜１０２の膜厚が、モジュール１０１の天井面側の膜厚より薄くなりやすいためである。さらに第１のダレ部１１８、第２のダレ部１１９を形成することで、上向内層配線１１５や下向内層配線１１７と、金属膜１０２との接続面積を広げることができる。こうして金属膜１０２の抵抗値を小さくすることで、更にシールド性を高める効果が得られる。
　また第１のダレ部１１８より、第２のダレ部１１９の大きさを大きくすることで、シールド性が低下しやすい回路基板１１０の下側において、グランドとなる下向内層配線１１７と、金属膜１０２との間の接続抵抗を小さくすることができる。すなわち、モジュール１０１の電気的な接続信頼性やシールド性を向上させることができる。ここでダレ部の大きさとはダレ部の幅、面積、厚みのいずれか１つ以上であり、回路基板１１０の下側とはモジュール１０１を実装するためのマザー基板側、あるいは裏面配線１１６側である。
　図９Ｂは、図９Ａの第１のダレ部１１８や第２のダレ部１１９付近を部分拡大した断面図である。図９Ｂに示すように、上向内層配線１１５の光沢面１２０側には第１のダレ部１１８を、下向内層配線１１７の光沢面１２０側には第２のダレ部１１９を形成している。
　なお第１のダレ部１１８は小さくても良いが、第２のダレ部１１９は、一定以上の大きさ（望ましくは、下向内層配線１１７の厚みの０．５倍以上１０倍以下）を有することが望ましい。これはシールド性が低下しやすい回路基板１１０の下側において、第２のダレ部１１９を大きくすることで、グランドとなる内部配線と、シールド部となる金属膜１０２との間の接続抵抗を小さくするためである。
　また、エポキシ層１０４に、ガラス繊維１２５等の芯材を含むものを用いることで、モジュール１０１の下部のエポキシ層１０４側の断面に割れ部分を設けた場合でも、割れ部分の成長を芯材で制御することができる。ここでモジュール１０１の下部とは、下向内層配線１１７と裏面配線１１６との間をいい、割れ部分とは例えば後述する空隙部１２４のことをいう。またクラック等が発生した場合でも、エポキシ層１０４に含まれる芯材が、エポキシ層１０４に含まれるエポキシ樹脂の欠落を防止する。
　なお封止部１０９は、熱膨張係数等の調整用の無機フィラ－等を添加したエポキシ樹脂等からなる封止材を用いることができる。
　上面配線１１４、上向内層配線１１５、下向内層配線１１７、裏面配線１１６等を構成する銅箔１０６としては、電気銅や圧延銅を用いる。銅箔の厚みは、１２μｍ、１８μｍ、３６μｍ等を選ぶことで、その回路基板１１０からの露出部（更には第１のダレ部１１８、第２のダレ部１１９）の形成が容易となる。
　（実施の形態３）
　次に、実施の形態３として、モジュール１０１（図９Ａ参照）の製造方法の一例について、図１０Ａ～図１１Ｂを用いて説明する。
　図１０Ａ～１０Ｅは、本発明の実施の形態３におけるモジュール１０１の製造方法を説明する断面図である。
　接着層１２２として、例えばダイシングテープを使うことができる。ダイシング溝１２３は、ダイシングによって形成された分割溝に相当する。
　図１０Ａに示すように、回路基板１１０に電子部品１０７を実装する。
　図１０Ｂは、電子部品１０７を回路基板１１０に実装した様子を示す断面図である。
　図１０Ｃは、電子部品１０７が実装された回路基板１１０に、封止部１０９を形成する様子を示す断面図である。封止部１０９は、モールド材料（例えば、エポキシ樹脂に熱膨張係数調整用のセラミックフィラ－等を添加したもの）を使うことができる。またモールドには、金型やプレス、加熱装置（これらは図示せず）等を用いることができる。
　こうして得たサンプルを、図１０Ｃに示すように、接着層１２２の上に固定することで、ダイシング装置（図示せず）による分割（あるいは切断）が容易となる。
　図１０Ｄは、図１０Ｃで作成したサンプルを、ダイシング装置によって所定寸法に分割（あるいは切断）する様子を示す断面図である。
　図１０Ｅは、図１０Ｄで得たサンプルの表面に、スパッタ装置（図示せず）を用いて、金属膜１０２を形成する様子を説明する断面図である。なお図１０Ｄから図１０Ｅの状態において、個別に分割（あるいは切断）されたサンプルを、別の接着層１２２に張り替えても良い。
　なお図１０Ａ～１０Ｅにおいて、回路基板１１０の表面に形成された、電子部品１０７の実装用の上面配線１１４や、裏面配線１１６、上向内層配線１１５や下向内層配線１１７、あるいはソルダーレジスト等は図示していない。
　以上、図１０Ａ～１０Ｅに示すように、１枚の回路基板１１０に、複数個の電子部品１０７を実装し、これら全体を一度にモールド用の封止材で覆い、１つの大きな封止構造体とする。そして、図１０Ｄに示すように、この封止構造体を、ダイシング装置等で、複数に分割（あるいは切断）することで、個々のモジュール（例えば図６Ａの分割体１１３）とすることができる。
　次に、図１１Ａ、１１Ｂを用いてモジュール１０１を分割する際の様子を更に詳しく説明する。図１１Ａ、１１Ｂは、本発明の実施の形態３におけるモジュール１０１の電子部品１０７が実装された回路基板１１０を、分割する様子を説明する断面図である。
　図１１Ａは、回路基板１１０をダイシングする前、図１１Ｂは、回路基板１１０をダイシングした後の状態をそれぞれ示す。
　図１１Ａに示すように、回路基板１１０は、１層以上の上向内層配線１１５と、１層以上の下向内層配線１１７と、これらを層間接続する複数のエポキシ層１０４と、を有している。なお図１１Ａ、１１Ｂにおいて、回路基板１１０の表面に設けた上面配線１１４や裏面配線１１６、ソルダーレジスト、複数の内層間を層間接続するビア部分等は、図示していない。
　図１１Ａにおいて、上向内層配線１１５は、回路基板１１０の上側に設けた上面配線１１４側（図示せず）に、その光沢面１２０を向けた状態で１層以上が形成されている。下向内層配線１１７は、回路基板１１０の下側に設けた裏面配線１１６側（図示せず）に、その光沢面１２０を向けた状態で、１層以上が形成されている。
　次に図１１Ｂに示すように、ダイシング溝１２３を形成することで、第１のダレ部１１８より第２のダレ部１１９を大きくする。
　図１１Ｂは、ダイシングした後の状態を示す。図１１Ｂに示すように、ダイシング装置の回転刃（図示せず）を回路基板１１０に当てて、ダイシング溝１２３を形成する。
　図１１Ｂにおいて、第１のダレ部１１８とは、上向内層配線１１５の光沢面１２０に発生させたダレ部である。ここでダレ部とは、ダイシングの回転刃の回転に伴い、銅箔の一部がダレ部（あるいは一種のバリ部）となった部分である。
　図１１Ｂに示すように、回路基板１１０の中央部より上（すなわち上面配線１１４側）に、上向内層配線１１５を設ける。これにより、上向内層配線１１５の光沢面１２０側に発生する第１のダレ部１１８を、上向内層配線１１５の粗面１２１側に発生したダレ部（図示せず）より大きくすることができる。この構成により、上向内層配線１１５とエポキシ層１０４との密着性を高めながらも、上向内層配線１１５の断面部分（第１のダレ部１１８を含む）と、金属膜１０２との密着面積を大きくすることができる。
　また図１１Ｂに示すように、回路基板１１０の中央部より下（すなわち裏面配線１１６側）に、下向内層配線１１７を設ける。これにより、下向内層配線１１７の光沢面１２０側に発生させた第２のダレ部１１９を、下向内層配線１１７の粗面１２１側に発生したダレ部（図示せず）よりも大きくすることができる。また、下向内層配線１１７の光沢面１２０側に発生した第２のダレ部１１９を上向内層配線１１５の粗面１２１側に発生したダレ部（図示せず）より大きくすることができる。更に、下向内層配線１１７の光沢面１２０側に発生した第２のダレ部１１９を上向内層配線１１５の光沢面１２０側に設けた第１のダレ部１１８より大きくすることができる。このように、下向内層配線１１７の光沢面１２０側に設けた第２のダレ部１１９を、それ以外のダレ部より、大きくすることで、下向内層配線１１７と金属膜１０２との密着面積を大きくできる。これはスパッタで金属膜１０２を形成した場合、回路基板１１０の上側（上面配線１１４側、あるいは封止部１０９側）より下側（裏面配線１１６側）が、その金属膜厚が薄くなり、シート抵抗が増加する課題の解決に有用である。
　（実施の形態４）
　更に改良を加えたモジュールについて、図１２Ａ、１２Ｂを用いて説明する。
　図１２Ａ、１２Ｂは、本発明の実施の形態３におけるモジュールを分割する際に、空隙部を設ける様子を示す断面図である。
　図１２Ａにおいて、回路基板１１０の裏面側（裏面配線１１６と下向内層配線１１７で挟まれたエポキシ層１０４のダイシング溝１２３に面した面）に空隙部１２４を設ける。
　図１２Ａは、ダイシング時に、エポキシ層１０４（絶縁層１０４）の一部が割れ、空隙部１２４を形成する様子を示す。図１２Ｂは、図１２Ａで形成された空隙部１２４の一部に、銅箔１０６（図では下向内層配線１１７）の一部が充填される様子を示す。
　図１２Ａ、１２Ｂに示すように、ダイシング時に、裏面配線１１６と下向内層配線１１７で挟まれたエポキシ層１０４のダイシング溝１２３に面した面に空隙部１２４を設ける。空隙部１２４によって、下向内層配線１１７と、エポキシ層１０４との密着性を高められる。更に、金属膜１０２の外側に絶縁膜１３１を設ける際には、この空隙部１２４によって、金属膜１０２と、回路基板１１０の絶縁性を高めこともできる。
　以上のように、エポキシ層１０４の側面に複数の空隙部１２４を設け、この空隙部１２４に、下向内層配線の一部等を充填することで、モジュール１０１の特性を高められる。
　次に、図１３、１４を用いてモジュール１０１の回路基板１１０の構造について説明する。図１３は、本発明の実施の形態４におけるモジュールの走査型電子顕微鏡（ＳＥＭ）による断面写真を示す図である。図１４は、図１３の模式図である。
　図１３は、発明者らが作成したモジュール１０１の回路基板１１０のＳＥＭ（走査型電子顕微鏡）による断面写真を示す図の一例である。図１３において、倍率は２００倍であり、スケールは１００μｍの長さを示している。回路基板１１０は、ガラス繊維１２５、フィラー１２６、ソルダーレジスト１２７などを有している。
　モジュール１０１は、回路基板１１０、電子部品１０７、封止部１０９、金属膜１０２を有している。回路基板１１０は芯材（例えばガラス繊維１２５）にエポキシ樹脂を含浸したエポキシ層１０４と、銅箔の光沢面１２０が上向きの上向内層配線１１５と、光沢面１２０が下向きの下向内層配線１１７とを有している。更に、回路基板１１０は上面配線１１４と、裏面配線１１６とを有している。電子部品１０７は上面配線１１４に実装されている。封止部１０９は電子部品１０７を回路基板上でモールド封止する。また、回路基板１１０は第１のダレ部１１８を伴って露出した上向内層配線１１５と、第２のダレ部１１９を伴って露出した下向内層配線１１７とを有している。スパッタ等による金属膜１０２によって封止部の表面は覆われる。
　そして、モジュール１０１を構成するエポキシ層１０４の側面に空隙部１２４を設ける。空隙部１２４に、下向内層配線１１７の一部を充填することで、第２のダレ部１１９を大きくしている。更に下向内層配線１１７と裏面配線１１６との間のエポキシ層１０４の断面に、複数の空隙部１２４を設ける。これにより、第１のダレ部１１８より第２のダレ部１１９を大きく形成することができる。スパッタ等で金属膜１０２を形成した場合、下側（即ち裏面配線１１６側）ほど、金属膜１０２の厚みが薄くなる。そのため、金属膜１０２のシート抵抗が増加し、グランドとなる銅箔との接続が難しくなるという課題の解決に有用である。
　図１３、図１４に示すように、空隙部１２４は、回路基板１１０（あるいはエポキシ層１０４）の側面（あるいは、ダイシング溝１２３）に、複数設けることが望ましい。なお複数とは、１つの空隙部１２４の一部が複数に枝分かれしているものも含む。これは空隙部１２４が１つだけであっても、複数に枝分かれしていれば、この空隙部１２４に銅箔の一部を充填しやすくなり、また絶縁層との密着性（あるいはアンカー効果）を高める効果が得られるためである。
　なお空隙部１２４は、回路基板１１０の４つの側面（あるいは４つのダイシング溝１２３に面した面）に、それぞれ設けることが望ましい。こうすることで、モジュール１０１の全ての側面で、この空隙部１２４に銅箔の一部を充填しやすくなり、またエポキシ層１０４との密着性（あるいはアンカー効果）を高める効果が得られる。
　空隙部１２４は、エポキシ層１０４側、特に下向内層配線１１７と裏面配線１１６（裏面電極は図示していない）との間のエポキシ層１０４側の断面に、設けたクラックや、割れとすることは有用である。
　空隙部１２４を、下向内層配線１１７と裏面配線１１６との間の、エポキシ層１０４内に設けることも、また有用である。また空隙部１２４に、下向内層配線１１７の一部を、第２のダレ部１１９として充填することで、第２のダレ部１１９を大きくすることができ、金属膜１０２と下向内層配線１１７との接続抵抗を小さくできる。
　また空隙部１２４を利用して、（すなわち空隙部１２４の一部に、下向内層配線１１７を構成する銅箔の一部をダイシング時に充填、あるいは押し込むことで）、第２のダレ部１１９を、より効果的に大きくできる。
　なお空隙部１２４を利用することで、第１のダレ部１１８より、第２のダレ部１１６を大きくしやすいことは言うまでも無い。また、空隙部１２４の内部に、金属膜１０２の一部が入っても良い。
　次に、図１５Ａ、１５Ｂ、１６Ａ、１６Ｂを用いて、更に詳しく説明する。
　図１５Ａ、１５Ｂは、図１３の部分拡大写真を示す図である。図１６Ａ、１６Ｂは、図１５Ａ、１５Ｂの模式図である。図１５Ａは、図１３に示した上向内層配線１１５と、金属膜１０２との接続部分の拡大図である。図１５Ａに示すように、上向内層配線１１５の光沢面１２０側に第１のダレ部１１８を設けることで、上向内層配線１１５と、金属膜１０２との密着面積を増加させ、互いの密着強度や接触抵抗を小さくできる。なお上向内層配線１１５の粗面１２１側に、ダレ部（番号は付与していない）を設けても良いが、このダレ部の大きさは、粗面１２１程度に抑えることが望ましい。第１のダレ部１１８は、上向内層配線１１５の光沢面１２０側と、この光沢面１２０側に接したエポキシ層１０４との密着の低さを利用して形成されているため、大きく形成することができる。
　図１５Ｂは、図１３に示した下向内層配線１１７と、金属膜１０２との接続部分の拡大図である。図１５Ｂに示すように、下向内層配線１１７の光沢面１２０側に第２のダレ部１１９を設けることで、下向内層配線１１７と、金属膜１０２との密着面積を増加させ、互いの密着強度や接触抵抗を小さくできる。なお下向内層配線１１７の粗面１２１側に、ダレ部（番号は付与していない）を設けても良いが、このダレ部の大きさは、粗面１２１程度に抑えることが望ましい。第２のダレ部１１９は、下向内層配線１１７の光沢面１２０側と、この光沢面１２０側に接したエポキシ層１０４との密着の低さを利用して形成されているため、大きく形成することができる。
　また空隙部１２４を設け、この空隙部１２４の一部に、下向内層配線１１７の一部を第２のダレ部１１９として充填することは有用である。
　なお図１５Ｂに示すように、空隙部１２４として、クラック（あるいは割れ）を利用した場合、エポキシ層１０４に内蔵されたガラス繊維１２５によって、それ以上の成長が抑制されるので、信頼性等に影響を与えることはない。
　図１５Ａ、１５Ｂにおいて、スケールは１００μｍを示している。空隙部１２４の最大長さは２００μｍ未満（望ましくは１００μｍ以下）、空隙部１２４の厚み（あるいは高さ）は、５０μｍ以下（望ましくは３０μｍ以下）が望ましい。空隙部１２４の最大長さが２００μｍを超え、あるいは厚みが５０μｍを超えた場合、ガラス繊維１２５による抑制効果が低下する場合がある。
　図１６Ａは、図１５Ａに示した上向内層配線１１５と、金属膜１０２との接続部分の模式図である。図１６Ａに示すように、上向内層配線１１５の光沢面１２０側に第１のダレ部１１８を設けることで、上向内層配線１１５と、金属膜１０２との密着面積を増加させ、互いの密着強度や接触抵抗を小さくできる。
　図１６Ｂは、図１５Ｂに示した下向内層配線１１７と、金属膜１０２との接続部分の模式図である。図１６Ｂに示すように、下向内層配線１１７の光沢面１２０側に第２のダレ部１１９を設けることで、下向内層配線１１７と、金属膜１０２との密着面積を増加させ、互いの密着強度や接触抵抗を小さくできる。
　また空隙部１２４を設け、この空隙部１２４の一部に、下向内層配線１１７の一部を第２のダレ部１１９として充填することは有用である。
　（実施の形態５）
　次に、モジュール１０１（図９Ａ参照）の応用例の一例について、図１７を用いて説明する。図１７は、本発明の実施の形態５におけるモジュール１０１の金属膜１０２ついて説明する断面図である。
　図１７において、金属膜１０２は、下地電極層１２８、銅電極層１２９、表面電極層１３０から構成されている。
　ここで下地電極層１２８は、下地となる回路基板１１０（例えば、ガラス繊維にエポキシ樹脂を含浸してなるエポキシ樹脂基板の断面）との密着性を高めるためのものである。下地電極層１２８は、例えば、Ｔｉ、Ｎｉ、Ｃｒを主体とする（望ましくはＴｉ、Ｎｉ、Ｃｒのいずれかが５０ｗｔ％以上）同一金属元素だけとすることができる。または、下地電極層１２８は、Ｔｉ、Ｎｉ、Ｃｒの内の１つ以上の元素と、他の金属元素の組み合わせ（合金であっても良い）としても良い。Ｔｉ、Ｎｉ、Ｃｒは、それぞれ回路基板１１０（特に絶縁層となるエポキシ樹脂）に対する密着力が高い。なお下地電極層１２８の厚みは、０．０１μｍ以上０．５０μｍ以下が望ましい。厚みが０．０１μｍ未満の場合、下地との密着性が低下する場合がある。また厚みが０．５０μｍを超えると、コスト面で課題が発生する場合がある。
　なお金属膜厚の測定は、断面を走査型電子顕微鏡（ＳＥＭ）で観察することや、金属膜厚計を使って測定することができる。
　銅電極層１２９は、Ｃｕを主体とする金属膜（Ｃｕが９０ｗｔ％以上、望ましくは９５ｗｔ％以上含まれる金属膜）である。銅電極層１２９に含まれるＣｕ元素の純度が９０ｗｔ％未満と少ない場合、シート抵抗やシールド性に影響があるからである。銅電極層１２９の厚みは、０．１μｍ以上１０．０μｍ以下が望ましい。厚みが０．１μｍ未満の場合、必要なシールド効果が得られない場合がある。厚みが１０．０μｍを超えると、成膜時の残留応力等の影響を受ける場合がある。
　また必要に応じて、表面電極層１３０を設けても良い。表面電極層１３０は、例えば、銅電極層１２９の防錆層、あるいは酸化防止層として機能させることは有用である。例えば、表面電極層１３０を、Ｎｉ－Ｃｕ合金とすることは有用である。なおＮｉ－Ｃｕの合金比率は、スパッタ装置にセットするターゲットの合金比率で調整できる。一般的なマグネトロンスパッタ装置で成膜する場合、Ｎｉ６５％Ｃｕ３５％付近の弱磁性（あるいは非磁性）を示す合金を使用すると、ターゲット厚を大きくすることができ、ターゲット交換頻度を低減できる効果がある。表面電極層１３０の厚みは、０．１μｍ以上１．０μｍ以下が望ましい。
　また下地電極層１２８、銅電極層１２９、表面金属層１３０は、一つのスパッタ装置で連続的に、例えば、真空を中断することなく、あるいは成膜中にサンプルを大気中に開放することなく、形成することが望ましい。表面金属層１３０は必要に応じて設ければよい。１つのスパッタ装置（望ましくは、一つの真空チャンバーの中で）で、連続的に複数のターゲットを用いて金属膜をスパッタで蒸着する。このことにより、下地電極層１２８、銅電極層１２９、更には必要に応じて設ける表面金属層１３０との界面における抵抗値の増加を防止できる。空気中に露出することによる酸化層の形成を防げるからである。
　（実施の形態６）
　次に、モジュール１０１（図９Ａ参照）の応用例の一例について、図１８を用いて説明する。図１８は、本発明の実施の形態６におけるモジュールの空隙部１２４付近の断面図である。図１８を用いて、金属膜１０２の上に、更に絶縁膜１３１を設けて、絶縁する様子について説明する。
　空隙部１２４や金属膜１０２は、絶縁膜１３１で覆われている。また空隙部１２４の内部にも、絶縁膜１３１を充填してもよい。空隙部１２４の表面を絶縁膜１３１で覆ったり、空隙部１２４の内部に絶縁膜１３１を充填したりすることにより、空隙部１２４の成長を抑制したり、信頼性を改善したりすることができる。
　なお絶縁膜１３１としては、熱硬化性樹脂（例えば、エポキシ樹脂等）やＵＶ硬化樹脂等の硬化性樹脂を使うことで、回路基板１１０の信頼性を高められる。また絶縁膜１３１に、エポキシ樹脂との密着性や親和性の高い樹脂（例えば、市販のコーティング用のエポキシ系熱硬化性樹脂材料）を使うことは有用である。なお必要に応じて絶縁膜１３１に、着色材や無機フィラーを添加した熱硬化性樹脂を使うことは有用である。また市販のソルダーレジストを絶縁膜１３１として使用することもできる。
　絶縁膜１３１を、金属膜１０２の一部以上を覆うように（更には、空隙部１２４を覆うように）形成するには、印刷や塗布（スプレー、ディップ、浸漬、粉体塗装）の技術を使うことが有用である。また絶縁膜１３１を構成する樹脂材料（液状が望ましい）を印刷または塗布した後、加熱し低粘度化することで、空隙部１２４の中まで樹脂材料を含浸させることができる。また空隙部１２４の中まで樹脂材料を含浸させる際に、真空装置（あるいは加圧装置）を併用することで、空隙部１２４の中まで、樹脂材料を含浸させることができる。
　また空隙部１２４の内部に、絶縁膜１３１の一部を充填することで、空隙部１２４（あるいはクラック）の成長を抑制することができる。
　本発明のモジュールとその製造方法によって、ＥＭＩやＥＭＣ特性に優れたモジュールを実現でき、電子機器の小型化、高密度実装、更には狭隣接実装を実現することができる。
　１０１　　モジュール
　１０２　　金属膜
　１０４　　エポキシ層（絶縁層）
　１０５　　配線
　１０６　　銅箔（グランド層）
　１０７　　電子部品
　１０８　　実装部
　１０９　　封止部
　１１０　　回路基板
　１１１，１１１ａ，１１１ｂ　　露出部
　１１３　　分割体
　１１４　　上面配線
　１１５　　上向内層配線
　１１６　　裏面配線
　１１７　　下向内層配線
　１１８　　第１のダレ部
　１１９　　第２のダレ部
　１２０　　光沢面
　１２１　　粗面
　１２２　　接着層
　１２３　　ダイシング溝
　１２４　　空隙部
　１２５　　ガラス繊維
　１２６　　フィラー
　１２７　　ソルダーレジスト
　１２８　　下地電極層
　１２９　　銅電極層
　１３０　　表面電極層
　１３１　　絶縁膜

Claims (13)

  1. 絶縁層の中に銅箔を内蔵する回路基板と、
    前記回路基板上に実装された電子部品と、
    前記電子部品を封止する封止部と、
    前記回路基板の側面と、前記封止部の表面と、を覆う金属膜と、
    を有し、
    前記回路基板の側面に前記銅箔の一部が露出し、前記銅箔の露出部の幅は２００μｍ未満であり、前記露出部を介して前記銅箔と前記金属膜とが電気的に接続されている
    モジュール。
  2. 前記銅箔は２層以上形成されており、前記露出部が互いに重なるように形成されている
    請求項1記載のモジュール。
  3. 前記銅箔は２層以上形成されており、前記露出部が千鳥状態に形成されている
    請求項1記載のモジュール。
  4. 絶縁層と、銅箔の光沢面が上向きの上向内層配線と、銅箔の光沢面が下向きの下向内層配線と、上面配線と、裏面配線と、を有する回路基板と、
    前記上面配線に実装された電子部品と、
    前記電子部品を封止する封止部と、
    前記回路基板の側面と、前記封止部の表面と、を覆う金属膜と、
    を有し、
    前記上向内層配線は第１のダレ部により前記回路基板の側面に露出し、前記下向内層配線は第２のダレ部により前記回路基板の側面に露出している
    モジュール。
  5. 前記第１のダレ部より、前記第２のダレ部の方が大きい
    請求項４に記載のモジュール。
  6. 前記第１のダレ部は、前記上向内層配線の前記光沢面に設けられ、
    前記第２のダレ部は、前記下向内層配線の前記光沢面に設けられている
    請求項４に記載のモジュール。
  7. 前記絶縁層の側面に空隙部を設け、前記空隙部に、前記下向内層配線の一部を充填した
    請求項４に記載のモジュール。
  8. 前記空隙部は、前記回路基板の切断面であって、前記裏面配線と前記下向内層配線との間の前記絶縁層の切断面に設けられている
    請求項７に記載のモジュール。
  9. 前記金属膜は、厚みが０．０１μｍ以上０．５０μｍ以下の下地電極層と、厚みが０．１μｍ以上１０．０μｍ以下の銅電極層と、を有する
    請求項４に記載のモジュール。
  10. 前記銅電極層の上に、厚みが０．１μｍ以上１．０μｍ以下の表面電極層を設けた請求項９に記載のモジュール。
  11. 前記金属膜上に絶縁膜が形成されている
    請求項４に記載のモジュール。
  12. 絶縁層の中に銅箔を内蔵する回路基板上に、電子部品を実装する実装ステップと、
    前記電子部品を封止する封止ステップと、
    前記回路基板を複数の分割体に分割し、前記分割体の切断面に前記銅箔の一部が露出してなる露出部を形成する切断ステップと、
    前記分割体の５面を覆う金属膜を形成する金属膜形成ステップと、
    を有するモジュールの製造方法であって、
    前記銅箔の前記露出部の幅は２００μｍ未満であり、
    前記金属膜形成ステップにおいて、前記銅箔と前記金属膜とが、前記露出部を介して、電気的に接続されることを特徴とする
    モジュールの製造方法。
  13. 絶縁層と、銅箔の光沢面が上向きの上向内層配線と、銅箔の光沢面が下向きの下向内層配線と、上面配線と、裏面配線と、を有する回路基板に電子部品を実装する実装ステップと、
    前記電子部品を封止する封止ステップと、
    前記回路基板を複数の分割体に分割し、前記分割体の切断面に前記上向内層配線および前記下向内層配線が露出する切断ステップと、
    前記分割体の５面を覆う金属膜を形成する金属膜形成ステップと、
    を有するモジュールの製造方法であって、
    前記切断ステップによって、前記上向内層配線に第１のダレ部を形成し、前記下向内層配線に前記第１のダレ部より大きい第２のダレ部を形成する
    モジュールの製造方法。
PCT/JP2010/005888 2009-10-01 2010-09-30 モジュールとその製造方法 WO2011040030A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201080043769.1A CN102550140B (zh) 2009-10-01 2010-09-30 组件及其制造方法
US13/496,907 US8946563B2 (en) 2009-10-01 2010-09-30 Module with exposed parts of copper foil and process for production thereof
EP10820151.8A EP2451259A4 (en) 2009-10-01 2010-09-30 MODULE AND PRODUCTION METHOD THEREOF

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
JP2009-229433 2009-10-01
JP2009229433A JP5402482B2 (ja) 2009-10-01 2009-10-01 モジュールとモジュールの製造方法
JP2010-020045 2010-02-01
JP2010020043A JP2011159786A (ja) 2010-02-01 2010-02-01 モジュールとその製造方法
JP2010020044A JP2011159787A (ja) 2010-02-01 2010-02-01 モジュールとその製造方法
JP2010-020042 2010-02-01
JP2010020045A JP2011159788A (ja) 2010-02-01 2010-02-01 モジュールとその製造方法
JP2010-020043 2010-02-01
JP2010020042A JP2011159785A (ja) 2010-02-01 2010-02-01 モジュールとその製造方法
JP2010-020044 2010-02-01

Publications (1)

Publication Number Publication Date
WO2011040030A1 true WO2011040030A1 (ja) 2011-04-07

Family

ID=43825874

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/005888 WO2011040030A1 (ja) 2009-10-01 2010-09-30 モジュールとその製造方法

Country Status (4)

Country Link
US (1) US8946563B2 (ja)
EP (1) EP2451259A4 (ja)
CN (1) CN102550140B (ja)
WO (1) WO2011040030A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2016121491A1 (ja) * 2015-01-30 2017-10-05 株式会社村田製作所 電子回路モジュール
WO2021251160A1 (ja) * 2020-06-10 2021-12-16 株式会社村田製作所 モジュールおよび部品
JP2022011106A (ja) * 2020-06-29 2022-01-17 株式会社日立産機システム モールド電気機器
JPWO2023127091A1 (ja) * 2021-12-28 2023-07-06

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101767381B1 (ko) * 2010-12-30 2017-08-11 삼성전자 주식회사 인쇄회로기판 및 이를 포함하는 반도체 패키지
JP2013161831A (ja) 2012-02-01 2013-08-19 Mitsumi Electric Co Ltd 電子モジュール及びその製造方法
WO2013168761A1 (ja) * 2012-05-10 2013-11-14 日立化成株式会社 多層配線基板
KR101971202B1 (ko) * 2012-11-22 2019-04-23 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
KR102047378B1 (ko) * 2012-11-30 2019-11-21 엘지이노텍 주식회사 카메라 모듈
CN104576616B (zh) * 2013-10-14 2017-10-17 纮华电子科技（上海）有限公司 模块集成电路封装结构及其制作方法
CN104576617B (zh) * 2013-10-14 2017-10-03 海华科技股份有限公司 模块集成电路封装结构及其制作方法
JP6163421B2 (ja) * 2013-12-13 2017-07-12 株式会社東芝 半導体装置、および、半導体装置の製造方法
CN107535081B (zh) * 2015-05-11 2021-02-02 株式会社村田制作所 高频模块
CN107535078B (zh) 2015-05-20 2020-03-31 株式会社村田制作所 高频模块
JP6332190B2 (ja) * 2015-07-31 2018-05-30 株式会社村田製作所 セラミック配線基板、電子回路モジュールおよび電子回路モジュールの製造方法
JP6584245B2 (ja) * 2015-09-08 2019-10-02 三井化学東セロ株式会社 電子部品製造用フィルム及び電子部品の製造方法
US20170179041A1 (en) * 2015-12-22 2017-06-22 Intel Corporation Semiconductor package with trenched molding-based electromagnetic interference shielding
US9824979B2 (en) * 2015-12-29 2017-11-21 Stmicroelectronics, Inc. Electronic package having electromagnetic interference shielding and associated method
KR101843249B1 (ko) * 2016-03-08 2018-03-28 삼성전기주식회사 전자 소자 모듈 및 전자 소자 모듈의 차폐 측정 방법
JP5988003B1 (ja) * 2016-03-23 2016-09-07 Tdk株式会社 電子回路パッケージ
CN109075131A (zh) * 2016-03-31 2018-12-21 株式会社村田制作所 电路模块
TW201817280A (zh) * 2016-07-06 2018-05-01 亮銳公司 用於整合式發光二極體驅動器之印刷電路板
JP6681012B2 (ja) * 2016-08-08 2020-04-15 株式会社村田製作所 積層回路基板、積層電子部品およびモジュール
US10163813B2 (en) * 2016-11-17 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package structure including redistribution structure and conductive shielding film
CN210223996U (zh) * 2017-02-28 2020-03-31 株式会社村田制作所 带薄膜屏蔽层的电子部件
WO2018179799A1 (ja) * 2017-03-30 2018-10-04 日立オートモティブシステムズ株式会社 電子制御装置
JP6887326B2 (ja) * 2017-06-28 2021-06-16 株式会社ディスコ 半導体パッケージの形成方法
KR102407502B1 (ko) 2017-07-20 2022-06-13 미쓰이 가가쿠 토세로 가부시키가이샤 전자 장치의 제조 방법
JP2019161113A (ja) * 2018-03-15 2019-09-19 東芝メモリ株式会社 半導体装置
WO2020013100A1 (ja) 2018-07-13 2020-01-16 株式会社村田製作所 積層電子部品および積層電子部品の製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06326476A (ja) * 1993-05-13 1994-11-25 Sony Corp 多層配線基板
JPH11177247A (ja) * 1997-12-15 1999-07-02 Ngk Spark Plug Co Ltd 配線基板
JP2003218541A (ja) * 2002-01-24 2003-07-31 Oki Electric Ind Co Ltd Ｅｍｉ低減構造基板
JP2004172176A (ja) * 2002-11-18 2004-06-17 Taiyo Yuden Co Ltd 回路モジュール
JP2005268448A (ja) * 2004-03-17 2005-09-29 Yoshinokawa Electric Wire & Cable Co Ltd フレキシブルプリント配線基板及びその製造方法
JP2005276980A (ja) * 2004-03-24 2005-10-06 Matsushita Electric Ind Co Ltd 回路部品内蔵モジュールの製造方法
JP2006339270A (ja) * 2005-05-31 2006-12-14 Hitachi Chem Co Ltd 多層プリント配線板の製造方法及び多層プリント配線板

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4159636B2 (ja) * 1997-11-25 2008-10-01 シチズン電子株式会社 電子部品パッケージ及びその製造方法
JP2001244688A (ja) 2000-02-28 2001-09-07 Kyocera Corp 高周波モジュール部品及びその製造方法
US20060022339A1 (en) * 2004-07-30 2006-02-02 Texas Instruments Incorporated Solder ball opening protrusion for semiconductor assembly
JP2006286915A (ja) 2005-03-31 2006-10-19 Taiyo Yuden Co Ltd 回路モジュール
FI20070415L (fi) * 2007-05-25 2008-11-26 Elcoteq Se Suojamaadoitus

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06326476A (ja) * 1993-05-13 1994-11-25 Sony Corp 多層配線基板
JPH11177247A (ja) * 1997-12-15 1999-07-02 Ngk Spark Plug Co Ltd 配線基板
JP2003218541A (ja) * 2002-01-24 2003-07-31 Oki Electric Ind Co Ltd Ｅｍｉ低減構造基板
JP2004172176A (ja) * 2002-11-18 2004-06-17 Taiyo Yuden Co Ltd 回路モジュール
JP2005268448A (ja) * 2004-03-17 2005-09-29 Yoshinokawa Electric Wire & Cable Co Ltd フレキシブルプリント配線基板及びその製造方法
JP2005276980A (ja) * 2004-03-24 2005-10-06 Matsushita Electric Ind Co Ltd 回路部品内蔵モジュールの製造方法
JP2006339270A (ja) * 2005-05-31 2006-12-14 Hitachi Chem Co Ltd 多層プリント配線板の製造方法及び多層プリント配線板

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2016121491A1 (ja) * 2015-01-30 2017-10-05 株式会社村田製作所 電子回路モジュール
WO2021251160A1 (ja) * 2020-06-10 2021-12-16 株式会社村田製作所 モジュールおよび部品
JP2022011106A (ja) * 2020-06-29 2022-01-17 株式会社日立産機システム モールド電気機器
JP7409980B2 (ja) 2020-06-29 2024-01-09 株式会社日立産機システム モールド電気機器
JPWO2023127091A1 (ja) * 2021-12-28 2023-07-06
WO2023127091A1 (ja) * 2021-12-28 2023-07-06 三菱電機株式会社 半導体装置及び空中線

Also Published As

Publication number Publication date
EP2451259A1 (en) 2012-05-09
US8946563B2 (en) 2015-02-03
EP2451259A4 (en) 2013-07-03
CN102550140A (zh) 2012-07-04
US20120168214A1 (en) 2012-07-05
CN102550140B (zh) 2015-05-27

Similar Documents

Publication Publication Date Title
WO2011040030A1 (ja) モジュールとその製造方法
US10535581B2 (en) Module for heat generating electronic component
KR101171512B1 (ko) 반도체 패키지의 제조 방법
US8929089B2 (en) Electronic circuit module component and method of manufacturing electronic circuit module component
WO2012023332A1 (ja) 電子部品及びその製造方法
US9159693B2 (en) Hybrid substrate with high density and low density substrate areas, and method of manufacturing the same
JP5402482B2 (ja) モジュールとモジュールの製造方法
US7745933B2 (en) Circuit structure and process thereof
CN105323951B (zh) 印刷电路板及其制造方法
US20090288873A1 (en) Wiring board and method of manufacturing the same
JP2010130003A (ja) 多層印刷回路基板及びその製造方法
WO2014162478A1 (ja) 部品内蔵基板及びその製造方法
WO2016181706A1 (ja) 電子回路モジュール
JP7180581B2 (ja) インダクタ部品及びインダクタ部品の製造方法
JP2011159786A (ja) モジュールとその製造方法
TWI507119B (zh) 柔性電路板及其製作方法
JP2011159787A (ja) モジュールとその製造方法
JP2017073531A (ja) プリント回路基板及びその製造方法
JP2011159788A (ja) モジュールとその製造方法
WO2014038125A1 (ja) 配線基板およびその製造方法
KR102719490B1 (ko) 패키지 구조 및 이의 제조 방법
CN111629513B (zh) 同时具有贯孔及盲孔的多层电路板结构及其制法
JP2011049379A (ja) 電子部品およびその製造方法
WO2022044516A1 (ja) 高周波電子部品
KR20110030160A (ko) 인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080043769.1

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10820151

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2010820151

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 13496907

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE