JP2010130003A - 多層印刷回路基板及びその製造方法 - Google Patents

多層印刷回路基板及びその製造方法 Download PDF

Info

Publication number
JP2010130003A
JP2010130003A JP2009225566A JP2009225566A JP2010130003A JP 2010130003 A JP2010130003 A JP 2010130003A JP 2009225566 A JP2009225566 A JP 2009225566A JP 2009225566 A JP2009225566 A JP 2009225566A JP 2010130003 A JP2010130003 A JP 2010130003A
Authority
JP
Japan
Prior art keywords
layer
circuit board
printed circuit
forming
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009225566A
Other languages
English (en)
Other versions
JP4914474B2 (ja
Inventor
Ki-Hwan Kim
キム キ−ファン
Jin-Yong An
アン ジン−ヤング
Jae-Joon Lee
リー ジェ−ジュン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2010130003A publication Critical patent/JP2010130003A/ja
Application granted granted Critical
Publication of JP4914474B2 publication Critical patent/JP4914474B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0367Metallic bump or raised conductor not used as solder bump
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09481Via in pad; Pad over filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0502Patterning and lithography
    • H05K2203/054Continuous temporary metal layer over resist, e.g. for selective electroplating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/11Methods of delaminating, per se; i.e., separating at bonding face
    • Y10T156/1168Gripping and pulling work apart during delaminating

Abstract

【課題】印刷回路基板の製作時に発生する反りを防止できる多層印刷回路基板及びその製造方法を提供する。
【解決手段】外部接続パッドに対応する開口部が形成された最外絶縁層を形成する工程と、最外絶縁層に外部接続パッド及び回路パターンに対応する開口部が形成されたマスクを形成する工程と、最外絶縁層の開口部とマスクの開口部に外部接続パッド及び回路パターンを形成する工程と、マスクを除去する工程と、外部接続パッド及び回路パターンをカバーするように、最外絶縁層にレイヤを積層してビルドアップ層を形成する工程と、ビルドアップ層の上に第1ソルダレジスト層を形成する工程と、最外絶縁層のビルドアップ層が形成された面の反対面に第2ソルダレジスト層を形成する工程と、外部接続パッドが露出するように、第2ソルダレジスト層に開口部を形成する工程と、を含むことを特徴とする。
【選択図】図15

Description

本発明は多層印刷回路基板及びその製造方法に関する。
最近、電子製品が小型化、薄型化、高密度化、パッケージ(package)化、及び個人携帯化により軽薄短小化するにつれて、多層印刷回路基板も微細パターン(fine pattern)化、小型化、及びパッケージ化が同時に進行しつつある。このため、多層印刷回路基板も微細パターンを備え、信頼性及び設計密度を高めるために、原資材の変更と共に回路の層構成を複雑にする一方、部品もDIP(Dual In-Line Package)タイプからSMT(Surface Mount Technology)タイプに変更し、その実装密度も高まっている傾向がある。
薄い半導体装置用多層回路基板の製作のために、二つの金属板を備え、これら金属板の最外周縁を接合材料で互いに接合させてキャリア(carrier)を作製する。その後、露出する二つの面に、金属板やビルドアップにより作製される製品のパッドとは異なるエッチングメカニズムを有する金属でメッキを施す。ビルドアップにより基板両面に多層回路基板を積層した後、接合材料で接合されていた面を除去することにより、複合金属板を二つの金属板に分離する。その後、キャリアとして用いた金属板をエッチング液で除去する。このとき、ビルドアップにより作製された製品の回路に影響を与えないように、メッキされた金属が露出され、この金属を再び同じエッチング方式で除去することにより半導体装置用多層回路基板を作製する。
このような工程により薄型の多層回路基板を製作することができるが、通常、半導体基板は、互いに異なる機械的物性を有する材料が積層される構造を有し、中間層を基準として上面と下面のメッキ分布が異なり、SR(solder resist)を用いる場合には、互いに異なる異方性構造を有する。このような異方性積層構造物は、熱応力や湿度に応じて層間に異なる熱的挙動が生じて、構造上脆弱な部分から反りや歪みなどの変形が発生することになる。
こうした従来技術の問題点に鑑み、本発明は、多層印刷回路基板において、最外絶縁層の両面の厚さを異なるようにすることで、反り(warpage)に優れた多層印刷回路基板及びその製造方法を提供することを目的とする。
本発明の一実施形態によれば、一面に外部接続パッドが形成された多層印刷回路基板を形成する方法であって、外部接続パッドに対応する開口部が形成された最外絶縁層を形成する工程と、最外絶縁層に外部接続パッド及び回路パターンに対応する開口部が形成されたマスクを形成する工程と、最外絶縁層の開口部とマスクの開口部に外部接続パッド及び回路パターンを形成する工程と、マスクを除去する工程と、外部接続パッド及び回路パターンをカバーするように、最外絶縁層にレイヤを積層してビルドアップ層を形成する工程と、ビルドアップ層の上に第1ソルダレジスト層を形成する工程と、最外絶縁層のビルドアップ層が形成された面の反対面に第2ソルダレジスト層を形成する工程と、外部接続パッドが露出するように、第2ソルダレジスト層に開口部を形成する工程と、を含む多層印刷回路基板の製造方法が提供される。
最外絶縁層はキャリアの上に形成され、第2ソルダレジスト層を形成する工程の前に、キャリアを除去する工程をさらに含むことができる。
キャリアは表面に金属層を含むことができ、金属層は外部接続パッドとは異なるエッチング液でエッチングされる物質を含むことができる。
最外絶縁層の開口部は、キャリアの金属層に最外絶縁層を積層し、最外絶縁層を選択的にレーザードリルで除去することにより形成可能である。
ビルドアップ層は、その周縁に、完成された多層印刷回路基板では除去されるダミー領域を含み、キャリアは、金属層の下に、ダミー領域に相当する部分にだけ接着剤を塗布した分離層を含み、キャリアを分離する工程は、ダミー領域を切断することにより、分離層の接着剤塗布部分を除去する工程と、金属層をエッチングする工程と、を含むことができる。
マスクを形成する工程の前に、シード層を形成する工程をさらに含み、外部接続パッド及び回路パターンを形成する工程は、シード層の上にメッキ方式で行われ、マスクを除去する工程の後にシード層を除去する工程をさらに含むことができる。
本発明の他の実施形態によれば、ビア及びパターンが形成されたレイヤが一面から他面に向かって積層され形成されるビルドアップ層と、ビルドアップ層の他面に積層される第1ソルダレジスト層と、ビルドアップ層の一面に積層される最外絶縁層と、ビルドアップ層の一面に形成され、最外絶縁層を貫通して表面に露出される外部接続パッドと、最外絶縁層に積層され、外部接続パッドを露出させる開口部が形成された第2ソルダレジスト層と、を含む多層印刷回路基板が提供される。
本発明の実施形態によれば、反りに強いメタルなどの物質を追加することなく、既存のビルドアップ層の積層工程だけでも印刷回路基板の製作時に発生する反りを防止することができる。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
本発明の一実施形態による多層印刷回路基板の製造方法を示す順序図である。 本発明の一実施形態による多層印刷回路基板の製造方法に用いられるキャリアを示す断面図である。 本発明の一実施形態による多層印刷回路基板の製造方法を示す工程図である。 本発明の一実施形態による多層印刷回路基板の製造方法を示す工程図である。 本発明の一実施形態による多層印刷回路基板の製造方法を示す工程図である。 本発明の一実施形態による多層印刷回路基板の製造方法を示す工程図である。 本発明の一実施形態による多層印刷回路基板の製造方法を示す工程図である。 本発明の一実施形態による多層印刷回路基板の製造方法を示す工程図である。 本発明の一実施形態による多層印刷回路基板の製造方法を示す工程図である。 本発明の一実施形態による多層印刷回路基板の製造方法を示す工程図である。 本発明の一実施形態による多層印刷回路基板の製造方法を示す工程図である。 本発明の一実施形態による多層印刷回路基板の製造方法を示す工程図である。 本発明の一実施形態による多層印刷回路基板の製造方法を示す工程図である。 本発明の一実施形態による多層印刷回路基板の製造方法を示す工程図である。 本発明の他の実施形態による多層印刷回路基板を示す断面図である。
本発明は多様な変換を加えることができ、様々な実施例を有することができるため、本願では特定実施例を図面に例示し、詳細に説明する。しかし、これは本発明を特定の実施形態に限定するものではなく、本発明の思想及び技術範囲に含まれるあらゆる変換、均等物及び代替物を含むものとして理解されるべきである。本発明を説明するに当たって、係る公知技術に対する具体的な説明が本発明の要旨をかえって不明にすると判断される場合、その詳細な説明を省略する。
「第1」、「第2」などのような序数を含む用語は、多様な構成要素を説明するために用いられるに過ぎず、構成要素がそれらの用語により限定されるものではない。それらの用語は一つの構成要素を他の構成要素から区別する目的だけに用いられる。
本願で用いた用語は、ただ特定の実施例を説明するために用いたものであって、本発明を限定するものではない。単数の表現は、文の中で明らかに表現しない限り、複数の表現を含む。本願において、「含む」または「有する」などの用語は明細書上に記載された特徴、数字、段階、動作、構成要素、部品、またはこれらを組合せたものの存在を指定するものであって、一つまたはそれ以上の他の特徴や数字、段階、動作、構成要素、部品、またはこれらを組合せたものの存在または付加可能性を予め排除するものではないと理解しなくてはならない。
以下、添付した図面を参照して本発明による多層印刷回路基板及びその製造方法の好ましい実施例を詳細に説明し、本発明を説明するに当たって、図面番号に拘わらず同一かつ対応の構成要素には同一の図面符号を付し、これに対する重複説明は省略する。
本発明の一実施形態は、多層印刷回路基板の一面の絶縁層が2回の積層工程により形成されて、一面の絶縁層の厚さが他面に比べて厚く、一面の外部接続パッドの厚さが他面に比べて厚く形成される多層印刷回路基板の製造方法に関する。図1は、本発明の一実施形態による多層印刷回路基板の製造方法を示す順序図であり、図3から図14は、本発明の一実施形態による多層印刷回路基板の製造方法を示す工程図である。図3から図14を参照すると、キャリア10、金属層11、分離層12、接着剤13、分離部材14、CCL15、最外絶縁層20、シード層25、マスク27、外部接続パッド30、回路パターン35、ビルドアップ層40、レイヤ41、パターン42、ビア43、第1ソルダレジスト層50、第2ソルダレジスト層55が示されている。
先ず、ステップS100で、外部接続パッド30に対応する開口部21が形成された最外絶縁層20を形成する。最外絶縁層20は既存の多層印刷回路基板よりもさらに1層追加された層であって、外部接続パッド30に対応する開口部21が形成されることを特徴とする。すなわち、最外絶縁層20の厚さだけ、多層印刷回路基板の一面の外部接続パッド30は回路パターン及び他面の外部接続パッドに比べて厚く形成される。
多層印刷回路基板の製造時には基底の役割をするキャリアを用いてもよい。キャリアは、薄型の多層印刷回路基板の作製時に、安定したビルドアップ工程が行われるように基底としての役割をする部材であって、完了された多層印刷回路基板においては分離される。キャリアを用いて印刷回路基板の積層工程を行うと、薄型の印刷回路基板の製造工程時に発生する反りを防止でき、薄型基板の移送が容易となる。
キャリアが安定した基底としての役割をするためにはその材料がある程度の剛性を有さなければならなく、また最終的に分離されるため、分離の容易性なども考慮して、その材質及び層状構造を多様に構成することができる。
このような点を考慮して本実施例では、図2に示すようなキャリア10を用いることができる。CCL(銅張積層板)15のように剛性を有するコアを主要構成要素として多層印刷回路基板のビルドアップ時に基底の役割を果たすことができる。
最終のものからキャリア10の分離を容易にするために、CCL15の表面に分離層12を形成してもよい。回路パターンなどが形成され完成された印刷回路基板に残る部分以外に、ビルドアップ層の周縁に位置合わせのための目盛りなど工程における必要な表示のためのダミー領域が存在し、このダミー領域はルーティング(routing)により完成品から除去される。分離層12は、このようなダミー領域が形成される位置にだけ接着剤13が塗布された層である。ダミー領域を切断すれば接着剤13が除去され、キャリア10が容易に分離されるようにする役割を果たす。分離部材14は接着性がなくて、接着剤を除去すると、印刷回路基板から容易に分離される部材である。分離部材14は接着剤の塗布厚さが薄い場合には省略可能である。
また、キャリア10の最外層に形成され、多層印刷回路基板が積層される金属層11をさらに含むことができる。分離層12の上に金属層11が形成されると、最終のものから分離層12及びCCL15が分離され、金属層11は多層印刷回路基板に残存することになり、エッチング工程などにより金属層11を除去することができる。金属層11については、最外絶縁層の形成工程でさらに詳しく説明する。
上記のようなキャリアを用い、最外絶縁層20に開口部21を形成する方法は、ステップS120で、図3に示すように、キャリア10に最外絶縁層20を積層し、ステップS140で、図4に示すように、最外絶縁層20を選択的にレーザードリルで除去することにより行われる。
選択的に除去される部分は、外部接続パッド30が形成される位置である。外部接続パッド30とは、多層印刷回路基板において半導体チップのような外部装置と接続するための端子としての役割をするものであって、完成された多層印刷回路基板の表面に露出する部分である。
キャリア10に最外絶縁層20を積層し、開口部21をレーザードリルで形成するために、キャリア10の表面に金属層11を設けてキャリア10まで貫通されることを防止する。
次に、ステップS200で、図6に示すように、最外絶縁層20に外部接続パッド30及び回路パターン35に対応する開口部が形成されたマスク27を形成する。外部接続パッド30については上述の通りであり、回路パターン35はビアを介して中間層と電気的に接続することができる。
開口部に金属を充填することにより回路パターン35と外部接続パッド30を形成でき、特に、メッキ方式で充填するためにはマスク27を形成する前に、ステップS150で、図5に示すように、シード層25を形成することができる。シード層25は、絶縁層のような非導電性物質の上に、無電解メッキ方式で薄く形成した金属層であって、導電性金属の蒸着方法やスパッタリング(sputtering)方法などにより形成可能である。
次に、ステップS300で、最外絶縁層20の開口部21とマスク27の開口部に外部接続パッド30及び回路パターン35を形成する。シード層25が形成されている場合、メッキ方式で形成可能であり、電気伝導度の高い銅や銀などを用いて形成することができる。このように形成された多層印刷回路基板の一面の外部接続パッド30の厚さは、マスク27の厚さと最外絶縁層20の厚さとを合わせた厚さであって、図7に示すように、外部接続パッド30の厚さと回路パターン35の厚さに段差が生じる。
このように多層印刷回路基板の一面に最外絶縁層をさらに一層形成するのは、反りを防止するためであって、多層印刷回路基板における反りについてさらに詳しく説明する。
反りは薄型の多層印刷回路基板においてよく発生する現象であって、印刷回路基板は多様な素材からなるため、各素材間の熱膨張係数など各種機械的物性の差による変形が生じることになる。このような反りは、各層間の接続不良の原因となり、多層印刷回路基板の破損を引き起こすことがあるので、反りを防止することは非常に大事なことである。
特に、一面から他面に向かってビルドアップする工程により形成される多層印刷回路基板の場合、ビルドアップ層の積層時に熱処理工程が繰り返して行われるため、最初に積層されたレイヤと最後に積層されたレイヤに行われた熱処理工程の回数には差があり、後でキャリアを除去すると、このような差によりU状の反りが発生することになる。
キャリア10の除去後に、露出する多層印刷回路基板の一面に、ソルダレジスト層を他面に比べて厚く塗布することにより、ある程度は反りを防止できるが、パッドが表面から離れ過ぎると半導体などを実装することが困難となり、ソルダレジスト層を厚くするのは限界がある。
これら問題を解決するために、本実施例では外部接続パッド30の高さを回路パターン35よりも高く形成して表面から外部接続パッド30までの距離があまり離れないようにし、回路パターン35は後述する第2ソルダレジスト層55と最外絶縁層20の厚さだけ表面から離れるので、一面の絶縁層の厚さが厚くなって反りを防止できるようになる。
次に、図8に示すように、ステップS400で、マスク27を除去し、ステップS450で、シード層25を除去することにより、最外絶縁層20が露出される。ステップS500で、図9に示すように、外部接続パッド30と回路パターン35をカバーするように、最外絶縁層20の上にパターン42及びビア43を含むレイヤ41を複数積層してビルドアップ層40を形成する。
ビルドアップ層40とは、パターン42が形成された複数のレイヤ41が積層されて形成されるものをいい、各レイヤ41は層間電気導通のためのビア43を含むことができる。具体的に、最外絶縁層20、回路パターン35及び外部接続パッド30の上に絶縁物質を積層し、ビアホールを形成した後、パターン42及びビア43をメッキして必要な数だけレイヤ41を形成する。このとき、最後に積層される最上層のレイヤ41も外部装置と接続されるためのパッドをさらに含むことができ、その厚さは外部接続パッド30より厚くはない。
ステップS600で、図10に示すように、ビルドアップ層40の上に第1ソルダレジスト層50を形成して多層印刷回路基板の他面のパターンを保護する。
次に、ステップS700で、キャリア10を除去する。キャリア10の形状に応じてキャリア10の除去方法は多様であるが、本実施例では、上述したように分離層12と金属層11を含むキャリア10を用いたため、キャリア10の除去は、ステップS720で、図11に示すように、ダミー領域をルーティングして除去することにより、キャリア10における接着剤13が塗布された部分を切断する。
分離層12の接着剤13が塗布された部分が切断されることにより、キャリア10のCCL15部分が多層印刷回路基板から分離されて多層印刷回路基板の一面には金属層11が残ることになる。
ステップS740で、図12に示すように、残存する金属層11をエッチングして最外絶縁層20と外部接続パッドを露出させ、このとき、金属層11は、多層印刷回路基板の表面に露出する外部接続パッド30の金属とは異なるエッチング液によりエッチングされる金属を含むことにより、外部接続パッド30を損傷せずに金属層11を除去することができる。
次に、ステップS800で、図13に示すように、最外絶縁層20に第2ソルダレジスト層55を形成する。多層印刷回路基板の一面は最外絶縁層20でカバーされて回路パターン35が露出されないため、第2ソルダレジスト層55は第1ソルダレジスト層50とは異なって、保護機能より反り防止機能が主な機能となる。
次に、ステップS900で、図14に示すように、外部接続パッド30が露出するように、第2ソルダレジスト層55に開口部を形成する。開口部はレーザードリルなどを用いて形成することができる。
本発明の好ましい実施例によれば、反りに強いメタルなどの物質を追加することなく、既存のビルドアップ層40の積層工程だけで印刷回路基板の製作時に発生する反りを防止することができる。
一方、図15は、本発明の他の実施形態による多層印刷回路基板を示す断面図である。図15を参照すると、最外絶縁層120、外部接続パッド130、ビルドアップ層140、レイヤ141,145、パターン142、ビア143、最外層レイヤ145、第1ソルダレジスト層150、第2ソルダレジスト層155が示されている。
本実施例は、ビルドアップ層140の両面にソルダレジスト層150,155が形成された多層印刷回路基板であって、ビルドアップ層140はビア143及びパターン142が形成された複数のレイヤ141が一面から他面に向かって積層され形成される。また、レイヤのうち、最外層のレイヤ145は外部接続パッド130をさらに含み、半導体チップなどの実装時に接続端子としての役割を果たす。図面上で一面とは、下方の面をいい、上述したように一方向に積層されたビルドアップ層140は、キャリアから分離されるときにU状に反りが発生することがある。
このような反りを防止するために一面に最外絶縁層120をさらに形成して反りに対する補強材としての役割を果たすようにする。ただし、この場合、表面に露出されなければならない一面の外部接続パッド130が最外絶縁層120によりカバーされるため、一面の外部接続パッド130は最外絶縁層120を貫通して多層印刷回路基板の一面に露出することになる。結果的に、一面の外部接続パッド130は既存の半導体素子との接続のためのパッドに比べて、最外絶縁層120の厚さだけさらに厚くなる。反りについては、上述した多層印刷回路基板の製造方法にて詳細に説明したので、ここでは省略する。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
上述した実施例以外の多くの実施例が本発明の特許請求範囲内に存在する。
10 キャリア
11 金属層
12 分離層
13 接着剤
14 分離部材
15 CCL
20,120 最外絶縁層
25 シード層
27 マスク
30,130 外部接続パッド
35 回路パターン
40,140 ビルドアップ層
41,141 レイヤ
42,142 パターン
43,143 ビア
50,150 第1ソルダレジスト層
55,155 第2ソルダレジスト層

Claims (8)

  1. 一面に外部接続パッドが形成された多層印刷回路基板を形成する方法であって、
    前記外部接続パッドに対応する開口部が形成された最外絶縁層を形成する工程と、
    前記最外絶縁層に前記外部接続パッド及び回路パターンに対応する開口部が形成されたマスクを形成する工程と、
    前記最外絶縁層の開口部と前記マスクの開口部に前記外部接続パッド及び前記回路パターンを形成する工程と、
    前記マスクを除去する工程と、
    前記外部接続パッド及び前記回路パターンをカバーするように、前記最外絶縁層にレイヤを積層してビルドアップ層を形成する工程と、
    前記ビルドアップ層の上に第1ソルダレジスト層を形成する工程と、
    前記最外絶縁層の前記ビルドアップ層が形成された面の反対面に第2ソルダレジスト層を形成する工程と、
    前記外部接続パッドが露出するように、前記第2ソルダレジスト層に開口部を形成する工程と、を含む多層印刷回路基板の製造方法。
  2. 前記最外絶縁層は、キャリアの上に形成され、
    前記第2ソルダレジスト層を形成する工程の前に、
    前記キャリアを除去する工程をさらに含むことを特徴とする請求項1に記載の多層印刷回路基板の製造方法。
  3. 前記キャリアは、表面に金属層を含むことを特徴とする請求項2に記載の多層印刷回路基板の製造方法。
  4. 前記金属層は、前記外部接続パッドとは異なるエッチング液によりエッチングされる物質を含むことを特徴とする請求項3に記載の多層印刷回路基板の製造方法。
  5. 前記最外絶縁層の開口部は、
    前記キャリアの前記金属層に前記最外絶縁層を積層し、
    前記最外絶縁層を選択的にレーザードリルで除去することにより形成されることを特徴とする請求項3から4の何れか1項に記載の多層印刷回路基板の製造方法。
  6. 前記ビルドアップ層は、その周縁に、完成された多層印刷回路基板では除去されるダミー領域を含み、
    前記キャリアは、前記金属層の下に、前記ダミー領域に相当する部分にだけ接着剤が塗布された分離層を含み、
    前記キャリアを除去する工程は、前記ダミー領域を切断することにより前記分離層の接着剤塗布部分を除去する工程と、
    前記金属層をエッチングする工程と、を含むことを特徴とする請求項3から5の何れか1項に記載の多層印刷回路基板の製造方法。
  7. 前記マスクを形成する工程の前に、シード層を形成する工程をさらに含み、
    前記外部接続パッド及び前記回路パターンを形成する工程が、前記シード層の上にメッキ方式で行われ、
    前記マスクを除去する工程の後に、前記シード層を除去する工程をさらに含むことを特徴とする請求項1から6の何れか1項に記載の多層印刷回路基板の製造方法。
  8. ビア及びパターンが形成されたレイヤが一面から他面に向かって積層され形成されるビルドアップ層と、
    前記ビルドアップ層の他面に積層される第1ソルダレジスト層と、
    前記ビルドアップ層の一面に積層される最外絶縁層と、
    前記ビルドアップ層の一面に形成され、前記最外絶縁層を貫通して表面に露出する外部接続パッドと、
    前記最外絶縁層に積層され、前記外部接続パッドを露出させる開口部が形成された第2ソルダレジスト層と、を含む多層印刷回路基板。
JP2009225566A 2008-11-26 2009-09-29 多層印刷回路基板の製造方法 Expired - Fee Related JP4914474B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2008-0117921 2008-11-26
KR1020080117921A KR101025520B1 (ko) 2008-11-26 2008-11-26 다층 인쇄회로기판 제조방법

Publications (2)

Publication Number Publication Date
JP2010130003A true JP2010130003A (ja) 2010-06-10
JP4914474B2 JP4914474B2 (ja) 2012-04-11

Family

ID=42195191

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009225566A Expired - Fee Related JP4914474B2 (ja) 2008-11-26 2009-09-29 多層印刷回路基板の製造方法

Country Status (3)

Country Link
US (1) US20100126765A1 (ja)
JP (1) JP4914474B2 (ja)
KR (1) KR101025520B1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013021294A (ja) * 2011-07-12 2013-01-31 Samsung Electro-Mechanics Co Ltd キャリア部材とその製造方法及びこれを用いたプリント回路基板の製造方法
KR20130063475A (ko) * 2011-12-06 2013-06-14 신꼬오덴기 고교 가부시키가이샤 배선 기판 제조 방법, 배선 기판 제조용 지지체 및 배선 기판용 구조체
KR101761502B1 (ko) * 2016-01-06 2017-07-25 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US10163867B2 (en) 2015-11-12 2018-12-25 Amkor Technology, Inc. Semiconductor package and manufacturing method thereof
JP2019029638A (ja) * 2017-07-25 2019-02-21 サムソン エレクトロ−メカニックス カンパニーリミテッド. インダクタ及びその製造方法
US10410999B2 (en) 2017-12-19 2019-09-10 Amkor Technology, Inc. Semiconductor device with integrated heat distribution and manufacturing method thereof

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101077380B1 (ko) * 2009-07-31 2011-10-26 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR101055462B1 (ko) 2010-01-07 2011-08-08 삼성전기주식회사 인쇄회로기판 제조용 캐리어와 그 제조방법 및 이를 이용한 인쇄회로기판의 제조방법
KR101282965B1 (ko) * 2010-11-05 2013-07-08 주식회사 두산 신규 인쇄회로기판 및 이의 제조방법
KR101970291B1 (ko) 2012-08-03 2019-04-18 삼성전자주식회사 반도체 패키지의 제조 방법
US8963336B2 (en) 2012-08-03 2015-02-24 Samsung Electronics Co., Ltd. Semiconductor packages, methods of manufacturing the same, and semiconductor package structures including the same
KR101814113B1 (ko) * 2012-11-02 2018-01-02 삼성전기주식회사 인쇄회로기판의 제조방법
KR20150062556A (ko) * 2013-11-29 2015-06-08 삼성전기주식회사 휨방지 부재가 구비된 스트립 레벨 기판 및 이의 제조 방법
JP6133227B2 (ja) * 2014-03-27 2017-05-24 新光電気工業株式会社 配線基板及びその製造方法
CN112105174B (zh) * 2019-06-18 2022-02-22 宏启胜精密电子(秦皇岛)有限公司 电路板及其制造方法
KR102212836B1 (ko) * 2020-05-19 2021-02-05 주식회사 코멧네트워크 세라믹 회로 기판의 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002290031A (ja) * 2001-03-23 2002-10-04 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
JP2003197741A (ja) * 2001-12-26 2003-07-11 Fujitsu Ltd 多層回路基板の製造方法
JP2007207781A (ja) * 2006-01-30 2007-08-16 Fujitsu Ltd 多層構造のプリント配線基板およびプリント配線基板の製造方法
JP2008078683A (ja) * 2005-08-29 2008-04-03 Shinko Electric Ind Co Ltd 多層配線基板

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3635219B2 (ja) * 1999-03-11 2005-04-06 新光電気工業株式会社 半導体装置用多層基板及びその製造方法
CN101232776B (zh) * 1999-09-02 2011-04-20 揖斐电株式会社 印刷布线板
JP2004311912A (ja) 2002-12-06 2004-11-04 Sony Corp 回路基板モジュール及びその製造方法
US7943861B2 (en) * 2004-10-14 2011-05-17 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
TWI295550B (en) * 2005-12-20 2008-04-01 Phoenix Prec Technology Corp Structure of circuit board and method for fabricating the same
KR100782407B1 (ko) * 2006-10-30 2007-12-05 삼성전기주식회사 회로기판 제조방법
KR100887382B1 (ko) 2007-03-28 2009-03-06 삼성전기주식회사 인쇄회로기판 제조방법
JP2009016818A (ja) * 2007-07-04 2009-01-22 Samsung Electro-Mechanics Co Ltd 多層印刷回路基板及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002290031A (ja) * 2001-03-23 2002-10-04 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
JP2003197741A (ja) * 2001-12-26 2003-07-11 Fujitsu Ltd 多層回路基板の製造方法
JP2008078683A (ja) * 2005-08-29 2008-04-03 Shinko Electric Ind Co Ltd 多層配線基板
JP2007207781A (ja) * 2006-01-30 2007-08-16 Fujitsu Ltd 多層構造のプリント配線基板およびプリント配線基板の製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013021294A (ja) * 2011-07-12 2013-01-31 Samsung Electro-Mechanics Co Ltd キャリア部材とその製造方法及びこれを用いたプリント回路基板の製造方法
KR20130063475A (ko) * 2011-12-06 2013-06-14 신꼬오덴기 고교 가부시키가이샤 배선 기판 제조 방법, 배선 기판 제조용 지지체 및 배선 기판용 구조체
JP2013120771A (ja) * 2011-12-06 2013-06-17 Shinko Electric Ind Co Ltd 配線基板の製造方法、及び、配線基板製造用の支持体
KR101988923B1 (ko) * 2011-12-06 2019-06-13 신꼬오덴기 고교 가부시키가이샤 배선 기판 제조 방법, 배선 기판 제조용 지지체 및 배선 기판용 구조체
US10163867B2 (en) 2015-11-12 2018-12-25 Amkor Technology, Inc. Semiconductor package and manufacturing method thereof
KR101761502B1 (ko) * 2016-01-06 2017-07-25 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
JP2019029638A (ja) * 2017-07-25 2019-02-21 サムソン エレクトロ−メカニックス カンパニーリミテッド. インダクタ及びその製造方法
US10916366B2 (en) 2017-07-25 2021-02-09 Samsung Electro-Mechanics Co., Ltd. Inductor and method of manufacturing the same
US10410999B2 (en) 2017-12-19 2019-09-10 Amkor Technology, Inc. Semiconductor device with integrated heat distribution and manufacturing method thereof
US10985146B2 (en) 2017-12-19 2021-04-20 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor device with integrated heat distribution and manufacturing method thereof
US11901343B2 (en) 2017-12-19 2024-02-13 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor device with integrated heat distribution and manufacturing method thereof

Also Published As

Publication number Publication date
US20100126765A1 (en) 2010-05-27
KR101025520B1 (ko) 2011-04-04
JP4914474B2 (ja) 2012-04-11
KR20100059227A (ko) 2010-06-04

Similar Documents

Publication Publication Date Title
JP4914474B2 (ja) 多層印刷回路基板の製造方法
KR100867148B1 (ko) 인쇄회로기판 및 그 제조방법
US8893380B2 (en) Method of manufacturing a chip embedded printed circuit board
US8445790B2 (en) Coreless substrate having filled via pad and method of manufacturing the same
KR100836653B1 (ko) 회로기판 및 그 제조방법
JP2012191204A (ja) プリント配線板の製造方法
JP4651597B2 (ja) 半導体パッケージ基板
KR100966336B1 (ko) 고밀도 회로기판 및 그 형성방법
US9899235B2 (en) Fabrication method of packaging substrate
KR100956688B1 (ko) 인쇄회로기판 및 그 제조방법
JP2011199077A (ja) 多層配線基板の製造方法
CN107393899B (zh) 芯片封装基板
TWI484605B (zh) 封裝基板及其製造方法
US20080128911A1 (en) Semiconductor package and method for manufacturing the same
KR101044105B1 (ko) 휨 발생 방지를 위한 기판의 제조방법
US10897823B2 (en) Circuit board, package structure and method of manufacturing the same
KR100803960B1 (ko) 패키지 온 패키지 기판 및 그 제조방법
JP2009076928A (ja) 配線基板の製造方法
JP2005302968A (ja) 配線基板
KR100749141B1 (ko) 패키지 온 패키지 기판 및 그 제조방법
JP2005244124A (ja) 配線基板の製造方法
KR101088062B1 (ko) 범프를 구비한 스택형 인쇄회로기판 및 제조방법
TWI507109B (zh) A supporting substrate for manufacturing a multilayer wiring board, and a method for manufacturing the multilayer wiring board
JP2012114110A (ja) 多層配線基板の製造方法
JP2007311723A (ja) 多層回路基板

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110913

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111226

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120120

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150127

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees