KR101025520B1 - 다층 인쇄회로기판 제조방법 - Google Patents

다층 인쇄회로기판 제조방법 Download PDF

Info

Publication number
KR101025520B1
KR101025520B1 KR1020080117921A KR20080117921A KR101025520B1 KR 101025520 B1 KR101025520 B1 KR 101025520B1 KR 1020080117921 A KR1020080117921 A KR 1020080117921A KR 20080117921 A KR20080117921 A KR 20080117921A KR 101025520 B1 KR101025520 B1 KR 101025520B1
Authority
KR
South Korea
Prior art keywords
layer
external connection
forming
insulating layer
outermost insulating
Prior art date
Application number
KR1020080117921A
Other languages
English (en)
Other versions
KR20100059227A (ko
Inventor
김기환
안진용
이재준
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020080117921A priority Critical patent/KR101025520B1/ko
Priority to US12/569,104 priority patent/US20100126765A1/en
Priority to JP2009225566A priority patent/JP4914474B2/ja
Publication of KR20100059227A publication Critical patent/KR20100059227A/ko
Application granted granted Critical
Publication of KR101025520B1 publication Critical patent/KR101025520B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0367Metallic bump or raised conductor not used as solder bump
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09481Via in pad; Pad over filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0502Patterning and lithography
    • H05K2203/054Continuous temporary metal layer over resist, e.g. for selective electroplating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/11Methods of delaminating, per se; i.e., separating at bonding face
    • Y10T156/1168Gripping and pulling work apart during delaminating

Abstract

다층 인쇄회로기판 제조방법이 개시된다. 외층에 외부접속 패드 및 회로패턴이 형성된 다층 인쇄회로기판을 형성하는 방법에 있어서, 외부접속 패드에 상응하는 개구부가 형성된 최외곽 절연층을 형성하는 단계; 최외곽 절연층에 외부접속 패드 및 회로패턴에 상응하는 개구부가 형성된 마스크를 형성하는 단계; 최외곽 절연층의 개구부와 마스크의 개구부에 외부접속 패드 및 회로패턴을 형성하는 단계; 마스크를 제거하는 단계; 최외곽 절연층, 외부접속 패드 및 회로패턴 위에 회로패턴 및 비아를 포함하는 레이어를 복수 개를 적층하여 빌드업층 형성하는 단계; 빌드업층 위에 제1 솔더레지스트층를 형성하는 단계; 최외곽 절연층에 제2 솔더레지스터층을 형성하는 단계; 및 외부접속 패드가 노출되도록 제1 솔더레지스터층 및 제2 솔더레지스터층에 개구부를 형성하는 단계를 포함하는 다층 인쇄회로기판 제조방법은 휨에 강한 메탈 등의 부재를 추가하지아니하고 기존의 빌드업층의 적층 공정만으로도 인쇄회로기판 제작시에 발생하는 휨(warpage)을 방지할 수 있다.
휨(warpage), 캐리어, 패드

Description

다층 인쇄회로기판 제조방법{manufacturing method for multi-layer PCB}
본 발명은 다층 인쇄회로기판 제조방법에 관한 것이다.
전자제품이 소형화, 박형화, 고밀도화, 패키지(package)화 및 개인휴대화로 경박 단소화되는 추세에 따라 다층 인쇄회로기판 역시 미세패턴(fine pattern)화, 소형화 및 패키지화가 동시에 진행되고 있다. 이에 다층 인쇄회로기판의 미세패턴 형성, 신뢰성 및 설계밀도를 높이기 위해 원자재의 변경과 함께 회로의 층을 복합화하는 구조로 변화하는 추세이고, 부품 역시 DIP(Dual In-Line Package) 타입에서 SMT(Surface Mount Technology)타입으로 변경되면서 그 실장밀도 역시 높아지고 있는 추세이다.
얇은 반도체 장치용 다층회로기판 제작을 위하여 2개의 금속판을 판의 최외곽 둘레를 접합 재료를 써서 서로 붙여 캐리어(carrier)를 만든다. 그 후 노출된 2면을 금속판과 빌드업으로 제작될 제품의 패드와 다른 에칭 메카니즘을 갖는 금속으로 도금을 한다. 빌드업으로 제품을 양면에 다층회로기판을 적층한 후 가공을 통해 접합 재료의 붙여진 면을 제거함으로써 복합 금속판을 2개의 금속판으로 이형시 킨다. 이후 캐리어로 쓰였던 금속판을 에칭액을 통해 제거한다. 이때 빌드업으로 제작된 제품의 회로가 영향을 받지 않도록 도금된 금속이 노출되고, 다시 이 금속을 같은 에칭 방식을 통해 제거하여 반도체 장치용 다층 회로 기판을 제작한다.
이러한 공정을 통해 박형의 다층회로기판을 제작할 수 있으나, 반도체 기판의 경우 서로 다른 기계적 물성을 가진 재료들이 적층되어 있는 구조를 가지며, 중간층을 기준으로 윗면과 아랫면의 도금 분포가 다르고 SR(solder resist)가 사용되는 경우 이 부분은 다른 이방성 구조를 띈다. 이 같은 이방성 적층 구조물의 경우 열 응력이나 습도에 따라 층간 상이한 열적 거동을 보이기 때문에 구조 상 취약한 부분에서 휨이나 뒤틀림 등의 변형이 발생하게 된다.
본 발명은 다층 인쇄회로기판에 있어서, 최외곽층의 절연층의 두께를 양면 다르게 함으로써 휨(warpage)에 강한 다층 인쇄회로기판 및 그 제조방법을 제공하는 것이다.
본 발명의 일 측면에 따르면, 일면에 외부접속 패드가 형성된 다층 인쇄회로기판을 형성하는 방법에 있어서, 외부접속 패드에 상응하는 개구부가 형성된 최외곽 절연층을 형성하는 단계; 최외곽 절연층에 외부접속 패드 및 회로패턴에 상응하는 개구부가 형성된 마스크를 형성하는 단계; 최외곽 절연층의 개구부와 마스크의 개구부에 외부접속 패드 및 회로패턴을 형성하는 단계; 마스크를 제거하는 단계; 외부접속 패드 및 회로패턴을 커버하도록 최외곽 절연층에 레이어를 적층하여 빌드업층을 형성하는 단계; 빌드업층 위에 제1 솔더레지스트층를 형성하는 단계; 및 최외곽 절연층의 빌드업층이 형성된 면의 반대면에, 외부접속 패드를 노출시키는 개구부를 포함하는 제2 솔더레지스터층을 형성하는 단계를 포함하는 다층 인쇄회로기판 제조방법이 제공된다.
최외곽 절연층은 캐리어 위에 형성되며, 제2 솔더레지스터층을 형성하는 단계 이전에 캐리어를 제거하는 단계를 더 포함할 수 있다.
캐리어는 표면에 금속층을 포함할 수 있고, 금속층은 외부접속 패드와 다른 에칭액에 의해 식각되는 물질을 포함할 수 있다.
최외곽 절연층의 개구부는 캐리어의 금속층에 최외곽 절연층을 적층하고, 최외곽 절연층을 선택적으로 레이저 드릴로 제거함으로써 형성할 수 있다.
빌드업층은 그 테두리에 완성된 다층 인쇄회로기판에서는 제거될 더미영역을 포함하며, 캐리어는 금속층 아래 더미영역에 상당하는 부분에만 접착제가 도포된 분리층을 포함하고, 캐리어를 분리하는 단계는 더미영역을 절단함으로써 분리층의 접착제 도포부분을 제거하는 단계; 및 금속층을 에칭하는 단계를 포함할 수 있다.
마스크를 형성하는 단계 이전에, 시드층을 형성하는 단계를 더 포함하며, 외부접속 패드 및 회로패턴을 형성하는 단계는, 시드층 위에 도금방식으로 수행되고, 마스크를 제거하는 단계 이후에, 시드층을 제거하는 단계를 더 포함할 수 있다.
본 발명의 다른 측면에 따르면, 비아 및 패턴이 형성된 레이어가 일면에서 타면방향으로 적층되어 형성되는 빌드업층; 빌드업층 타면에 적층되는 제1 솔더레지스트층; 빌드업층의 일면에 적층되는 최외곽 절연층; 빌드업층의 일면에 형성되고 최외곽 절연층을 관통하여 표면에 노출되는 외부 접속패드; 및 최외곽 절연층에 적층되고, 외부접속 패드를 노출시키는 개구부가 형성된 제2 솔더레지스트층을 포함하는 다층인쇄회로기판이 제공된다.
본 발명의 바람직한 실시예에 따르면, 휨에 강한 메탈 등의 물질을 추가하지아니하고 기존의 빌드업층의 적층 공정만으로도 인쇄회로기판 제작시에 발생하는 휨(warpage)을 방지할 수 있다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 본 발명에 따른 다층 인쇄회로기판 및 그 제조방법의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
본 발명의 일측면에 따르면 다층 인쇄회로기판 일면의 절연층이 두번의 적층공정을 통해 형성됨으로써, 일면의 절연층의 두께가 타면에 비해 두꺼우며, 일면의 외부접속 패드의 두께가 타면에 비해 두껍게 형성되는 다층 인쇄회로기판에 대한 것이다. 도 1은 본 발명의 일 측면 따른 다층 인쇄회로기판의 제조방법을 나타낸 순서도이고, 도 3 내지 도 14는 본 발명의 일 측면 따른 다층 인쇄회로기판의 제조방법을 나타낸 공정도이다. 도 3 내지 도 14를 참조하면, 캐리어(10), 금속층(11), 분리층(12), 접착제(13), 분리부재(14), CCL(15), 최외곽 절연층(20), 시드층(25), 마스크(27), 외부접속 패드(30), 회로패턴(35), 빌드업층(40), 레이어(41), 패턴(42), 비아(43), 제1 솔더레지스트층(50), 제2 솔더레지스트층(55)이 도시되어 있다.
먼저 외부접속 패드(30)에 상응하는 개구부가 형성된 최외곽 절연층(20)을 형성한다(S100). 최외곽 절연층(20)은 기존의 다층 인쇄회로기판에서 한 층 더 추가되는 층으로, 외부접속 패드(30)에 상응하는 개구부가 형성된 것을 특징으로 한다. 즉, 최외곽 절연층(20)의 두께만큼 다층 인쇄회로기판의 일면의 외부접속 패드(30)는 회로패턴 및 타면의 외부접속 패드에 비해 두껍게 형성된다.
다층 인쇄회로기판 제조 시 기저 역할을 하는 캐리어를 이용할 수 있다. 캐리어는 박형의 다층 인쇄회로기판을 형성함에 있어서 안정적으로 빌드업 공정을 수행할 수 있도록 기저로서 역할을 하는 부재로서, 최종 산물인 다층 인쇄회로기판에서는 분리된다. 캐리어를 이용하여 인쇄회로기판의 적층공정을 수행하면 박형의 인쇄회로기판 제조 공정상 발생하는 휨을 방지하고, 박형기판의 이송을 용이하게 한다.
캐리어는 안정적인 기저로서의 역할을 위해서는 그 소재가 어느 정도의 강성을 가져야 하고, 최종 산물에서 분리되어야 하므로 분리의 용이성 등도 고려하여, 그 재질 및 층상구조를 다양하게 구성할 수 있다.
이러한 점을 고려하여 본 실시예에서는 도 2에 도시된 것과 같은 캐리어(10)를 이용할 수 있다. CCL(15; 동박적층판)과 같이 강성을 가지는 코어를 주요 구성으로 하여 다층 인쇄회로기판의 빌드업 시 기저 역할을 할 수 있다.
최종 산물에서 캐리어(10)의 분리를 용이하게 하기 위해 CCL(15) 표면에는 분리층(12)이 형성될 수 있다. 회로패턴등이 형성되어 완제품의 인쇄회로기판에 남는 부분 이외에 이외에 빌드업층의 테두리에 정합을 위한 눈금 등 공정 중에 필요한 표시를 위한 더미영역이 존재하며, 더미영역은 완제품에서는 라우팅에 의해 제거된다. 분리층(12)은 이러한 더미영역이 형성되는 위치에만 접착제(13)가 도포된 층이다. 더미영역을 잘라내면 접착제(13)가 제거되어 캐리어(10)가 쉽게 분리되도록 하는 역할을 한다. 분리부재(14)는 접착성이 없어 접착제를 제거하면 쉽게 인쇄회로기판으로부터 분리가 가능한 부재이다. 분리부재(14)는 접착제의 도포 두께가 얇은 경우에는 생략할 수도 있다.
또한 캐리어(10)의 최외층에 형성되어 다층 인쇄회로기판이 적층되는 금속층(11)을 더 포함할 수 있다. 분리층(12)의 위에 금속층(11)이 형성되는 경우, 최종 산물에서 분리층(12) 및 CCL(15)이 분리되고 금속층(11)은 다층 인쇄회로기판에 잔존하므로, 에칭공정 등을 통해 금속층(11)은 제거될 수 있다. 금속층(11)에 대해서는 최외곽 절연층 형성단계에서 더 자세히 살펴보도록 한다.
상기와 같은 캐리어를 이용하여 최외곽 절연층(20)에 개구부를 형성하는 방법은 캐리어(10)에 최외곽 절연층(20)을 적층하고(S120), 최외곽 절연층(20)을 선택적으로 레이저 드릴로 제거한다(S140)(도 3 및 도 4 참조).
선택적으로 제거되는 부분은 외부접속 패드(30)가 형성되는 위치이다. 외부접속 패드(30)란 다층 인쇄회로기판에 반도체 칩과 같은 외부장치와 연결되기 위한 단자로서 역할을 하는 것으로, 완성된 다층 인쇄회로기판의 표면에 드러나는 부분 이다.
캐리어(10)에 최외곽 절연층(20)을 적층하고 개구부를 레이저 드릴로 형성하기 위해서는 캐리어(10)의 표면에 금속층(11)이 있어야, 캐리어(10)까지 관통되는 것을 방지할 수 있다.
다음으로, 도 6에 도시된 바와 같이 최외곽 절연층(20)에 외부접속 패드(30) 및 회로패턴(35)에 상응하는 개구부가 형성된 마스크(27)를 형성한다(S200). 외부접속 패드(30)에 관해서는 상술하였고, 회로패턴(35)은 비아를 통해 중간층과 전기적으로 연결될 수 있다.
개구부에 금속을 채워 넣음으로써 회로패턴(35)과 외부접속 패드(30)를 형성할 수 있고, 특히 도금방식으로 채워 넣기 위해서는 마스크(27)를 형성하기 전에 도 5에 도시된 바와 같이 시드층(25)을 형성할 수 있다(S150). 시드층(25)은 절연층과 같은 비전도성 물질 위에 무전해 도금으로 얇게 형성한 금속층으로, 도전성 금속의 증착 방법이나 스퍼터링(sputtering) 방법 등에 의해 형성할 수 있다.
다음으로, 최외곽 절연층(20)의 개구부와 마스크(27)의 개구부에 외부접속 패드(30) 및 회로패턴(35)을 형성한다(S300). 시드층(25)이 형성되어 있는 경우 도금방식으로 형성할 수 있고, 전기전도도가 좋은 구리나 은 등을 이용하여 형성할 수 있다. 이렇게 형성된 다층 인쇄회로기판의 일면의 외부접속 패드(30)는 마스크(27)의 두께와 최외곽 절연층(20)의 두께를 합한 두께가 되므로 도 7에 도시된 바와 같이, 외부접속 패드(30)와 회로패턴(35)은 두께의 단차가 생긴다.
이렇게 다층 인쇄회로기판의 일면에 최외곽 절연층을 한층 더 형성하는 것은 휨을 방지하기 위함으로 다층 인쇄회로기판에서 휨(warpage)와 관련해서 더 자세히 살펴보도록 한다.
휨은 박형의 다층 인쇄회로기판에서 자주 발생하는 현상으로, 인쇄회로기판은 다양한 소재로 형성되므로, 각 소재간의 열팽창 계수 등 각종 기계적 물성에 차이가 있기 때문에 변형이 일어나게 되는 것이다. 이러한 휨은 각 층간의 접속을 불량하게 하고 다층 인쇄회로기판의 파손 우려가 있어 휨을 방지하는 것이 매우 중요하다.
특히, 일면에서 타면 방향으로 빌드업하는 공정을 통해 형성하는 다층 인쇄회로기판의 경우 빌드업층을 적층 시 열처리 공정이 반복적으로 수행되는 바, 초기에 적층된 레이어와 나중에 적층된 레이어는 열처리 공정을 거친 횟수가 달라지므로, 추후에 캐리어를 제거하면 이러한 차이에 의해 U자 형상으로 휨(warpage)이 발생하게 된다.
캐리어(10)를 제거한 후에 드러나는 다층 인쇄회로기판의 일면에 솔더레지스트층를 타면에 비해 두껍게 도포하면 휨을 어느 정도 방지할 수 있으나, 패드가 표면으로부터 너무 멀어지면 반도체 등을 실장하기 어려운 점이 있어, 두껍게 하는 것은 한계가 있다.
이러한 문제를 해결하기 위해 본 실시예에서는 외부접속 패드(30)의 높이를 회로패턴(35)보다 높게 형성하여 표면으로부터 외부접속 패드(30)까지의 거리가 너무 이격되지 아니하도록 유지하면서, 회로패턴(35)은 후술할 제2 솔더레지스터층(55)과 최외곽 절연층(20)의 두께만큼 표면으로부터 이격되므로 일면의 절연층의 두께가 두꺼워 휨에 저항 가능하다.
다음으로 도 8에 도시된 바와 같이 마스크(27)와 시드층(25)을 제거(S400, S450)하여, 최외곽 절연층(20)을 드러낸다. 그리고 외부접속 패드(30)와 회로패턴(35) 을 커버하도록 최외곽 절연층(20)의 위에 패턴(42) 및 비아(43)를 포함하는 레이어(41)를 복수 개 적층하여 빌드업층(40)을 형성한다(S500).
빌드업층(40)이란 패턴(42)이 형성된 복수의 레이어(41)가 적층되어 형성되며 각 레이어(41)는 층간 전기적 도통을 위한 비아(43)를 포함할 수 있다. 즉, 최외곽 절연층(20), 회로패턴(35) 및 외부접속 패드(30)위로 절연물질을 적층하고 비아홀을 형성한 후에 패턴(42) 및 비아(43)를 도금하여 필요한 수만큼의 레이어(41)를 형성한다. 이때, 최종으로 쌓이는 최상층의 레이어(41)도 외부 장치와 연결되기 위한 패드를 더 포함할 수 있으나, 그 두께는 외부접속 패드(30)처럼 두껍지 않다.
그리고, 도 10에 도시된 바와 같이 빌드업층(40)의 위에 제1 솔더레지스트층(50)을 형성하여(S600), 다층 인쇄회로 기판의 타면의 패턴을 보호한다.
다음으로, 캐리어(10)를 제거한다(S700). 캐리어(10)의 형상에 따라 캐리어(10)의 제거 방법은 다양하나, 본 실시예에서는 상술한 바와 같이, 분리층(12)과 금속층(11)을 포함하는 캐리어(10)를 사용하였으므로, 캐리어(10)를 제거하는 방법은 도 11에 도시된 바와 같이 더미영역을 라우팅하여 제거(S720)함으로써, 캐리어(10)의 접착제(13)가 도포된 부분을 잘라낸다.
분리층(12)은 접착제(13)가 도포된 부분이 잘려나가게 되어 캐리어(10)의 CCL(15)부분은 다층 인쇄회로기판으로부터 분리되고, 다층 인쇄회로기판의 일면에 는 금속층(11)이 남게 된다.
잔존하는 금속층(11)을 에칭하여(S740) 최외곽 절연층(20)과 외부접속 패턴을 노출시키며(도 12 참조), 이때 금속층(11)은 다층 인쇄회로기판의 표면에 노출되는 외부접속 패드(30)의 금속과 다른 에칭액에 의해 부식되는 금속을 포함하면 외부접속 패드(30)를 손상시키지 아니하고 금속층(11)을 제거할 수 있다.
다음으로, 최외곽 절연층(20)에 제2 솔더레지스터층(55)을 형성한다(S800). 다층 인쇄회로기판의 일면에는 최외곽 절연층(20)에 의해 커버되어 회로패턴(35)이 노출되지 아니하므로, 제2 솔더레지스트층(55)은 제1 솔더레지스트층(50)과 달리 보호기능 보다는 휨 방지기능이 주 기능이 된다.
다음으로 도 14에 도시된 바와 같이 외부접속 패드(30)가 노출되도록 제2 솔더레지스터층(55)에 개구부를 형성한다(S900). 개구부의 형성은 레이저 드릴 등을 이용하여 수행할 수 있다.
본 발명의 바람직한 실시예에 따르면, 휨에 강한 메탈 등의 물질을 추가하지아니하고 기존의 빌드업층(40)의 적층 공정만으로도 인쇄회로기판 제작 시에 발생하는 휨(warpage)을 방지할 수 있다.
다음으로, 도 15는 본 발명의 다른 측면에 따른 다층 인쇄회로기판을 나타낸 단면도이다. 도 15를 참조하면, 최외곽 절연층(120), 외부접속 패드(130), 빌드업층(140), 레이어(141,145), 패턴(142), 비아(143), 최외층 레이어(145), 제1 솔더레지스트층(150), 제2 솔더레지스트층(155)이 도시되어 있다.
본 실시예는 빌드업층(140)의 양면에 솔더레지스트층(150,155)이 형성된 다 층 인쇄회로기판으로서, 빌드업층(140)은 비아(143) 및 패턴(142)이 형성된 레이어(141) 복수개가 일면에서 타면방향으로 적층되어 형성된다. 또한 레어어 중 최외층의 레이어(145)는 외부접속 패드(130)를 더 포함하여 반도체칩 등이 실장 시 접속단자로서 역할을 한다. 도면 상에서 일면은 아래쪽을 의미하며, 전술한 바와 같이 한 방향으로 적층된 빌드업층(140)은 캐리어와 분리 시에 U형상으로 휨이 발생할 수 있다.
이러한 휨을 방지하기 위해 일면에 최외곽 절연층(120)을 더 형성하여 휨에 대한 보강재로서 역할을 하도록 한다. 다만, 이 경우 표면에 노출되어야 하는 일면의 외부접속 패드(130)가 최외곽 절연층(120)에 의해 커버되게 되므로 일면의 외부접속 패드(130)는 최외곽 절연층(120)을 관통하여 다층 인쇄회로기판의 일면으로 드러난다. 결과적으로 일면의 외부접속 패드(130)는 기존의 반도체 소자와 연결을 위한 패드에 비해 최외곽 절연층(120) 두께만큼 더 두꺼워지게 된다. 휨과 관련해서는 전술한 다층 인쇄회로기판의 제조방법에서 상세히 서술하였으므로 이에 갈음하도록 한다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
전술한 실시예 외의 많은 실시예들이 본 발명의 특허청구범위 내에 존재한다.
도 1은 본 발명의 일 측면에 따른 다층 인쇄회로기판의 제조방법을 나타낸 순서도.
도 2는 본 발명의 일 측면에 따른 다층 인쇄회로기판의 제조방법에 이용되는 캐리어를 나타낸 단면도.
도 3 내지 도 14는 본 발명의 일 측면에 따른 다층 인쇄회로기판의 제조방법을 나타낸 공정도.
도 15는 본 발명의 다른 측면에 따른 다층 인쇄회로기판을 나타낸 단면도.
<도면의 주요부분에 대한 부호의 설명>
10: 캐리어 11: 금속층
12: 분리층 13: 접착제
14: 분리부재 15: CCL
20, 120: 최외곽 절연층 25: 시드층
27: 마스크 30, 130: 외부접속 패드
35: 회로패턴 40, 140: 빌드업층
41, 141: 레이어 42,142: 패턴
43, 143: 비아 50, 150: 제1 솔더레지스트층
55, 155: 제2 솔더레지스트층

Claims (8)

  1. 일면에 외부접속 패드가 형성된 다층 인쇄회로기판을 형성하는 방법에 있어서,
    동박적층판과, 상기 동박적층판의 일면에 형성되는 분리층, 및 상기 분리층 상에 형성되는 금속층을 포함하는 캐리어를 준비하는 단계; - 상기 분리층은, 상기 동박적층판의 일면에 형성되며 접착성이 없는 분리부재, 및 상기 분리부재의 둘레에 형성되는 접착제를 포함함 -
    상기 금속층 상에 상기 외부접속 패드에 상응하는 개구부가 형성된 최외곽 절연층을 형성하는 단계;
    상기 최외곽 절연층에 상기 외부접속 패드 및 회로패턴에 상응하는 개구부가 형성된 마스크를 형성하는 단계;
    상기 최외곽 절연층의 개구부와 상기 마스크의 개구부에 상기 외부접속 패드 및 상기 회로패턴을 형성하는 단계;
    상기 마스크를 제거하는 단계;
    상기 외부접속 패드 및 상기 회로패턴을 커버하도록 상기 최외곽 절연층에 레이어를 적층하여 빌드업층을 형성하는 단계; - 이 때, 상기 빌드업층은 상기 접착제의 위치에 대응되는 그 테두리에, 완성된 다층 인쇄회로기판에서는 제거될 더미영역을 포함함 -
    상기 빌드업층 위에 제1 솔더레지스트층를 형성하는 단계; 및
    상기 더미영역을 절단하여, 상기 캐리어의 접착제가 형성된 부분을 잘라내는 단계; - 이로써, 상기 금속층과 상기 분리층은 분리됨 -
    상기 금속층을 에칭하여 제거하는 단계; - 이로써, 상기 최외곽 절연층의 표면과 상기 외부접속 패드이 표면이 노출됨 -
    상기 최외곽 절연층의 노출된 표면에, 상기 외부접속 패드를 선택적으로 노출시키도록 개구부가 형성된 제2 솔더레지스터층을 형성하는 단계를 포함하는 다층 인쇄회로기판 제조방법.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서,
    상기 금속층은 상기 외부접속 패드와 다른 에칭액에 의해 식각되는 물질을 포함하는 것을 특징으로 하는 다층 인쇄회로기판 제조방법.
  5. 제1항에 있어서,
    상기 최외곽 절연층의 개구부는
    상기 캐리어의 상기 금속층에 최외곽 절연층을 적층하고,
    상기 최외곽 절연층을 선택적으로 레이저 드릴로 제거함으로써 형성하는 것을 특징으로 하는 다층 인쇄회로기판 제조방법.
  6. 삭제
  7. 제1항, 제4항, 제5항 중 어느 한 항에 있어서,
    상기 마스크를 형성하는 단계 이전에, 시드층을 형성하는 단계를 더 포함하며,
    상기 외부접속 패드 및 상기 회로패턴을 형성하는 단계는, 상기 시드층 위에 도금방식으로 수행되고,
    상기 마스크를 제거하는 단계 이후에, 상기 시드층을 제거하는 단계를 더 포함하는 것을 특징으로 하는 다층 인쇄회로기판 제조방법.
  8. 삭제
KR1020080117921A 2008-11-26 2008-11-26 다층 인쇄회로기판 제조방법 KR101025520B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020080117921A KR101025520B1 (ko) 2008-11-26 2008-11-26 다층 인쇄회로기판 제조방법
US12/569,104 US20100126765A1 (en) 2008-11-26 2009-09-29 Multi-layer printed circuit board and manufacturing method thereof
JP2009225566A JP4914474B2 (ja) 2008-11-26 2009-09-29 多層印刷回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080117921A KR101025520B1 (ko) 2008-11-26 2008-11-26 다층 인쇄회로기판 제조방법

Publications (2)

Publication Number Publication Date
KR20100059227A KR20100059227A (ko) 2010-06-04
KR101025520B1 true KR101025520B1 (ko) 2011-04-04

Family

ID=42195191

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080117921A KR101025520B1 (ko) 2008-11-26 2008-11-26 다층 인쇄회로기판 제조방법

Country Status (3)

Country Link
US (1) US20100126765A1 (ko)
JP (1) JP4914474B2 (ko)
KR (1) KR101025520B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021235721A1 (ko) * 2020-05-19 2021-11-25 주식회사 코멧네트워크 세라믹 회로 기판의 제조방법

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101077380B1 (ko) * 2009-07-31 2011-10-26 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR101055462B1 (ko) 2010-01-07 2011-08-08 삼성전기주식회사 인쇄회로기판 제조용 캐리어와 그 제조방법 및 이를 이용한 인쇄회로기판의 제조방법
KR101282965B1 (ko) * 2010-11-05 2013-07-08 주식회사 두산 신규 인쇄회로기판 및 이의 제조방법
KR101216926B1 (ko) * 2011-07-12 2012-12-28 삼성전기주식회사 캐리어 부재와 그 제조방법 및 이를 이용한 인쇄회로기판의 제조방법
JP5902931B2 (ja) * 2011-12-06 2016-04-13 新光電気工業株式会社 配線基板の製造方法、及び、配線基板製造用の支持体
KR101970291B1 (ko) 2012-08-03 2019-04-18 삼성전자주식회사 반도체 패키지의 제조 방법
US8963336B2 (en) 2012-08-03 2015-02-24 Samsung Electronics Co., Ltd. Semiconductor packages, methods of manufacturing the same, and semiconductor package structures including the same
KR101814113B1 (ko) * 2012-11-02 2018-01-02 삼성전기주식회사 인쇄회로기판의 제조방법
KR20150062556A (ko) * 2013-11-29 2015-06-08 삼성전기주식회사 휨방지 부재가 구비된 스트립 레벨 기판 및 이의 제조 방법
JP6133227B2 (ja) * 2014-03-27 2017-05-24 新光電気工業株式会社 配線基板及びその製造方法
US10163867B2 (en) 2015-11-12 2018-12-25 Amkor Technology, Inc. Semiconductor package and manufacturing method thereof
KR101761502B1 (ko) * 2016-01-06 2017-07-25 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
KR101983191B1 (ko) 2017-07-25 2019-05-28 삼성전기주식회사 인덕터 및 그 제조방법
US10410999B2 (en) 2017-12-19 2019-09-10 Amkor Technology, Inc. Semiconductor device with integrated heat distribution and manufacturing method thereof
CN112105174B (zh) * 2019-06-18 2022-02-22 宏启胜精密电子(秦皇岛)有限公司 电路板及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311912A (ja) 2002-12-06 2004-11-04 Sony Corp 回路基板モジュール及びその製造方法
JP2007173775A (ja) * 2005-12-20 2007-07-05 Phoenix Precision Technology Corp 回路基板構造及びその製法
JP2008112993A (ja) * 2006-10-30 2008-05-15 Samsung Electro-Mechanics Co Ltd 回路基板の製造方法
JP2008244426A (ja) 2007-03-28 2008-10-09 Samsung Electro-Mechanics Co Ltd 印刷回路基板の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3635219B2 (ja) * 1999-03-11 2005-04-06 新光電気工業株式会社 半導体装置用多層基板及びその製造方法
CN101232776B (zh) * 1999-09-02 2011-04-20 揖斐电株式会社 印刷布线板
JP2002290031A (ja) * 2001-03-23 2002-10-04 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
JP3800405B2 (ja) * 2001-12-26 2006-07-26 富士通株式会社 多層回路基板の製造方法
US7943861B2 (en) * 2004-10-14 2011-05-17 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
JP2008078683A (ja) * 2005-08-29 2008-04-03 Shinko Electric Ind Co Ltd 多層配線基板
JP4764731B2 (ja) * 2006-01-30 2011-09-07 富士通株式会社 多層構造のプリント配線基板
JP2009016818A (ja) * 2007-07-04 2009-01-22 Samsung Electro-Mechanics Co Ltd 多層印刷回路基板及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311912A (ja) 2002-12-06 2004-11-04 Sony Corp 回路基板モジュール及びその製造方法
JP2007173775A (ja) * 2005-12-20 2007-07-05 Phoenix Precision Technology Corp 回路基板構造及びその製法
JP2008112993A (ja) * 2006-10-30 2008-05-15 Samsung Electro-Mechanics Co Ltd 回路基板の製造方法
JP2008244426A (ja) 2007-03-28 2008-10-09 Samsung Electro-Mechanics Co Ltd 印刷回路基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021235721A1 (ko) * 2020-05-19 2021-11-25 주식회사 코멧네트워크 세라믹 회로 기판의 제조방법

Also Published As

Publication number Publication date
US20100126765A1 (en) 2010-05-27
JP4914474B2 (ja) 2012-04-11
KR20100059227A (ko) 2010-06-04
JP2010130003A (ja) 2010-06-10

Similar Documents

Publication Publication Date Title
KR101025520B1 (ko) 다층 인쇄회로기판 제조방법
KR100661297B1 (ko) 리지드-플렉시블 패키지 온 패키지용 인쇄회로기판 및 그제조방법
KR100867148B1 (ko) 인쇄회로기판 및 그 제조방법
US8445790B2 (en) Coreless substrate having filled via pad and method of manufacturing the same
KR100722635B1 (ko) 와이어 본딩 패드면과 볼패드면의 회로층이 다른 두께를갖는 반도체 패키지 기판 및 그 제조방법
US20160233167A1 (en) Semiconductor element built-in wiring board and method for manufacturing the same
KR101548816B1 (ko) 인쇄회로기판 및 그 제조방법
US20100142170A1 (en) Chip embedded printed circuit board and manufacturing method thereof
KR101452515B1 (ko) 배선기판 및 그 제조방법
KR100966336B1 (ko) 고밀도 회로기판 및 그 형성방법
KR100956688B1 (ko) 인쇄회로기판 및 그 제조방법
US20090277673A1 (en) PCB having electronic components embedded therein and method of manufacturing the same
CN107170689B (zh) 芯片封装基板
KR101164957B1 (ko) 인쇄회로기판 및 그 제조방법
US20150144384A1 (en) Packaging substrate and fabrication method thereof
KR101089986B1 (ko) 캐리어기판, 그의 제조방법, 이를 이용한 인쇄회로기판 및 그의 제조방법
KR101044105B1 (ko) 휨 발생 방지를 위한 기판의 제조방법
KR100803960B1 (ko) 패키지 온 패키지 기판 및 그 제조방법
KR101987378B1 (ko) 인쇄회로기판의 제조 방법
KR101044117B1 (ko) 인쇄회로기판의 제조방법
KR101283164B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101085576B1 (ko) 금속을 이용한 인쇄회로기판을 제조하는 방법 및 이를 이용하여 제조한 인쇄회로기판
KR100749141B1 (ko) 패키지 온 패키지 기판 및 그 제조방법
KR20170079542A (ko) 인쇄회로기판
KR20090087192A (ko) 인쇄회로기판 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131224

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160111

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee