JP2008112993A - 回路基板の製造方法 - Google Patents

回路基板の製造方法 Download PDF

Info

Publication number
JP2008112993A
JP2008112993A JP2007271056A JP2007271056A JP2008112993A JP 2008112993 A JP2008112993 A JP 2008112993A JP 2007271056 A JP2007271056 A JP 2007271056A JP 2007271056 A JP2007271056 A JP 2007271056A JP 2008112993 A JP2008112993 A JP 2008112993A
Authority
JP
Japan
Prior art keywords
circuit pattern
carrier
insulating layer
insulating
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007271056A
Other languages
English (en)
Other versions
JP4555852B2 (ja
Inventor
Hoe-Ku Jung
ジュン ホエ−ク
Je-Gwang Yoo
ヨー ジェ−グワン
Myung-Sam Kang
カン ミュン−サム
Ji-Eun Kim
キム ジ−エウン
Jeong-Woo Park
パク ジョン−ウー
Jung-Hyun Park
パク ジュン−ヒュン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2008112993A publication Critical patent/JP2008112993A/ja
Application granted granted Critical
Publication of JP4555852B2 publication Critical patent/JP4555852B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0058Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0388Other aspects of conductors
    • H05K2201/0394Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09481Via in pad; Pad over filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09509Blind vias, i.e. vias having one side closed
    • H05K2201/09518Deep blind vias, i.e. blind vias connecting the surface circuit to circuit layers deeper than the first buried circuit layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0147Carriers and holders
    • H05K2203/0152Temporary metallic carrier, e.g. for transferring material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0376Etching temporary metallic carrier substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128Assembling formed circuit to base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49156Manufacturing circuit on or in base with selective destruction of conductive paths

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】回路パターンの微細ピッチ(pitch)化が可能で基板上に高密度の微細回路パターンを製作することができ、簡単工程で多層回路基板を製作することができる、回路基板の製造方法を提供する。
【解決手段】回路基板の製造方法は、(a)絶縁層及び第1シード層が順次積層されたキャリア(carrier)の絶縁層に第1回路パターンを形成する段階と、(b)第1回路パターンの形成されたキャリアの一面が絶縁基板と対向するように積層して圧着する段階と、(c)キャリアを除去し第1回路パターン及び絶縁層を絶縁基板に移す段階と、及び(d)絶縁基板に移された絶縁層に第2回路パターンを形成する段階とを含む。
【選択図】図3

Description

本発明は、回路基板の製造方法(Method for manufacturing circuit board)に関する。
電子産業の発達に従い携帯用器機などの電子部品の高性能化、高機能化、小型化が要求されており、したがって、SIP(System In Package)、3Dパッケージなど高密度表面実装部品用基板を製作するための研究が活発に進んでいる。
高密度実装部品用基板を製作するための従来の多層回路基板の製造は、ドリルを用いて両面銅箔積層板にホールを加工する段階と、ホールの内部にメッキを実施する段階と、上下両面の銅箔をエッチングして回路パターンを形成する段階と、回路パターンが形成された多数の両面印刷回路基板の間に絶縁接着剤であるプリプレグ(prepreg)を介在し加熱加圧する段階と、上記積層された多層回路基板の所定位置にドリルを用いてホールを形成する段階と、多層回路基板をメッキして層間導通を完了する段階と、最後に最外層をエッチングして所望する回路パターンを形成する段階とを経て完成される。
このような従来の多層回路基板の製造工程は、作業工程が複雑で、微細回路パターンの形成が難しいという問題点がある。
また、多層回路基板の全体的な厚さが厚くなり、基板の薄型化を実現しにくく、回路と基板との接合部分にアンダカット(under cut)が発生して回路が基板から剥離されるという問題点がある。
本発明は、回路パターンの微細ピッチ(pitch)化が可能で基板上に高密度の微細回路パターンを製作することができ、簡単工程で多層回路基板を製作することができる回路基板の製造方法を提供する。
また、本発明は、回路パターンを基板に埋込み、かつ、薄い絶縁層を基板に転写して多層構造の回路基板を製作することができるので、基板の全体的な厚さを減らすことができる回路基板の製造方法を提供する。
本発明の一実施形態によれば、(a)絶縁層及び第1シード層が順次積層されたキャリア(carrier)の絶縁層に第1回路パターンを形成する段階と、(b)第1回路パターンが形成されたキャリアの一面が絶縁基板と対向するように積層して圧着する段階と、(c)キャリアを除去して第1回路パターン及び絶縁層を絶縁基板に移す段階と、及び(d)絶縁基板に移された絶縁層に第2回路パターンを形成する段階と、を含む回路基板の製造方法が提供される。
段階(a)の絶縁層は、キャリアに20μmないし25μmの厚さで形成することがよい。
また、段階(a)の絶縁層は、キャリアに絶縁フィルムを接着することで形成されることができる。
段階(a)は、(a1)第1シード層に選択的にメッキレジストを形成して第1回路パターンに対応する凹型のパターンを形成する段階と、(a2)電解メッキを行い凹型のパターンに伝導性材料を充填する段階と、(a3)メッキレジストを除去する段階と、及び(a4)非活性された第1シード層を除去する段階とを含むことができる。
キャリアは金属板であってもよく、この場合、段階(c)は、金属板をエッチングすることで行われることができる。
段階(d)は、(d1)絶縁層に第2シード層を形成する段階と、(d2)第2シード層に選択的にメッキレジストを形成して第2回路パターンに対応する凹型のパターンを形成する段階と、(d3)電解メッキを行い凹型のパターンに伝導性材料を充填する段階と、(d4)メッキレジストを除去する段階と、及び(d5)非活性された第2シード層を除去する段階とを含むことができる。
段階(a)は、(f)二つのキャリアの絶縁層のそれぞれに第1回路パターンを形成する段階を含み、段階(b)は、(g)絶縁基板の両面と第1回路パターンが形成された二つのキャリアの一面とがそれぞれ対向するように積層して圧着する段階を含み、段階(c)は、(h)二つのキャリアを除去する段階を含み、段階(d)は、(i)絶縁層の他面のそれぞれに第2回路パターンを形成する段階を含むことができる。
段階(i)の前に、(j)絶縁基板にビアホール(via hall)を形成する段階をさらに行うことができ、段階(i)の後に、(k)絶縁基板に選択的にソルダレジストを塗布する段階をさらに含むことができる。
上述した以外の別の実施形態、特徴、利点が以下の図面、本発明の特許請求の範囲及び詳細な説明により明確になるだろう。
本発明の好ましい実施例によれば、回路パターンの微細ピッチ(pitch)化が可能で基板上に高密度の微細回路パターンを製作することができ、簡単な工程で多層回路基板を製作することができる。
また、回路パターンが基板に埋め込まれ、かつ、薄い絶縁層を基板に移して簡単な工程で多層構造の回路基板を製作することができるので、基板の全体的な厚さを減らすことができる。
また、回路が基板の内部に形成されているため、回路と基板との間の接着力が高くて回路の剥離が少ないし、基板の平坦度が優れ、熱放出が容易である。さらに、基板の反り発生が少なく、隣接回路間のイオンマイグレーション(ion−migration)に対する信頼性を高めることができる。
以下、本発明による回路基板の製造方法の好ましい実施例を添付図面を参照して詳しく説明するが、添付図面を参照して説明することにおいて、同一であるか対応する構成要素は同一の図面番号を付与し、これに対する重複される説明は略する。
図1は、本発明の好ましい一実施例による回路基板の製造方法を示す流れ図である。図1を参照すると、第1シード層12、絶縁層14、キャリア16、メッキレジスト18、伝導性物質20、第1回路パターン22、絶縁基板24、第2シード層26、第2回路パターン30が示されている。
本実施例は絶縁基板24の一面に第1回路パターン22の一部が露出されながら埋め込まれ、その上に絶縁層14が形成され、絶縁層14の上に第2回路パターン30を形成することで容易に多層構造の回路基板を製造できる方法を提供する。この際、絶縁層14は第2絶縁基板の役目をする。
すなわち、絶縁層14及び第1シード層12が順次積層されたキャリア16(carrier)の絶縁層14の一面に第1回路パターン22を形成し、第1回路パターン22が形成されたキャリア16の一面を絶縁基板24と対向するように積層し圧着した後、キャリア16を絶縁基板から除去すれば、キャリア16上に形成された第1回路パターン22及び絶縁層14が絶縁基板24に移される。絶縁基板24に移された絶縁層14の他面に第2回路パターン30を形成することにより第1回路パターン22は絶縁基板24の内部に埋め込まれ、絶縁基板24に移された絶縁層14の他面には第2回路パターン30が形成されるので、高密度の回路パターンが形成された多層構造の回路基板を製造することができる。この際、絶縁層14はキャリア16の一面に臨時積層されており、臨時積層された絶縁層14に第1回路パターン22を形成した後、キャリア16の一面を絶縁基板24と対向するように積層して第1回路パターン22を絶縁基板24に圧入した後、キャリア16を除去すれば、容易に多層構造の回路基板を形成することができる。この際、絶縁層14はキャリア16において20μmないし25μmの厚さで形成して、第1回路パターン22と第2回路パターン30との間に電気的短絡が発生しないようにする。キャリア16に絶縁層14を形成するために、絶縁物質からなる絶縁フィルムをキャリア16に付着して形成することができる。
絶縁層14及び第1シード層12が順次積層されたキャリア16の絶縁層14に第1回路パターン22を形成する過程は次の通りである。すなわち、第1シード層12に選択的にメッキレジスト18を形成して、第1回路パターン22に対応する凹型のパターンを形成し、電解メッキを行い凹型のパターンに伝導性材料を充填した後、メッキレジスト18及び非活性された第1シード層12を除去すれば、絶縁層14に第1回路パターン22を形成することができる。
キャリア16の絶縁層14に選択的にメッキレジスト18を形成して第1回路パターン22に対応する凹型のパターンを形成する方法は、先ず、キャリア16の絶縁層14上に形成された第1シード層12に感光性材料を塗布し、第1回路パターン22に対応するようにフォトマスクを製作した後、これを感光性材料が塗布されたキャリア16の一面に積層した後、紫外線で露光する。露光の後に感光性材料の非硬化部分を現像液で現像すれば、キャリア16の第1シード層12の上に第1回路パターン22に対応する凹型のパターンが形成される。現像液により除去されなかった硬化部分の感光性材料はメッキレジスト18となる。
キャリア16の第1シード層12の上に第1回路パターン22に対応する凹型のパターンが形成されたら、第1シード層12を電極として電解メッキを行い、凹型のパターンに伝導性材料を充填する。この際、メッキレジスト18が形成されている領域の第1シード層12は、メッキを阻むメッキレジスト18により伝導性物質20が形成されない。この場合、凹型のパターンに充填される伝導性材料としては、アルミニウム(Al)、銀(Ag)、銅(Cu)、クロム(Cr)など当業者にとって自明な伝導性物質20を用いてもよい。
本実施例の以外に凹型のパターンに伝導性材料を充填する方法としては、第1シード層12が形成されていないキャリア16を用いる場合、無電解メッキにより凹型のパターン上にシード層を形成し、これを電極として電解メッキによりメッキする方法、ブレードを用いて伝導性ペーストを充填する方法、インクジェットプリンティングにより伝導性インクを充填する方法、伝導性ポリマーを重合して充填する方法など当業者にとって自明な方法を用いてもよい。
第1回路パターン22に対応する凹型のパターンに電解メッキにより伝導性材料が充填されたら、メッキレジスト18を除去し、さらに、非活性されたシード層を除去すればキャリア16の絶縁層14に第1回路パターン22を形成することができる。
この際、非活性されたシード層とは、メッキレジスト18により電極としての機能ができなくなり、伝導性物質20が形成されない領域のシード層を意味する。
キャリア16の絶縁層14に第1回路パターン22が形成されたら、第1回路パターン22が形成されたキャリア16の一面を絶縁基板24と対向するように積層して圧着し、第1回路パターン22が絶縁基板24に埋め込まれるようにする。
絶縁基板24は、熱可塑性樹脂及びガラスエポキシ樹脂の中の少なくともいずれか一つを含み、第1回路パターン22を絶縁基板24に埋め込む場合には絶縁基板24が軟化状態にある。すなわち、熱可塑性または/及びガラスエポキシ樹脂の軟化温度以上に加熱して絶縁基板24を軟化状態に作った後、キャリア16の絶縁層14に凸型で形成された第1回路パターン22を軟化状態の絶縁基板24に埋め込み、その後、キャリア16を分離または除去し、後絶縁基板24が硬化されることで、第1回路パターン22が埋め込まれた形態の絶縁基板24を製作することができる。
一方、ガラス纎維に熱硬化性樹脂を浸透させて半分硬化状態に作ったプリプレグ(prepreg)を絶縁基板24として用いてもよい。
第1回路パターン22が絶縁基板24に埋め込まれるようにキャリア16と絶縁基板24とを圧着した後、キャリア16を分離または除去することにより、絶縁基板24には第1回路パターン22が埋め込まれることになり、絶縁基板24の上に絶縁層14が移されることになる。
キャリア16を除去する方法は、キャリア16が金属板からなった場合には、金属板をエッチングして除去することができ、キャリア16が樹脂などのフィルムからなり熱可塑性接着剤で絶縁層14と接着されている場合には、一程温度を加えて接着剤の接着力を減少させキャリア16を分離してもよい。本実施例では、銅(Cu)板をキャリア16として用い、エッチングで銅(Cu)からなったキャリア16を除去する。
キャリア16を除去した後、絶縁基板24の上に移された絶縁層14に第2回路パターン30を形成する。この場合、絶縁層14は、第2絶縁基板としての役目を行い、上述したように第1回路パターン22と第2回路パターン30との間に電気的短絡が発生しないように20μmないし25μmの厚さで形成される。
絶縁基板24に移された絶縁層14上に第2回路パターン30を形成する方法は、絶縁層14に第2シード層26を形成し、第2シード層26に選択的にメッキレジスト18を形成して第2回路パターン30に対応する凹型のパターンを形成した後、2シード層26を電極として電解メッキを行ない凹型のパターンに伝導性材料を充填する。その後、メッキレジスト18と非活性された第2シード層26とを除去すれば、絶縁層14上に第2回路パターン30を形成することができる。絶縁層14に第2回路パターン30を形成する方法は、上述したキャリア16の絶縁層14に第1回路パターン22を形成する方法と同様であるので、これに対する説明は略する。
上述したように簡単な方法で絶縁基板24が二層で積層された(本実施例では、絶縁基板24と絶縁層14との2層構造)基板を製造することができる。
図2は、本発明の好ましい別の実施例による回路基板の製造方法を示す流れ図である。図2を参照すると、絶縁層14、キャリア16、メッキレジスト18、伝導性物質20、第1回路パターン22、絶縁基板24、第2シード層26、ビアホール28、第2回路パターン30、ソルダレジスト32が示されている。
本実施例は、二つのキャリア16を用いて絶縁基板24の両面にそれぞれ二層の回路パターンを形成して4層構造の基板を製作できる方法を提供する。
上述した方法により絶縁層14及びシード層が順次積層された二つのキャリア16の絶縁層14のそれぞれに第1回路パターン22を形成する。
第1回路パターン22が二つのキャリア16の絶縁層14にそれぞれ形成されたら、絶縁基板24の両面と第1回路パターン22が形成された二つのキャリア16の一面とがそれぞれ対向するように積層して圧着し、第1回路パターン22が絶縁基板24の両面に埋め込まれるようにする。
第1回路パターン22が絶縁基板24の両面に埋め込まれ、絶縁基板24が介在された二つのキャリア16を圧着した後、二つのキャリア16を分離または除去すれば、絶縁基板24の両面には第1回路パターン22が埋め込まれることになり、絶縁層14が絶縁基板24の両面にそれぞれ移されたことになる。すなわち、絶縁基板24が三層で積層された(本実施例では、絶縁基板24と二つの絶縁層14との3層構造)基板を製造することができる。
以後、二つの絶縁層14及び絶縁基板24に形成された第1回路パターン22と、第2回路パターン30との間を電気的に導通するためのビアホール28(via hall)を加工する。この場合、図2に示すように、絶縁基板24の一面に形成された絶縁層14と絶縁基板24の回路パターンとの間を電気的に導通するためのビアホール28を形成してもよい。
ビアホール28の加工の後に、二つの絶縁層14のそれぞれに第2回路パターン30を形成するが、第2回路パターン30を形成する方法は、先ず、無電解メッキでビアホール28の内壁を含んで第2シード層26を形成し、第2シード層26上に選択的にメッキレジスト18を形成して第2回路パターン30に対応する凹型のパターンを形成した後、凹型のパターンに電解メッキで伝導性物質20を充填する。伝導性物質20が凹型のパターンに充填されると、メッキレジスト18及び非活性された第2シード層を除去する。
以後、基板の表面及び外層に露出された回路を保護するために、ソルダレジスト32を塗布する。半導体チップなどが結合されるパッド部分は、金メッキ工程を行ってもよい。
図3は、本発明の好ましい一実施例による回路基板の製造方法を示す順序図である。図3を参照すると、 段階S100で、絶縁層及び第1シード層が順次積層されたキャリアの絶縁層に第1回路パターンを形成する。キャリアに積層された絶縁層は、キャリアに20μmないし25μmの厚さで形成して第1回路パターンと第2回路パターンとの間に電気的短絡が発生しないようにする。この場合、キャリアに絶縁層を形成するために絶縁物質からなる絶縁フィルムをキャリアに付着して形成することができる。
絶縁層及び第1シード層が順次積層されたキャリアの絶縁層に第1回路パターンを形成する過程は、第1シード層に選択的にメッキレジストを形成して第1回路パターンに対応する凹型のパターンを形成し、電解メッキを行い凹型のパターンに伝導性材料を充填し、選択的に形成されたメッキレジストを除去した後、非活性された第1シード層を除去して絶縁層に第1回路パターンを形成する過程を行う。
段階S110で、キャリアの絶縁層に選択的にメッキレジストを形成して第1回路パターンに対応する凹型のパターンを形成する方法は、先ず、キャリアの絶縁層の上に形成された第1シード層に感光性材料を塗布し、第1回路パターンに対応するようにフォトマスクを製作した後、これを感光性材料が塗布されたキャリアの一面に積層して紫外線で露光する。露光の後に感光性材料の非硬化部分を現像液で現像すれば、キャリアの第1シード層上に第1回路パターンに対応する凹型のパターンが形成される。現像液により除去されなかった硬化部分の感光性材料はメッキレジストとなる。
キャリアの第1シード層上に第1回路パターンに対応する凹型のパターンが形成されたら、段階S120で、第1シード層を電極として電解メッキを行い、凹型のパターンに伝導性材料を充填する。この際、メッキレジストが形成されている領域の第1シード層はメッキを阻むメッキレジストにより伝導性物質がメッキされない。この場合、凹型のパターンに充填される伝導性材料としては、アルミニウム(Al)、銀(Ag)、銅(Cu)、クロム(Cr)など当業者にとって自明な伝導性物質を用いることができる。
第1回路パターンに対応する凹型のパターンに電解メッキで伝導性材料が充填されたら、段階S130で、メッキレジストを除去し、段階S140で、非活性されたシード層を除去すれば、キャリアの絶縁層に第1回路パターンを形成することができる。この際、非活性されたシード層とは、メッキレジストにより電極としての機能ができなくなり伝導性物質が形成されない領域のシード層を意味する。
段階S200で、第1回路パターンが形成されたキャリアの一面を絶縁基板と対向するように積層して圧着し、第1回路パターンが絶縁基板に埋め込まれるようにする。
段階S300で、第1回路パターンが絶縁基板に埋め込まれるようにキャリアと絶縁基板とを圧着した後キャリアを分離または除去すれば、絶縁基板には第1回路パターンが埋め込まれることになり、絶縁基板上に絶縁層が移されたことになる。
キャリアを除去する方法としては、キャリアが金属板からなった場合には、金属板をエッチングして除去することができ、キャリアが樹脂などのフィルムからなっており熱可塑性接着剤で絶縁層と接着されている場合には、一定温度を加えて接着剤の接着力を減少させてキャリアを分離することもできる。本実施例では、銅(Cu)板をキャリアとして用い、エッチングにより銅(Cu)からなったキャリアを除去する。
S400段階で、絶縁基板の上に移された絶縁層に第2回路パターンを形成する。この場合、絶縁層は第2絶縁基板としての役目をすることになり、上述したように第1回路パターンと第2回路パターンとの間に電気的短絡が発生しないように20μmないし25μmの厚さに形成する。
絶縁基板に移された絶縁層上に第2回路パターンを形成する方法は、段階S410で、絶縁層に第2シード層を形成し、段階S420で、第2シード層に選択的にメッキレジストを形成して第2回路パターンに対応する凹型のパターンを形成した後、段階S430で、第2シード層を電極として電解メッキを行い凹型のパターンに伝導性材料を充填する。その後、段階S440で、メッキレジストを除去し、段階S450で、非活性された第2シード層を除去すれば、絶縁層上に第2回路パターンを形成することができる 。絶縁層に第2回路パターンを形成する方法は、上述したキャリアの絶縁層に第1回路パターンを形成する方法と同様であるので、これに対する説明を略する。
上述した実施例以外の多くの実施例が本発明の特許請求の範囲内に存在する。
本発明の好ましい一実施例による回路基板の製造方法を示す流れ図である。 本発明の好ましい別の実施例による回路基板の製造方法を示す流れ図である。 本発明の好ましい一実施例による回路基板の製造方法を示す順序図である。
符号の説明
12 第1シード層
14 絶縁層
16 キャリア
18 メッキレジスト
20 伝導性物質
22 第1回路パターン
24 絶縁基板
26 第2シード層
28 ビアホール
30 第2回路パターン
32 ソルダレジスト

Claims (8)

  1. (a)絶縁層及び第1シード層が順次積層されたキャリア(carrier)の前記絶縁層に第1回路パターンを形成する段階と、
    (b)前記第1回路パターンが形成された前記キャリアの一面を絶縁基板と対向するように積層して圧着する段階と、
    (c)前記キャリアを除去し、前記第1回路パターン及び前記絶縁層を前記絶縁基板に移す段階と、及び
    (d)前記絶縁基板に移された前記絶縁層に第2回路パターンを形成する段階と
    を含む回路基板の製造方法。
  2. 前記段階(a)の前記絶縁層は、前記キャリアに20μmないし25μmの厚さに形成することを特徴とする請求項1に記載の回路基板の製造方法。
  3. 前記段階(a)の前記絶縁層は、前記キャリアに絶縁フィルムを接着することで形成されることを特徴とする請求項1に記載の回路基板の製造方法。
  4. 前記段階(a)は、
    (a1)前記第1シード層に選択的にメッキレジストを形成し、前記第1回路パターンに対応する凹型のパターンを形成する段階と、
    (a2)電解メッキを行い前記凹型のパターンに伝導性材料を充填する段階と、
    (a3)前記メッキレジストを除去する段階と、及び
    (a4)非活性された前記第1シード層を除去する段階と
    を含むことを特徴とする請求項1に記載の回路基板の製造方法。
  5. 前記キャリアは金属板であり、
    前記段階(c)は、
    前記金属板をエッチングすることで行われることを特徴とする請求項1に記載の回路基板の製造方法。
  6. 前記段階(d)は、
    (d1)前記絶縁層に第2シード層を形成する段階と、
    (d2)前記第2シード層に選択的にメッキレジストを形成して前記第2回路パターンに対応する凹型のパターンを形成する段階と、
    (d3)電解メッキを行い前記凹型のパターンに伝導性材料を充填する段階と、
    (d4)前記メッキレジストを除去する段階と、及び
    (d5)非活性された前記第2シード層を除去する段階と
    を含むことを特徴とする請求項1に記載の回路基板の製造方法。
  7. 前記段階(a)は、
    (f)二つのキャリアの前記絶縁層のそれぞれに第1回路パターンを形成する段階を含み、
    前記段階(b)は、
    (g)前記絶縁基板の両面と前記第1回路パターンが形成された二つのキャリアの一面とがそれぞれ対向するように積層して圧着する段階を含み、
    前記段階(c)は、
    (h)前記二つのキャリアを除去する段階を含み、
    前記段階(d)は、
    (i)前記絶縁層の他面のそれぞれに第2回路パターンを形成する段階を含むことを特徴とする請求項1に記載の回路基板の製造方法。
  8. 前記段階(i)の前に、
    (j)前記絶縁基板にビアホール(via hall)を形成する段階をさらに含み、
    前記段階(i)の後に、
    (k)前記絶縁基板に選択的にソルダレジストを塗布する段階をさらに含むことを特徴とする請求項7に記載の回路基板の製造方法。
JP2007271056A 2006-10-30 2007-10-18 回路基板の製造方法 Expired - Fee Related JP4555852B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060105924A KR100782407B1 (ko) 2006-10-30 2006-10-30 회로기판 제조방법

Publications (2)

Publication Number Publication Date
JP2008112993A true JP2008112993A (ja) 2008-05-15
JP4555852B2 JP4555852B2 (ja) 2010-10-06

Family

ID=39139711

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007271056A Expired - Fee Related JP4555852B2 (ja) 2006-10-30 2007-10-18 回路基板の製造方法

Country Status (4)

Country Link
US (1) US7937833B2 (ja)
JP (1) JP4555852B2 (ja)
KR (1) KR100782407B1 (ja)
CN (1) CN101175378B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101025520B1 (ko) * 2008-11-26 2011-04-04 삼성전기주식회사 다층 인쇄회로기판 제조방법
JP2015204379A (ja) * 2014-04-14 2015-11-16 イビデン株式会社 プリント配線板
JP2019080048A (ja) * 2017-10-24 2019-05-23 三星電子株式会社Samsung Electronics Co.,Ltd. 印刷回路基板及びそれを含む半導体パッケージ

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100887382B1 (ko) * 2007-03-28 2009-03-06 삼성전기주식회사 인쇄회로기판 제조방법
TW200948238A (en) * 2008-05-13 2009-11-16 Unimicron Technology Corp Structure and manufacturing process for circuit board
KR100997199B1 (ko) * 2008-07-21 2010-11-29 삼성전기주식회사 전자소자 내장형 인쇄회로기판 제조방법
KR100993342B1 (ko) * 2008-09-03 2010-11-10 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR101009157B1 (ko) * 2008-11-13 2011-01-18 삼성전기주식회사 회로형성용 캐리어 부재 및 이를 이용한 인쇄회로기판의 제조방법
KR101021069B1 (ko) 2008-12-23 2011-03-11 안복만 알루미늄 방열구조를 구비한 양면 전자회로의 형성방법
KR20110037332A (ko) * 2009-10-06 2011-04-13 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR101012403B1 (ko) 2009-10-19 2011-02-09 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR101158494B1 (ko) * 2009-11-25 2012-06-21 엘지이노텍 주식회사 인쇄회로기판 및 그 제조방법
KR101203965B1 (ko) * 2009-11-25 2012-11-26 엘지이노텍 주식회사 인쇄회로기판 및 그 제조방법
KR101115461B1 (ko) 2010-05-11 2012-02-24 엘지이노텍 주식회사 매립형 인쇄회로기판 및 그 제조방법
KR101148735B1 (ko) * 2010-07-15 2012-05-23 삼성전기주식회사 인쇄회로기판 및 그 제조방법
CN103984205B (zh) * 2011-10-21 2018-04-27 联胜(中国)科技有限公司 薄膜图案的制作方法及基板结构
CN102933031A (zh) * 2012-11-14 2013-02-13 东莞市五株电子科技有限公司 印刷电路板及其制作工艺
JP2017028079A (ja) * 2015-07-22 2017-02-02 イビデン株式会社 プリント配線板の製造方法およびプリント配線板
CN108933089A (zh) * 2017-05-25 2018-12-04 无锡华润安盛科技有限公司 一种集成电路封装结构及其制造方法
CN110062533B (zh) * 2019-04-16 2022-03-18 安庆北化大科技园有限公司 一种基于电聚合技术在线路板阻焊油墨选择性印刷中的应用

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000077848A (ja) * 1998-08-31 2000-03-14 Hitachi Ltd 多層配線層の製造方法
JP2002171066A (ja) * 2000-11-30 2002-06-14 Hitachi Ltd 多層配線基板の製造方法
JP2004247391A (ja) * 2003-02-12 2004-09-02 Toray Ind Inc 回路基板の製造方法
WO2004089049A1 (ja) * 2003-03-28 2004-10-14 Tdk Corporation 多層基板およびその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL190034A (ja) * 1953-08-17
JPH0194695A (ja) * 1987-10-06 1989-04-13 Meiko Denshi Kogyo Kk 導体回路板の製造方法
JPH07235755A (ja) * 1994-02-25 1995-09-05 Hitachi Ltd プリント配線基板の製法
JP3750140B2 (ja) * 1994-05-10 2006-03-01 日立化成工業株式会社 配線板の製造法
JP4576670B2 (ja) * 2000-06-07 2010-11-10 パナソニック株式会社 セラミック基板の製造方法
US6815709B2 (en) * 2001-05-23 2004-11-09 International Business Machines Corporation Structure having flush circuitry features and method of making
JP4346541B2 (ja) * 2004-11-26 2009-10-21 日東電工株式会社 配線回路基板およびその製造方法
JP2006229115A (ja) 2005-02-21 2006-08-31 North:Kk 配線基板製造用金属部材と、それを用いた配線基板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000077848A (ja) * 1998-08-31 2000-03-14 Hitachi Ltd 多層配線層の製造方法
JP2002171066A (ja) * 2000-11-30 2002-06-14 Hitachi Ltd 多層配線基板の製造方法
JP2004247391A (ja) * 2003-02-12 2004-09-02 Toray Ind Inc 回路基板の製造方法
WO2004089049A1 (ja) * 2003-03-28 2004-10-14 Tdk Corporation 多層基板およびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101025520B1 (ko) * 2008-11-26 2011-04-04 삼성전기주식회사 다층 인쇄회로기판 제조방법
JP2015204379A (ja) * 2014-04-14 2015-11-16 イビデン株式会社 プリント配線板
JP2019080048A (ja) * 2017-10-24 2019-05-23 三星電子株式会社Samsung Electronics Co.,Ltd. 印刷回路基板及びそれを含む半導体パッケージ
JP7219571B2 (ja) 2017-10-24 2023-02-08 三星電子株式会社 印刷回路基板及びそれを含む半導体パッケージ

Also Published As

Publication number Publication date
CN101175378A (zh) 2008-05-07
US20080098597A1 (en) 2008-05-01
US7937833B2 (en) 2011-05-10
KR100782407B1 (ko) 2007-12-05
JP4555852B2 (ja) 2010-10-06
CN101175378B (zh) 2010-09-08

Similar Documents

Publication Publication Date Title
JP4555852B2 (ja) 回路基板の製造方法
JP4558776B2 (ja) 回路基板の製造方法
KR100965339B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
JP2658661B2 (ja) 多層印刷配線板の製造方法
JP4876272B2 (ja) 印刷回路基板及びその製造方法
JP2007142403A (ja) プリント基板及びその製造方法
JP2009088469A (ja) 印刷回路基板及びその製造方法
JP2007324559A (ja) ファインピッチを有するマルチレイヤー回路板及びその製作方法
JP2011159855A (ja) 局所多層回路基板、および局所多層回路基板の製造方法
JP2009278060A (ja) 印刷回路基板及びその製造方法
KR100751470B1 (ko) 다층 기판 및 그 제조 방법
US20120175162A1 (en) Printed circuit board
JP2008263188A (ja) 回路基板の製造方法
KR100993342B1 (ko) 인쇄회로기판 및 그 제조방법
JP2007208229A (ja) 多層配線基板の製造方法
JP2008016805A (ja) 印刷回路基板及びその製造方法
JP4508141B2 (ja) ステンレス転写基材、メッキ回路層付きステンレス転写基材
JP2011222962A (ja) プリント基板およびその製造方法
KR100651423B1 (ko) 경연성 다층 인쇄회로기판의 제조 방법
KR100651422B1 (ko) 일괄 적층 방식을 이용한 다층 인쇄회로기판의 제조 방법
KR100796981B1 (ko) 인쇄회로기판 제조방법
US20100193232A1 (en) Printed circuit board and method of manufacturing the same
US20230063719A1 (en) Method for manufacturing wiring substrate
JP2008141033A (ja) 多層プリント配線板およびその製造方法
JPH11191482A (ja) プリント配線板の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100401

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100713

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100716

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130723

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees