JP2009278060A - 印刷回路基板及びその製造方法 - Google Patents

印刷回路基板及びその製造方法 Download PDF

Info

Publication number
JP2009278060A
JP2009278060A JP2008290303A JP2008290303A JP2009278060A JP 2009278060 A JP2009278060 A JP 2009278060A JP 2008290303 A JP2008290303 A JP 2008290303A JP 2008290303 A JP2008290303 A JP 2008290303A JP 2009278060 A JP2009278060 A JP 2009278060A
Authority
JP
Japan
Prior art keywords
solder resist
circuit board
printed circuit
metal support
support layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008290303A
Other languages
English (en)
Inventor
Seok-Kyu Lee
リー ソク−キュ
Shuichi Okabe
修一 岡部
Cho Sun-Hyun
チョ スン−ヒュン
Jae-Joon Lee
リー ジェ−ジュン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2009278060A publication Critical patent/JP2009278060A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009Reinforced areas, e.g. for a specific part of a flexible printed circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0147Carriers and holders
    • H05K2203/0156Temporary polymeric carrier or foil, e.g. for processing or transferring
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】剛性を有する金属支持層及びスティフナを信頼性よく形成することにより、製品自体の反り発生を最小化し、パッケージ工程時の高温による反りを抑制できる印刷回路基板及びその製造方法を提供する。
【解決手段】電子素子が実装される印刷回路基板であって、回路積層体と、回路積層体に積層されるソルダーレジストと、ソルダーレジストに形成される金属支持層と、金属支持層に形成されるスティフナと、を含むことを特徴とする。
【選択図】図17

Description

本発明は、印刷回路基板及びその製造方法に関する。
近来、電子機器の高性能化、小型化に伴って半導体チップの端子数は著しく増加しており、これにより、信号伝達速度を向上させるためにパッケージ基板として用いられているフィリップチップボールグリッドアレー(FC−BGA)基板のコア(Core)の厚さが薄くなりつつある。コアの厚さが薄くなると、ループインダクタンス(Loop inductance)値が小さくなり、信号伝達の速度が向上できるようになる。
しかし、コアがない場合やコアの厚さが薄くなるほど電気的な特性は向上するが、基板の厚さが薄くなることにより、製品工程中に反りの問題が発生する。このために、工程が円滑に行われず、工程に時間が多くかかってリードタイム(lead time)が長くなるという問題があった。また、最終FC−BGA基板製品の反り仕様(warpage specification)に合わない不良品が多くなるという問題点があった。
印刷回路基板の電子部品が小型化及び薄型化されることに伴い薄い厚さが求められ、高性能化から、基板の薄型化に対する要求も高まっている。薄型印刷回路基板は、厚さが薄くなるほど反りに劣り、繰り返される熱工程からの残留応力によっても製品に反りが生じる恐れがあった。
こうした従来技術の問題点を解決するために、本発明は、薄型印刷回路基板の反り抵抗性を高め、かつハンダボールまたはハンダバンプ接合時の高温の熱工程においても反りの発生を最大限に抑制できる印刷回路基板及びその製造方法を提供することにその目的がある。
本発明の一実施形態によれば、第1ソルダーレジストを形成するステップと、第1ソルダーレジストに回路積層体を形成するステップと、回路積層体に第2ソルダーレジストを形成するステップと、第2ソルダーレジストに金属支持層を形成するステップと、金属支持層にスティフナを形成するステップと、を含む印刷回路基板の製造方法が提供される。
ここで、第1ソルダーレジストを形成するステップ前に、キャリアを提供するステップをさらに含み、第1ソルダーレジストはキャリアの一面または両面に形成されることができる。
第2ソルダーレジストに金属支持層を形成するステップ後に、第1ソルダーレジスト、回路積層体、第2ソルダーレジスト、及び金属支持層をキャリアから分離するステップをさらに行うことができる。
また、第1ソルダーレジスト、回路積層体、第2ソルダーレジスト、及び金属支持層をキャリアから分離するステップは、ルーティング方式により第1ソルダーレジスト、回路積層体、第2ソルダーレジスト、及び金属支持層の一部を切断することで行われることができる。
回路積層体は回路パターン層及び絶縁層を含むことができる。
スティフナは金属性物質からなり、金属支持層にスティフナを形成するステップは、超音波接合方式によりスティフナを金属支持層に接合することで行われることができる。
第2ソルダーレジストに金属支持層を形成するステップは、第2ソルダーレジストの表面に粗さを形成するステップと、無電解メッキにより第2ソルダーレジストにシード層を形成するステップと、電解メッキによりシード層に導電性物質を形成するステップと、を含むことができる。
第2ソルダーレジストに金属支持層を形成するステップ後に、金属支持層の一部を選択的に除去するステップをさらに含むことができる。
金属支持層の一部を選択的に除去するステップは、金属支持層に感光性物質を積層するステップと、感光性物質を選択的に露光、現像して金属支持層にエッチングレジストを形成するステップと、金属支持層をエッチングするステップと、を含むことができる。
そして、キャリアは、基板と基板の一部を覆う分離層を含むことができ、基板は金属積層板であり、分離層は離型性物質を含む材質からなることができる。
そして、第1ソルダーレジスト、回路積層体、第2ソルダーレジスト、及び金属支持層をキャリアから分離するステップ後に、第1ソルダーレジスト及び第2ソルダーレジストを選択的に除去するステップと、第1ソルダーレジスト及び第2ソルダーレジストが除去されることにより露出された回路積層体にハンダボールを接合するステップと、をさらに含むことができる。
第1ソルダーレジスト及び第2ソルダーレジストを選択的に除去するステップは、第1ソルダーレジスト及び第2ソルダーレジストの一部をレーザーで照射することにより行われることができる。
また、本発明の他の実施形態によれば、電子素子が実装される印刷回路基板であって、回路積層体と、回路積層体に積層されたソルダーレジストと、ソルダーレジストに形成された金属支持層と、金属支持層に形成されたスティフナとを含む印刷回路基板が提供される。
回路積層体は回路パターン層及び絶縁層を含むことができる。
そして、ソルダーレジストは、回路積層体の一面に積層される第1ソルダーレジストと、回路積層体の他面に積層される第2ソルダーレジストと、を含むことができ、金属支持層は第2ソルダーレジストに形成されることができる。
スティフナは金属性物質を含む材質からなり、超音波接合方式により金属支持層に接合することができる。また、スティフナは、電子素子の実装位置に対応して一部を除去することができ、スティフナの高さの上面は電子素子の高さの上面に対応できる。
そして、金属支持層及びソルダーレジストは電子素子の実装位置に対応してそれぞれ一部が除去できる。
一方、スティフナは金属支持層の一部を覆うように形成することができる。
回路積層体と電子素子は回路積層体に接合されるハンダボールを介して電気的に接続されることができる。
本発明の実施例によれば、印刷回路基板に剛性を有する金属支持層及びスティフナを信頼性よく形成することにより製品自体の反りの発生を最小化し、パッケージ工程時に高温による反りを抑制することができる。
本発明は多様な変換を加えることができ、様々な実施例を有することができるため、本願では特定実施例を図面に例示し、詳細に説明する。しかし、これは本発明を特定の実施形態に限定するものではなく、本発明の思想及び技術範囲に含まれるあらゆる変換、均等物及び代替物を含むものとして理解されるべきである。本発明を説明するに当たって、係る公知技術に対する具体的な説明が本発明の要旨をかえって不明にすると判断される場合、その詳細な説明を省略する。
「第1」、「第2」などの用語は、多様な構成要素を説明するのに用いることに過ぎなく、前記構成要素が前記用語により限定されるものではない。前記用語は一つの構成要素を他の構成要素と区別する目的だけに用いられる。本願で用いた用語は、ただ特定の実施例を説明するために用いたものであって、本発明を限定するものではない。単数の表現は、文の中で明らかに表現しない限り、複数の表現を含む。本願において、「含む」または「有する」などの用語は明細書上に記載された特徴、数字、段階、動作、構成要素、部品、またはこれらを組み合わせたものの存在を指定するものであって、一つまたはそれ以上の他の特徴や数字、段階、動作、構成要素、部品、またはこれらを組み合わせたものの存在または付加可能性を予め排除するものではないと理解しなければならない。
以下、本発明に係る印刷回路基板及びその製造方法の好ましい実施例を添付図面を参照して詳細に説明し、添付図面を参照して説明することに当たって、同一かつ対応する構成要素は、同一の図面符号を付し、これに対する重複説明は省略する。
図1は本発明の一実施例による印刷回路基板の製造方法を示すフローチャートであり、図2〜図16は本発明の一実施例による印刷回路基板の製造工程を示す工程図である。図2〜図16を参照すると、キャリア10、基板12、分離層14、第1ソルダーレジスト20、第2ソルダーレジスト22、回路積層体30、回路パターン層32、回路パターン32a、パッド32b、絶縁層34、絶縁材36、ビア38、金属支持層40、シード層42、エッチングレジスト46、スティフナ50、ハンダボール60が示されている。
本発明の一実施例によれば、先ず、ステップS100で、図2に示すように、キャリア10を提供する。
キャリア10は、基板が形成される基盤となり、各工程の装備と装備と間の移送過程における基板を形成するための中間生成物を支持する役割をする。コアが存在しない薄板コアレス(coreless)印刷回路基板の製造工程ではキャリアを用いて移送及び積層工程が行われる。
本実施例によれば、キャリア10は基板12及び基板12の一部を覆う分離層14で構成されることができる。
基板12は、キャリア10上に積層されるソルダーレジストと回路積層体30とが移送及び工程段階で反らないようにするための支持体の役割をする。したがって、基板12はキャリア上に積層される物質との熱膨脹係数差が小さい物質であればよい。本実施例によれば、絶縁材に金属箔が積層された金属積層板を使用することができる。基板12としては、通常使用される銅張積層板(CCL、Copper Clad Laminate)を使用でき、その他、多様な物質の積層工程に好適な金属積層板を使用することができる。
分離層14は、図2に示すように、基板12全面を覆わないように形成されている。分離層14は後述する積層工程後に、積層された回路積層体30及び第1ソルダーレジスト20からキャリア10を容易に分離できるようにする役割をする。
本実施例によれば、キャリア10上に第1ソルダーレジスト20が積層される。そして、ソルダーレジスト及びその上に積層される回路積層体30は、後述する工程にてキャリアと分離される。したがって、本発明の一実施例によれば、分離層14は、ソルダーレジストがキャリアから容易に分離されるようにする離型性物質を含む材質からなってもよい。
離型性物質は、金属積層板の上に形成される離型フィルムであってもよく、その他、本発明の目的範囲内で多様な形態をもって金属積層板上に形成されることができる。また、離型性物質は金属積層板の一部を覆うことになる。これは後述する第1ソルダーレジスト20が積層及び移送過程において、キャリア10から任意に分離されないようにするためである。
次に、ステップS200で、図3に示すように、キャリア10の一面または両面に第1ソルダーレジスト20を形成する。
第1ソルダーレジスト20はキャリア10の基板12及び分離層14を覆う。分離層が基板12の一部を覆っているので、分離層により覆われていない基板領域にて第1ソルダーレジストと基板とが互いに結合することになる。第1ソルダーレジストとキャリアの基板12表面とが結合されることにより、基板製造工程の間にキャリアと第1ソルダーレジストとの相対的位置を固定させることができる。
第1ソルダーレジスト20は、基板12及び分離層14を覆うようにフィルム形態のDFSR(Dry film type Solder Resist)を積層することで形成されることができ、また、ソルダーレジストインクを塗布する方法によっても形成されることができる。
本発明の一実施例によれば、第1ソルダーレジスト20とキャリア10の基板12との間には離型性物質を介在した状態で互いに外側部が接することができる。
次に、ステップS300で、第1ソルダーレジスト20に回路積層体30を形成する。回路積層体を形成する工程は図4〜図6を参照して説明する。
図4を参照すると、第1ソルダーレジスト20上に回路パターン32aが形成される。また、図5に示すように、回路パターン32aを絶縁する絶縁材36が積層され、上層と下層の回路パターンを接続させるビア38及び回路パターン32aがセミアディティブ方式(Semi additive process)で形成される。そして、図4〜図5の工程を繰り返すことにより、図6に示すような一つ以上の回路パターン層32及び一つ以上の絶縁層34を含む回路積層体が形成されることができる。
本発明の一実施例による回路積層体30を第1ソルダーレジスト20上にビルドアップ(build-up)する工程は下記のように行われることができる。無電解メッキにより第1ソルダーレジストの一面に金属層を形成し、金属層を所定形状にパターニングして図4に示すような回路パターン32aを形成する。形成された回路パターンに絶縁材36を積層する。そして、回路パターン32aに対応する絶縁材36の部分をレーザードリリングなどで除去してビアホールを形成し、ビアホールに金属を充填してビア38及び回路パターン32aを形成する。このようにして、一つの回路パターン層32及び一つの絶縁層34が形成されることができ、多層の回路パターン層及び絶縁層を含む回路積層体30は上記の工程を繰り返すことにより形成されることができる。
本発明に関する説明及び図面では、第1ソルダーレジスト20上に回路積層体30を形成する工程がキャリア10の一面にだけ形成されることになっているが、キャリアの両面に形成されることもできる。結局、後述するキャリア分離工程にてキャリアを除去することにより、二つの同じコアレス印刷回路基板を作製することができる。
次に、ステップS400で、図7に示すように、回路積層体に第2ソルダーレジスト22を形成する。
第2ソルダーレジスト22は、回路積層体30の上面に露出した回路パターン32a及び絶縁材36などを覆うようにフィルム形態のDFSRを積層することで形成されることができ、また、ソルダーレジストインクを塗布する方法によっても形成されることができる。
次に、ステップS500で、図8〜図10に示すように、第2ソルダーレジスト22に金属支持層40を形成する。
本発明の一実施例によれば、ステップS510で、図8に示すように、第2ソルダーレジスト22に金属支持層40を積層するためのシード層42を好適に形成するために、第2ソルダーレジスト22の表面に粗さを形成することができる。無電解メッキ時、第2ソルダーレジストの上部にシード層42を効率よく付着させるためにデスミア(Desmear)などの表面工程を行うことができる。
次に、ステップS520で、図9に示すように、無電解メッキにより上記第2ソルダーレジスト22にシード層42を形成する。シード層は無電解化学銅メッキ過程から薄く形成される。シード層は後述する電解メッキ工程にて導電性物質を形成できるようにする基盤層の役割をする。
その後、ステップS530で、図10に示すように、電解メッキにより上記シード層42に導電性物質を形成する。電解メッキ過程にてシード層42にメッキ物質が形成される。そして、一定時間の間に電解メッキを行うことにより所望の厚さの導電性物質を形成することができる。
シード層42上に形成された導電性物質は金属支持層40となって、薄板コアレス基板がキャリア10から分離された後に基板の反りを防止する役目をする。すなわち、コアレス基板はコア層を含まないため、基板の自体剛性が相対的に弱くなることがある。したがって、基板に剛性を与えるために基板の外部に金属支持層を形成する。
次に、ステップS600で、図11及び図12に示すように、金属支持層40の一部を選択的に除去する。金属支持層40は第2ソルダーレジスト22を覆っており、印刷回路基板に実装される電子素子の位置に対応してその一部が除去されることができる。本発明の一実施例によれば、金属支持層40の一部が選択的に除去された部分にてハンダボール60が印刷回路基板と接合することになり、ハンダボール60により電子素子と印刷回路基板とが電気的に接続されることができる。
ステップS610で、金属支持層40の一部を選択的に除去して露出させるために、金属支持層に感光性物質を積層する。そして、ステップS620で、感光性物質を選択的に露光、現像することにより、図11に示すように、金属支持層にエッチングレジスト46を形成することができる。本実施例によれば、エッチングレジストは金属支持層が除去される部分以外の部分に形成される。
ステップS630で、エッチング溶液を供給することにより、図12に示すように、エッチングレジスト46で覆われていない金属支持層40をエッチングする。金属支持層の一部がエッチングされることによりソルダーレジスト22の一部が露出されることになる。
ステップS700で、図13に示すように、第1ソルダーレジスト20、回路積層体30、第2ソルダーレジスト22、及び金属支持層40をキャリア10から分離する。
キャリア10は基板の製造工程だけで活用され、最終生成品のコアレス印刷回路基板には含まれない。したがって、第1ソルダーレジスト20、回路積層体30、第2ソルダーレジスト22、及び金属支持層40をキャリアから分離する工程が行われる。
上述したように、キャリア10の分離層14は離型性物質で構成されることができ、キャリアの基板12の一部を覆っている。 第1ソルダーレジスト20は離型性物質が形成されていない部分にてキャリアの基板12と結合されている。
図13に示すように、ルーティング方式を行って、上記第1ソルダーレジスト20、上記回路積層体30、上記第2ソルダーレジスト22、及び上記金属支持層40の一部を切断する。ここで、第1ソルダーレジスト20とキャリア10とが接合されている部分が切断されることにより、キャリアを分離することができる。
本実施例によれば、第1ソルダーレジスト20とキャリア10との間に結合力を提供する界面を、第1ソルダーレジストとキャリアの分離層14との間の界面に制限することで、キャリアを容易に分離することができる。ルーティング方式を行うと、第1ソルダーレジストはキャリアの分離層14だけに接している状態になる。
このような分離工程の特徴は、第1ソルダーレジスト20とキャリア10の基板12とが直接接合されていない部分のみを活用することにある。図13に示すように、ルーティング方式を行うことにより、離型性物質の分離層14と接している第1ソルダーレジスト20、その上に積層された回路積層体30、第2ソルダーレジスト22、及び金属支持層40はキャリアから容易に分離されることができる。
本実施例では、キャリア10まで完全に切断したが、必要によって、ルーティング切断の深さをキャリア10の基板12まで至らないようにすればキャリアの基板12を再活用することができる。
次に、ステップS800で、図14に示すように、第1ソルダーレジスト20と第2ソルダーレジスト22とを選択的に除去する。ステップS600で、金属支持層40を選択的に除去することにより第2ソルダーレジストが部分的に露出されている。すなわち、金属支持層は印刷回路基板に実装される電子素子の位置に対応して一部が除去された状態である。
金属支持層40が選択的に除去されることにより露出された第2ソルダーレジスト22を選択的に除去する。第2ソルダーレジストが除去されることで、回路積層体30の回路パターン32a及びパッド32bが外部に露出される。露出された回路パターン及びパッドに接合されるハンダボール60を介して印刷回路基板と電子素子とが電気的に接続されることになる。
また、第1ソルダーレジスト20は印刷回路基板が実装されるメインボードの対向面となることができる。したがって、第1ソルダーレジストを選択的に除去して露出された回路パターン32a及びパッド32bにハンダボール60を接合することにより、印刷回路基板と外部基板とが接続されることができる。
一方、図14に示すように、第1ソルダーレジスト20と第2ソルダーレジスト22とを選択的に除去する工程は、第1ソルダーレジスト20及び第2ソルダーレジスト22の 除去しようとする部分にレーザーを照射することにより行われることができる。本実施例では、キャリア10が分離された後に第1ソルダーレジスト及び第2ソルダーレジストは硬化された状態である。したがって、硬化された第1ソルダーレジスト及び第2ソルダーレジストにレーザーを部分的に照射することにより、第1ソルダーレジスト及び第2ソルダーレジストを選択的に除去することができる。
そして、ステップS900で、図15に示すように、外部に露出されたパッド32bにハンダボール60を接合させる。ハンダボールは、電子素子が実装される側面からは電子素子と印刷回路基板との導通手段となり、印刷回路基板がメインボードに実装される側面からはメインボードと印刷回路基板との導通手段となる。
第1ソルダーレジスト20及び第2ソルダーレジスト22が除去され、ハンダボール60がパッド32bに接合される前に、パッドはニッケル/金メッキにより表面処理されることができる。また、有機物を用いた表面処理(OSP)方式も可能である。
次に、ステップS1000で、図16に示すように、金属支持層40にスティフナ50を形成する。スティフナはコアレス印刷回路基板に剛性を与える。スティフナは剛性を有する金属性物質であることがよい。スティフナは金属性物質であり、メッキ過程で導電性物質で形成された金属支持層との接合のために超音波接合工程を行うことができる。
超音波接合工程を行って、図16に示すように、金属支持層40に剛性を有した金属スティフナ50を付着することができる。スティフナは金属支持層と同じ材質からなることがよい。スティフナは銅(Copper)あるいはその他の金属(SUS、Ni)を含む材質であることができる。超音波接合の原理によれば、同一物性同士の接着が良いので、金属支持層及びスティフナが共に銅からなることが好ましい。
超音波接合の原理は、金属と金属の組職間の物理的な割り込みにより行われる。本実施例によれば、スティフナ50と金属支持層40とを短時間内に信頼性よく接合することができる。
超音波接合を用いてスティフナ50を付着する場合、かかる時間は数秒であり、このために、超音波接合方式を用いれば、高分子樹脂を用いるスティフナ接合工程に比べて短時間で多量の作業を行うことができる。
また、図16に示すように、スティフナ50は電子素子の実装位置に対応して一部が開放されている。スティフナが開放されている部分に電子素子が実装されるので、全体パッケージ基板モジュールの厚さを減らすことができる。
図1〜図16を参照して説明した印刷回路基板の製造方法によれば、製造工程上の反りのない印刷回路基板を提供することができる。また、製造後に、金属支持層40及びスティフナを用いることにより電子素子の実装及びハンダボール接合工程において反りの発生が少ない印刷回路基板を提供することができる。
以下、図17を参照して本発明の一実施例による印刷回路基板を説明する。
本発明の一実施例によれば、図17に示すように、電子素子が実装される印刷回路基板として、回路積層体30、回路積層体に積層される第1及び第2ソルダーレジスト20,22、ソルダーレジストに形成される金属支持層40、及び金属支持層に形成されるスティフナ50を含む印刷回路基板が開示される。
印刷回路基板の回路積層体は一つ以上の回路パターン層32及び一つ以上の絶縁層34を含む。すなわち、回路積層体30は回路パターン層と絶縁層とが交互に積層された多層基板であることができる。
本発明の一実施例によれば、回路積層体の一面には第1ソルダーレジスト20が形成される。第1ソルダーレジストが回路積層体30の一面に積層され、回路積層体30の他面には第2ソルダーレジスト22が積層されることができる。
第2ソルダーレジストには金属支持層40が形成されることができる。金属支持層は第2ソルダーレジストに形成されてコアレス印刷回路基板に剛性を与える。また、本実施例では、金属支持層にスティフナ50を形成して、より大きい剛性を印刷回路基板に与えることができる。
金属支持層40及び第2ソルダーレジスト22は、電子素子が印刷回路基板に実装される位置に対応してそれぞれの一部が除去されることができる。金属支持層40及び第2ソルダーレジスト22の一部が除去されることにより、回路積層体30の回路パターン32aまたはパッド32bが外部に露出することができる。露出された回路パターンまたはパッドにハンダボール60が接合される。ハンダボールを介して電子素子は印刷回路基板に電気的に接続される。
一方、回路積層体30の他面には第2ソルダーレジスト22が積層され、第2ソルダーレジストも一部が除去されることができる。第2ソルダーレジストの一部が除去されることにより、回路パターン32aまたはパッド32bが露出することになる。露出された回路パターンまたはパッドにはハンダボール60が接合され、ハンダボールを介して印刷回路基板が外部基板に電気的に接続されることができる。
コアレス印刷回路基板の剛性を補強するスティフナ50は、図17に示すように、電子素子の実装位置に対応して一部が開放されている。スティフナの開放された部分を通して電子素子が印刷回路基板に実装され、電子素子はハンダボール60を介して回路積層体に接続されることになる。
本実施例では、電子素子がスティフナに囲まれて実装されるようにスティフナの一部が開放された形状を示したが、スティフナは設計者の意図や電子素子の実装位置に応じて多様な形態に変形可能である。
そして、スティフナ50の高さは実装される電子素子の高さの上面に対応するように形成することができる。すなわち、金属支持層40上に形成されたスティフナ50の高さの上面とコアレス印刷回路基板に実装される電子素子の高さの上面とを同じにすることがよい。スティフナと電子素子との上面を同じにすると、後の熱放出効果のために設置する金属ヒートスプレッダ(Heat spreader)の製作の際に容易な構造となることができる。したがって、スティフナの厚さは、実装される電子素子の厚さにより異なることになる。
例えば、電子素子の厚さが500μmであれば、金属支持層40の厚さを25〜50μm、スティフナ50の厚さを450〜475μmに形成して、後に形成されるヒートスプレッダ工程を容易にすることができる。
また、本発明の一実施例による印刷回路基板の製造工程で説明したように、スティフナ50は金属性物質を含む材質からなることができる。電解メッキ過程により形成される金属支持層40と同じ金属物質で形成されることができる。
本発明の一実施例によれば、スティフナ50の材料は、金属支持層40と同じく銅またはその他の金属(SUS、Ni)を用いることができる。そして、前述したように、超音波接合方式によりスティフナ50を金属支持層に形成することができる。
薄板コアレス印刷回路基板のように反りが発生しやすい構造である場合、剛性を有するスティフナ50を用いて製品の反りを防止することができる。また、スティフナが接合された後、印刷回路基板の使用者により行われる数回の熱工程(IR reflow 工程)においても反りが少ない安定した薄板コアレス基板を提供することができる。
また、スティフナ50は接合工程から発生する位置公差(a)を考慮して金属支持層40の一部を覆うことができる。スティフナ50を金属支持層に付着するために、超音波接合装備の超音波条件下で力を加える。超音波接合装置のホーン(Horn)を用いてスティフナと金属支持層との間に力を加えることになる。左右振動による金属組職間の物理的な割り込み接合方式を用いるので、局所的に50μmの接合位置公差が発生することがある。したがって、このような公差を考慮して図17に示すように、スティフナ50と金属支持層40とを接合時に、位置公差(a)を50μm以上にして作業の効率性を向上させることができる。
本発明の一実施例による印刷回路基板及びその製造方法は、金属支持層及びスティフナを使用することにより、製品自体の反りが少なく、パッケージ工程時に反りの発生が少ない印刷回路基板を提供することができる。また、金属支持層とスティフナとの接着信頼性に優れる。
以上、本発明の好ましい実施例を参照して説明したが、当該技術分野で通常の知識を有する者であれば、特許請求の範囲に記載された本発明の思想及び領域から脱しない範囲内で本発明を多様に修正及び変更させることができることを理解できよう。
上述した実施例の他、多様な実施例が本発明の特許請求範囲内に存在する。
本発明の一実施例による印刷回路基板の製造方法を示すフローチャートである。 本発明の一実施例による印刷回路基板の製造工程を示す工程図である。 本発明の一実施例による印刷回路基板の製造工程を示す工程図である。 本発明の一実施例による印刷回路基板の製造工程を示す工程図である。 本発明の一実施例による印刷回路基板の製造工程を示す工程図である。 本発明の一実施例による印刷回路基板の製造工程を示す工程図である。 本発明の一実施例による印刷回路基板の製造工程を示す工程図である。 本発明の一実施例による印刷回路基板の製造工程を示す工程図である。 本発明の一実施例による印刷回路基板の製造工程を示す工程図である。 本発明の一実施例による印刷回路基板の製造工程を示す工程図である。 本発明の一実施例による印刷回路基板の製造工程を示す工程図である。 本発明の一実施例による印刷回路基板の製造工程を示す工程図である。 本発明の一実施例による印刷回路基板の製造工程を示す工程図である。 本発明の一実施例による印刷回路基板の製造工程を示す工程図である。 本発明の一実施例による印刷回路基板の製造工程を示す工程図である。 本発明の一実施例による印刷回路基板の製造工程を示す工程図である。 本発明の一実施例による印刷回路基板を示す断面図である。
符号の説明
10 キャリア
12 基板
14 分離層
20 第1ソルダーレジスト
22 第2ソルダーレジスト
30 回路積層体
32 回路パターン層
32a 回路パターン
32b パッド
34 絶縁層
36 絶縁材
38 ビア
40 金属支持層
42 シード層
46 エッチングレジスト
50 スティフナ
60 ハンダボール

Claims (26)

  1. 第1ソルダーレジストを形成するステップと、
    前記第1ソルダーレジストに回路積層体を形成するステップと、
    前記回路積層体に第2ソルダーレジストを形成するステップと、
    前記第2ソルダーレジストに金属支持層を形成するステップと、
    前記金属支持層にスティフナを形成するステップと、
    を含む印刷回路基板の製造方法。
  2. 前記第1ソルダーレジストを形成するステップ前に、
    キャリアを提供するステップをさらに含み、
    前記第1ソルダーレジストが前記キャリアの一面または両面に形成されることを特徴とする請求項1に記載の印刷回路基板の製造方法。
  3. 前記第2ソルダーレジストに金属支持層を形成するステップ後に、
    前記第1ソルダーレジスト、前記回路積層体、前記第2ソルダーレジスト、及び前記金属支持層を前記キャリアから分離するステップをさらに含む請求項2に記載の印刷回路基板の製造方法。
  4. 前記第1ソルダーレジスト、前記回路積層体、前記第2ソルダーレジスト、及び前記金属支持層を前記キャリアから分離するステップが、
    ルーティング方式により前記第1ソルダーレジスト、前記回路積層体、前記第2ソルダーレジスト、及び前記金属支持層の一部を切断することにより行われることを特徴とする請求項3に記載の印刷回路基板の製造方法。
  5. 前記回路積層体が、回路パターン層及び絶縁層を含むことを特徴とする請求項1から請求項4の何れかに記載の印刷回路基板の製造方法。
  6. 前記スティフナが金属性物質からなり、
    前記金属支持層にスティフナを形成するステップが、
    超音波接合方式により前記スティフナを前記金属支持層に接合することを特徴とする請求項1から請求項5の何れかに記載の印刷回路基板の製造方法。
  7. 前記第2ソルダーレジストに金属支持層を形成するステップが、
    無電解メッキにより前記第2ソルダーレジストにシード層を形成するステップと、
    電解メッキにより前記シード層に導電性物質を形成するステップと、
    を含むことを特徴とする請求項1から請求項6の何れかに記載の印刷回路基板の製造方法。
  8. 前記第2ソルダーレジストに金属支持層を形成するステップが、
    前記第2ソルダーレジストにシード層を形成するステップ前に、前記第2ソルダーレジストの表面に粗さを形成するステップをさらに含むことを特徴とする請求項7に記載の印刷回路基板の製造方法。
  9. 前記第2ソルダーレジストに金属支持層を形成するステップ後に、
    前記金属支持層の一部を選択的に除去するステップをさらに含む請求項1から請求項8の何れかに記載の印刷回路基板の製造方法。
  10. 前記金属支持層の一部を選択的に除去するステップが、
    前記金属支持層に感光性物質を積層するステップと、
    前記感光性物質を選択的に露光、現像して前記金属支持層にエッチングレジストを形成するステップと、
    前記金属支持層をエッチングするステップと、
    を含むことを特徴とする請求項9に記載の印刷回路基板の製造方法。
  11. 前記キャリアが、
    基板と、
    前記基板の一部を覆う分離層と、
    を含むことを特徴とする請求項2に記載の印刷回路基板の製造方法。
  12. 前記基板が金属積層板であることを特徴とする請求項11に記載の印刷回路基板の製造方法。
  13. 前記分離層が離型性物質を含む材質からなることを特徴とする請求項11に記載の印刷回路基板の製造方法。
  14. 前記第1ソルダーレジスト、前記回路積層体、前記第2ソルダーレジスト、及び前記金属支持層を前記キャリアから分離するステップ後に、
    前記第1ソルダーレジスト及び前記第2ソルダーレジストを選択的に除去するステップと、
    前記第1ソルダーレジスト及び前記第2ソルダーレジストが選択的に除去されることにより露出された前記回路積層体にハンダボールを接合するステップと、
    をさらに含む請求項3に記載の印刷回路基板の製造方法。
  15. 前記第1ソルダーレジスト及び前記第2ソルダーレジストを選択的に除去するステップが、
    前記第1ソルダーレジスト及び前記第2ソルダーレジストの一部にレーザーを照射することにより行われることを特徴とする請求項14に記載の印刷回路基板の製造方法。
  16. 電子素子が実装される印刷回路基板であって、
    回路積層体と、
    前記回路積層体に積層されたソルダーレジストと、
    前記ソルダーレジストに形成された金属支持層と、
    前記金属支持層に形成されたスティフナと、
    を含む印刷回路基板。
  17. 前記回路積層体が回路パターン層及び絶縁層を含むことを特徴とする請求項16に記載の印刷回路基板。
  18. 前記ソルダーレジストが、
    前記回路積層体の一面に積層される第1ソルダーレジストと、
    前記回路積層体の他面に積層される第2ソルダーレジストと、
    を含むことを特徴とする請求項16または請求項17に記載の印刷回路基板。
  19. 前記金属支持層が前記第2ソルダーレジストに形成されることを特徴とする請求項18に記載の印刷回路基板。
  20. 前記スティフナが金属性物質を含む材質からなることを特徴とする請求項16から請求項19の何れかに記載の印刷回路基板。
  21. 前記スティフナが超音波接合方式により前記金属支持層に接合することを特徴とする請求項16から請求項20の何れかに記載の印刷回路基板。
  22. 前記スティフナが前記電子素子の実装位置に対応して一部が除去されることを特徴とする請求項16から請求項21の何れかに記載の印刷回路基板。
  23. 前記金属支持層及び前記ソルダーレジストが、前記電子素子の実装位置に対応してそれぞれ一部が除去されることを特徴とする請求項16から請求項22の何れかに記載の印刷回路基板。
  24. 前記スティフナの高さの上面が前記電子素子の高さの上面に対応することを特徴とする請求項16から請求項23の何れかに記載の印刷回路基板。
  25. 前記スティフナが前記金属支持層の一部を覆うことを特徴とする請求項16から請求項24の何れかに記載の印刷回路基板。
  26. 前記回路積層体と前記電子素子が、前記回路積層体に接合されるハンダボールを介して電気的に接続されることを特徴とする請求項16から請求項25の何れかに記載の印刷回路基板。
JP2008290303A 2008-05-13 2008-11-12 印刷回路基板及びその製造方法 Pending JP2009278060A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080043929A KR100956688B1 (ko) 2008-05-13 2008-05-13 인쇄회로기판 및 그 제조방법

Publications (1)

Publication Number Publication Date
JP2009278060A true JP2009278060A (ja) 2009-11-26

Family

ID=41315055

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008290303A Pending JP2009278060A (ja) 2008-05-13 2008-11-12 印刷回路基板及びその製造方法

Country Status (3)

Country Link
US (1) US20090283302A1 (ja)
JP (1) JP2009278060A (ja)
KR (1) KR100956688B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018037652A (ja) * 2016-08-30 2018-03-08 サムソン エレクトロ−メカニックス カンパニーリミテッド. インダクタの製造方法及びインダクタ

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100065691A (ko) * 2008-12-08 2010-06-17 삼성전기주식회사 금속범프를 갖는 인쇄회로기판 및 그 제조방법
KR101055462B1 (ko) 2010-01-07 2011-08-08 삼성전기주식회사 인쇄회로기판 제조용 캐리어와 그 제조방법 및 이를 이용한 인쇄회로기판의 제조방법
KR101109216B1 (ko) * 2010-03-03 2012-01-30 삼성전기주식회사 인쇄회로기판의 제조방법
US8945329B2 (en) * 2011-06-24 2015-02-03 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
KR101222828B1 (ko) * 2011-06-24 2013-01-15 삼성전기주식회사 코어리스 기판의 제조방법
KR101877307B1 (ko) 2012-07-09 2018-07-11 삼성전자주식회사 반도체 패키지 기판 및 이를 이용한 반도체 패키지 제조 방법
JP2015231003A (ja) * 2014-06-06 2015-12-21 イビデン株式会社 回路基板および回路基板の製造方法
TWI570816B (zh) * 2014-09-26 2017-02-11 矽品精密工業股份有限公司 封裝結構及其製法
US10283445B2 (en) 2016-10-26 2019-05-07 Invensas Corporation Bonding of laminates with electrical interconnects
KR101877957B1 (ko) * 2017-11-03 2018-07-12 주식회사 에스아이 플렉스 연성 인쇄 회로 기판 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000252376A (ja) * 1999-02-25 2000-09-14 Mitsui High Tec Inc 集積回路チップ搭載基板ユニットフレーム
JP2002026171A (ja) * 2000-07-06 2002-01-25 Sumitomo Bakelite Co Ltd 多層配線板の製造方法および多層配線板
WO2004064150A1 (ja) * 2003-01-16 2004-07-29 Fujitsu Limited 電子部品搭載基板の製造方法およびその方法により製造された電子部品搭載基板
WO2004086498A1 (ja) * 2003-03-26 2004-10-07 Fujitsu Limited 半導体装置
JP2005302922A (ja) * 2004-04-09 2005-10-27 Ngk Spark Plug Co Ltd 配線基板およびその製造方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63119552A (ja) * 1986-11-07 1988-05-24 Sharp Corp Lsiチツプ
AU5084998A (en) * 1996-11-08 1998-05-29 W.L. Gore & Associates, Inc. Method for using photoabsorptive coatings to enhance both blind and through micro-via entrance quality
US6114763A (en) * 1997-05-30 2000-09-05 Tessera, Inc. Semiconductor package with translator for connection to an external substrate
US6019271A (en) * 1997-07-11 2000-02-01 Ford Motor Company Method for ultrasonic bonding flexible circuits
US5909057A (en) * 1997-09-23 1999-06-01 Lsi Logic Corporation Integrated heat spreader/stiffener with apertures for semiconductor package
US20010052647A1 (en) * 1998-05-07 2001-12-20 3M Innovative Properties Company Laminated integrated circuit package
US6140707A (en) * 1998-05-07 2000-10-31 3M Innovative Properties Co. Laminated integrated circuit package
US6840430B2 (en) * 1998-07-30 2005-01-11 Sony Chemicals, Corp. Board pieces, flexible wiring boards and processes for manufacturing flexible wiring boards
WO2000070677A1 (fr) * 1999-05-14 2000-11-23 Seiko Epson Corporation Appareil semi-conducteur, son procede de fabrication, carte a circuit imprime et appareil electronique
US20020079572A1 (en) * 2000-12-22 2002-06-27 Khan Reza-Ur Rahman Enhanced die-up ball grid array and method for making the same
US6749691B2 (en) * 2001-02-14 2004-06-15 Air Liquide America, L.P. Methods of cleaning discolored metallic arrays using chemical compositions
US20060255446A1 (en) * 2001-10-26 2006-11-16 Staktek Group, L.P. Stacked modules and method
US7320173B2 (en) * 2003-02-06 2008-01-22 Lg Electronics Inc. Method for interconnecting multi-layer printed circuit board
JP4057589B2 (ja) * 2003-03-25 2008-03-05 富士通株式会社 電子部品搭載基板の製造方法
US6864165B1 (en) * 2003-09-15 2005-03-08 International Business Machines Corporation Method of fabricating integrated electronic chip with an interconnect device
JP3987521B2 (ja) * 2004-11-08 2007-10-10 新光電気工業株式会社 基板の製造方法
JP4072176B2 (ja) 2005-08-29 2008-04-09 新光電気工業株式会社 多層配線基板の製造方法
JP4452222B2 (ja) 2005-09-07 2010-04-21 新光電気工業株式会社 多層配線基板及びその製造方法
KR100671748B1 (ko) 2005-09-29 2007-01-22 삼성전기주식회사 스티프너를 이용한 박형 인쇄회로기판 및 그 제조방법
JP2007123524A (ja) * 2005-10-27 2007-05-17 Shinko Electric Ind Co Ltd 電子部品内蔵基板
JP4334005B2 (ja) * 2005-12-07 2009-09-16 新光電気工業株式会社 配線基板の製造方法及び電子部品実装構造体の製造方法
TWI281737B (en) * 2005-12-13 2007-05-21 Via Tech Inc Chip package and coreless package substrate thereof
JP4929784B2 (ja) 2006-03-27 2012-05-09 富士通株式会社 多層配線基板、半導体装置およびソルダレジスト
KR100748722B1 (ko) * 2006-04-03 2007-08-13 삼성전자주식회사 미소소자 패키지 모듈 및 그 제조방법
US20080054490A1 (en) * 2006-08-31 2008-03-06 Ati Technologies Inc. Flip-Chip Ball Grid Array Strip and Package
JP4110189B2 (ja) * 2006-12-13 2008-07-02 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体パッケージ
JP5144222B2 (ja) * 2007-11-14 2013-02-13 新光電気工業株式会社 配線基板及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000252376A (ja) * 1999-02-25 2000-09-14 Mitsui High Tec Inc 集積回路チップ搭載基板ユニットフレーム
JP2002026171A (ja) * 2000-07-06 2002-01-25 Sumitomo Bakelite Co Ltd 多層配線板の製造方法および多層配線板
WO2004064150A1 (ja) * 2003-01-16 2004-07-29 Fujitsu Limited 電子部品搭載基板の製造方法およびその方法により製造された電子部品搭載基板
WO2004086498A1 (ja) * 2003-03-26 2004-10-07 Fujitsu Limited 半導体装置
JP2005302922A (ja) * 2004-04-09 2005-10-27 Ngk Spark Plug Co Ltd 配線基板およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018037652A (ja) * 2016-08-30 2018-03-08 サムソン エレクトロ−メカニックス カンパニーリミテッド. インダクタの製造方法及びインダクタ
US10763031B2 (en) 2016-08-30 2020-09-01 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing an inductor
US11600430B2 (en) 2016-08-30 2023-03-07 Samsung Electro-Mechanics Co., Ltd. Inductor including high-rigidity insulating layers

Also Published As

Publication number Publication date
KR20090118251A (ko) 2009-11-18
KR100956688B1 (ko) 2010-05-10
US20090283302A1 (en) 2009-11-19

Similar Documents

Publication Publication Date Title
JP2009278060A (ja) 印刷回路基板及びその製造方法
KR100965339B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
TWI475940B (zh) 多層配線基板之製造方法及多層配線基板
KR100661297B1 (ko) 리지드-플렉시블 패키지 온 패키지용 인쇄회로기판 및 그제조방법
KR100792352B1 (ko) 패키지 온 패키지의 바텀기판 및 그 제조방법
JP5410660B2 (ja) 配線基板及びその製造方法と電子部品装置及びその製造方法
JP5101542B2 (ja) チップ内蔵印刷回路基板及びその製造方法
JP4555852B2 (ja) 回路基板の製造方法
JP4876272B2 (ja) 印刷回路基板及びその製造方法
JP5461323B2 (ja) 半導体パッケージ基板の製造方法
JP2012191204A (ja) プリント配線板の製造方法
JP2007123902A (ja) リジッドフレキシブルプリント基板の製造方法
JP2009253261A (ja) 高密度回路基板及びその形成方法
JP2009021547A (ja) 多層印刷回路基板の製造方法
JP2008124247A (ja) 部品内蔵基板及びその製造方法
JP5007164B2 (ja) 多層配線板及び多層配線板製造方法
KR100674295B1 (ko) 다층 인쇄회로기판의 제조방법
JP2004087701A (ja) 多層配線構造の製造方法および半導体装置の搭載方法
US20180054888A1 (en) Printed wiring board and method for manufacturing the same
US20190306987A1 (en) Circuit board, package structure and method of manufacturing the same
KR101167422B1 (ko) 캐리어 부재 및 이를 이용한 인쇄회로기판의 제조방법
KR100803960B1 (ko) 패키지 온 패키지 기판 및 그 제조방법
KR101109287B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
JPH01282892A (ja) 多層印刷配線板の製造方法
JP2012156325A (ja) 多層配線基板の製造方法、及びペースト印刷用マスク

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110125

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110628