KR100661297B1 - 리지드-플렉시블 패키지 온 패키지용 인쇄회로기판 및 그제조방법 - Google Patents

리지드-플렉시블 패키지 온 패키지용 인쇄회로기판 및 그제조방법 Download PDF

Info

Publication number
KR100661297B1
KR100661297B1 KR1020050085644A KR20050085644A KR100661297B1 KR 100661297 B1 KR100661297 B1 KR 100661297B1 KR 1020050085644 A KR1020050085644 A KR 1020050085644A KR 20050085644 A KR20050085644 A KR 20050085644A KR 100661297 B1 KR100661297 B1 KR 100661297B1
Authority
KR
South Korea
Prior art keywords
rigid
substrate
flexible
printed circuit
circuit board
Prior art date
Application number
KR1020050085644A
Other languages
English (en)
Inventor
정회구
강명삼
박정현
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020050085644A priority Critical patent/KR100661297B1/ko
Priority to DE102006042688A priority patent/DE102006042688A1/de
Priority to US11/520,730 priority patent/US20070059918A1/en
Priority to JP2006249968A priority patent/JP2007081408A/ja
Application granted granted Critical
Publication of KR100661297B1 publication Critical patent/KR100661297B1/ko
Priority to US12/453,832 priority patent/US7802358B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4691—Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/05—Flexible printed circuits [FPCs]
    • H05K2201/056—Folded around rigid support or component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

리지드(Rigid) 기판과 플렉시블(Flexible) 기판을 포함하는 리지드-플렉시블 인쇄회로기판에 있어서, 양면에 회로가 형성되고 휘어짐이 가능한 플렉시블 기판; 상기 플렉시블 기판 상에 적층되고 양면에 회로가 형성되며 반도체 칩을 수용할 수 있는 공동(cavity)이 형성된 리지드 기판; 및 상기 플렉시블 기판과 상기 리지드 기판을 접착시키고 절연 특성을 가지는 본딩 시트(bonding sheet)를 포함하는 리지드-플렉시블 다층 인쇄회로기판에 관한 것이다. 동일한 수의 반도체 칩을 실장할 때 전체 패키지의 두께를 낮출 수 있고, POP를 구현할 경우에 전체 두께를 낮출 수 있으며, 코어층의 두께 만큼의 공간을 이용하여 2개 이상의 반도체 칩의 실장이 가능하며, POP에서 바닥 기판에 탑재하는 반도체 칩의 개수가 1개에서 2개로 늘어날 경우 구현이 불가능한 구조를 구현 가능하다.
리지드, 플렉시블, 패키지, 인쇄회로기판, 공동

Description

리지드-플렉시블 패키지 온 패키지용 인쇄회로기판 및 그 제조방법{Rigid-Flexible printed circuit board for package on package, and manufacturing method}
도 1a 내지 도 1b는 종래 기술에 따른 POP 구조도 및 최근 POP 추세에 대한 도면.
도 2는 종래 기술과 비교한 본 발명의 바람직한 일 실시예에 따른 전체 패키지의 두께상의 이득을 나타낸 도면.
도 3a 내지 도 3j는 본 발명의 바람직한 일 실시예에 따른 리지드-플렉시블(Rigid-Flexible) 인쇄회로기판 상에 반도체 칩을 실장하기 위한 공동을 형성하는 방법을 나타낸 도면.
도 4a는 상술한 공정을 거쳐 완성된 리지드-플렉시블 인쇄회로기판의 단면도.
도 4b는 도 4a에 도시된 리지드-플렉시블 인쇄회로기판의 평면도.
도 5a는 본 발명의 바람직한 일 실시예에 따른 POP용 리지드-플렉시블 인쇄회로기판이 평면상에 전개되었을 때의 도면.
도 5b는 도 5a에 전개된 POP용 리지드-플렉시블 인쇄회로기판이 패키지 온 패키지 형태로 형성되어 소형화된 형태를 나타낸 도면.
<도면의 주요부분에 대한 부호의 설명>
30 : 코어층(리지드 기판)
330 : FCCL(플렉시블 기판)
310 : 공동(cavity)
320 : 와이어 본딩 패드
340 : 본딩 시트(bonding sheet)
본 발명은 인쇄회로기판에 관한 것으로, 보다 상세하게는 바닥 기판(bottom substrate)에 두 개 이상의 집적회로 칩을 실장하기 위한 단차가 존재하는 인쇄회로기판을 제작하는 방법에 관한 것이다.
반도체 패키징(packaging)이라 함은 회로가 설계된 반도체 칩에 전기적인 연결을 해 주고, 외부의 충격에 견디게끔 밀봉 포장해주어 비로소 실생활에서 사용할 수 있게 물리적인 기능과 형상을 갖게 해주는 것이다. 반도체 패키지는 반도체 칩을 최종 제품화하는 반도체 패키징 공정의 결과물이다. 웨이퍼 한 장에는 동일한 전기회로가 인쇄된 칩이 수십 내지 수백 개까지 놓일 수 있으나, 반도체 칩 자체만 으로는 외부로부터 전기를 공급받아 전기 신호를 전달해 주거나 전달받을 수 없다. 또한, 반도체 칩은 미세한 회로를 담고 있기 때문에 외부의 충격에 쉽게 손상될 수 있다. 결국 반도체 칩 자체로는 완전한 제품일 수 없고, 인쇄회로기판에 실장되어야 완전한 제품으로서의 역할을 하게 된다.
반도체 칩의 크기 축소, 열방출 능력 및 전기적 수행능력 향상, 신뢰성 향상, 그리고 가격 저하 등이 패키징 기술에 좌우된다. 따라서, 반도체 디바이스의 고집적화와 고성능화를 뒷받침해 줄 수 있는 패키징 능력 향상을 요구하게 되었다. 반도체 패키지는 반도체 장치의 요구사항을 만족시키는 것은 물론, 그와 더불어 부품을 인쇄회로기판에 실장하는 다음 영역에서 일어나는 조건에도 적합한 패키지 성능을 갖추어야만 한다.
최근 휴대용 전자제품이 소형화하면서 반도체가 실장될 공간은 더욱 줄어들고, 제품은 더욱 다기능화하고 고성능화되기 때문에 이를 뒷받침해 줄 반도체의 개수는 늘어나는 추세이다. 멀티미디어의 발전과 컴퓨터 통신산업의 급속한 발전과 더불어 반도체 칩에 대한 소형화, 대용량화 및 고속화가 이루어짐에 따라 반도체 패키지도 박형화, 다핀화하는 고집적화 추세로 기술개발이 되어 가고 있다. 따라서 단위 체적당 실장효율을 높이기 위해서 패키지는 경박단소(輕薄短小)화의 추세를 따라야 한다. 이에 따라 칩 크기와 거의 같은 크기의 패키지인 CSP(Chip Size Package)가 나타났다. 최근의 패키지 개발 추세는 칩의 크기에 맞게 줄이는 것을 넘어서, 스택 패키지(SCSP : Stacked CSP)처럼 칩 위에 또 칩을 올려 쌓아 올리거나 기능이 다른 여러 개의 반도체칩을 하나의 패키지 안에 배열하는 MCM(Multi Chip Module) 패키지 등도 개발되었다.
스택 패키지 중에서 패키지 위에 패키지를 쌓는 POP(Package On Package)가 고밀도 패키지를 위한 대안으로 떠오르게 되었다. POP의 구현에 있어서 전체 패키지의 두께가 가장 큰 제약사항이며, POP의 성능을 더욱더 고성능으로 제작하기 위하여 바닥 기판(Bottom substrate)에 1개의 반도체 칩을 실장하던 것을 2개 이상의 반도체 칩을 실장하고자 하는 요구가 발생하였다.
종래 기술에 따른 POP 구조도 및 최근 POP 추세에 대한 도면이 도 1a 내지 도 1b에 도시되어 있다.
도 1a를 참조하면, 종래에는 바닥 기판(10) 상에 1개의 반도체 칩(100)을 실장하였으며, 전체 패키지의 두께는 H1이었다.
도 1b를 참조하면, 최근 POP 추세에 따라 바닥 기판(10) 상에 2개의 반도체 칩(100, 110)을 실장하고자 하며, 이 경우 전체 패키지의 두께는 H2가 된다. H2는 도 1a에 도시된 H1보다 큰 값을 가지게 되고, 이는 경박단소화 추세에 어긋나는 문제점이 있다.
경박단소화 추세에 따라 전페 패키지의 두께를 낮추기 위하여 반도체 칩을 얇게 만드는 기술(Die-Thinning)을 통해 두께 문제를 해결하고자 하지만, 반도체 칩을 얇게 만드는 경우에 반도체 칩을 장시간 동작시키면 동작 오류(function error)가 발생하는 문제점이 있다.
따라서, 상술한 문제점들을 해결하기 위한 본 발명의 목적은 반도체 칩이 실장되는 부분에 공동(cavity)을 형성하여 단차가 있도록 제작되는 리지드-플렉시블 인쇄회로기판을 제공하는 것이다.
본 발명의 다른 목적은 동일한 수의 반도체 칩을 실장할 때 전체 패키지의 두께를 낮출 수 있는 리지드-플렉시블 인쇄회로기판을 제공하는 것이다.
본 발명의 또 다른 목적은 코어층의 두께 만큼의 공간을 이용하여 2개 이상의 반도체 칩의 실장이 가능한 리지드-플렉시블 인쇄회로기판을 제공하는 것이다.
본 발명의 또 다른 목적은 두께가 두꺼운 코어층을 사용함으로써 휨(warpage) 현상을 줄일 수 있는 리지드-플렉시블 인쇄회로기판을 제공하는 것이다.
본 발명의 또 다른 목적은 플렉시블 기판(FCCL : Flexible Copper Clad Laminate)을 사용하여 미세 패턴(fine pattern)을 형성할 수 있는 리지드-플렉시블 인쇄회로기판을 제공하는 것이다.
본 발명의 이외의 목적들은 하기의 설명을 통해 쉽게 이해될 수 있을 것이다.
상기 목적들을 달성하기 위하여, 본 발명의 일 측면에 따르면, 리지드(Rigid) 기판과 플렉시블(Flexible) 기판을 포함하는 리지드-플렉시블 인쇄회로기판에 있어서, 양면에 회로가 형성되고 휘어짐이 가능한 플렉시블 기판; 상기 플렉시블 기판 상에 적층되고 양면에 회로가 형성되며 반도체 칩을 수용할 수 있는 공 동(cavity)이 형성된 리지드 기판; 및 상기 플렉시블 기판과 상기 리지드 기판을 접착시키고 절연 특성을 가지는 본딩 시트(bonding sheet)를 포함하는 리지드-플렉시블 다층 인쇄회로기판이 제공될 수 있다.
바람직하게는, 상기 리지드 기판이 상기 플렉시블 기판보다 두께가 두꺼울 수있다.
또한, 상기 공동 내의 플렉시블 기판 상 및 상기 공동의 개구부 가장자리의 리지드 기판 상에 상기 반도체 칩과의 전기적 접속을 위한 와이어 본딩 패드가 형성될 수 있다.
또한, 상기 플렉시블 기판 및 상기 리지드 기판은 이너 비아 홀(IVH) 또는 블라인드 비아 홀(BVH)을 통해 층간에 전기적 접속이 유지될 수 있다.
또한, 상기 플렉시블 기판 상에 상기 공동이 형성된 복수의 상기 리지드 기판이 소정 간격을 두고 적층되어 있고, 상기 반도체 칩을 상기 공동에 탑재한 후 상기 소정 간격을 가지는 플렉시블 기판을 접어 패키지 온 패키지(POP)를 형성할 수 있다.
상기 목적들을 달성하기 위하여, 본 발명의 다른 측면에 따르면, 리지드-플렉시블 다층 인쇄회로기판을 제조하는 방법에 있어서, (a) 플렉시블 기판 상에 단면회로를 형성하는 단계; (b) 상기 플렉시블 기판 상에 회로 및 공동이 형성된 리지드 기판을 적층하는 단계; (c) 상기 플렉시블 기판과 상기 리지드 기판 사이를 연결되는 비아 홀(via hole)을 가공하는 단계; (d) 상기 비아 홀을 도금하는 단계; (e) 상기 플렉시블 기판과 상기 리지드 기판의 적층체에 외층회로를 형성하는 단계; 및 (f) 상기 공동 내의 플렉시블 기판 상 및 상기 공동의 개구부 가장자리의 리지드 기판 상에 상기 반도체 칩과의 전기적 접속을 위한 와이어 본딩 패드를 형성하는 단계를 포함하는 리지드-플렉시블 다층 인쇄회로기판의 제조방법이 제공될 수 있다.
바람직하게는, 상기 (a) 단계는, 상기 플렉시블 기판 상에 롤투롤(Roll to Roll) 공정을 통해 상기 단면회로를 형성할 수 있다.
또한, 상기 리지드 기판에 펀칭(punching) 또는 라우터(router)를 사용하여 상기 공동을 형성하는 단계를 포함할 수 있다.
또한, 상기 (b) 단계는, (b-1) 상기 플렉시블 기판과 상기 리지드 기판 사이를 본딩 시트를 사용하여 가압하여 적층하는 단계를 더 포함할 수 있다.
또한, 상기 플렉시블 기판과 상기 리지드 기판은 리벳 또는 핀을 이용하여 원하는 위치에 적층될 수 있다.
또한, 상기 (b-1) 단계 이전에, 상기 본딩 시트가 상기 와이어 본딩 패드를 덮지 않도록 하는 컨포멀 필름을 적층하는 단계를 더 포함할 수 있다.
또한, 상기 (b) 단계는 복수의 상기 리지드 기판이 상기 플렉시블 기판 상에 소정 간격을 가지고 적층되며, 상기 (f) 단계 이후에, (g) 상기 각 공동 내에 복수의 상기 반도체 칩을 실장하는 단계; 및 (h) 상기 소정 간격의 플렉시블 기판을 접은 후 몰딩하는 단계를 더 포함할 수 있다.
이하의 내용은 단지 본 발명의 원리를 예시한다. 그러므로 당업자는 비록 본 명세서에 명확히 설명되거나 도시되지 않았지만, 본 발명의 원리를 구현하고 본 발명의 개념과 범위에 포함된 다양한 방법 및 이를 사용하는 장치를 발명할 수 있는 것이다. 또한, 본 발명의 원리, 관점 및 실시예들 뿐만 아니라 특정 실시예를 열거하는 모든 상세한 설명은 구조적 및 기능적 균등물을 포함하도록 의도되는 것으로 이해되어야 한다.
본 발명의 그 밖의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 분명해질 것이다. 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 본 명세서의 설명 과정에서 이용되는 숫자(예를 들어, 제1, 제2 등)는 동일 또는 유사한 개체를 순차적으로 구분하기 위한 식별기호에 불과하다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명한다.
도 2는 종래 기술과 비교한 본 발명의 바람직한 일 실시예에 따른 전체 패키지의 두께상의 이득을 나타낸 도면이다. 도 2는 POP 패키지의 전체 중에서 바닥 기판(Bottom substrate)을 나타낸 것이다.
도 2를 참조하면, 좌측이 종래 기술에 따른 2개 이상의 반도체 칩(100, 110)을 실장한 스택 패키지이다. 우측은 본 발명의 바람직한 일 실시예에 따른 공 동(cavity)(200)을 형성하고 상기 공동 내에 반도체 칩(100, 110)을 수용하여 POP 패키지의 전체 두께를 H3 만큼 줄이고 있다. 따라서, 본 발명에 따라 단차가 있도록 공동이 형성된 인쇄회로기판을 이용하여 POP 패키지를 형성함에 있어서 전체 두께를 줄일 수 있다.
도 3a 내지 도 3j는 본 발명의 바람직한 일 실시예에 따른 리지드-플렉시블(Rigid-Flexible) 인쇄회로기판 상에 반도체 칩을 실장하기 위한 공동을 형성하는 방법을 나타낸 도면이다.
도 3a를 참조하면, 코어층(30)에 회로 및 공동(cavity)(310)을 형성시킨다.
우선 코어(core)층(30)을 형성하는 Cu 원판(CCL : Cu Clad Laminate)은 수지층(300)을 기준으로 단면 또는 양면에 내층회로(305)가 형성된다. 본 발명에서 코어층(30)을 형성하는 Cu 원판(300)은 리지드(rigid) 기판임이 바람직하다.
상기 내층회로(305)의 제작시 Cu 원판(CCL) 또는 Cu도금이 완료된 기판에 원하는 디자인 형태로 회로를 형성하게 된다. 감광성 포토 레지스트(Photo Resist)를 기판상에 도포하고 포토 마스크(Photo Mask)를 기판에 밀착시킨 후 자외선을 이용하여 포토 레지스트 상에 회로를 형성시키고 화학적 반응을 이용하여 불필요한 구리(Cu)를 에칭(부식)시켜 원하는 회로를 만든다.
상기 내층회로(305)의 형성은 제조공정에 따라 크게 서브트랙티브(Subtractive) 공법 또는 애디티브(Additive) 공법 등이 가능하다.
서브트랙티브(Subtractive) 공법은 일반적으로 포토 레지스트로 회로가 형 성될 부분 및 홀(hole) 내를 텐팅(Tenting)한 후 에칭하므로 텐트 및 에치(Tent and etch) 공법이라고도 한다. 회로가 형성될 부분의 구리(Cu)를 노광하여 그 외 부분의 구리를 에칭하여 회로를 형성하는 공법이다. 즉, 구리를 약품을 이용하여 깍아 내는 공법이다. 이에 비해 애디티브(Additive) 공법은 구리를 붙여서 회로를 형성하는 공법이다.
내층회로(305)는 서브트랙티브 공법으로 형성하고, 외층회로는 애디티브 공법 또는 그 변형인 세미-애디티브(Semi-additive) 공법으로 형성하는 것이 바람직하다. 그 외에도 다양한 공법에 의해 내층회로(210) 또는 외층회로가 형성될 수 있음은 자명하다.
이하, 내층회로(305)는 서브트랙티브 공법으로 형성되는 것을 중심으로 설명하지만, 본 발명의 권리범위를 한정하는 것이 아님은 당연하다.
도 3a에서 코어층(30)을 형성하는 Cu 원판(300)을 투입한다. 그리고 기계 드릴, 펀칭(punching) 또는 라우터(router)를 사용한 가공 또는 레이저 드릴(즉, CO2 레이저 드릴 또는 Nd-Yag 레이저 드릴), 화학동 및 전기동을 통해 드릴링 및 동도금 과정을 거쳐서 홀(hole)(350)을 형성한다. 그리고 마스크(mask) 및 식각 등을 통해 내층회로(305)를 형성하고 제대로 형성되었는지 여부를 검사한다.
상기 홀(350)은 이너 비아 홀(IVH : inner via hole)임이 바람직하다. 이너 비아 홀은 블라인드, 베리드 비아 홀(Blind and buried via hole)로써, 다층 인쇄회로기판의 2층 이상의 도체층 간을 접속하는 도금 관통 구멍으로서 인쇄회로기판을 관통하지 않는 구멍을 의미한다.
반도체 칩을 실장하기 위한 공동(cavity)(310)은 홀(350) 형성을 위한 드릴링시 함께 형성되거나, 내층회로(305)가 형성된 후 펀칭 또는 라우터를 사용한 기계 드릴, CO2 레이저 드릴 또는 Nd-Yag 레이저 드릴 과정을 거쳐 따로이 형성될 수 있다.
본 발명에서 상기 코어층(30)은 두께가 두꺼운 것이 바람직하다. 코어층(30)이 FCCL(330)에 비하여 상대적으로 두꺼움에 따라 휘어지는 특성을 가진 FCCL(330)이 원하는 부분 외에서도 쉽게 휘어지는 것을 방지할 수 있다. 즉, 휨(warpage) 방지가 가능하다.
도 3b를 참조하면, 플렉시블 기판(이하에서는 FCCL라 칭함)(330)을 준비한다. 그리고 롤투롤(Roll to Roll) 공법을 이용하여 단면 회로(335)를 형성한다. 비아(via)가 형성될 부분인 비아 랜드(via land), 회로 패턴 등을 형성한다.
여기서, 롤투롤(Roll to Roll) 공법이라 함은 플렉시블 기판(FCCL)(330)이 두께가 얇고 휘어지는 성질을 가진 이유로 인해 롤(roll)을 이용하여 플렉시블 기판(FCCL)(330)을 편평하게 유지시키고 단면 회로(335)를 형성하는 공법이다.
공급부(feeder part)와 감기부(winder part)에 각각 롤(roll)이 존재한다. 공급부(feeder part)에 플렉시블 기판(FCCL)(330)이 공급되고, 감기부(winder part)로 플렉시블 기판(FCCL)(330)이 이동하여 감기는 중간에, 공급부(feeder part)와 감기부(winder part) 사이에서 편평함이 유지된다. 그리고 공급부(feeder part)로부터 감기부(winder part)로 이동하는 중간에 감광 필름 적층(dry film lamination), 노광(exposure), 현상(developing), 드릴(drill), 라우팅(routing), 플레이팅(plating) 등의 일반적인 과정을 거쳐 단면 회로(335)를 형성하게 된다.
도 3c를 참조하면, 각각 회로가 형성된 코어층(30) 및 FCCL(330)을 본딩 시트(bonding sheet)(340)를 이용하여 적층시킨다. 상기 적층시 코어층(30)과 FCCL의 위치를 정확히 일치시키기 위해 리벳(rivet) 방식이나 핀(pin) 방식의 적층 방법을 사용한다. 본딩 시트(340)는 개개의 층을 접합하기 위해 적절한 접합성이 있는 재료로 된 시트로서, 프리프레그, 접착필름 등이 있다.
본딩 시트(340)를 사용한 코어층(30)과 FCCL(330)의 적층시에 패드 부분(도 3e의 A 부분)을 본딩 시트(340)가 덮지 않도록 하며 적층하는 방법이 도 3d 내지 도 3e에 도시되어 있다.
도 3d 내지 도 3e를 참조하면, 코어층(30)과 FCCL(330)의 적층시 본딩 시트(340)가 추후 반도체 칩이 실장될 때 내층에 형성된 회로와 연결되는 부분인 패드 부분(도 3e의 A 부분)을 덮지 않도록 하는 컨포멀 필름(conformal film)(342)을 이용한다. 또한, 컨포멀 필름(342)은 적층시에 녹아서 공동(310)을 채워 기판 전체에 일정한 압력을 가해주게 된다. 따라서, 본딩 시트(340)에 의해 코어층(30)과 FCCL(330)이 일정한 압력에 의해 골고루 접착되도록 한다. 컨포멀 필름(342)는 폴리에틸렌(PE) 필름 또는 폴리염화비닐(PVC) 필름이 사용될 수 있다.
이때 더미 보드(dummy board)(344)를 사용하여 컨포멀 필름(342)을 적층할 때 공동(310)의 개구부 가장자리에 압력이 집중되지 않도록 하는 보호하는 버퍼 역할을 하도록 하고, 회로의 손상을 방지하도록 한다. 추후 기판으로부터 더미 필름(344)의 제거가 용이하도록 릴리즈 필름(release film)(346)을 사용한다.
도 3d 내지 도 3e에서 사용된 컨포멀 필름(342), 더미 필름(344), 릴리즈 필름(346)을 제거하면 도 3f에 도시된 것과 같이 코어층(30)에 공동(310)이 형성되고 FCCL(330)이 적층된 다층 인쇄회로기판이 형성된다.
도 3g를 참조하면, 도 3f에 도시된 것과 같은 적층체에 레이저 드릴(즉, CO2 레이저 드릴 또는 Nd-yag 레이저 드릴)을 이용하여 FCCL(330)의 절연층 부분에 비아(360)를 형성한다. FCCL(330)의 표면 상에 형성된 회로(335) 간의 전기적 접속 및 FCCL(330)과 코어층(30) 간의 층간 연결을 위한 비아(360)를 형성한다. 이를 위해서는 FCCL(330)의 두께 및 본딩 시트(340)의 두께에 따라 비아의 크기 및 드릴링 조건을 설정해야 한다. 상기 비아(360)는 블라인드 비아 홀(BVH : Blind Via Hole)임이 바람직하다.
도 3h를 참조하면, 비아(360)가 형성된 부분에 표면 처리(IAR 처리)를 한 후에 시드 레이어(seed layer)를 형성하고 도금(362)을 통해 코어층(30)과 FCCL(330)을 연결시킨다. 시드 레이어는 화학 동도금이나 스퍼터(sputter)를 사용하여 형성하고, 도금 이후에 전해 도금을 통해 비아 부분을 도금시킨다. 예를 들어. 시드 레이어는 0.3 내지 1.5 ㎛의 두께를 가지는 동도금이며, 이후 전해 도금을 통해 대략 10 ㎛ 내외로 도금을 한다.
상기 도금 공정에 있어서, 코어층(30) 및 FCCL(330)의 패드 형성 부분(도 3e의 A 부분)을 보호해주기 위해 비아(360) 외에 부분은 보호 필름을 입힌 후 공정을 진행한다.
도 3i를 참조하면, 상술한 바와 같이 비아(360)가 형성되고 도금(362)된 적 층체의 양면에 외층회로(364)를 형성한다. 외층회로(364)의 형성을 위해서 감광 필름(Dry film)을 이용하여 비아 및 회로가 될 부분에 필름을 남기고 텐팅(tenting) 방법을 통해 불필요한 부분의 구리(Cu)를 에칭하여 회로를 형성한다. 이는 도 3a를 참조하여 상술한 공법에 의해 가능하다.
도 3j를 참조하면, 외층회로(264)의 보호를 위해 솔더 마스크 인쇄(PSR printing : Photo Solder Resist printing) 처리를 한다. 솔더 레지스트(Solder resist)(370)를 도포하여 회로를 보호한다. 솔더 레지스트(370)로써, PSR 잉크는 인쇄회로기판에 부품을 장착(즉, 실장)할 때 사용되는 솔더(solder)가 필요 부분에만 묻을 수 있도록, 불필요 부분에는 솔더 부착을 방지하기 위해 사용된다. PSR 잉크의 물리적 특성상 PSR 잉크가 기판에 잔존하는 부위는 솔더가 묻질 않게 되고 PSR 잉크가 없는 부위는 솔더가 달라 붙어 그 위에 전자 부품이 장착될 수 있도록 하는 역할을 한다. 또한, 인쇄회로기판의 표면회로를 외부환경으로부터 보호하기 위해 PSR 잉크를 도포한다.
PSR 잉크가 인쇄회로기판과 잘 밀착되도록 외층회로(364) 상에 조도를 형성시키고 오염물질을 제거하는 공정을 거친 후, 스크린 인쇄 또는 스프레이 도포(spray coater) 방식으로 PSR 잉크를 도포하고, 노광, 현상, 완전경화과정을 거쳐 솔더 마스크 인쇄 처리를 마친다.
또한, 반도체 칩을 공동(310)에 실장하는 경우 코어층(30) 및 FCCL(330)과의 전기적 접속을 위해 와이어 본딩 패드(wire bonding pad)(320)를 전해 금도금 또는 무전해 금도금을 통해 형성한다. 금도금을 통해 전기적으로 도통할 수 있으며 외부 환경으로부터 보호가 가능하다.
전해 금도금은 전기적인 석출로 도금을 진행하는 방법으로, 금의 경도에 따라 소프트 골드, 하드 골드로 구분한다. 소프트 골드는 볼 그리드 어레이 등 본딩(bonding)성이 필요한 제품에, 하드 골드는 내마모성 및 전기적인 특성이 요구되는 제품에 적용한다. 무전해 금도금은 전기를 통하지 않고 화학적으로 반응하여 도금하는 공법으로, 금도금 두께에 따라 플래시(flash) 도금과 두께 도금으로 나뉜다.
본 발명에서 와이어 본딩 패드(320)는 2개 이상의 반도체 칩을 실장하기 위해 코어층(30) 및 FCCL(330)에 각각 형성되어 2층을 이루는 것이 바람직하다.
또한, POP 형성시 도 3j의 기판 패키지 상에 적층될 수 있는 기판 패키지와의 전기적 접속 및 적층 간격을 유지하기 위한 범프(bump)가 형성될 수 있는 범프 형성 패드(미도시)도 상기 코어층(30) 상에 형성될 수 있다. 이 역시 와이어 본딩 패드(320)와 마찬가지로 전해 또는 무전해 금도금을 통해 형성한다. 금도금을 통해 전기적으로 도통할 수 있으며 외부 환경으로부터 보호가 가능하다.
도 4a는 상술한 공정을 거쳐 완성된 리지드-플렉시블 인쇄회로기판의 단면도이고, 도 4b는 도 4a에 도시된 리지드-플렉시블 인쇄회로기판의 평면도이다.
도 4a를 참조하면, 리지드-플렉시블 인쇄회로기판은 코어층(30), FCCL(330), 본딩 시트(340), 코어층(30) 내의 공동(310), 와이어 본딩 패드(320) 및 각종 비아(350, 360)를 포함한다.
도 4b를 참조하면, FCCL(330) 상에 코어층(30)이 적층되고, 상기 코어층 (30)에 반도체 칩이 실장될 수 있는 공동(310)이 형성되어 있다. 상기 공동(310) 내에 표출된 FCCL(330)의 A 부분 상에 반도체 칩과의 전기적 접속을 위한 와이어 본딩 패드(320)를 형성한다. 그리고 코어층(30)의 공동(310)의 개구부 가장자리에 반도체 칩과의 전기적 접속을 위한 또 다른 와이어 본딩 패드(320)를 형성한다.
그리고 또한, POP 형성시 도 3j의 기판 패키지 상에 적층될 수 있는 기판 패키지와의 전기적 접속 및 적층 간격을 유지하기 위한 범프(bump)가 형성될 수 있는 범프 형성 패드 즉, 볼 패드(400)도 상기 코어층(30) 상에 형성될 수 있다.
도 5a는 본 발명의 바람직한 일 실시예에 따른 POP용 리지드-플렉시블 인쇄회로기판이 평면상에 전개되었을 때의 도면이고, 도 5b는 도 5a에 전개된 POP용 리지드-플렉시블 인쇄회로기판이 패키지 온 패키지 형태로 형성되어 소형화된 형태를 나타낸 도면이다.
도 5a를 참조하면, 도 4b에 도시된 것과 같은 공동(310)이 형성된 2개의 코어층(30)을 소정 간격을 두고 FCCL(330) 상에 적층한다.
그리고 도 5b에 도시된 것과 같은 형태가 되도록 FCCL(330)의 중앙 부분에 코어층(30)이 적층되지 아니한 부분을 휘어서 각 코어층(30)이 적층된 패키지가 서로 다시 한번 적층되도록 한다. 이때 볼 패드(400) 상에 범프(bump)(510)을 형성함으로써 전기적 접속을 유지하고 패키지 간의 간격을 유지할 수 있다.
이후 몰딩 처리를 하여 접혀진 형태를 유지함으로써 소형화된 POP용 리지드-플렉시브 인쇄회로기판을 안정적으로 제품에 장착할 수 있다.
상술한 바와 같이, 본 발명에 따른 리지드-플렉시블 인쇄회로기판은 반도체 칩이 실장되는 부분에 공동(cavity)을 형성하여 단차가 있도록 제작된다.
또한, 동일한 수의 반도체 칩을 실장할 때 전체 패키지의 두께를 낮출 수 있고, POP를 구현할 경우에 전체 두께를 낮출 수 있다.
또한, 코어층의 두께 만큼의 공간을 이용하여 2개 이상의 반도체 칩의 실장이 가능하며, POP에서 바닥 기판에 탑재하는 반도체 칩의 개수가 1개에서 2개로 늘어날 경우 구현이 불가능한 구조를 구현 가능하다.
또한, 두께가 두꺼운 코어층을 사용함으로써 휨(warpage) 현상을 줄일 수 있다.
또한, 플렉시블 기판을 사용하여 미세 패턴(fine pattern)을 형성할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (12)

  1. 리지드(Rigid) 기판과 플렉시블(Flexible) 기판을 포함하는 리지드-플렉시블 인쇄회로기판에 있어서,
    양면에 회로가 형성되고 휘어짐이 가능한 플렉시블 기판;
    상기 플렉시블 기판 상에 적층되고 양면에 회로가 형성되며 반도체 칩을 수용할 수 있는 공동(cavity)이 형성되어 있는 리지드 기판; 및
    상기 플렉시블 기판과 상기 리지드 기판을 접착시키고 절연 특성을 가지는 본딩 시트(bonding sheet)
    를 포함하는 리지드-플렉시블 다층 인쇄회로기판.
  2. 제1항에 있어서,
    상기 리지드 기판이 상기 플렉시블 기판보다 두께가 두꺼운 리지드-플렉시블 다층 인쇄회로기판.
  3. 제1항에 있어서,
    상기 공동 내의 플렉시블 기판 상 및 상기 공동의 개구부 가장자리의 리지드 기판 상에 상기 반도체 칩과의 전기적 접속을 위한 와이어 본딩 패드가 형성된 리지드-플렉시블 다층 인쇄회로기판.
  4. 제1항에 있어서,
    상기 플렉시블 기판 및 상기 리지드 기판은 이너 비아 홀(IVH) 또는 블라인드 비아 홀(BVH)을 통해 층간에 전기적 접속이 유지되는 리지드-플렉시블 다층 인쇄회로기판.
  5. 제1항에 있어서,
    상기 플렉시블 기판 상에 상기 공동이 형성된 복수의 상기 리지드 기판이 소정 간격을 두고 적층되어 있고, 상기 반도체 칩을 상기 공동에 탑재한 후 상기 소정 간격을 가지는 플렉시블 기판을 접어 패키지 온 패키지(POP)를 형성하는 리지드-플렉시블 다층 인쇄회로기판.
  6. 리지드-플렉시블 다층 인쇄회로기판을 제조하는 방법에 있어서,
    (a) 플렉시블 기판 상에 단면회로를 형성하는 단계;
    (b) 상기 플렉시블 기판 상에 회로 및 공동이 형성된 리지드 기판을 적층하는 단계;
    (c) 상기 플렉시블 기판과 상기 리지드 기판 사이를 연결되는 비아 홀(via hole)을 가공하는 단계;
    (d) 상기 비아 홀을 도금하는 단계;
    (e) 상기 플렉시블 기판과 상기 리지드 기판의 적층체에 외층회로를 형성하는단계; 및
    (f) 상기 공동 내의 플렉시블 기판 상 및 상기 공동의 개구부 가장자리의 리지드 기판 상에 상기 반도체 칩과의 전기적 접속을 위한 와이어 본딩 패드를 형성하는 단계를 포함하되,
    상기 단계 (b)는,
    (b1) 본딩 시트가 상기 와이어 본딩 패드가 형성될 부분을 덮지 않도록 하는 컨포멀 필름을 적층하는 단계;
    (b2) 상기 플렉시블 기판과 상기 리지드 기판 사이를 상기 본딩 시트를 사용하여 가압하여 적층하는 단계; 및
    (b3) 상기 컨포멀 필름을 제거하는 단계를 포함하는 리지드-플렉시블 다층 인쇄회로기판의 제조방법.
  7. 제6항에 있어서, 상기 (a) 단계는,
    상기 플렉시블 기판 상에 롤투롤(Roll to Roll) 공정을 통해 상기 단면회로를 형성하는 리지드-플렉시블 다층 인쇄회로기판의 제조방법.
  8. 제6항에 있어서, 상기 (b) 단계는,
    상기 리지드 기판에 펀칭(punching) 또는 라우터(router)를 사용하여 상기 공동을 형성하는 단계를 포함하는 리지드-플렉시블 다층 인쇄회로기판의 제조방법.
  9. 삭제
  10. 제6항에 있어서,
    상기 플렉시블 기판과 상기 리지드 기판은 리벳 또는 핀을 이용하여 원하는 위치에 적층되는 리지드-플렉시블 다층 인쇄회로기판의 제조방법.
  11. 삭제
  12. 제6항에 있어서,
    상기 (b) 단계는 복수의 상기 리지드 기판이 상기 플렉시블 기판 상에 소정 간격을 가지고 적층되며,
    상기 (f) 단계 이후에,
    (g) 상기 각 공동 내에 복수의 상기 반도체 칩을 실장하는 단계; 및
    (h) 상기 소정 간격으로 상기 리지드 기판이 적층된 플렉시블 기판을 접은 후 몰딩하는 단계를 더 포함하는 리지드-플렉시블 다층 인쇄회로기판의 제조방법.
KR1020050085644A 2005-09-14 2005-09-14 리지드-플렉시블 패키지 온 패키지용 인쇄회로기판 및 그제조방법 KR100661297B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020050085644A KR100661297B1 (ko) 2005-09-14 2005-09-14 리지드-플렉시블 패키지 온 패키지용 인쇄회로기판 및 그제조방법
DE102006042688A DE102006042688A1 (de) 2005-09-14 2006-09-12 Starr-Flexible gedruckte Leiterplatte für gehäuseweise Übereinanderstapelung und Herstellungsverfahren
US11/520,730 US20070059918A1 (en) 2005-09-14 2006-09-14 Rigid-flexible printed circuit board for package on package and manufacturing method
JP2006249968A JP2007081408A (ja) 2005-09-14 2006-09-14 リジッド−フレキシブルパッケージオンパッケージ（ｐｏｐ）用印刷回路基板及びその製造方法
US12/453,832 US7802358B2 (en) 2005-09-14 2009-05-22 Rigid-flexible printed circuit board manufacturing method for package on package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050085644A KR100661297B1 (ko) 2005-09-14 2005-09-14 리지드-플렉시블 패키지 온 패키지용 인쇄회로기판 및 그제조방법

Publications (1)

Publication Number Publication Date
KR100661297B1 true KR100661297B1 (ko) 2006-12-26

Family

ID=37815550

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050085644A KR100661297B1 (ko) 2005-09-14 2005-09-14 리지드-플렉시블 패키지 온 패키지용 인쇄회로기판 및 그제조방법

Country Status (4)

Country Link
US (2) US20070059918A1 (ko)
JP (1) JP2007081408A (ko)
KR (1) KR100661297B1 (ko)
DE (1) DE102006042688A1 (ko)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101061175B1 (ko) 2008-02-18 2011-09-01 주식회사 하이닉스반도체 반도체 패키지용 기판
KR101065935B1 (ko) 2007-07-19 2011-09-19 엔이씨 액세스 테크니카 가부시키가이샤 전자 부품 실장 장치 및 그 제조 방법
US8482133B2 (en) 2010-08-25 2013-07-09 Samsung Electronics Co., Ltd. Semiconductor package
US8801279B2 (en) 2010-12-28 2014-08-12 Samsung Electronics Co., Ltd. Semiconductor device with stacked structure having through electrode, semiconductor memory device, semiconductor memory system, and operating method thereof
KR101547257B1 (ko) * 2014-02-11 2015-08-25 국립대학법인 울산과학기술대학교 산학협력단 접을 수 있는 전자장치의 제조 방법 및 이를 적용한 전자장치
KR101631625B1 (ko) * 2015-05-13 2016-06-17 울산과학기술원 전자장치 및 전자장치의 제조방법
US9780049B2 (en) 2013-05-16 2017-10-03 Samsung Electronics Co., Ltd. Semiconductor package
KR102546473B1 (ko) * 2022-03-25 2023-06-22 주식회사 에스아이 플렉스 연성 인쇄 회로 기판의 층간 정합 공법
KR102546472B1 (ko) * 2022-03-25 2023-06-22 주식회사 에스아이 플렉스 연성 인쇄 회로 기판의 층간 정합 공법

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080258286A1 (en) * 2007-04-23 2008-10-23 Texas Instruments Incorporated High Input/Output, Low Profile Package-On-Package Semiconductor System
US7635914B2 (en) * 2007-05-17 2009-12-22 Texas Instruments Incorporated Multi layer low cost cavity substrate fabrication for pop packages
KR100920825B1 (ko) 2007-12-03 2009-10-08 삼성전기주식회사 경연성 인쇄회로기판 제조방법
JP2009295958A (ja) * 2008-05-09 2009-12-17 Panasonic Corp 半導体装置
JP5370765B2 (ja) * 2008-09-29 2013-12-18 日立化成株式会社 半導体素子搭載用パッケージ基板とその製造方法
US8072770B2 (en) * 2008-10-14 2011-12-06 Texas Instruments Incorporated Semiconductor package with a mold material encapsulating a chip and a portion of a lead frame
US20100327419A1 (en) * 2009-06-26 2010-12-30 Sriram Muthukumar Stacked-chip packages in package-on-package apparatus, methods of assembling same, and systems containing same
DE102011076273A1 (de) 2011-05-23 2012-11-29 Continental Automotive Gmbh Leiterplatte für elektrische Bauelemente und Leiterplattensystem
CN102446883A (zh) * 2011-12-12 2012-05-09 清华大学 一种通用封装基板、封装结构和封装方法
KR101319808B1 (ko) 2012-02-24 2013-10-17 삼성전기주식회사 경연성 인쇄회로기판 제조 방법
US9576935B2 (en) * 2014-04-16 2017-02-21 Infineon Technologies Ag Method for fabricating a semiconductor package and semiconductor package
KR102327991B1 (ko) * 2016-12-16 2021-11-18 삼성디스플레이 주식회사 디스플레이 장치의 제조방법
WO2019055438A1 (en) * 2017-09-12 2019-03-21 Knowles Cazenovia, Inc. VERTICAL SWITCHING FILTER BENCH
KR102474378B1 (ko) * 2017-12-13 2022-12-06 현대자동차 주식회사 차량용 도어
KR20190071023A (ko) * 2017-12-13 2019-06-24 현대자동차주식회사 차량용 도어
CN112053960B (zh) * 2020-09-10 2022-06-28 深圳市深濠精密科技有限公司 一种高堆叠封装结构及其形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0637408A (ja) * 1992-07-13 1994-02-10 Sumitomo Electric Ind Ltd フレックス・ リジッドプリント配線板
KR19990086915A (ko) * 1998-05-30 1999-12-15 김영환 비지에이 반도체 패키지 및 그 제조방법
KR20000059562A (ko) * 1999-03-05 2000-10-05 이형도 다층 플렉시블 기판
KR20020053253A (ko) * 2000-12-27 2002-07-05 이중구 티비지에이 반도체패키지와 이의 제조방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0260490A1 (en) * 1986-08-27 1988-03-23 Kabushiki Kaisha Toshiba Bonding sheet for electronic component and method of bonding electronic component using the same
JPH0595080A (ja) * 1991-10-01 1993-04-16 Ibiden Co Ltd マルチ集積回路搭載基板
JP3064780B2 (ja) * 1993-01-12 2000-07-12 イビデン株式会社 フレックスリジッド多層プリント配線板の製造方法
JP3224889B2 (ja) * 1993-01-13 2001-11-05 イビデン株式会社 プリント配線板とその製造方法
JPH06334098A (ja) * 1993-05-20 1994-12-02 Shinko Electric Ind Co Ltd 半導体装置
US5622588A (en) * 1995-02-02 1997-04-22 Hestia Technologies, Inc. Methods of making multi-tier laminate substrates for electronic device packaging
US5646446A (en) * 1995-12-22 1997-07-08 Fairchild Space And Defense Corporation Three-dimensional flexible assembly of integrated circuits
JP3514361B2 (ja) * 1998-02-27 2004-03-31 Ｔｄｋ株式会社 チップ素子及びチップ素子の製造方法
US6627984B2 (en) * 2001-07-24 2003-09-30 Dense-Pac Microsystems, Inc. Chip stack with differing chip package types
JP3892259B2 (ja) * 2001-09-14 2007-03-14 カシオ計算機株式会社 半導体装置の製造方法
JP2003332743A (ja) * 2002-05-14 2003-11-21 Olympus Optical Co Ltd リジットフレキシブル基板
JP4191169B2 (ja) * 2005-05-23 2008-12-03 エルピーダメモリ株式会社 半導体装置及び実装体

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0637408A (ja) * 1992-07-13 1994-02-10 Sumitomo Electric Ind Ltd フレックス・ リジッドプリント配線板
KR19990086915A (ko) * 1998-05-30 1999-12-15 김영환 비지에이 반도체 패키지 및 그 제조방법
KR20000059562A (ko) * 1999-03-05 2000-10-05 이형도 다층 플렉시블 기판
KR20020053253A (ko) * 2000-12-27 2002-07-05 이중구 티비지에이 반도체패키지와 이의 제조방법

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101065935B1 (ko) 2007-07-19 2011-09-19 엔이씨 액세스 테크니카 가부시키가이샤 전자 부품 실장 장치 및 그 제조 방법
KR101061175B1 (ko) 2008-02-18 2011-09-01 주식회사 하이닉스반도체 반도체 패키지용 기판
US8482133B2 (en) 2010-08-25 2013-07-09 Samsung Electronics Co., Ltd. Semiconductor package
US8801279B2 (en) 2010-12-28 2014-08-12 Samsung Electronics Co., Ltd. Semiconductor device with stacked structure having through electrode, semiconductor memory device, semiconductor memory system, and operating method thereof
US9780049B2 (en) 2013-05-16 2017-10-03 Samsung Electronics Co., Ltd. Semiconductor package
KR101547257B1 (ko) * 2014-02-11 2015-08-25 국립대학법인 울산과학기술대학교 산학협력단 접을 수 있는 전자장치의 제조 방법 및 이를 적용한 전자장치
KR101631625B1 (ko) * 2015-05-13 2016-06-17 울산과학기술원 전자장치 및 전자장치의 제조방법
KR102546473B1 (ko) * 2022-03-25 2023-06-22 주식회사 에스아이 플렉스 연성 인쇄 회로 기판의 층간 정합 공법
KR102546472B1 (ko) * 2022-03-25 2023-06-22 주식회사 에스아이 플렉스 연성 인쇄 회로 기판의 층간 정합 공법

Also Published As

Publication number Publication date
DE102006042688A1 (de) 2007-04-19
US20090233400A1 (en) 2009-09-17
JP2007081408A (ja) 2007-03-29
US20070059918A1 (en) 2007-03-15
US7802358B2 (en) 2010-09-28

Similar Documents

Publication Publication Date Title
KR100661297B1 (ko) 리지드-플렉시블 패키지 온 패키지용 인쇄회로기판 및 그제조방법
US8893380B2 (en) Method of manufacturing a chip embedded printed circuit board
US8445790B2 (en) Coreless substrate having filled via pad and method of manufacturing the same
KR100722635B1 (ko) 와이어 본딩 패드면과 볼패드면의 회로층이 다른 두께를갖는 반도체 패키지 기판 및 그 제조방법
CN106257966B (zh) 电路板及其制造方法
US20100126765A1 (en) Multi-layer printed circuit board and manufacturing method thereof
JP2003209366A (ja) フレキシブル多層配線基板およびその製造方法
KR100956688B1 (ko) 인쇄회로기판 및 그 제조방법
US8574444B2 (en) Fabricating method for multilayer printed circuit board
TWI479972B (zh) Multi - layer flexible printed wiring board and manufacturing method thereof
KR100789530B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조방법
KR20160032985A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
US20070290344A1 (en) Printed circuit board for package of electronic components and manufacturing method thereof
JP5989329B2 (ja) プリント回路基板の製造方法
KR100674295B1 (ko) 다층 인쇄회로기판의 제조방법
KR100789531B1 (ko) 리지드-플렉서블 인쇄회로기판의 제조방법
CN108257875B (zh) 芯片封装基板、芯片封装结构及二者的制作方法
JP5599860B2 (ja) 半導体パッケージ基板の製造方法
KR20110064216A (ko) 범프를 구비한 회로기판 및 그 제조 방법
KR100803960B1 (ko) 패키지 온 패키지 기판 및 그 제조방법
KR100704911B1 (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
TW201422070A (zh) 承載電路板、承載電路板的製作方法及封裝結構
KR100749141B1 (ko) 패키지 온 패키지 기판 및 그 제조방법
JP2007324232A (ja) Ｂｇａ型多層配線板及びｂｇａ型半導体パッケージ
KR101109216B1 (ko) 인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee