JPH0595080A - マルチ集積回路搭載基板 - Google Patents
マルチ集積回路搭載基板Info
- Publication number
- JPH0595080A JPH0595080A JP3253893A JP25389391A JPH0595080A JP H0595080 A JPH0595080 A JP H0595080A JP 3253893 A JP3253893 A JP 3253893A JP 25389391 A JP25389391 A JP 25389391A JP H0595080 A JPH0595080 A JP H0595080A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- substrate
- conductor layer
- chips
- circuit mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0393—Flexible materials
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
Landscapes
- Wire Bonding (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【目的】大きな実装能力を保持しつつもパッケージ基板
全体の平面面積を小さくすることができ、配線の自由度
の大きいマルチ集積回路搭載基板を簡単な構成によって
提供する。 【構成】複数の挿通孔を形成したフレキシブル基板上面
に接着剤を介して導体層を積層し、前記フレキシブル基
板に形成した複数の挿通孔を介して前記導体層にそれぞ
れＩＣチップを電気的に接続し、該ＩＣチップを実装す
るようにしたマルチ集積回路搭載基板において、前記フ
レキシブル基板の中心に設けた湾曲部スリットと、前記
導体層上面に積層される絶縁層と、前記絶縁層の上面か
ら突出し、前記湾曲部スリットを中心にフレキシブル基
板を絶縁層側に折り曲げたとき、相対向する導体層を互
いに接続する接続端子とを設けた。
全体の平面面積を小さくすることができ、配線の自由度
の大きいマルチ集積回路搭載基板を簡単な構成によって
提供する。 【構成】複数の挿通孔を形成したフレキシブル基板上面
に接着剤を介して導体層を積層し、前記フレキシブル基
板に形成した複数の挿通孔を介して前記導体層にそれぞ
れＩＣチップを電気的に接続し、該ＩＣチップを実装す
るようにしたマルチ集積回路搭載基板において、前記フ
レキシブル基板の中心に設けた湾曲部スリットと、前記
導体層上面に積層される絶縁層と、前記絶縁層の上面か
ら突出し、前記湾曲部スリットを中心にフレキシブル基
板を絶縁層側に折り曲げたとき、相対向する導体層を互
いに接続する接続端子とを設けた。
Description
【０００１】
【産業上の利用分野】本発明は、複数個のＩＣチップを
搭載した基板を湾曲させて形成したマルチ集積回路搭載
基板に関するものである。
搭載した基板を湾曲させて形成したマルチ集積回路搭載
基板に関するものである。
【０００２】
【従来の技術】従来、マルチ集積回路搭載基板の構成
は、テープ状のフィルムに形成された導体のリードと、
半導体集積回路装置（以下ＩＣチップという）の電極と
を重ね合わせて接合し、多数の配線を同時に接続するＴ
ＡＢ（Tape Automated Bonding）が知られている。
は、テープ状のフィルムに形成された導体のリードと、
半導体集積回路装置（以下ＩＣチップという）の電極と
を重ね合わせて接合し、多数の配線を同時に接続するＴ
ＡＢ（Tape Automated Bonding）が知られている。
【０００３】前記テープ状のフィルムは、所定のデバイ
ス挿通孔を複数透孔した絶縁基板と、同絶縁基板上に接
着剤によって所定のパターンで形成した導体層とから形
成されている。そして、前記絶縁基板に透設された所定
のデバイス挿通孔より、前記導体層にそれぞれ対応する
複数個のＩＣチップを実装することによってマルチ集積
回路搭載基板が形成される。
ス挿通孔を複数透孔した絶縁基板と、同絶縁基板上に接
着剤によって所定のパターンで形成した導体層とから形
成されている。そして、前記絶縁基板に透設された所定
のデバイス挿通孔より、前記導体層にそれぞれ対応する
複数個のＩＣチップを実装することによってマルチ集積
回路搭載基板が形成される。
【０００４】
【発明が解決しようとする課題】しかしながら、上記マ
ルチ集積回路搭載基板は２つのＩＣチップを同じ平面上
にて実装しているため、マルチ集積回路搭載基板全体の
平面面積が大きくなっていた。そのため、このマルチ集
積回路搭載基板をさらに実装するパッケージ基板が大型
化してしまうという問題があった。
ルチ集積回路搭載基板は２つのＩＣチップを同じ平面上
にて実装しているため、マルチ集積回路搭載基板全体の
平面面積が大きくなっていた。そのため、このマルチ集
積回路搭載基板をさらに実装するパッケージ基板が大型
化してしまうという問題があった。
【０００５】また、導体層がが一層であるために回路を
交差させることができず、配線の自由度が極めて小さい
という問題点も有していた。本発明は、上記問題点を解
消するためになされたものであって、その目的は大きな
実装能力を保持しつつもパッケージ基板全体の平面面積
を小さくすることができ、配線の自由度の大きいマルチ
集積回路搭載基板を簡単な構成によって提供することに
ある。
交差させることができず、配線の自由度が極めて小さい
という問題点も有していた。本発明は、上記問題点を解
消するためになされたものであって、その目的は大きな
実装能力を保持しつつもパッケージ基板全体の平面面積
を小さくすることができ、配線の自由度の大きいマルチ
集積回路搭載基板を簡単な構成によって提供することに
ある。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、本発明では、複数の挿通孔を形成したフレキシブル
基板上面に接着剤を介して導体層を積層し、前記フレキ
シブル基板に形成した複数の挿通孔を介して前記導体層
にそれぞれＩＣチップを電気的に接続し、該ＩＣチップ
を実装するようにしたマルチ集積回路搭載基板におい
て、前記フレキシブル基板の中心に設けた湾曲部スリッ
トと、前記導体層上面に積層される絶縁層と、前記絶縁
層の上面から突出し、前記湾曲部スリットを中心にフレ
キシブル基板を絶縁層側に折り曲げたとき、相対向する
導体層を互いに接続する接続端子とを設けたマルチ集積
回路搭載基板をその要旨とする。
に、本発明では、複数の挿通孔を形成したフレキシブル
基板上面に接着剤を介して導体層を積層し、前記フレキ
シブル基板に形成した複数の挿通孔を介して前記導体層
にそれぞれＩＣチップを電気的に接続し、該ＩＣチップ
を実装するようにしたマルチ集積回路搭載基板におい
て、前記フレキシブル基板の中心に設けた湾曲部スリッ
トと、前記導体層上面に積層される絶縁層と、前記絶縁
層の上面から突出し、前記湾曲部スリットを中心にフレ
キシブル基板を絶縁層側に折り曲げたとき、相対向する
導体層を互いに接続する接続端子とを設けたマルチ集積
回路搭載基板をその要旨とする。
【０００７】
【作用】従って、本発明によると、フレキシブル基板上
面に形成された複数の挿通孔よりＩＣチップを導体層へ
実装した後、このフレキシブル基板に設けた湾曲部スリ
ットを中心にしてフレキシブル基板を湾曲させる。前記
フレキシブル基板を湾曲させたことによってパッケージ
基板全体の平面面積を小さくすることができる。そし
て、前記導体層から突出した相対向する接続端子同士を
接続させる。接続端子同士を接続することによって、複
数個のＩＣチップ間の配線を交差させたり短くすること
が可能となる。
面に形成された複数の挿通孔よりＩＣチップを導体層へ
実装した後、このフレキシブル基板に設けた湾曲部スリ
ットを中心にしてフレキシブル基板を湾曲させる。前記
フレキシブル基板を湾曲させたことによってパッケージ
基板全体の平面面積を小さくすることができる。そし
て、前記導体層から突出した相対向する接続端子同士を
接続させる。接続端子同士を接続することによって、複
数個のＩＣチップ間の配線を交差させたり短くすること
が可能となる。
【０００８】
【実施例】以下に本発明を具体化した一実施例を図１〜
４に基づいて説明する。図１はマルチ集積回路搭載基板
１を外部プリント回路基板ＰＣに接続した状態を示す側
断面図であって、フレキシブル基板２はその中央におい
て逆Ｕ字状に湾曲形成され、相対向する左右のフレキシ
ブル基板２の形状は対称に形成されている。そして、そ
の内側には接着剤３を介して導体層４が接着されてい
る。
４に基づいて説明する。図１はマルチ集積回路搭載基板
１を外部プリント回路基板ＰＣに接続した状態を示す側
断面図であって、フレキシブル基板２はその中央におい
て逆Ｕ字状に湾曲形成され、相対向する左右のフレキシ
ブル基板２の形状は対称に形成されている。そして、そ
の内側には接着剤３を介して導体層４が接着されてい
る。
【０００９】また、前記フレキシブル基板２には２個の
デバイス挿通孔５ａ，５ｂが透設され、両デバイス挿通
孔５ａ，５ｂにはそれぞれＩＣチップ６ａ，６ｂが配設
されている。そして、このＩＣチップ６ａ，６ｂは封止
材７内で前記導体層４へバンプＨ1 によってそれぞれ実
装されている。さらに、前記導体層４内側面にはソルダ
ーレジスト８が積層されている。そして、前記ソルダー
レジスト８の両側の下部には接続端子としてのバンプ９
ａ，９ｂがそれぞれ形成され、同バンプ９ａ，９ｂは互
いに接続した状態にある。
デバイス挿通孔５ａ，５ｂが透設され、両デバイス挿通
孔５ａ，５ｂにはそれぞれＩＣチップ６ａ，６ｂが配設
されている。そして、このＩＣチップ６ａ，６ｂは封止
材７内で前記導体層４へバンプＨ1 によってそれぞれ実
装されている。さらに、前記導体層４内側面にはソルダ
ーレジスト８が積層されている。そして、前記ソルダー
レジスト８の両側の下部には接続端子としてのバンプ９
ａ，９ｂがそれぞれ形成され、同バンプ９ａ，９ｂは互
いに接続した状態にある。
【００１０】前記バンプ９ａ，９ｂは前記導体層４を介
してＩＣチップ６ａ，６ｂの所定のバンプＨ１にそれぞ
れ接続されている。即ち、両ＩＣチップ６ａ，６ｂは両
バンプ９ａ，９ｂを介して電気的に接続され、１つの回
路を形成している。
してＩＣチップ６ａ，６ｂの所定のバンプＨ１にそれぞ
れ接続されている。即ち、両ＩＣチップ６ａ，６ｂは両
バンプ９ａ，９ｂを介して電気的に接続され、１つの回
路を形成している。
【００１１】さらに、前記フレキシブル基板２及び導体
層４の下端部は左右へ開いた状態で折曲している。そし
て、マルチ集積回路搭載基板１外周を導体層４の一部を
露出した状態で封止材１０で封止している。マルチ集積
回路搭載基板１の最下面となる導体層４と外部プリント
回路基板ＰＣとが半田Ｈ2 によって接続されている。
層４の下端部は左右へ開いた状態で折曲している。そし
て、マルチ集積回路搭載基板１外周を導体層４の一部を
露出した状態で封止材１０で封止している。マルチ集積
回路搭載基板１の最下面となる導体層４と外部プリント
回路基板ＰＣとが半田Ｈ2 によって接続されている。
【００１２】続いて、上記マルチ集積回路搭載基板１の
製造方法について説明する。まず、マルチ集積回路搭載
基板１を以下のように形成する（図２参照）。即ち、ポ
リイミドからなるフレキシブル基板２（肉厚７５μｍ）
と、その上面にエポキシ系の接着剤３を一体化し、所定
の位置に湾曲部スリット２１及びデバイス挿通孔５ａ，
５ｂを形成する。そして、前記接着剤３側に銅箔（肉厚
３５μｍ）を加熱加圧して一体化し、エッチングするこ
とによって導体層４を形成する。
製造方法について説明する。まず、マルチ集積回路搭載
基板１を以下のように形成する（図２参照）。即ち、ポ
リイミドからなるフレキシブル基板２（肉厚７５μｍ）
と、その上面にエポキシ系の接着剤３を一体化し、所定
の位置に湾曲部スリット２１及びデバイス挿通孔５ａ，
５ｂを形成する。そして、前記接着剤３側に銅箔（肉厚
３５μｍ）を加熱加圧して一体化し、エッチングするこ
とによって導体層４を形成する。
【００１３】次に、前記基板１の上面、即ち、デバイス
挿通孔５ａ，５ｂ及びバンプ９ａ，９ｂを形成する部分
及び外部プリント回路基板ＰＣと接続される部分を除い
た導体層４上面に絶縁層としての肉厚１５μｍのソルダ
ーレジスト８を積層する。そして、前記湾曲部スリット
２１の中心を基準にして左右両側に一定の間隔で、前記
ソルダーレジスト８上面より前記導体層４上面へバンプ
９ａ，９ｂを形成する（図３参照）。
挿通孔５ａ，５ｂ及びバンプ９ａ，９ｂを形成する部分
及び外部プリント回路基板ＰＣと接続される部分を除い
た導体層４上面に絶縁層としての肉厚１５μｍのソルダ
ーレジスト８を積層する。そして、前記湾曲部スリット
２１の中心を基準にして左右両側に一定の間隔で、前記
ソルダーレジスト８上面より前記導体層４上面へバンプ
９ａ，９ｂを形成する（図３参照）。
【００１４】そして、前記フレキシブル基板２に透設さ
れたデバイス挿通孔５ａ，５ｂからＩＣチップ６ａ，６
ｂを挿通し、バンプＨ1 によって導体層４へＩＣチップ
６ａ，６ｂをそれぞれ接続する。さらに、導体層４への
ＩＣチップ６ａ，６ｂの接続を終了した後、その両ＩＣ
チップ６ａ，６ｂを耐熱樹脂からなる封止材７によって
被覆し、マルチ集積回路搭載基板１が形成される。
れたデバイス挿通孔５ａ，５ｂからＩＣチップ６ａ，６
ｂを挿通し、バンプＨ1 によって導体層４へＩＣチップ
６ａ，６ｂをそれぞれ接続する。さらに、導体層４への
ＩＣチップ６ａ，６ｂの接続を終了した後、その両ＩＣ
チップ６ａ，６ｂを耐熱樹脂からなる封止材７によって
被覆し、マルチ集積回路搭載基板１が形成される。
【００１５】そして、湾曲部スリット２１を中心にして
マルチ集積回路搭載基板１を湾曲し、前記導体層４から
突出した相対向するバンプ９ａ，９ｂを接続させた後、
外部プリント回路基板ＰＣに接続されたマルチ集積回路
搭載基板１の外周封止材１０で封止する。最後にマルチ
集積回路搭載基板１の導体層４と外部プリント回路基板
ＰＣとを半田Ｈ２を介して接続する。
マルチ集積回路搭載基板１を湾曲し、前記導体層４から
突出した相対向するバンプ９ａ，９ｂを接続させた後、
外部プリント回路基板ＰＣに接続されたマルチ集積回路
搭載基板１の外周封止材１０で封止する。最後にマルチ
集積回路搭載基板１の導体層４と外部プリント回路基板
ＰＣとを半田Ｈ２を介して接続する。
【００１６】以上詳述したように、本実施例のマルチ集
積回路搭載基板１によれば、複数のＩＣチップ６ａ，６
ｂを同じ平面上で実装しても、導体層４及びソルダーレ
ジスト８を湾曲部スリット２１中心に湾曲することによ
ってその平面面積を縮小することができる。その結果、
本実施例のマルチ集積回路搭載基板１を実装する外部プ
リント回路基板ＰＣは、従来のマルチ集積回路搭載基板
を実装した外部プリント回路基板ＰＣと同じ実装能力を
保持しつつも、従来のマルチ集積回路搭載基板を実装し
た外部プリント回路基板ＰＣよりも小型化することがで
きる。
積回路搭載基板１によれば、複数のＩＣチップ６ａ，６
ｂを同じ平面上で実装しても、導体層４及びソルダーレ
ジスト８を湾曲部スリット２１中心に湾曲することによ
ってその平面面積を縮小することができる。その結果、
本実施例のマルチ集積回路搭載基板１を実装する外部プ
リント回路基板ＰＣは、従来のマルチ集積回路搭載基板
を実装した外部プリント回路基板ＰＣと同じ実装能力を
保持しつつも、従来のマルチ集積回路搭載基板を実装し
た外部プリント回路基板ＰＣよりも小型化することがで
きる。
【００１７】また、複数のＩＣチップ６ａ，６ｂをソル
ダーレジスト８上面から突出したバンプ９ａ，９ｂの先
端を接続することによって電気的に接続することができ
る。その結果、フレキシブル基板２の上面に形成する導
体層４の配線パターンを簡略化することができる。
ダーレジスト８上面から突出したバンプ９ａ，９ｂの先
端を接続することによって電気的に接続することができ
る。その結果、フレキシブル基板２の上面に形成する導
体層４の配線パターンを簡略化することができる。
【００１８】
【発明の効果】以上詳述したように、本発明によれば、
大きな実装能力を保持しつつもパッケージ基板全体の平
面面積を小さくすることができ、さらに配線の自由度を
拡大することができるという優れた効果を奏する。
大きな実装能力を保持しつつもパッケージ基板全体の平
面面積を小さくすることができ、さらに配線の自由度を
拡大することができるという優れた効果を奏する。
【図１】本発明を具体化した実施例のマルチ集積回路搭
載基板の正断面図である。
載基板の正断面図である。
【図２】ＴＡＢにて形成された積層基板を示す側断面図
である。
である。
【図３】図２状態から導体層上面にソルダーレジスト８
の積層及びバンプを接続した状態を示す側断面図であ
る。
の積層及びバンプを接続した状態を示す側断面図であ
る。
【図４】図３の状態からＩＣチップを実装した状態を示
す側断面図である。
す側断面図である。
２…フレキシブル基板、３…接着剤、４…導体層、５ａ
…挿通孔、５ｂ…挿通孔、６ａ…ＩＣチップ、６ｂ…Ｉ
Ｃチップ、８…絶縁層としてのソルダーレジスト、９ａ
…接続端子、９ｂ…接続端子、２１…湾曲部スリット
…挿通孔、５ｂ…挿通孔、６ａ…ＩＣチップ、６ｂ…Ｉ
Ｃチップ、８…絶縁層としてのソルダーレジスト、９ａ
…接続端子、９ｂ…接続端子、２１…湾曲部スリット
Claims (1)
- 【請求項１】複数の挿通孔（５ａ，５ｂ）を形成したフ
レキシブル基板（２）上面に接着剤（３）を介して導体
層（４）を積層し、前記フレキシブル基板（２）に形成
した複数の挿通孔（５ａ，５ｂ）を介して前記導体層
（４）にそれぞれＩＣチップ（６ａ，６ｂ）を電気的に
接続し、該ＩＣチップ（６ａ，６ｂ）を実装するように
したマルチ集積回路搭載基板において、 前記フレキシブル基板（２）の中心に設けた湾曲部スリ
ット（２１）と、 前記導体層（４）上面に積層される絶縁層（８）と、 前記絶縁層（８）の上面から突出し、前記湾曲部スリッ
ト（２１）を中心にフレキシブル基板（２）を前記絶縁
層側に折り曲げたとき、相対向する導体層（４）を互い
に接続する接続端子（９ａ，９ｂ）とを設けたことを特
徴とするマルチ集積回路搭載基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3253893A JPH0595080A (ja) | 1991-10-01 | 1991-10-01 | マルチ集積回路搭載基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3253893A JPH0595080A (ja) | 1991-10-01 | 1991-10-01 | マルチ集積回路搭載基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0595080A true JPH0595080A (ja) | 1993-04-16 |
Family
ID=17257568
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3253893A Pending JPH0595080A (ja) | 1991-10-01 | 1991-10-01 | マルチ集積回路搭載基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0595080A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007081408A (ja) * | 2005-09-14 | 2007-03-29 | Samsung Electro-Mechanics Co Ltd | リジッド−フレキシブルパッケージオンパッケージ（ｐｏｐ）用印刷回路基板及びその製造方法 |
-
1991
- 1991-10-01 JP JP3253893A patent/JPH0595080A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007081408A (ja) * | 2005-09-14 | 2007-03-29 | Samsung Electro-Mechanics Co Ltd | リジッド−フレキシブルパッケージオンパッケージ（ｐｏｐ）用印刷回路基板及びその製造方法 |
| US7802358B2 (en) | 2005-09-14 | 2010-09-28 | Samsung Electro-Mechanics Co., Ltd. | Rigid-flexible printed circuit board manufacturing method for package on package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4703980B2 (ja) | 積層型ボールグリッドアレイパッケージ及びその製造方法 | |
| JP3499202B2 (ja) | 半導体装置の製造方法 | |
| US6876074B2 (en) | Stack package using flexible double wiring substrate | |
| US5061990A (en) | Semiconductor device and the manufacture thereof | |
| JP2002110898A (ja) | 半導体装置 | |
| JP2953899B2 (ja) | 半導体装置 | |
| JPH03112688A (ja) | Ｉｃカード | |
| JP2001185578A (ja) | 半導体装置 | |
| JP3998878B2 (ja) | 半導体装置、半導体装置の製造方法、およびパッケージの製造方法 | |
| JPH0831868A (ja) | Ｂｇａ型半導体装置 | |
| KR20010011310A (ko) | 적층 패키지의 제조 방법 | |
| JP3656861B2 (ja) | 半導体集積回路装置及び半導体集積回路装置の製造方法 | |
| JP3065010B2 (ja) | 半導体装置 | |
| JP2001015629A (ja) | 半導体装置及びその製造方法 | |
| KR20020065705A (ko) | 테이프 배선 기판과 그 제조 방법 및 그를 이용한 반도체칩 패키지 | |
| JPH0558657B2 (ja) | ||
| KR20000028840A (ko) | 필름 기판을 사용한 반도체 장치 제조 방법 | |
| JPH0563138A (ja) | 半導体集積回路装置 | |
| JP2004087936A (ja) | 半導体装置及び半導体装置の製造方法並びに電子機器 | |
| JPH0595080A (ja) | マルチ集積回路搭載基板 | |
| KR100533761B1 (ko) | 반도체패키지 | |
| JP3418759B2 (ja) | 半導体パッケージ | |
| JPH0517709B2 (ja) | ||
| JPH02134859A (ja) | マルチチップ半導体装置とその製造方法 | |
| JP3910937B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081221 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |