JP3499202B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP3499202B2
JP3499202B2 JP2000314988A JP2000314988A JP3499202B2 JP 3499202 B2 JP3499202 B2 JP 3499202B2 JP 2000314988 A JP2000314988 A JP 2000314988A JP 2000314988 A JP2000314988 A JP 2000314988A JP 3499202 B2 JP3499202 B2 JP 3499202B2
Authority
JP
Japan
Prior art keywords
semiconductor element
wiring board
semiconductor
semiconductor device
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000314988A
Other languages
English (en)
Other versions
JP2002124625A (ja
Inventor
優一 森永
清 長谷川
謙二 渕之上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2000314988A priority Critical patent/JP3499202B2/ja
Priority to US09/975,198 priority patent/US6518655B2/en
Publication of JP2002124625A publication Critical patent/JP2002124625A/ja
Application granted granted Critical
Publication of JP3499202B2 publication Critical patent/JP3499202B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関し、特に薄型化、高密度実装可能な半導
体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】従来、高密度実装可能な半導体装置を実
現するため、１つのパッケージ内に複数の半導体装置を
実装するＭＣＰ（Multi−Chip−Package）構造を採用し
ている。
【０００３】通常のＭＣＰ構造を有する半導体装置で
は、回路配線が形成された配線基板上に、表面に電極を
有する第１の半導体素子が実装される。更に、その第１
の半導体素子の電極を除く表面上には、絶縁性を有する
接着材が設けられ、その接着材によって第２の半導体素
子が積層される。
【０００４】また、従来の半導体装置では、第２の半導
体素子が第１の半導体素子上に積層された後、各半導体
素子に形成された電極と配線基板に形成された回路配線
とが金属細線により接続され、各半導体素子と配線基板
とが電気的に接続されている。さらに、各半導体素子と
金属細線は樹脂からなる封止体により封止され、保護さ
れる。
【０００５】
【発明が解決しようとする課題】しかしながら、上記に
述べた従来のMCP構造を有する半導体装置では、電極が
形成されている第1の半導体素子の面上に、第2の半導体
素子が直接配置されており、第1の半導体素子上に形成
された電極と配線基板上の回路配線とを金属細線により
接続することで、第1の半導体素子と配線基板との電気
的接続を行なっている。
【０００６】その為、第2の半導体素子の形状、つまり
半導体素子のサイズは、第1の半導体素子上に形成され
る電極により規制され、上に積層する第2の半導体素子
の形状は第1の半導体素子の形状に比べて小さくする必
要が生じていた。つまり、従来のMCP構造を有する半導
体装置では、略同一形状の半導体素子を複数個実装し、
MCP構造を構成する半導体装置を提供することができな
かった。
【０００７】そこで、本発明では、MCP構造を有する半
導体装置において、略同一形状を有する複数の半導体素
子を実装可能なMCP構造の半導体装置、及びその製造方
法を提供することを目的とする。
【０００８】
【課題を解決するための手段】上記課題を解決するため
に、本発明に係る１つ半導体装置は、第1の面を有する
第1の基板、及びその第1の面上に配置される第2の基板
とからなる配線基板と、第１の面より前記第１の基板に
形成される凹部と、凹部に対応する第２の基板に設けら
れ、凹部に対応する領域よりも広い領域に形成される開
口部と、凹部内に配置されるとともに、配線基板に電気
的に接続される第1の電極を有する第1の半導体素子と、
第1の半導体素子と略同一形状を有し、少なくとも一部
分が開口部内の第1の面上に配置される第2の半導体素子
とから構成されるものである。
【０００９】また、本発明に係るもう１つの半導体装置
は、表面及び裏面を有する配線基板と、少なくとも表面
に形成される配線と、配線基板に形成され、表面から裏
面に至る開口部と、第1の電極が形成された第１の面と
第1の面に対向する第2の面とを有し、開口部内に配置さ
れる第2の面を有する第１の半導体素子と、第1の電極と
配線とを接続する第1の導体と、第1の半導体素子と第1
の導体とを封止するとともに、第1の半導体素子を配線
基板に固着する封止体と、第2の面上に固定されるとと
もに、第２の面と固定される第3の面、及び第3の面に対
向する第４の面を有し、第４の面には、外部との接続を
行なう第2の電極が形成され、かつ、第1の半導体素子と
略同一形状を有する第2の半導体素子とから構成される
ものである。
【００１０】更に、本発明に係る半導体装置の製造方法
は、表面及び裏面を有する配線基板の第1領域に、表面
から裏面に至る開口部を形成する工程と、第１領域より
も小さい面積を有する面と、表面及び裏面間の距離によ
り規定される高さよりも低い高さとからなる凸部を有す
る実装部材を準備する工程と、裏面より実装部材を挿入
し、開口部内に前記凸部を収納する工程と、第１の電極
が形成される第１の面と、第１の面に対向する第２の面
とを有する第１の半導体素子を開口部内の凸部上に固定
する工程と、第1の半導体素子を固定する工程後、第1の
電極と前記表面上の配線とを第1の導体で接続する工程
と、第1の半導体素子及び第1の導体を封止体で封止する
とともに、封止体により第1の半導体素子を配線基板に
固着する工程と、固着する工程後、実装部材を除去する
工程と、除去する工程後、第２の電極が形成される第３
の面とその第３の面に対向する第４の面を有するととも
に、第１の半導体素子と略同一形状を有する第２の半導
体素子の第４の面を第２の面上に固定する工程とからな
るものである。
【００１１】
【発明の実施の形態】以下、本発明の第１の実施形態に
ついて図面を参照して説明する。図１は、本発明の第１
の実施形態を示す図であり、ＭＣＰ構造を有する半導体
装置の断面図である。
【００１２】図１に示すように、第１の実施形態におけ
る半導体装置では、配線３ａが設けられた第１の面及び
その裏面を有する第１の基板１ａと、第１の基板１ａ上
に配置され、その表面に設けられた配線３ｂを有する第
２の基板１ｂとからなる配線基板２上に、略同一形状を
有する複数の半導体素子６ａ，６ｂが実装されている。
【００１３】本発明において、略同一形状を有する半導
体素子とは、同一種類、又は、異なる機能を有する半導
体素子であっても同一のサイズを有する半導体素子のこ
とである。また、各半導体素子を製造する際に生じるサ
イズのバラツキは考慮せず、実質的に同一形状であると
みなす。具体的には、メモリ、又は、ロジック回路等を
構成する半導体素子である。
【００１４】本実施形態では、第１の基板１ａに、第１
の半導体素子６ａを搭載する凹部４が設けられており、
その凹部４内に、電極８ａが上となるよう、第１の半導
体素子６ａが配置される。この第１の半導体素子６ａは
エポキシ樹脂等からなる接着材７により固定される。ま
た、第１の基板１ａに形成された凹部４に対応する領域
よりも広い、第２の基板１ｂの領域には開口部５が設け
られ、その開口部５内に第１の半導体装置６ａと略同一
形状を有する第２の半導体素子６ｂが配置されている。
この第２の半導体素子６ｂは第１の面上に設けられた接
着材７により多層配線基板２に固定される。
【００１５】多層配線基板２に固定された各半導体素子
は、第１の半導体素子６ａ上の電極８ａ、及び第２の半
導体素子６ｂ上の電極８ｂと、多層配線基板上の配線３
ａ，３ｂとが、各々金属細線９等の導体により電気的に
接続される。最終的に、各半導体素子と金属細線は、エ
ポキシ樹脂等からなる封止体１０で封止される。この
際、封止体１０は金属細線９を確実に封止する必要があ
り、封止体１０は金属細線９の頂点部分よりも５０μｍ
程度上方に設けられていることが望ましい。
【００１６】ここで、第１の半導体素子６ａ上に実装さ
れる第２の半導体素子６ｂは、第１の半導体素子６ａ上
に形成された電極８ａを除く位置に配置されている。つ
まり、電極８ａは、第２の半導体素子６ｂにより規定さ
れる領域以外の第１の半導体素子６ａの領域に設けられ
ている。これにより、本実施形態における半導体装置で
は、各半導体素子と多層配線間の電気接続を、一括して
行なうことが可能となっている。
【００１７】また、本実施形態では、凹部４内に収納さ
れる第１の半導体素子６ａの電極８ａは、第２の半導体
素子６ｂが上方に存在しない辺側にのみ配置され、第１
の半導体素子６ａ上に実装される第２の半導体素子６ｂ
の電極８ｂは、電極８ａが形成された辺と対向する辺側
に配置される。このような位置に各電極を配置すること
で、第１の半導体素子６ａと多層配線基板２とを接続す
る金属細線、及び第２の半導体素子６ｂと多層配線基板
２とを接続する金属細線とが接触する恐れを低減するこ
とが可能となる。
【００１８】また、本実施形態における半導体装置で
は、外部との接続が必要となる場合、多層配線基板の表
面に形成された配線上に外部接続端子となるバンプ等を
設けることで適宜対応することが可能である。
【００１９】本実施形態の半導体装置で使用される多層
配線基板２は、例えば、ガラスエポキシ樹脂等から形成
されている。また、多層配線基板２と各半導体素子を接
着する接着材７には、絶縁性のエポキシ系接着剤や接着
テープが用いられる。
【００２０】以上に述べたように本実施形態によれば、
凹部４を有する第１の基板1ａと、その凹部よりも広い
領域を有する開口部５が形成された第2の基板１ｂとか
らなる多層配線基板２を用い、開口部５内の第１の基板
が有する第１の面上に設けられた接着材７によって、第
１の半導体素子６ａとは位置をずらして第２の半導体素
子６ｂが実装されるため、同一形状を有する２つの半導
体素子を実装したＭＣＰ構造を提供することが可能とな
る。
【００２１】また、第１の面に設けた接着材７により第
２の半導体素子６ｂを固定する場合、第１の半導体素子
６ａの回路形成面に接触せずに第２の半導体素子６ｂを
多層配線基板２に固定することができる。結果、第１の
半導体素子の回路形成面を損傷することなく、高い信頼
性を有する半導体装置を提供することができる。
【００２２】さらに、本実施形態の半導体装置では、上
方に配置される第2の半導体素子６ｂにより規定される
領域と重ならない第１の半導体素子の領域の一辺に、第
１の電極８ａ、そして、第１の電極８ａが配置された辺
と対向する第２の半導体素子の辺側に第２の電極８ｂ
が、各々設けられている。このように各半導体装置の電
極を配置することで、各半導体素子と多層配線基板とを
接続する金属細線が接触することを防ぐことが可能とな
る。
【００２３】本実施形態では、配線基板として、第１の
基板１ａの両面、及び第２の基板１ｂの一つの面に配線
３ａ，３ｂが形成された多層配線基板２を例に挙げて説
明を行なった。しかし、必ずしも多層に配線が形成され
た多層配線基板である必要はなく、単層の配線を有した
配線基板であってもよい。更に、多層配線基板を使用し
た場合においては、第１若しくは第２の基板に設けられ
るスルーホールによって、各配線同士が相互に接続され
ていてもよい。また、本実施形態における配線基板は、
必ずしも２つの基板からなる配線基板である必要はな
く、例えば、第１の基板１ａ，第２の基板１ｂが一体的
に形成されたものであってもよい。
【００２４】本第１の実施形態における半導体装置で
は、開口部５内の第１の基板１ａ上にのみ接着材７を設
け、第２の半導体素子６ｂを多層配線基板２に固定して
いる。このような構造を有する場合、第１の半導体素子
６ａの回路形成面の損傷を防ぐ為に、接着材は第１の半
導体素子６ａ上に広がることを防止したほうがよい。そ
の為、第１の基板上に設けられる接着材７は接着材の広
がりを抑える必要がある。その結果、第２の半導体素子
を固定する接着材としては、ある程度の粘度を有する接
着剤、若しくは接着テープ等が用いられることが望まし
い。
【００２５】しかし、第１の基板上の接着材７のみで十
分な接着強度が得られない場合は、第１の半導体素子６
ａ上にも接着材を設けて、第２の半導体素子の固定を行
なうことも可能である。但し、このような場合は、第１
の半導体素子６ａの回路形成面に直接、接着材が設けら
れることとなる為、接着材を設ける際には第１の半導体
素子の回路形成面を損傷しないよう留意する必要があ
る。
【００２６】次に、本発明の第２の実施形態について図
面を参照して説明する。図２は、本発明の第２の実施形
態を示す図であり、ＭＣＰ構造を有する半導体装置の断
面図である。なお、図２において、第１の実施形態と同
一物には同じ符号が用いられている。
【００２７】図２に示すように、第２の実施形態におけ
る半導体装置では、表面に形成された配線２３、及び、
裏面に形成された端子１２とを有する配線基板２２の所
定の領域に設けられる開口部１１内に、略同一形状を有
し、それぞれの半導体素子の裏面同士、つまり、各半導
体素子の電極が形成されていない面同士を貼り合わせた
第１、及び第２の半導体素子６ａ，６ｂが実装されてい
る。本実施形態において、第１、及び第２の半導体素子
６ａ，６ｂは、例えば、メモリ、又はロジック回路等を
構成する半導体素子であり、互いに絶縁性エポキシ系接
着剤などからなる接着材７により貼り合わされている。
【００２８】また、開口部１１内に実装された第１の半
導体素子６ａの電極８ａと配線２３とは、金属細線９等
の導体により接続され、第１の半導体素子６ａと配線基
板２２とは電気的に接続されている。加えて、第１の半
導体素子６ａと金属細線９は、エポキシ樹脂からなる封
止体１０により封止され、この封止体１０が第１の半導
体素子６ａの側面と配線基板２２の開口部１１の内壁面
との間に入りこむことにより、第１の半導体素子６ａは
配線基板２２に固着されている。
【００２９】更に、第１の半導体素子６ａの裏面に接着
される第２の半導体素子６ｂは、第１の半導体素子に接
着される裏面に対向する表面に電極８ｂを有しており、
電極８ｂ以外の第２の半導体素子の表面には、エポキシ
樹脂などが塗布されることで、第２の半導体素子の表面
が保護されている。
【００３０】ここで、この第２の半導体素子に形成され
る電極８ｂは、例えば半田バンプからなる外部接続端子
である。この電極８ｂと配線基板の裏面に設けられる端
子１２とによって、本実施形態における半導体装置は外
部装置に実装される。
【００３１】このように、第２の実施形態における半導
体装置では、配線基板の裏面に形成された端子１２と第
２の半導体素子の表面に形成された電極８ｂとにより外
部装置との接続が行われる。その結果、外部装置との良
好な電気的接続を維持する必要が生じる場合、配線基板
の裏面に形成される端子１２と第２の半導体素子の表面
に形成される電極８ｂは、略同一面上に形成されること
が望ましい。この場合、第２の半導体素子６ｂは、その
第２の半導体素子の表面と配線基板の裏面とが略同一面
を形成する開口部１１内の位置に配置されることが望ま
しい。
【００３２】また、本実施形態における配線基板２２と
しては、ガラスエポキシ樹脂からなる基板が用いられて
おり、表面に形成された配線２３と裏面に形成された端
子１２は、基板に設けられたスルーホールにより電気的
に接続されている。
【００３３】第２の実施形態における半導体装置では、
裏面に端子１２のみが形成された配線基板２２を用いた
場合を例に挙げて説明を行なったが、裏面に設けられる
ものは端子のみに限られるものではなく、表面と同様に
配線が形成されていてもよい。但し、このような配線基
板の裏面にも配線が形成されている半導体装置において
も、外部装置との接続を行なう必要がある場合、半田バ
ンプ等の外部接続端子が裏面の配線上に設けられること
により適宜対応できる。
【００３４】以上のように、第２の実施形態における半
導体装置によれば、第１の半導体素子６ａと第２の半導
体素子６ｂの裏面同士、つまり、それぞれの半導体素子
の電極８ａ，８ｂが形成されていない面同士を貼り合わ
せ、配線基板２２に設けられた開口部１１内に２つの半
導体素子を実装する為、回路が形成された第１の半導体
素子の表面上にＭＣＰ構造を構成する第２の半導体素子
が直接積層されることがない。結果、第２の半導体素子
の形状が第１の半導体素子の電極により規制されること
なく、略同一形状の２つの半導体素子を実装したＭＣＰ
構造を有する半導体装置を提供することが可能となる。
更に、各半導体素子の裏面同士を貼り合わせて配線基板
への実装を行なう為、第１の半導体素子の回路形成面の
損傷を防ぐことが可能となる。
【００３５】加えて、本実施形態における半導体装置で
は、配線基板２２に開口部１１を設け、その開口部１１
内に略同一形状を有する２つの半導体素子６ａ，６ｂを
実装するようにしたので、配線基板上に各半導体素子を
実装する従来のMCP構造の半導体装置に比べ、より薄型
化したMCP構造を有する半導体装置を提供することが可
能となる。
【００３６】次に、第３の実施形態として、本発明の半
導体装置の製造方法の一例を図面を参照して説明する。
図３は、本実施形態における半導体装置の製造方法にお
いて用いられる実装部材１５を示す図であり、図３
（ａ）は上部からの平面図、図３（ｂ）は図３（ａ）の
線分Ｂ−Ｂからの断面図である。また、図４（ａ）〜
（ｅ）は、本発明の半導体装置の製造工程を示す図であ
り、各工程におけるＭＣＰ構造の半導体装置を断面から
見た図である。なお、図３及び図４においても、第１及
び第２の実施形態と同一物には同じ符号が用いられてい
る。
【００３７】まず、図３を用いて、本実施形態における
半導体装置の製造方法で用いられる実装部材の説明を行
なう。
【００３８】図３（ａ）に示すように、本実施形態の製
造方法で使用される実装部材１５は、粘着性を有するテ
ープよりなる粘着テープ１７と、半導体素子が配置され
る面に粘着性物質が設けられた凸部１６とから構成され
ており、粘着テープ１７上に凸部１６が搭載された構造
となっている。
【００３９】ここで、実装部材１５を構成する凸部１６
は、例えば、粘着性を有するテープ、又は、熱硬化性の
樹脂により形成される部材の上面に粘着テープ１７にも
用いられる粘着性を有するテープが接着されたもの等に
より形成される。
【００４０】また、この凸部１６の形状は、第１の半導
体素子の実装を行なう際、凸部１６の全体が配線基板に
形成された開口部に収納される必要が生じる為、凸部１
６は、半導体素子を配置する、配線基板に設けられた開
口部の面積よりも小さい面積を有する面と、配線基板の
板厚よりも薄い、つまり、配線基板の表面及び裏面間の
距離により規定される高さよりも低い高さｈにより規定
される。
【００４１】この凸部の高さｈは、配線基板の厚さ、及
び開口部に実装される各半導体素子の厚さによって適宜
決定され、更に、半導体素子を配置する凸部上の面の面
積は、配線基板に設けられる開口部の面積によって決定
される。
【００４２】ここで、半導体素子を配置する凸部１６上
の面は、配線基板に設けられる開口部の面積よりも小さ
い面積を有していれば十分であるが、半導体素子を固着
する樹脂からなる封止体の半導体素子裏面への回り込み
を防止する為に、開口部の面積とほぼ同一の形状である
ことが望ましい。
【００４３】また、本実施形態において、実装部材１５
を構成する粘着テープ１７には、テープを除去する際に
粘着性物質が残らない粘着テープ１７、例えばＵＶテー
プ、若しくは熱気泡性テープ等が用いられている。これ
らの粘着テープは、紫外線照射及び加熱により、接着力
を低下させることが可能である。このような性質を有す
るテープを粘着テープ１７として用いることで、半導体
素子の実装を行なう際に実装部材が確実に配線基板に固
定されるとともに、半導体素子の実装が終了した後で
は、裏面の配線等を損傷することなく、実装部材を除去
することが可能となる。
【００４４】次に、図４を用いて、本発明における半導
体装置の製造方法について、詳細に説明する。
【００４５】図４（ａ）に示すように、表面及び裏面に
配線４３ａ，４３ｂが形成された配線基板４２に、表面
から裏面に至る開口部１１が設けられる。そして、開口
部１１内には、図３にて説明した実装部材１５の凸部が
配線基板の裏面より挿入される。この際、実装部材の粘
着シート１７は、配線基板４２の裏面に接着されてい
る。
【００４６】次に、図４（ｂ）に示すように、開口部１
１内に収納された実装部材１５の凸部上に、表面に電極
８ａを有する第１の半導体素子６ａを配置し、開口部１
１内に第１の半導体素子６ａを収納する。この際、電極
８ａが形成された面が上になるように第１の半導体素子
６ａを配置する。このとき、第１の半導体素子６ａは、
凸部上に設けられた粘着性物質により、実装部材１５に
固定される。
【００４７】さらに、半導体素子を開口部１１に収納し
た後、公知のワイヤボンド法を用いて、第１の半導体素
子の電極８ａと配線基板４２の表面に形成された配線４
３ａとを、第１の導体である金属細線９ａにて接続し、
第１の半導体素子６ａと配線基板４２とを電気的に接続
する。そして、その後、第１の半導体素子６ａ及び金属
細線９ａとを、例えばエポキシ樹脂からなる封止体１０
ａにより封止する。このとき、第１の半導体素子６ａの
側面と配線基板４２の開口部１１の内壁面との間にも封
止体１０が入り込み、この封止体１０ａによって第１の
半導体素子６ａは配線基板４２に固着される。
【００４８】次に、図４（ｃ）に示すように、第1の半
導体素子６ａを配線基板４２に固着した後、第１の半導
体素子６ａ下の実装部材１５を除去する。
【００４９】実装部材１５を除去した後、図４（ｄ）に
示すように、先程、配線基板４２に実装された第１の半
導体素子の開口部１１内にある面、つまり、第１の半導
体素子の裏面上に、第１の半導体素子の裏面に設けられ
た接着材７にて、第１の半導体素子６ａと略同一形状を
有する第２の半導体素子６ｂの裏面が固定される。ここ
で、第２の半導体素子の裏面は、第２の半導体素子の電
極８ｂが形成されている面と対向する面のことである。
また、第１の半導体素子の裏面上に設けられる接着材７
としては、例えばエポキシ樹脂等からなる接着剤が用い
られている。
【００５０】その後、図４（ｅ）に示すように、先の第
１の半導体素子６ａを実装した場合と同様に、公知のワ
イヤボンド法により、第２の半導体素子の電極８ｂと配
線基板４２の裏面に形成された配線４３ｂとが、第２の
導体である金属細線９ｂにて接続される。そして、第２
の半導体素子６ｂと配線基板４２とが金属細線９ｂによ
り電気的に接続された後、第２の半導体素子６ｂ及び金
属細線９ｂは、例えば、エポキシ樹脂等からなる封止体
１０ｂにより封止される。この封止により第２の半導体
素子６ｂは配線基板４２に固着される。
【００５１】このような工程により、本発明のＭＣＰ構
造を有する半導体装置は製造される。
【００５２】以上に説明したように、本実施形態におけ
る製造方法によれば、第１の半導体素子６ａと第２の半
導体素子６ｂの裏面同士、つまり、それぞれの半導体素
子の電極８ａ，８ｂが形成されていない面同士を貼り合
わせ、配線基板４２に設けられた開口部１１内に２つの
半導体素子を実装することが可能となる為、略同一形状
を有する複数の半導体素子を配線基板に実装することが
可能となる。
【００５３】また、配線基板４２に開口部１１を設け、
その開口部１１内に複数の半導体素子６ａ，６ｂを実装
するので、凹部を設けた配線基板上に複数の半導体素子
を実装する従来の半導体装置に比べて、更に薄型化した
ＭＣＰ構造の半導体装置を提供することができる。
【００５４】加えて、開口部を有した配線基板を使用す
る本実施形態では、金型等の打ち抜きによる一括した配
線基板の加工が可能となる為、ドリル等を用いた研削に
より加工される凹部を有する配線基板を使用する従来に
比べ、配線基板の加工にかかるコストを低く抑えること
が可能となる。
【００５５】更に、本実施形態における製造方法によれ
ば、開口部に挿入された実装部材の凸部上に第１の半導
体素子を配置し、実装を行なうので、実装部材の凸部の
高さを調節することで、開口部内の半導体素子の位置を
適宜決定することが可能となる。また、実装部材の凸部
の高さを調節し、第１の半導体素子を開口部内の所定の
位置に実装すれば、配線基板の中心部からの厚さを均等
にすることができ、配線基板の反りを防ぐことも可能と
なる。
【００５６】また、本実施形態では、実装部材を用いて
第１の半導体素子の実装を行ない、その後、第１の半導
体素子の裏面上に第２の半導体素子を配置し、第２の半
導体素子の実装を行う。その為、各半導体素子の回路や
電極が形成された面に触れることなく、複数の半導体素
子が積層されたＭＣＰ構造の半導体装置を製造すること
可能である。結果、各半導体素子の表面に形成された回
路や電極等の損傷を防ぐことができ、より信頼性の高い
ＭＣＰ構造の半導体装置を提供することが可能となる。
【００５７】更に、本実施形態における半導体装置の製
造方法によれば、それぞれの半導体素子を実装する際
に、各半導体素子の電極と配線基板上の配線との電気的
接続が行われる為、各半導体素子に接続された金属細線
が重なる心配がない。
【００５８】図４に示されるように、本実施形態におけ
る製造方法では、第1の半導体素子の電極８ａと配線基
板の表面の配線３ａ、そして、第２の半導体素子の電極
８ｂと配線基板の裏面の配線３ｂとが金属細線９ａ，９
ｂにより、それぞれ電気的に接続されるＭＣＰ構造の半
導体装置が提供される。しかし、本実施形態における製
造方法では、このような構造の半導体装置にのみ係るも
のではなく、先の第２の実施形態で詳細に説明したよう
な、外部接続端子となる電極を有する第２の半導体素子
を開口部内に実装した半導体装置に適用することも可能
である。この場合、図４（ｄ）に示す工程において、表
面に外部接続端子を有する第２の半導体素子を第１の半
導体素子の裏面上に配置し、第１の半導体素子の裏面上
に設けられた接着材により、第２の半導体素子を固定す
ればよい。
【００５９】
【発明の効果】以上に説明した通り、本発明による半導
体装置によれば、回路及び電極が形成された第１の半導
体素子の表面上には、第２の半導体素子が直接積層され
ることのないＭＣＰ構造を提供することが可能となる。
【００６０】結果、本発明における半導体装置では、第
２の半導体素子の形状が第１の半導体素子の電極の位置
に規制されることがなくなり、略同一形状を有する２つ
の半導体素子を配線基板に実装することが可能となる。
また、第１の半導体素子の回路及び電極形成面に接触す
ることなく、第２の半導体素子が実装されるので、回路
や電極の損傷を防ぐことが可能となり、より信頼性の高
いＭＣＰ構造の半導体装置を提供することが可能とな
る。
【００６１】加えて、本発明による半導体装置の製造方
法によれば、各半導体素子の回路及び電極が形成された
面に触れることなく、第１の半導体素子と第２の半導体
素子の裏面同士、つまり、それぞれの半導体素子の電極
が形成されていない面同士を貼り合わせることが可能と
なる。この為、先に実装される半導体素子の電極の位置
に規制されることがなく、配線基板に設けられた開口部
１１内に略同一形状を有する第２の半導体素子を実装す
ることが可能となる。結果、同一形状を有する２つの半
導体素子が実装されたＭＣＰ構造を有する半導体装置を
提供することができる。
【００６２】また、本発明による半導体装置の製造方法
によれば、配線基板に開口部を設け、その開口部内に複
数の半導体素子を実装することが可能となるので、凹部
を設けた配線基板上に複数の半導体素子を実装する従来
の半導体装置に比べて、更に薄型化した半導体装置を提
供することができる。
【図面の簡単な説明】
【図1】第１の実施形態を示す半導体装置の断面図であ
る。
【図2】第２の実施形態を示す半導体装置の断面図であ
る。
【図3】図３の実施形態において用いられる実装部材の
平面図、及びＢ-Ｂ断面からの断面図である。
【図4】第３の実施形態における半導体装置の製造方法
の各工程を示す断面図である。
【符号の説明】
２２ 配線基板 ２３ 配線 ６ａ，６ｂ 半導体素子 ７ 接着材 ８ａ，８ｂ 電極 ９ 金属細線 １０ 封止体 １１ 開口部 １２ 端子 １３ スルーホール
フロントページの続き (56)参考文献 特開 平９−8222（ＪＰ，Ａ) 特開 平10−242380（ＪＰ，Ａ) 特開 平11−297927（ＪＰ，Ａ) 特開 平５−136332（ＪＰ，Ａ) 特開2001−102516（ＪＰ，Ａ) 特開2001−85597（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 25/065 H01L 25/07 H01L 25/18

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】 表面及び裏面を有する配線基板の第1領
    域に、前記表面から前記裏面に至る開口部を形成する工
    程と、 前記第１領域よりも小さい面積を有する上面と、前記表
    面及び前記裏面間の距離により規定される高さよりも低
    い高さとからなる凸部を有する実装部材を準備する工程
    と、 前記裏面より前記実装部材の前記凸部を挿入する工程
    と、 第１の電極が形成される第１の面と、前記第１の面に対
    向する第２の面とを有する第１の半導体素子を前記開口
    部内の前記凸部上に固定する工程と、 前記第1の半導体素子を固定する工程後、前記第1の電極
    と前記表面上の配線とを第1の導体で接続する工程と、 前記第1の半導体素子及び前記第1の導体を封止体で封止
    するとともに、前記封止体により前記第1の半導体素子
    を前記配線基板に固着する工程と、 前記固着する工程後、前記実装部材を除去する工程と、 前記除去する工程後、第２の電極が形成される第３の面
    と前記第３の面に対向する第４の面を有するとともに、
    前記第１の半導体素子と略同一形状で且つ同一サイズを
    有する第２の半導体素子の前記第４の面を前記第２の面
    上に固定する工程とを有することを特徴とする半導体装
    置の製造方法。
  2. 【請求項２】 前記凸部上には、粘着性を有する物質が
    設けられていることを特徴とする請求項１記載の半導体
    装置の製造方法。
  3. 【請求項３】 前記実装部材は、前記凸部と前記凸部を
    搭載するシートから構成されており、前記シートは粘着
    性を有していることを特徴とする請求項１記載の半導体
    装置の製造方法。
  4. 【請求項４】 請求項１記載の半導体装置の製造方法に
    おいて、前記第２の電極は、外部との接続を行なう電極
    であることを特徴とする半導体装置の製造方法。
  5. 【請求項５】 請求項４記載の半導体装置の製造方法に
    おいて、前記配線基板の裏面には外部接続端子が設けら
    れており、 前記外部接続端子と前記第２の電極とが同一面を形成す
    るよう前記第 2 の半導体素子は固定され、更に、 前記外部接続端子と前記第２の電極とを外部装置に接続
    する工程を有することを特徴とする半導体装置の製造方
    法。
  6. 【請求項６】 請求項１記載の半導体装置の製造方法に
    おいて、更に、 前記第２の半導体素子を固定する工程後、前記第２の電
    極と前記裏面上の配線とを第２の導体で接続する工程
    と、 前記第２の半導体素子及び前記第２の導体を封止体で封
    止するとともに、前記第2の半導体素子及び前記第2の導
    体を封止する封止体により前記第２の半導体素子を前記
    配線基板に固着する工程とを有することを特徴とする半
    導体装置の製造方法。
JP2000314988A 2000-10-16 2000-10-16 半導体装置の製造方法 Expired - Fee Related JP3499202B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000314988A JP3499202B2 (ja) 2000-10-16 2000-10-16 半導体装置の製造方法
US09/975,198 US6518655B2 (en) 2000-10-16 2001-10-12 Multi-chip package-type semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000314988A JP3499202B2 (ja) 2000-10-16 2000-10-16 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2002124625A JP2002124625A (ja) 2002-04-26
JP3499202B2 true JP3499202B2 (ja) 2004-02-23

Family

ID=18794159

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000314988A Expired - Fee Related JP3499202B2 (ja) 2000-10-16 2000-10-16 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US6518655B2 (ja)
JP (1) JP3499202B2 (ja)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG108245A1 (en) * 2001-03-30 2005-01-28 Micron Technology Inc Ball grid array interposer, packages and methods
US6732913B2 (en) * 2001-04-26 2004-05-11 Advanpack Solutions Pte Ltd. Method for forming a wafer level chip scale package, and package formed thereby
US6979904B2 (en) * 2002-04-19 2005-12-27 Micron Technology, Inc. Integrated circuit package having reduced interconnects
US6906415B2 (en) * 2002-06-27 2005-06-14 Micron Technology, Inc. Semiconductor device assemblies and packages including multiple semiconductor devices and methods
US7573136B2 (en) * 2002-06-27 2009-08-11 Micron Technology, Inc. Semiconductor device assemblies and packages including multiple semiconductor device components
JP2004063579A (ja) * 2002-07-25 2004-02-26 Renesas Technology Corp 積層型半導体装置
JP3566957B2 (ja) 2002-12-24 2004-09-15 沖電気工業株式会社 半導体装置及びその製造方法
WO2004073064A1 (ja) * 2003-02-17 2004-08-26 Renesas Technology Corp. 半導体装置
JP3732194B2 (ja) 2003-09-03 2006-01-05 沖電気工業株式会社 半導体装置
US7061096B2 (en) * 2003-09-24 2006-06-13 Silicon Pipe, Inc. Multi-surface IC packaging structures and methods for their manufacture
JP2005197491A (ja) * 2004-01-08 2005-07-21 Matsushita Electric Ind Co Ltd 半導体装置
US7124052B2 (en) * 2004-04-08 2006-10-17 Infineon Technologies Ag Multichip package with clock frequency adjustment
US20050224944A1 (en) * 2004-04-13 2005-10-13 Stack Devices Corp. Stacked semiconductor device
US7015587B1 (en) * 2004-09-07 2006-03-21 National Semiconductor Corporation Stacked die package for semiconductor devices
SG130055A1 (en) 2005-08-19 2007-03-20 Micron Technology Inc Microelectronic devices, stacked microelectronic devices, and methods for manufacturing microelectronic devices
SG130066A1 (en) 2005-08-26 2007-03-20 Micron Technology Inc Microelectronic device packages, stacked microelectronic device packages, and methods for manufacturing microelectronic devices
US7657348B2 (en) * 2005-12-30 2010-02-02 Canadian National Railway Company System and method for computing rail car switching solutions using dynamic classification track allocation
KR100749141B1 (ko) * 2006-01-11 2007-08-14 삼성전기주식회사 패키지 온 패키지 기판 및 그 제조방법
US20070164428A1 (en) * 2006-01-18 2007-07-19 Alan Elbanhawy High power module with open frame package
CN101375299B (zh) * 2006-02-02 2012-08-08 松下电器产业株式会社 存储卡及存储卡的制造方法
JP2007205908A (ja) 2006-02-02 2007-08-16 Matsushita Electric Ind Co Ltd 重量センサ
US8471374B2 (en) * 2006-02-21 2013-06-25 Stats Chippac Ltd. Integrated circuit package system with L-shaped leadfingers
US8710675B2 (en) * 2006-02-21 2014-04-29 Stats Chippac Ltd. Integrated circuit package system with bonding lands
US7723833B2 (en) * 2006-08-30 2010-05-25 United Test And Assembly Center Ltd. Stacked die packages
JP5068990B2 (ja) * 2006-12-26 2012-11-07 新光電気工業株式会社 電子部品内蔵基板
KR100891330B1 (ko) * 2007-02-21 2009-03-31 삼성전자주식회사 반도체 패키지 장치와, 반도체 패키지의 제조방법과,반도체 패키지 장치를 갖는 카드 장치 및 반도체 패키지장치를 갖는 카드 장치의 제조 방법
US9466545B1 (en) * 2007-02-21 2016-10-11 Amkor Technology, Inc. Semiconductor package in package
TW200840009A (en) * 2007-03-27 2008-10-01 Phoenix Prec Technology Corp Multi-chip semiconductor package structure
TW200840008A (en) * 2007-03-27 2008-10-01 Phoenix Prec Technology Corp Multi-chip semiconductor package structure
US8258614B2 (en) * 2007-11-12 2012-09-04 Stats Chippac Ltd. Integrated circuit package system with package integration
TW200933868A (en) * 2008-01-28 2009-08-01 Orient Semiconductor Elect Ltd Stacked chip package structure
TWI474447B (zh) * 2009-06-29 2015-02-21 Advanced Semiconductor Eng 半導體封裝結構及其封裝方法
JP5100715B2 (ja) * 2009-07-13 2012-12-19 株式会社東芝 半導体装置及び半導体装置の製造方法
KR20110054348A (ko) * 2009-11-17 2011-05-25 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조방법
US8476750B2 (en) * 2009-12-10 2013-07-02 Qualcomm Incorporated Printed circuit board having embedded dies and method of forming same
US8692377B2 (en) 2011-03-23 2014-04-08 Stats Chippac Ltd. Integrated circuit packaging system with plated leads and method of manufacture thereof
TW201340798A (zh) * 2012-03-16 2013-10-01 Chipmos Technologies Inc 多晶片封裝體
US8907500B2 (en) * 2013-02-04 2014-12-09 Invensas Corporation Multi-die wirebond packages with elongated windows
TWI517341B (zh) * 2013-05-10 2016-01-11 矽品精密工業股份有限公司 半導體封裝件及其製法
CN103311214A (zh) * 2013-05-14 2013-09-18 中国科学院微电子研究所 一种用于叠层封装的基板
US9196586B2 (en) * 2014-02-13 2015-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package including an embedded surface mount device and method of forming the same
US11270920B2 (en) * 2018-08-14 2022-03-08 Medtronic, Inc. Integrated circuit package and method of forming same
KR20210104364A (ko) 2020-02-17 2021-08-25 삼성전자주식회사 반도체 패키지

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60245291A (ja) 1984-05-21 1985-12-05 沖電気工業株式会社 半導体装置
JPH07169905A (ja) 1993-12-16 1995-07-04 Seiko Epson Corp 半導体装置
US5666004A (en) * 1994-09-28 1997-09-09 Intel Corporation Use of tantalum oxide capacitor on ceramic co-fired technology
US6087203A (en) * 1997-12-19 2000-07-11 Texas Instruments Incorporated Method for adhering and sealing a silicon chip in an integrated circuit package
US6343019B1 (en) * 1997-12-22 2002-01-29 Micron Technology, Inc. Apparatus and method of stacking die on a substrate
KR100304959B1 (ko) * 1998-10-21 2001-09-24 김영환 칩 적층형 반도체 패키지 및 그 제조방법
TW497376B (en) * 1999-05-14 2002-08-01 Siliconware Precision Industries Co Ltd Dual-die semiconductor package using lead as die pad
US6316727B1 (en) * 1999-10-07 2001-11-13 United Microelectronics Corp. Multi-chip semiconductor package

Also Published As

Publication number Publication date
US20020047214A1 (en) 2002-04-25
JP2002124625A (ja) 2002-04-26
US6518655B2 (en) 2003-02-11

Similar Documents

Publication Publication Date Title
JP3499202B2 (ja) 半導体装置の製造方法
US6343019B1 (en) Apparatus and method of stacking die on a substrate
KR100333388B1 (ko) 칩 사이즈 스택 패키지 및 그의 제조 방법
US7763964B2 (en) Semiconductor device and semiconductor module using the same
JP2816028B2 (ja) 半導体装置の製造方法
TWI463635B (zh) 具有堆疊的微電子單元之微電子封裝及其製造方法
JP2002222889A (ja) 半導体装置及びその製造方法
JP2001015679A (ja) 半導体装置及びその製造方法
KR20020060558A (ko) 반도체장치
US6916682B2 (en) Semiconductor package device for use with multiple integrated circuits in a stacked configuration and method of formation and testing
JPS6355213B2 (ja)
JP2001185651A (ja) 半導体装置およびその製造方法
JP2006196709A (ja) 半導体装置およびその製造方法
KR20030018642A (ko) 스택 칩 모듈
JP4070470B2 (ja) 半導体装置用多層回路基板及びその製造方法並びに半導体装置
JP2001035998A (ja) ウェーハレベルスタックパッケージ及びその製造方法
US6903464B2 (en) Semiconductor die package
JP3681690B2 (ja) 半導体装置
JP2004087936A (ja) 半導体装置及び半導体装置の製造方法並びに電子機器
KR100207902B1 (ko) 리드 프레임을 이용한 멀티 칩 패키지
KR100498470B1 (ko) 적층형 반도체 패키지 및 그 제조방법
JP2004063824A (ja) 半導体装置及びその製造方法
JPH10125721A (ja) 半導体装置
KR100533761B1 (ko) 반도체패키지
JP4168494B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031118

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081205

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081205

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091205

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091205

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101205

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101205

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111205

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121205

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121205

Year of fee payment: 9

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121205

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121205

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131205

Year of fee payment: 10

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees