CN101375299B - 存储卡及存储卡的制造方法 - Google Patents

存储卡及存储卡的制造方法 Download PDF

Info

Publication number
CN101375299B
CN101375299B CN2007800031807A CN200780003180A CN101375299B CN 101375299 B CN101375299 B CN 101375299B CN 2007800031807 A CN2007800031807 A CN 2007800031807A CN 200780003180 A CN200780003180 A CN 200780003180A CN 101375299 B CN101375299 B CN 101375299B
Authority
CN
China
Prior art keywords
semi
circuit substrate
conductor chip
chip
storage card
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007800031807A
Other languages
English (en)
Other versions
CN101375299A (zh
Inventor
西川英信
山田博之
武田修一
岩本笃信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101375299A publication Critical patent/CN101375299A/zh
Application granted granted Critical
Publication of CN101375299B publication Critical patent/CN101375299B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5388—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates for flat cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09072—Hole or recess under component or special relationship between hole and component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Credit Cards Or The Like (AREA)
  • Semiconductor Memories (AREA)

Abstract

存储卡(1)具有：第一电路基板(2)；第一半导体芯片(3)，其安装在第一电路基板(2)的上面(21)上，并仅其下面(32)的一部分区域与第一电路基板(2)相对；第二电路基板(4)，第一电路基板(2)的下面(22)接合在其上面(41)上；第二半导体芯片(5)，其安装在第二电路基板(4)的上面(41)上，并且至少一部分与第一半导体芯片(3)的下面(32)的一部分区域以外的另一部分区域相对；和盖部(7)，其在第二电路基板(4)的上面(41)侧，覆盖第一半导体芯片(3)、第一电路基板(2)和第二半导体芯片(5)。

Description

存储卡及存储卡的制造方法
技术领域
本发明涉及一种存储卡及其制造方法。
背景技术
近年来，作为存储信息的存储介质的一种，已知一种内置有存储芯片的存储卡。另外，因为便携性优异，所以存储卡作为便携式信息终端、移动电话等便携式电子设备的存储介质被广泛应用。从提高便携性等观点出发，近年来这些便携式电子设备的小型化及大容量化也正在推进，与此相伴，就要求存储卡的小型化及大容量化。通常，在存储卡中，因为其形状、大小、厚度等都由规格确定，所以在满足规格的同时谋求实现其大容量化。
因此，已公开有这样一种技术，即，将在基座基板的一侧的面上层叠安装安装有存储芯片的多个存储用基板，并在基座基板的另一侧的面上安装控制存储芯片的动作的控制芯片，从而增大存储卡的容量(例如，参考专利文献1)。
另外，已公开有一种技术，即，在搭载于引线框上的存储芯片上错开层叠另一个存储芯片。然后，通过金属线将两个存储芯片的电极及搭载于引线框上的控制芯片的电极连接到引线框上，从而使存储卡薄型化(例如，参考专利文献2)。
但是，在专利文献1的存储卡中，因为将存储芯片和控制芯片安装在基座基板的不同的面上，所以存储卡的薄型化受到限制。另外，层叠存储用基板也成为妨碍存储卡的薄型化的原因。
另外，在专利文献2的存储卡中，通过引线接合法进行存储芯片和控制芯片对引线框的安装。因此，在安装后，有必要通过热固化性树脂等对各芯片、金属线及引线框等进行密封。此时，因为需要充分覆盖存储芯片和金属线的厚度的密封层，所以存储卡的小型化和薄型化受到限制。另外，因为除了安装步骤还需要密封步骤，所以降低成本也受到限制。而且，对各芯片是否安装良好的检查只能在将全部芯片都安装在引线框上后才能进行。因此，在一部分芯片出现安装不良的情况下，只有等到剩余的芯片安装结束以后才能检查到安装不良，因此，生产成本会增加。
专利文献1：日本特开2003-108963号公报
专利文献2：日本特开2004-13738号公报
发明内容
本发明的存储卡，具有：第一电路基板；第一半导体芯片，其安装于第一电路基板的上面，并其下面的仅一部分区域与第一电路基板相对；第二电路基板，在其上面接合第一电路基板的下面；第二半导体芯片，其安装于第二电路基板的上面，并且至少一部分与第一半导体芯片的下面的一部分区域以外的另一部分区域相对；和盖部，其在第二电路基板的上面侧，覆盖第一半导体芯片、第一电路基板和第二半导体芯片。
通过该构造，因为能够在第一半导体芯片和第二半导体芯片之间不夹持电路基板地进行重叠配置，所以能够实现存储卡的小型化和薄型化。
另外，本发明的存储卡的制造方法，包含以下步骤：a)使第一半导体芯片的下面的仅一部分区域与第一电路基板相对并将其安装于第一电路基板的上面的步骤，b)将第二半导体芯片安装于第二电路基板的上面的步骤，c)使第二半导体芯片的至少一部分与第一半导体芯片的下面的一部分区域以外的另一部分区域相对，并将其接合于第二电路基板的上面的步骤，以及d)在第二电路基板的上面侧，通过盖部覆盖第一半导体芯片、第一电路基板和第二半导体芯片的步骤。
通过该方法，在实现小型化和薄型化的同时，能够通过简单的方法生产效率高地制造存储卡。
附图说明
图1是表示本发明的第一实施方式所涉及的存储卡的构造的俯视图。
图2是在图1的2-2线位置剖切的剖视图。
图3A是说明本发明的第一实施方式所涉及的存储卡的制造方法的流程图。
图3B是说明本发明的第一实施方式所涉及的存储卡的制造方法的流程图。
图4A是说明本发明的第一实施方式所涉及的存储卡的制造方法的中途状态的剖视图。
图4B是说明本发明的第一实施方式所涉及的存储卡的制造方法的中途状态的剖视图。
图4C是说明本发明的第一实施方式所涉及的存储卡的制造方法的中途状态的剖视图。
图5是表示本发明的第二实施方式所涉及的存储卡的构造的俯视图。
图6是在图5的6-6线位置剖切的剖视图。
图7是表示本发明的第二实施方式所涉及的存储卡的其他例子的构造的俯视图。
符号说明
1、1a、1b存储卡    2、2a、2b第一电路基板
3第一半导体芯片    4第二电路基板
5第二半导体芯片    6芯片部件
7、7a盖部          8固定部件
20开口部           21、41、51、52上面
22、32、42下面     33、53突起
34、54密封树脂     71凹部
211、221、411、412、413电极
421 外部电极        S11～S22步骤
具体实施方式
下面，关于本发明的实施方式，参照附图进行说明。此外，对于相同的要素附加相同的符号，有省略说明的情况。
(第一实施方式)
图1是表示本发明的第一实施方式所涉及的存储卡1的构造的俯视图。图2是将存储卡在图1的2-2线位置剖切的剖视图。此外，在图1中，为了易于理解存储卡1的内部构造，对于盖部7，仅用虚线表示其轮廓。另外，在图1中，没有图示半导体芯片的安装等所使用的密封树脂。
在本实施方式中，作为存储卡1，以SD存储卡(Secure Digital memorycard，安全数码卡)为例进行说明。通常，存储卡1的长度和宽度(图1中的左右方向和上下方向的大小)以及厚度(图2中的上下方向的大小)分别大于等于14.9mm且小于等于15.1mm、大于等于10.9mm且小于等于11.1mm以及大于等于0.9mm且小于等于1.1mm。此外，在本实施方式中，将各项的大小分别设为15mm、11mm以及1mm。另外，为了方便，将图2的上侧及下侧分别作为存储卡1的上侧及下侧进行说明，在以下的第二实施方式中也同样。
如图1和图2所示，存储卡1具有：由内周和外周呈所谓的口型的矩形状的框缘状基板构成的第一电路基板2；在作为第一电路基板2的图2中的上侧的主面的上面21上夹持球形突起(所谓“钉头突起”，以下简称“突起”)33安装的第一半导体芯片3；在其上面41接合有第一电路基板2的下面22的第二电路基板4；夹持突起53安装在第二电路基板4的上面41上的第二半导体芯片5；利用软钎料安装在第二电路基板4的上面41上的电阻等微细的芯片部件6；在第二电路基板4的上面41侧覆盖第一半导体芯片3、第一电路基板2、第二半导体芯片5和芯片部件6的盖部7。而且，安装有第一半导体芯片3和第二半导体芯片5的位置的存储卡1的厚度大于等于0.6mm且小于等于0.8mm(在本实施方式中是0.7mm)。
第二电路基板4是与FR-4.5相当的玻璃环氧基板，厚度大于等于0.1mm且小于等于0.4mm(在本实施方式中为0.16mm)。如图2所示，第二电路基板4在其上面41上具有接合第一电路基板2的电极411、接合第二半导体芯片5的电极412及接合芯片部件6的电极413。而且，第二电路基板4在其下面42上具有与外部的电子设备连接用的多个外部电极421。外部电极421经由从第二电路基板4的下面42至上面41连通的通孔(未图示)与设在上面41上的配线电连接。
第一电路基板2的厚度大于等于0.1mm且小于等于0.4mm(在本实施方式中为0.12mm)。而且，在第一电路基板2的上面21，沿第一电路基板2的内周设有接合了第一半导体芯片3的多个电极211。另外，在第一电路基板2的下面22上设有电极221，电极221经由软钎料接合于第二电路基板4的上面41的电极411。
第一半导体芯片3和第二半导体芯片5是裸芯片，厚度分别大于等于0.05mm且小于等于0.3mm。在这里，第一半导体芯片3是存储信息的存储芯片，第二半导体芯片5是控制第一半导体芯片3的控制芯片。第一半导体芯片3具有形成在其下面32的电极上的突起33，突起33通过密封树脂34接合于第一电路基板2的电极211(包括保持接触的状态)。另外，第二半导体芯片5具有形成在其下面52的电极上的突起53，突起53通过密封树脂54接合于第二电路基板4的电极412(包括保持接触的状态)。
在本实施方式中，作为密封树脂34、54，采用贴附于第一电路基板2的上面21和第二电路基板4的上面41的膜状树脂材料等非导电性树脂膜NCF(Non-Conductive Film)。而且，在存储卡1中，通过介于第一半导体芯片3和第一电路基板2之间的密封树脂34覆盖突起33的周围。另外，通过介于第二半导体芯片5和第二电路基板4之间的密封树脂覆盖突起53的周围。
第一半导体芯片3的下面32为矩形，仅沿其下面32的外周的框缘状的区域(在下面32中相互相对的2组棱线附近的区域)与第一电路基板2相对。也就是说，在存储卡1中，仅使第一半导体芯片3的下面32的一部分区域与第一电路基板2的上面21相对。
第二半导体芯片5与第一电路基板2的内周分离，配置在第一电路基板2的内侧(第一电路基板2的矩形的开口部20(参照图1))。而且，第二半导体芯片5的上面51与第一半导体芯片3的下面32的中央附近的区域(在下面32中的与第一电路基板2相对的上述一部分区域以外的另一部分区域)相对。
另外，如图2所示，存储卡1还具有粘结剂等的固定部件8，其设在第一半导体芯片3的下面32和第二半导体芯片5的上面51之间，将第一半导体芯片3和第二半导体芯片5相互固定。
盖部7由树脂形成的成型部件制成，具有收纳第一半导体芯片3、第一电路基板2、第二半导体芯片5和芯片部件6的凹部71。而且，盖部7通过凹部71的开口安装在第二电路基板4上。
以下，对于本发明第一实施方式所涉及的存储卡1的制造方法进行说明。图3A和图3B是存储卡1的制造方法的流程图，图4A到图4C是表示存储卡1的制造方法的中途状态的图。此外，图4A到图4C，与图2相同，是表示将存储卡1在图1的2-2线位置剖切的剖视图。
首先，如图4A所示，在第一半导体芯片3的下面32的电极上形成突起33(步骤S11)。
其次，在第一电路基板2的上面21的电极211上贴附例如NCF等的密封树脂34。由此，将密封树脂34赋予电极211(步骤S12)。
接下来，通过安装装置(未图示)，保持第一半导体芯片3的下面32，其与第一电路基板2的上面21相对。接着，调整第一半导体芯片3的位置，使得突起33经由密封树脂34与电极211相对，之后将第一半导体芯片3向第一电路基板2按压。此时，仅第一半导体芯片3的下面32的一部分区域(沿下面32的外周的框缘状的区域)与第一电路基板2的上面21相对。而且，在将第一半导体芯片3向第一电路基板2按压的状态下，对第一半导体芯片3进行加热，第一半导体芯片3夹持突起33与第一电路基板2电连接。由此，密封树脂34因热而固化，将第一半导体芯片3接合安装于第一电路基板2(步骤S13)。以下，将第一电路基板2和安装在第一电路基板2上的第一半导体芯片3统称作“存储模块”。
通过上述步骤11到步骤13，仅第一半导体芯片3的下面32的一部分的区域与第一电路基板2相对地将第一半导体芯片3安装于第一电路基板2的上面21。
接下来，如图4B所示，在第二半导体芯片5的下面52的电极上形成突起53(步骤S14)。然后，在第二电路基板4的上面41的电极412上贴附例如NCF等密封树脂54。由此，将密封树脂54赋予电极412(步骤S15)。
接下来，通过安装装置的保持部保持第二半导体芯片5的下面52，其朝向第二电路基板4的上面41。然后，调整第二半导体芯片5的位置，使得突起53经由密封树脂54与电极412相对。而且，在将第二半导体芯片5向第二电路基板4按压的状态下，对第二半导体芯片5进行加热，第二半导体芯片5夹持突起53与第二电路基板4电连接。由此，密封树脂54固化，将第二半导体芯片5接合安装于第二电路基板4(步骤S16)。以下，将第二电路基板4和安装在第二电路基板4上的第二半导体芯片5统称作“控制模块”。
通过上述步骤14到步骤16，将第二半导体芯片5安装于第二电路基板4的上面41。
接下来，通过检查装置(未图示)进行存储模块和控制模块的电检查。即，通过使电流经由第一电路基板2流向存储模块，对第一半导体芯片3相对于第一电路基板2的安装是否良好，即例如第一半导体芯片3与第一电路基板2的电连接是否良好、第一半导体芯片3是否正常工作进行电检查(步骤S17)。另外，通过使电流经由第二电路基板4流向控制模块，对第二半导体芯片5相对于第二电路基板4的安装是否良好进行电检查(步骤S18)。
然后，如果判断出存储模块和控制模块的安装正常，则如图4C所示，在第二电路基板4的上面41经由掩膜(mask)涂敷膏状钎焊料，并赋予在电极411和电极413上(步骤S19)。另外，对第二半导体芯片5的上面51赋予粘结剂等的固定部件8(步骤S20)。
接下来，调整第一电路基板2的位置，使得第一电路基板2的下面22的电极221经由软钎料与第二电路基板4的电极411相对。然后，将第一电路基板2搭载到第二电路基板4上。同样，将芯片部件6通过软钎料搭载于第二电路基板4的电极413上。此时，由第一半导体芯片3的下面32按压第二半导体芯片5的上面51上的固定部件8。然后，如图2所示，固定部件8从第一半导体芯片3和第二半导体芯片5之间的空间扩散至第二半导体芯片5周围的空间，并在该状态下固化。其后，进行对存储模块、控制模块和芯片部件6的回流焊。由此，使第一半导体芯片3的下面32的中央附近的区域(在第一半导体芯片3的下面32中的与第一电路基板2相对的一部分区域以外的另一部分区域)与第二半导体芯片5的上面51相对，第一电路基板2的下面22的电极221与第二电路基板4的上面41的电极411接合。另外，芯片部件6的电极与第二电路基板4的电极413接合(步骤S21)。
然后，将盖部7通过其凹部71的开口安装在接合有存储模块和芯片部件6的第二电路基板4上。由此，在第二电路基板4的上面41侧，第一半导体芯片3、第一电路基板2、第二半导体芯片5和芯片部件6被盖部7覆盖，制成存储卡1(步骤S22)。
而且，在上述存储卡1的制造过程中，当在步骤S17中检查出第一半导体芯片3相对于第一电路基板2的安装不良时，准备其它的正常的存储模块，并对正常的模块之间进行接合。同样地，当在步骤S18中检查出第二半导体芯片5相对于第二电路基板4的安装不良时，准备其它的正常的控制模块，并对正常的模块之间进行接合。另外，对检测出安装不良的模块进行维修作业(例如，半导体芯片的接合解除、再次安装)。
如上述说明，根据第一实施方式，将仅第一半导体芯片3的下面32的一部分区域安装在相对的第一电路基板2的上面21上。而且，通过将第一电路基板2接合于第二电路基板4的上面41，使得第一半导体芯片3的下面32的上述一部分区域以外的另外一部分区域与安装在第二电路基板4的上面41上的第二半导体芯片5相对。其结果就是，因为能够对第一半导体芯片3和第二半导体芯片5，在其间不夹持其它的电路基板地进行重叠配置，所以能够实现存储卡1的小型化和薄型化。
另外，根据第一实施方式，将第一半导体芯片3安装在第一电路基板2上，将第二半导体芯片5安装在第二电路基板4上，分别在模块化的状态下进行层叠。因此，在层叠两模块之前，能够进行各模块的电检查，分别检查第一半导体芯片3和第二半导体芯片5的安装是否良好。其结果就是，因为能够在存储模块和控制模块层叠前检测出安装不良，所以能够降低生产成本。
另一方面，以往，在将半导体芯片通过例如引线接合法安装在电路基板上的情况下，在安装后，需要通过例如粘度较低的热固化性树脂等对半导体芯片和金属线进行密封的步骤。因此，通常有在电路基板的上面侧覆盖半导体芯片等成形热固化性树脂，而形成存储卡1的盖部的情况。
与此相对，在第一实施方式中，将第一半导体芯片3和第二半导体芯片5夹持突起33、53倒装芯片安装于第一电路基板2和第二电路基板4。因此，没有必要一定通过热固化性树脂等密封第一半导体芯片3、第二半导体芯片5和第一电路基板2等、形成盖部。其结果就是，能够提高选择盖部7的材料、形成方法的自由度。另外，通过倒装芯片安装法安装第一半导体芯片3和第二半导体芯片5，与引线接合法相比，提高了安装时的可靠性。而且，因为将第一半导体芯片3和第二半导体芯片5通过密封树脂34、54安装在电路基板上，因此省略了另行对各半导体芯片和各电路基板之间的电连接部进行密封的步骤，所以能够简化存储卡1的制造。另外，与通过热固化性树脂等进行密封并形成盖部的情况相比，通过由成型部件构成的盖部7覆盖第一半导体芯片3、第一电路基板2和第二半导体芯片5等的构造，能够进一步简化存储卡1的制造。
另外，在第一实施方式中，因为在第一半导体芯片3的沿其下面32的外周的框缘状的区域与第一电路基板2接合，所以能够牢固地将第一半导体芯片3固定在第一电路基板2上。而且，因为通过由粘结剂构成的固定部件8进一步固定第一半导体芯片3的下面32和第二半导体芯片5的上面51，所以能够间接地更加牢固地将第一半导体芯片3固定在第二电路基板4上。
(第二实施方式)
以下，参照图5和图6说明本发明的第二实施方式所涉及的存储卡。
图5是表示本发明第二实施方式所涉及的存储卡1a的构造的俯视图，图6是将存储卡1a在图5的6-6线位置剖切的剖视图。在图5中，为了易于理解存储卡1a的内部构造，对于盖部7a，仅通过虚线表示其轮廓。另外，在图5中，没有示出半导体芯片的安装等所使用的密封树脂。
如图5和图6所示，存储卡1a具有与图1和图2所示的存储卡1的第一电路基板2形状不同的第一电路基板2a。另外，存储卡1a具有通过热塑性树脂形成的盖部7a。其它的构造与图1和图2相同，附加相同的符号进行说明。另外，存储卡1的制造方法的流程与第一实施方式大致相同，因此简略说明。
如图5和图6所示，第一电路基板2a具有将由图1所示的外周和内周呈矩形的框缘状基板构成的第一电路基板2的右侧开口的、所谓的コ形的形状。而且，存储卡1a，其第一半导体芯片3的下面32的相互相对的一组边及与该组边垂直的一个边附近的区域与第一电路基板2a的上面21相对。因此，第二半导体芯片5的一部分不与第一半导体芯片3重叠。即，存储卡1a具有这样的构造，即，仅第二半导体芯片5的上面51的一部分，与第一半导体芯片3的下面32的和第一电路基板2a相对的一部分区域以外的另一部分区域相对。
下面，对于本发明的第二实施方式所涉及的存储卡1a的制造方法，与第一实施方式相同地一边参照图3A和图3B一边进行说明。
首先，在第一半导体芯片3的下面32的电极上形成突起33，在第一电路基板2a的上面21的电极211上贴附密封树脂34(步骤S11、S12)。
然后，将第一半导体芯片3夹持突起33电连接于第一电路基板2a，并且，密封树脂34固化将第一半导体芯片3接合于第一电路基板2a(步骤S13)。通过上述的步骤，将第一半导体芯片3安装于第一电路基板2a。
其次，在第二半导体芯片5的下面52的电极上形成突起53，在第二电路基板4的上面41的电极412上贴附密封树脂54(步骤S14、S15)。
接下来，将第二半导体芯片5夹持突起53电连接于第二电路基板4，并且，密封树脂54固化将第二半导体芯片5接合于第二电路基板4(步骤S16)。通过上述的步骤，将第二半导体芯片5安装于第二电路基板4的上面41。
然后，通过第一电路基板2a对第一半导体芯片3相对于第一电路基板2a的安装是否良好进行电检查(步骤S17)。同样，通过第二电路基板4对第二半导体芯片5相对于第二电路基板4的安装是否良好进行电检查(步骤S18)。
接下来，对第二电路基板4的上面41的电极411和电极413赋予软钎料(步骤S19)。另外，对第二半导体芯片5的上面51赋予由粘结剂构成的固定部件8(步骤S20)。然后，将第一电路基板2a和芯片部件6搭载于第二电路基板4上进行回流焊，由此，将第一电路基板2a和芯片部件6接合于第二电路基板4(步骤S21)。
然后，通过例如镶嵌成形等对热塑性树脂进行成形从而形成盖部7a，该热塑性树脂在第二电路基板4上覆盖第一半导体芯片3、第一电路基板2a、第二半导体芯片5和芯片部件6。通过上述各步骤，制成存储卡1a。
如上述说明，根据第二实施方式，与第一实施方式同样地，因为能够对第一半导体芯片3和第二半导体芯片5在其间不夹持电路基板地进行重叠配置，所以能够实现存储卡1a的小型化和薄型化。此时，从存储卡1a的小型化和薄型化的观点出发，第二半导体芯片5的至少一部分与第一半导体芯片3的下面32的和第一电路基板2a相对的一部分区域以外的另一部分区域相对即可。
另外，根据第二实施方式，因为能够在层叠存储模块和控制模块之前进行检查，分别对第一半导体芯片3和第二半导体芯片5的安装是否良好进行检查，所以能够提高生产效率并降低生产成本。
另外，根据第二实施方式，与第一实施方式同样地，通过倒装芯片安装第一半导体芯片3和第二半导体芯片5，因此，能够提高选择盖部7a的材料、形成方法的自由度。另外，与引线接合安装相比，通过倒装芯片安装第一半导体芯片3和第二半导体芯片5，能够提高安装时的可靠性。而且，因为在第一半导体芯片3的下面32的三个边附近的区域与第一电路基板2a接合，所以能够将第一半导体芯片3牢固地固定在第一电路基板2a上。另外，通过由粘结剂构成的固定部件8能够将第一半导体芯片3间接地更加牢固地固定在第二电路基板4上。
另外，根据第二实施方式，尤其通过由热塑性树脂形成盖部7a，能够降低盖部7a的硬度，提高安全性等的可靠性。
以上对本发明的各实施方式进行了说明，但是本发明并不限定于上述实施方式，如下所示能够进行各种变更。
即，在上述各实施方式中，以存储芯片和控制芯片为例对第一半导体芯片3和第二半导体芯片5进行了说明，但是不限定于此。例如，也可以将ASIC等其它的裸芯片作为第一半导体芯片3和第二半导体芯片5使用。而且，也可以构成为将作为第一半导体芯片3和第二半导体芯片5的两个存储芯片层叠，通过安装在第二电路基板4的其它区域的控制芯片控制两个存储芯片。另外，作为第二半导体芯片5，也可以将存储信息和控制其它的存储芯片的存储/控制两用芯片安装在电路基板4上。此时，半导体芯片是部分利用半导体功能的芯片即可，不必是整体都具有半导体功能的芯片。
另外，在上述各实施方式中，用将第一半导体芯片3在第一电路基板的沿其下面32的外周的框缘状区域、下面32的三个边附近的区域接合于第一电路基板的例子进行了说明，但是不限定于此。例如，也可以构成为如图7所示的存储卡1b，将由相互平行的两块基板构成的第一电路基板2b接合在第二电路基板4上，并在第一半导体芯片3的下面的相互相对的一组边附近的区域与第一电路基板2b相对地接合。
另外，在上述各实施方式中，用将突起33、53形成在第一半导体芯片3的电极和第二半导体芯片5的电极上的例子进行了说明，但是，也可以将它们形成在第一电路基板2的电极211和第二电路基板4的电极412上。而且，作为突起33、53，除球形突起以外，也可以使用其它种类的球形突起、镀敷突起、软钎料突起等。
另外，在上述各实施方式中，作为密封树脂，以贴附NCF等为例进行了说明，但是不限定于此。例如，也可以使用非导电性树脂糊剂的涂敷、各向异性导电性树脂膜、各向异性导电性树脂糊剂形成密封树脂。
另外，在上述各实施方式中，以在将第一半导体芯片3安装到第一电路基板上后进行第二半导体芯片5对第二电路基板4的安装为例进行了说明，但并不限定于此。例如，也可以将第二半导体芯片5对第二电路基板4的安装与第一半导体芯片3对第一电路基板的安装并行进行，也可以在第一半导体芯片3的安装前进行。同样，第一半导体芯片3对第一电路基板的安装是否良好的检查，可以在第二半导体芯片5对第二电路基板4的安装之前进行，也可以与第二半导体芯片5的安装并行进行。
另外，在上述各实施方式中，用倒装芯片安装第一半导体芯片和第二半导体芯片的例子进行了说明，但是不限定于此。根据需要，也可以通过引线接合法进行第一半导体芯片3对第一电路基板的安装、第二半导体芯片5对第二电路基板4的安装中的至少一方。但是，从提高安装的可靠性和提高选择盖部的材料、形成方法的自由度的观点来看，优选通过倒装芯片将第一半导体芯片3和第二半导体芯片5安装在电路基板上。
另外，在上述各实施方式中，用通过热塑性树脂形成盖部的例子进行了说明，但是并不限定于此。根据需要，也可以通过热固化性树脂等的成形来形成盖部。但是，从进一步简化存储卡的制造这样的观点出发，优选将盖部设为成型部件。另外，从降低盖部的硬度提高安全性的观点出发，优选通过热塑性树脂形成盖部。
此外，本发明的存储卡，除SD卡以外，可用作例如IC卡等其它的卡片型存储介质。
工业上的利用可能性
本发明在存储信息、尤其是需要小型化及薄型化的存储卡等的技术领域具有实用价值。

Claims (11)

1.一种存储卡，其特征在于，具有：
第一电路基板，所述第一电路基板是玻璃环氧基板；
第一半导体芯片，其安装于所述第一电路基板的上面，并且其下面的仅一部分区域与所述第一电路基板相对；
第二电路基板，在其上面接合有所述第一电路基板的下面，所述第二电路基板是玻璃环氧基板；
第二半导体芯片，其安装于所述第二电路基板的所述上面，并且至少一部分与所述第一半导体芯片的所述下面的所述一部分区域以外的另一部分区域相对；和
盖部，其在所述第二电路基板的所述上面侧，覆盖所述第一半导体芯片、所述第一电路基板和所述第二半导体芯片；
所述第一电路基板和所述第二电路基板用电极连接，其他部分不连接。
2.如权利要求1所述的存储卡，其特征在于：
所述第一半导体芯片夹持突起安装在所述第一电路基板上，所述第二半导体芯片夹持突起安装在所述第二电路基板上。
3.如权利要求1所述的存储卡，其特征在于：
所述盖部，由具有收纳所述第一半导体芯片、所述第一电路基板和所述第二半导体芯片的凹部、并且通过所述凹部的开口安装在所述第二电路基板上的成型部件构成。
4.如权利要求1所述的存储卡，其特征在于：
所述盖部，由以在所述第二电路基板上覆盖所述第一半导体芯片、所述第一电路基板和所述第二半导体芯片的方式成形的热塑性树脂构成。
5.如权利要求1所述的存储卡，其特征在于：
还具有固定部件，其设在所述第一半导体芯片的所述下面和所述第二半导体芯片的上面之间，并且将所述第一半导体芯片和所述第二半导体芯片相互固定。
6.如权利要求1所述的存储卡，其特征在于：
所述第一半导体芯片的所述下面为矩形，在所述下面上至少相互相对的一组边附近的区域与所述第一电路基板相对。
7.如权利要求6所述的存储卡，其特征在于：
所述第一半导体芯片的所述下面的沿外周的框缘状的区域与所述第一电路基板相对。
8.如权利要求1所述的存储卡，其特征在于：
所述第一半导体芯片为存储信息的存储芯片，
所述第二半导体芯片为控制所述第一半导体芯片的控制芯片。
9.一种存储卡的制造方法，其特征在于，
包含：
a)使第一半导体芯片的下面的仅一部分区域与框缘状的第一电路基板相对并安装于所述第一电路基板的上面的步骤，
b)将第二半导体芯片安装于第二电路基板的上面的步骤，
c)使所述第二半导体芯片的至少一部分与所述第一半导体芯片的所述下面的所述一部分区域以外的另一部分区域相对，仅将在所述第一电路基板的下面突出的电极和在所述第二电路基板的所述上面突出的电极的电极之间接合，在电极之间以外设置间隙的步骤，以及
d)在所述第二电路基板的所述上面侧，通过盖部覆盖所述第一半导体芯片、所述第一电路基板和所述第二半导体芯片的步骤。
10.如权利要求9所述的存储卡的制造方法，其特征在于：
所述步骤a)具有：
a1)在所述第一半导体芯片的电极或所述第一电路基板的电极上形成突起的步骤，
a2)对所述第一电路基板的所述电极赋予密封树脂的步骤，以及
a3)将所述第一半导体芯片夹持所述突起电连接于所述第一电路基板的步骤；
所述步骤b)包括：
b1)在所述第二半导体芯片的电极或所述第二电路基板的电极上形成突起的步骤，
b2)对所述第二电路基板的所述电极赋予密封树脂的步骤，以及
b3)将所述第二半导体芯片夹持所述突起电连接于所述第二电路基板的步骤。
11.如权利要求9所述的存储卡的制造方法，其特征在于，
还包括：
在所述步骤a)和所述步骤c)之间通过所述第一电路基板电检查所述第一半导体芯片相对于所述第一电路基板的安装是否良好的步骤，和
在所述步骤b)和所述步骤c)之间通过所述第二电路基板电检查所述第二半导体芯片相对于所述第二电路基板的安装是否良好的步骤。
CN2007800031807A 2006-02-02 2007-01-24 存储卡及存储卡的制造方法 Expired - Fee Related CN101375299B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP025445/2006 2006-02-02
JP2006025445 2006-02-02
PCT/JP2007/051055 WO2007088757A1 (ja) 2006-02-02 2007-01-24 メモリカードおよびメモリカードの製造方法

Publications (2)

Publication Number Publication Date
CN101375299A CN101375299A (zh) 2009-02-25
CN101375299B true CN101375299B (zh) 2012-08-08

Family

ID=38327336

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800031807A Expired - Fee Related CN101375299B (zh) 2006-02-02 2007-01-24 存储卡及存储卡的制造方法

Country Status (4)

Country Link
JP (1) JP4946872B2 (zh)
CN (1) CN101375299B (zh)
TW (1) TW200805619A (zh)
WO (1) WO2007088757A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100891330B1 (ko) 2007-02-21 2009-03-31 삼성전자주식회사 반도체 패키지 장치와, 반도체 패키지의 제조방법과,반도체 패키지 장치를 갖는 카드 장치 및 반도체 패키지장치를 갖는 카드 장치의 제조 방법
JP5141187B2 (ja) 2007-10-26 2013-02-13 富士通株式会社 Ｒｆｉｄタグ製造方法
US10251273B2 (en) * 2008-09-08 2019-04-02 Intel Corporation Mainboard assembly including a package overlying a die directly attached to the mainboard
JP4945682B2 (ja) 2010-02-15 2012-06-06 株式会社東芝 半導体記憶装置およびその製造方法
JP5337110B2 (ja) * 2010-06-29 2013-11-06 株式会社東芝 半導体記憶装置
US8553420B2 (en) 2010-10-19 2013-10-08 Tessera, Inc. Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics
US8304881B1 (en) 2011-04-21 2012-11-06 Tessera, Inc. Flip-chip, face-up and face-down wirebond combination package
US8970028B2 (en) 2011-12-29 2015-03-03 Invensas Corporation Embedded heat spreader for package with multiple microelectronic elements and face-down connection
US8952516B2 (en) 2011-04-21 2015-02-10 Tessera, Inc. Multiple die stacking for two or more die
US8928153B2 (en) 2011-04-21 2015-01-06 Tessera, Inc. Flip-chip, face-up and face-down centerbond memory wirebond assemblies
US8633576B2 (en) * 2011-04-21 2014-01-21 Tessera, Inc. Stacked chip-on-board module with edge connector
US9013033B2 (en) 2011-04-21 2015-04-21 Tessera, Inc. Multiple die face-down stacking for two or more die

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1512580A (zh) * 2002-12-27 2004-07-14 松下电器产业株式会社 半导体装置及其制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2847949B2 (ja) * 1990-10-31 1999-01-20 松下電器産業株式会社 半導体装置
JPH06309523A (ja) * 1993-04-23 1994-11-04 Fuji Film Micro Device Kk メモリカード
JPH098222A (ja) * 1995-06-14 1997-01-10 Matsushita Electric Works Ltd 半導体装置を搭載した電子部品装置
JPH10240877A (ja) * 1997-02-28 1998-09-11 Fujitsu Ltd Ｉｃカード
JP2000085610A (ja) * 1998-09-17 2000-03-28 Toyota Motor Corp 車両用操舵制御装置
JP2001102516A (ja) * 1999-09-27 2001-04-13 Toshiba Corp 半導体装置およびその製造方法
JP2002109498A (ja) * 2000-09-28 2002-04-12 Toshiba Corp 携帯可能電子媒体
JP3499202B2 (ja) * 2000-10-16 2004-02-23 沖電気工業株式会社 半導体装置の製造方法
JP2002288618A (ja) * 2001-03-23 2002-10-04 Toshiba Corp 携帯可能電子媒体及び電子回路部品

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1512580A (zh) * 2002-12-27 2004-07-14 松下电器产业株式会社 半导体装置及其制造方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
JP特开2001-102516A 2001.04.13
JP特开2002-109498A 2002.04.12
JP特开2002-288618A 2002.10.04
JP特开2004-167553A 2004.06.17

Also Published As

Publication number Publication date
TW200805619A (en) 2008-01-16
JP4946872B2 (ja) 2012-06-06
JPWO2007088757A1 (ja) 2009-06-25
WO2007088757A1 (ja) 2007-08-09
CN101375299A (zh) 2009-02-25

Similar Documents

Publication Publication Date Title
CN101375299B (zh) 存储卡及存储卡的制造方法
CN101689252A (zh) 存储卡及其制造方法
CN1323435C (zh) 模块部件
CN102263084B (zh) 半导体芯片及具有堆叠芯片结构的半导体封装
CN101371268B (zh) 存储卡以及存储卡的制造方法
CN100576531C (zh) 半导体封装及其制造方法
CN101405752B (zh) 存储卡
CN103201836B (zh) 具有面阵单元连接体的可堆叠模塑微电子封装
CN101621043B (zh) 标准芯片尺寸封装
CN102074484B (zh) 在一个引线框封装内将互连板贴装到半导体晶片上的方法
CN101188221A (zh) 布线基板和采用该布线基板的半导体器件
US7933127B2 (en) Memory card and memory card manufacturing method
CN101341593A (zh) 多晶片集成电路封装
CN101083257A (zh) 半导体装置
CN101800209A (zh) 具有凹涡结构导线架的覆晶半导体组件封装
CN104916592A (zh) 半导体装置的制造方法及半导体装置
CN101071810A (zh) 半导体器件
CN106257652A (zh) 封装模块
CN103985675A (zh) 半导体装置
CN103826386A (zh) 电子电路及其制造方法以及电子部件
CN103299551A (zh) 高频模块
CN103000599A (zh) 覆晶封装结构及其形成方法
US20220302084A1 (en) Semiconductor device
US6828662B2 (en) Semiconductor device
US7521778B2 (en) Semiconductor device and method of manufacturing the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120808

Termination date: 20140124