KR100891330B1 - 반도체 패키지 장치와, 반도체 패키지의 제조방법과,반도체 패키지 장치를 갖는 카드 장치 및 반도체 패키지장치를 갖는 카드 장치의 제조 방법 - Google Patents

반도체 패키지 장치와, 반도체 패키지의 제조방법과,반도체 패키지 장치를 갖는 카드 장치 및 반도체 패키지장치를 갖는 카드 장치의 제조 방법 Download PDF

Info

Publication number
KR100891330B1
KR100891330B1 KR1020070017537A KR20070017537A KR100891330B1 KR 100891330 B1 KR100891330 B1 KR 100891330B1 KR 1020070017537 A KR1020070017537 A KR 1020070017537A KR 20070017537 A KR20070017537 A KR 20070017537A KR 100891330 B1 KR100891330 B1 KR 100891330B1
Authority
KR
South Korea
Prior art keywords
conductor
semiconductor chip
substrate
window
insulator
Prior art date
Application number
KR1020070017537A
Other languages
English (en)
Other versions
KR20080077836A (ko
Inventor
김동한
최기원
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070017537A priority Critical patent/KR100891330B1/ko
Priority to US11/959,276 priority patent/US7728422B2/en
Priority to DE102008008068A priority patent/DE102008008068A1/de
Priority to TW097105921A priority patent/TWI431754B/zh
Priority to JP2008039600A priority patent/JP5164599B2/ja
Priority to CN2008100808376A priority patent/CN101252115B/zh
Publication of KR20080077836A publication Critical patent/KR20080077836A/ko
Application granted granted Critical
Publication of KR100891330B1 publication Critical patent/KR100891330B1/ko
Priority to US12/768,857 priority patent/US8329507B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07743—External electrical contacts
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73259—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92224—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

본 발명은 IC 카드 등 각종 전자 카드용 칩-온-보드 반도체 패키지 및 카드를 구성함에 있어 도전체의 개수를 줄여서 공정을 단축하고, 패키지의 두께를 줄여서 집적화가 가능한 동시에 카드와 접착되는 패키지의 견착면적을 넓게 확보하여 칩의 크기가 커지더라도 카드와 견고한 고정을 가능하게 하는 반도체 패키지 장치와, 반도체 패키지의 제조방법과, 반도체 패키지 장치를 갖는 카드 장치 및 반도체 패키지 장치를 갖는 카드 장치의 제조 방법에 관한 것으로서, 본 발명의 반도체 패키지 장치는, 범프가 형성된 반도체 칩; 상기 반도체 칩이 삽입되는 관통창이 형성된 기판; 상기 기판에 형성되고, 범프와 전기적으로 연결되는 도전체; 및 상기 반도체 칩과 도전체 사이에 설치되는 절연체;를 포함하여 이루어지는 것을 특징으로 하기 때문에 카드 몸체와 반도체 패키지 장치와의 견고한 고정을 가능하게 하고, 카드 및 반도체 패키지 장치의 내구성을 크게 증대시킬 수 있으며, 기판의 관통창에 칩을 삽입하여 기판의 두께와 칩의 두께를 서로 중복시켜서 반도체 패키지 장치의 전체 두께를 혁신적으로 줄일 수 있고, 기존의 2개의 도전체를 1개로 줄일 수 있어서, 작업 공수와, 작업 시간과, 작업 인력과, 작업 장비 등을 절감하여 원가가 크게 낮출 수 있는 효과를 갖는다.

Description

반도체 패키지 장치와, 반도체 패키지의 제조방법과, 반도체 패키지 장치를 갖는 카드 장치 및 반도체 패키지 장치를 갖는 카드 장치의 제조 방법{Semiconductor package apparatus, Manufacturing method of the semiconductor package apparatus, Card apparatus having the semiconductor package apparatus and Manufacturing method of the card apparatus having the semiconductor package apparatus}
도 1은 종래의 칩-온-보드 반도체 패키지 장치의 일례를 나타내는 단면도이다.
도 2는 종래의 칩-온-보드 반도체 패키지 장치의 다른 일례를 나타내는 단면도이다.
도 3은 본 발명의 바람직한 일 실시예에 따른 반도체 패키지 장치를 나타내는 단면도이다.
도 4는 도 3의 칩 분해 사시도이다.
도 5는 도 4의 다른 일례를 나타내는 칩 분해 사시도이다.
도 6은 도 4의 또 다른 일례를 나타내는 칩 분해 사시도이다.
도 7은 도 4의 또 다른 일례를 나타내는 칩 분해 사시도이다.
도 8은 도 7의 범프 결합 상태를 확대하여 나타내는 결합 상태 단면도이다.
도 9는 본 발명의 바람직한 다른 실시예에 따른 반도체 패키지 장치를 나타내는 단면도이다.
도 10은 본 발명의 바람직한 또 다른 실시예에 따른 반도체 패키지 장치를 나타내는 단면도이다.
도 11은 도 10의 다른 일례를 나타내는 단면도이다.
도 12는 도 10의 또 다른 일례를 나타내는 단면도이다.
도 13은 본 발명의 바람직한 또 다른 실시예에 따른 반도체 패키지 장치를 나타내는 단면도이다.
도 14는 본 발명의 바람직한 또 다른 실시예에 따른 반도체 패키지 장치를 나타내는 단면도이다.
도 15는 본 발명의 바람직한 또 다른 실시예에 따른 반도체 패키지 장치를 나타내는 단면도이다.
도 16은 도 15의 다른 일례를 나타내는 단면도이다.
도 17은 본 발명의 바람직한 또 다른 실시예에 따른 반도체 패키지 장치를 나타내는 단면도이다.
도 18은 도 17의 다른 일례를 나타내는 단면도이다.
도 19는 본 발명의 바람직한 또 다른 실시예에 따른 반도체 패키지 장치를 나타내는 단면도이다.
도 20은 도 19의 다른 일례를 나타내는 단면도이다.
도 21은 본 발명의 바람직한 일 실시예에 따른 반도체 패키지 장치를 갖는 카드 장치를 나타내는 반도체 패키지 분해 사시도이다.
본 발명은 반도체 패키지 장치와, 반도체 패키지의 제조방법과, 반도체 패키지 장치를 갖는 카드 장치 및 반도체 패키지 장치를 갖는 카드 장치의 제조 방법에 관한 것으로서, 더욱 상세하게는 IC 카드 등 각종 전자 카드용 칩-온-보드 반도체 패키지 및 카드를 구성함에 있어 도전체의 개수를 줄여서 공정을 단축하고, 패키지의 두께를 줄여서 집적화가 가능한 동시에 카드와 접착되는 패키지의 견착면적을 넓게 확보하여 칩의 크기가 커지더라도 카드와 견고한 고정을 가능하게 하는 반도체 패키지 장치와, 반도체 패키지의 제조방법과, 반도체 패키지 장치를 갖는 카드 장치 및 반도체 패키지 장치를 갖는 카드 장치의 제조 방법을 제공함에 있다.
일반적으로 기존의 자기 띠가 형성된 마그네틱 카드(Magnetic card)를 대체하는 것으로서, 집적회로가 형성된 반도체 칩이 내장되는 집적회로 카드, 즉 IC 카드 등의 전자 카드의 사용이 늘고 있다.
특히, 이러한 전자 카드에 사용되는 반도체 패키지는, 칩이 기판에 직접 실장되는 방식의 칩-온-보드(Chip-On-Board; COB) 패키지 형태의 반도체 패키지 장치가 널리 사용되고 있다.
여기서, 도 1에 도시된 바와 같이, 통상적인 칩-온-보드형 반도체 패키지 장치(1)는, 카드 몸체(2)의 일면에 형성된 삽입홈(2a)에 삽입되어 그 견착면(1a)이 카드 몸체(2)에 접착되는 것으로서, 반도체 칩(3)과, 상기 반도체 칩(3)과 접촉되어 설치되는 기판(4)과, 상기 기판(4)의 일면에 형성되는 도전체(5) 및 상기 기판(4)에 형성된 와이어홀(4a)을 통해 상기 도전체(5)과 반도체 칩(3)에 형성된 회로면(3a)을 전기적으로 연결시키는 와이어(6)를 구비하여 이루어지는 구성이다.
이 때, 상기 반도체 칩(3)의 회로면(3a)은 상기 기판(4)과 반대 방향을 향하는 것으로서, 이러한 회로면(3a)을 외부의 기기와 접촉 단자(Contact terminal) 역할을 하는 도전체(5)과 전기적으로 연결시키기 위하여 반드시 와이어(6)가 필요한 구성이다.
그러나, 이러한 통상적인 칩-온-보드형 반도체 패키지 장치(1)는, 패키지 장치(1)의 전체의 폭(A+B+A)이 한정되어 있는 경우, 상기 칩(3) 양측에 반드시 설치되어야 하는 상기 와이어(6)가 차지하는 길이로 인해 가운데 비접촉부분의 길이(B)가 커지고, 상대적으로 상기 카드 몸체(2)와 반도체 패키지 장치(1)가 접착되는 부분인 견착면(1a)의 길이(A)가 작아져서 상기 카드 몸체(2)로부터 반도체 패키지 장치(1)가 이탈되거나 쉽게 파손되는 등의 문제점이 있었다.
특히, 칩(3)의 사이즈가 증대되거나, 카드 몸체(2)의 구부러짐이나 카드의 사용 요구 환경이 더욱 가혹해지는 경우, 이러한 반도체 패키지 장치(1)가 파손되거나 상기 카드 몸체(2)로부터 쉽게 이탈되는 문제가 더욱 심각해지고, 카드 제작 업체의 반도체 패키지 장치(1)에 대한 내구성 허용치가 더욱 까다로워지는 문제점이 있었다.
따라서, 이러한 견착면(1a)의 길이(A)를 증대시키는 방안이 절실히 요구되고 있는 실정이다.
한편, 이러한 종래의 문제점을 해결하기 위하여 기존에는, 도 2에 도시된 바와 같이, 기판(14)과, 상기 기판(14)의 일면에 형성된 제 1 도전체(15)과, 상기 기판(14)의 타면에 형성되고, 상기 제 1 도전체(15)과 비아(16)(Via)를 통해 서로 전기적으로 연결되는 제 2 도전체(17)과, 상기 제 2 도전체(17)과 연결되도록 범프(18)(Bump)가 형성된 반도체 칩(13) 및 상기 반도체 칩(13)과 제 2 도전체(17) 사이에 설치되는 봉지제(19)를 구비하여 이루어지는 플립 칩(Flip Chip) 방식의 칩-온-보드형 반도체 패키지 장치(11)가 개발된 바 있다.
그러나, 이러한 기존의 플립 칩 방식의 반도체 패키지 장치(11)는, 반드시 제 1 도전체(15)과 제 2 도전체(17)을 구비하여 이루어지는 것으로서, 도전체(15)(17)이 2개 층을 이루기 때문에 2개의 도전체(15)(17)을 각각 형성하는 데 많은 작업 공수와, 작업 시간과, 작업 인력과, 작업 장비 등이 소요되어 원가가 크게 상승하는 문제점이 있었다.
또한, 2개의 도전체(15)(17)이 각각 차지하는 두께가 반드시 존재하고, 기판(14)이 차지하는 두께와, 칩(13)이 차지하는 두께가 서로 중복될 수 없기 때문에 전체 두께(T)는, 제 1 도전체(15)의 두께와, 기판(14)의 두께와, 제 2 도전체(17)의 두께와 범프(18)의 두께 및 칩(13)의 두께를 모두 더한 두께로서, 매우 두꺼워지는 문제점이 있었다.
또한, 칩(13)과 제 2 도전체(17)의 견고한 고정이 가능하도록 칩(13)의 좌우로 봉지제(19)가 충분한 넓이를 차지하여야 하기 때문에 실제로 견착면(11a)의 길 이(A)를 증대시킬 수 없었던 문제점이 있었다.
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은, 한정된 공간 안에서 칩의 사이즈가 증대되더라도 카드 몸체와 반도체 패키지 장치와 접착되는 견착면의 넓이를 충분히 확보하여 카드 몸체와 반도체 패키지 장치와의 견고한 고정을 가능하게 하고, 이로 인해 카드 및 반도체 패키지 장치의 내구성을 크게 증대시킬 수 있게 하는 반도체 패키지 장치와, 반도체 패키지의 제조방법과, 반도체 패키지 장치를 갖는 카드 장치 및 반도체 패키지 장치를 갖는 카드 장치의 제조 방법을 제공함에 있다.
또한, 본 발명의 다른 목적은, 견착면의 넓이를 증대시키는 동시에 기판의 관통창에 칩을 삽입하여 기판의 두께와 칩의 두께를 서로 중복시켜서 반도체 패키지 장치의 전체 두께를 혁신적으로 줄일 수 있게 하는 반도체 패키지 장치와, 반도체 패키지의 제조방법과, 반도체 패키지 장치를 갖는 카드 장치 및 반도체 패키지 장치를 갖는 카드 장치의 제조 방법을 제공함에 있다.
또한, 본 발명의 또 다른 목적은, 기존의 2개의 도전체를 1개로 줄일 수 있어서, 작업 공수와, 작업 시간과, 작업 인력과, 작업 장비 등을 절감하여 원가가 크게 낮출 수 있게 하는 반도체 패키지 장치와, 반도체 패키지의 제조방법과, 반도체 패키지 장치를 갖는 카드 장치 및 반도체 패키지 장치를 갖는 카드 장치의 제조 방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명의 반도체 패키지 장치는, 범프가 형성된 반도체 칩; 상기 반도체 칩이 삽입되는 관통창이 형성된 기판; 상기 기판에 형성되고, 범프와 전기적으로 연결되는 도전체; 및 상기 반도체 칩과 도전체 사이에 설치되는 절연체;를 포함하여 이루어지는 것을 특징으로 한다.
또한, 본 발명에 따르면, 상기 관통창은 상기 반도체 칩의 일부 또는 전부가 삽입될 수 있도록 적어도 상기 반도체 칩의 크기 이상으로 형성되는 것이 바람직하다.
또한, 본 발명에 따르면, 상기 반도체 칩은, 범프가 형성된 회로면이 상기 기판을 향하도록 상기 기판의 관통창에 삽입되고, 상기 도전체는, 상기 관통창으로 삽입된 상기 반도체 칩의 범프와 전기적으로 서로 연결될 수 있도록 상기 범프와 대응하는 위치에 형성되며, 상기 절연체는, 상기 범프와 상기 반도체 칩의 회로면이 외부로 노출되지 않도록 상기 범프를 둘러싸는 것이 가능하다.
또한, 본 발명에 따르면, 상기 도전체는, 상기 기판 위에 금속박을 형성하고, 사진공정으로 불필요한 부분을 식각하여 남은 부분으로 이루어지는 것이 가능하다.
또한, 본 발명에 따르면, 상기 도전체는, 일단이 상기 관통창의 일측 기판에 고정되고, 중심부분이 상기 관통창을 가로질러서 타단이 상기 관통창의 타측 기판에 고정되도록 길게 연장되는 연장부가 형성되는 것이 가능하다.
또한, 본 발명에 따르면, 상기 절연체는, 상기 관통창에 액상으로 주입되어 경화되는 접착제로서, 에폭시 수지 성분을 포함하거나, 상기 관통창에 충진되는 봉 지제이거나, 상기 관통창에 삽입되고, 상기 범프가 관통하는 구멍이 형성되는 절연 조립체이거나, 이방성 도전 필름(ACF; Anisotropic Conductive Film)인 것이 가능하다.
또한, 본 발명에 따르면, 상기 도전체와 그 이웃하는 도전체 사이의 이격 공간으로 절연체가 누출되는 것이 방지되도록 상기 도전체와 절연체 사이에 절연재질의 누출 방지막이 설치되거나, 상기 도전체와 그 이웃하는 도전체 사이의 이격 공간으로 절연체가 누출되는 것이 방지되도록 상기 도전체와 그 이웃하는 도전체 사이에 절연재질의 메꿈층이 설치되거나, 상기 도전체와 그 이웃하는 도전체 사이의 이격 공간으로 절연체가 누출되는 것이 방지되도록 상기 도전체와 그 이웃하는 도전체 사이의 이격 공간을 덮는 보호막이 설치되는 것이 가능하다.
또한, 본 발명의 반도체 패키지 장치는, 상기 반도체 칩에 적어도 하나 이상의 층으로 적층되고, 상기 도전체와 신호 전달매체로 연결되는 적어도 하나의 다층형 반도체 칩;을 더 포함하여 이루어지는 것이 가능하다.
또한, 본 발명에 따르면, 상기 신호 전달매체는, 상기 도전체 또는 이웃하는 반도체 칩의 회로면과 전기적으로 연결되는 와이어(Wire)이거나, 상기 도전체 또는 이웃하는 반도체 칩의 회로면과 전기적으로 연결되도록 칩을 관통하여 형성된 트루 비아(Through Via)이거나, 상기 도전체 또는 이웃하는 반도체 칩의 회로면과 전기적으로 연결되는 범프(Bump) 또는 볼(Ball)인 것이 가능하다.
한편, 상기 목적을 달성하기 위한 본 발명의 반도체 패키지의 제조방법은, 기판에 반도체 칩이 삽입될 수 있는 크기의 관통창을 형성하는 관통창 형성 단계; 상기 기판의 일면에 도전체가 상기 관통창을 통해 부분적으로 노출되도록 도전체를 형성하는 도전체 형성 단계; 상기 반도체 칩의 회로면이 기판을 향하도록 상기 반도체 칩을 상기 관통창 삽입하고, 상기 반도체 칩의 범프가 상기 도전체에 전기적으로 접촉되도록 연결하는 칩 삽입 단계; 및 상기 반도체 칩과 상기 기판과 상기 도전체가 물리적으로 서로 고정되도록 상기 반도체 칩과 도전체 사이에 절연체를 설치하는 절연체 설치 단계;를 포함하여 이루어지는 것을 특징으로 한다.
또한, 본 발명에 따르면, 상기 도전체 형성 단계는, 상기 기판 위에 금속박을 부착하거나 도금으로 형성하는 금속박 형성단계와, 상기 금속박을 사진공정으로 불필요한 부분을 식각하는 식각 단계를 포함하여 이루어지고, 상기 절연체 설치 단계는, 상기 관통창에 접착제 또는 봉지제를 액상으로 주입하고 경화시키는 것으로 이루어지거나, 상기 절연체 설치 단계는, 상기 칩 삽입 단계와 동시에 이루어지고, 상기 관통창에 삽입되고, 상기 범프가 관통하는 구멍이 형성되는 조립체를 상기 반도체 칩과 도전체 사이에 조립하여 이루어지거나, 상기 절연체 설치 단계는, 상기 칩 삽입 단계와 동시에 이루어지고, 이방성 도전 필름(ACF; Anisotropic Conductive Film)을 상기 반도체 칩과 도전체 사이에 설치하고, 상기 반도체 칩의 범프가 상기 도전체와 전기적으로 연결되도록 상기 반도체 칩을 도전체 방향으로 가압하여 이루어지는 것이 가능하다.
또한, 본 발명에 따르면, 상기 도전체 형성 단계에서, 형성된 도전체와 그 이웃하는 도전체의 일면에 상기 절연체가 누출되는 것이 방지되도록 누출 방지막이 설치되어 이루어지거나, 상기 도전체 형성 단계에서, 형성된 도전체와 그 이웃하는 도전체 사이에 상기 절연체가 누출되는 것이 방지되도록 스크린 프린팅 방식의 메꿈층이 설치되어 이루어지거나, 상기 도전체 형성 단계에서, 절연체가 누출되는 것이 방지되도록 상기 도전체와 그 이웃하는 도전체 사이의 이격 공간을 임시 박리지로 덮고, 상기 절연체 설치 단계 이후에 상기 임시 박리지를 상기 도전체로부터 제거하여 이루어지는 것이 가능하다.
또한, 본 발명의 반도체 패키지 장치의 제조방법은, 상기 칩 삽입 단계 이전에, 상기 반도체 칩에 다층형 반도체 칩을 적층하는 칩 형성 단계;를 더 포함하여 이루어지는 것이 가능하다.
또한, 본 발명에 따르면, 상기 칩 형성 단계는, 상기 도전체와 다층형 반도체 칩 또는 반도체 칩과 그 이웃하는 반도체 칩을 전기적으로 연결시킬 수 있도록 와이어 본딩하는 단계를 포함하여 이루어지거나, 상기 칩 형성 단계는, 상기 도전체와 다층형 반도체 칩 또는 반도체 칩과 그 이웃하는 반도체 칩을 전기적으로 연결시킬 수 있도록 상기 반도체 칩 또는 다층형 반도체 칩에 트루 비아(Through Via)를 형성하는 단계를 포함하여 이루어지는 것이 가능하다.
한편, 상기 목적을 달성하기 위한 본 발명의 반도체 패키지 장치를 갖는 카드 장치는, 범프가 형성된 반도체 칩과, 상기 반도체 칩이 삽입되는 관통창이 형성된 기판과, 상기 기판에 형성되고, 범프와 전기적으로 연결되는 도전체 및 상기 반도체 칩과 도전체 사이에 설치되는 절연체를 포함하여 이루어지는 반도체 패키지 장치; 및 상기 반도체 패키지 장치와 대응되도록 일면에 상기 반도체 패키지 장치가 삽입되는 삽입홈이 형성되고, 상기 삽입홈의 가운데부분에는 상기 반도체 칩과 대응되는 칩 삽입면이 형성되며, 상기 삽입홈의 테두리부분에 상기 기판의 어깨부분과 접착되는 견착면이 형성되는 카드 몸체;를 포함하여 이루어지는 것을 특징으로 한다.
한편, 상기 목적을 달성하기 위한 본 발명의 반도체 패키지 장치를 갖는 카드 장치의 제조 방법은, 기판에 반도체 칩이 삽입될 수 있는 크기의 관통창을 형성하는 관통창 형성 단계와, 상기 기판의 일면에 상기 관통창을 통해 부분적으로 노출되도록 도전체를 형성하는 도전체 형성 단계와, 상기 반도체 칩의 회로면이 기판을 향하도록 상기 반도체 칩을 상기 관통창 삽입하고, 상기 반도체 칩의 범프가 상기 도전체에 전기적으로 접촉되도록 연결하는 칩 삽입 단계 및 상기 반도체 칩과 상기 기판과 상기 도전체가 물리적으로 서로 고정되도록 상기 반도체 칩과 도전체 사이에 절연체를 설치하는 절연체 설치 단계를 포함하여 이루어지는 반도체 패키지 장치의 제조 단계; 상기 반도체 패키지 장치와 대응되도록 카드 몸체의 일면에 상기 반도체 패키지 장치가 삽입되는 삽입홈을 형성하고, 상기 삽입홈의 가운데부분에는 상기 반도체 칩과 대응되는 칩 삽입면을 형성하며, 상기 삽입홈의 테두리부분에 상기 기판의 어깨부분과 접착되는 견착면을 형성하는 카드 몸체 형성 단계; 및 상기 반도체 패키지 장치의 기판의 어깨부분과 상기 카드 몸체의 견착면을 접착시키는 패키지 접착 단계;를 포함하여 이루어지는 것을 특징으로 한다.
이하, 본 발명의 바람직한 여러 실시예들에 따른 반도체 패키지 장치와, 반도체 패키지의 제조방법과, 반도체 패키지 장치를 갖는 카드 장치 및 반도체 패키지 장치를 갖는 카드 장치의 제조 방법을 도면을 참조하여 상세히 설명한다.
먼저, 도 3 및 도 4에 도시된 바와 같이, 본 발명의 바람직한 일 실시예에 따른 반도체 패키지 장치(20)는, 카드 몸체(200)의 일면에 형성된 삽입홈(22a)에 삽입되어 견착면(20a)과 접촉되는 것으로서, 범프(21)(Bump)(또는 볼(Ball))가 형성된 반도체 칩(22)과, 상기 반도체 칩(22)이 삽입되는 관통창(23a)이 형성된 기판(23)과, 상기 기판(23)에 형성되고, 상기 범프(21)와 전기적으로 연결되는 도전체(24) 및 상기 반도체 칩(22)과 도전체(24) 사이에 설치되는 절연체(25)를 포함하여 이루어지는 구성이다.
여기서, 상기 관통창(23a)은 상기 반도체 칩(22)의 일부 또는 전부가 삽입될 수 있도록 적어도 상기 반도체 칩(22)의 크기 이상으로 형성된다.
또한, 상기 반도체 칩(22)은, 상기 범프(21)가 형성된 회로면(22a)이 상기 기판(23)을 향하는 플립 칩(Flip Chip) 방식으로서, 상기 기판(23)의 관통창(23a)에 삽입되어, 상기 기판(23)의 두께와 상기 반도체 칩(22)의 두께는 서로 중복됨으로써 반도체 패키지 장치(20)의 전체 두께(t)를 크게 줄일 수 있는 것이다.
또한, 상기 도전체(24)은, 상기 관통창(23a)으로 삽입된 상기 반도체 칩(22)의 범프(21)와 전기적으로 서로 연결될 수 있도록 상기 범프(21)와 대응하는 위치에 형성되는 금속인 것으로서, 상기 반도체 칩(22)이 상기 관통창(23a)에 삽입되어 상기 반도체 칩(22)의 범프(21)가 상기 도전체(24)에 직접 접촉될 수 있기 때문에 1개의 도전체(24)만으로 신호 전달이 충분한 것이다.
또한, 상기 절연체(25)는, 상기 범프(21)와 상기 반도체 칩(22)의 회로면(22a)이 외부로 노출되지 않도록 상기 범프(21)와 반도체 칩(22)의 회로면(22a)을 둘러싸는 것으로서, 상기 절연체(25)가 상기 관통창(23a)과 반도체 칩(22) 사이에 위치함으로써 상기 반도체 칩(22)과 기판(23)의 견고한 고정을 가능하게 할 수 있고, 이로 인해 반도체 패키지 장치(20) 전체의 폭(A1+B1+A1)이 한정되어 있는 경우라도, 상기 칩(22) 양측 노출되는 절연체(25) 길이를 최소화할 수 있어서 비접촉부분의 길이(B1)를 줄이고, 상대적으로 상기 카드 몸체(200)와 반도체 패키지 장치(20)가 접착되는 부분인 견착면(20a)의 길이(A1)를 늘려서 상기 카드 몸체(200)로부터 반도체 패키지 장치(20)가 이탈되거나 쉽게 파손되는 것을 방지할 수 있는 것이다.
한편, 상기 도전체(24)은, 상기 기판(22) 위에 금속박을 형성하고, 사진공정으로 불필요한 부분을 식각하여 남은 부분으로 이루어지는 것으로서, 도 4에 도시된 바와 같이, 상기 도전체(24)의 일단만 상기 관통창(23a)의 일측 기판(22)에 고정되도록 상기 도전체(24)을 형성하는 것도 가능하나, 이외에도, 도 5에 도시된 바와 같이, 상기 도전체(24)을 더욱 견고하게 고정할 수 있도록 상기 도전체(34)의 일단이 상기 관통창(23a)의 일측 기판(23)에 고정되고, 중심부분이 상기 관통창(23a)을 가로질러서 타단이 상기 관통창(23a)의 타측 기판(23)에 고정되도록 길게 연장되는 연장부(35)를 형성하는 것도 가능하다.
따라서, 이러한 연장부(35)가 형성된 상기 도전체(34)은 쉽게 절곡되거나 휘어지지 않고 상기 기판(23)에 견고하게 고정될 수 있는 것이다.
여기서, 상기 절연체(25)는, 도 3에 도시된 바와 같이, 상기 관통창(23a)에 액상으로 주입되어 경화되는 접착제(251)로 이루어지는 것이 바람직한 것으로서, 에폭시 수지 성분이나 기타 폴리 아미드 계열의 수지류 등을 포함하여 이루어지는 것이 가능하다.
이외에도, 상기 절연체(25)는, 상기 관통창(23a)에 충진되는 인캡슐레이션(Encapsulation) 용도의 모든 봉지제가 적용될 수 있는 것이다.
또한, 도 6에 도시된 바와 같이, 상기 절연체(25)는, 상기 관통창(23a)에 삽입되고, 상기 범프(21)가 관통하는 구멍(252a)이 형성되는 절연 조립체(252)가 적용되는 것도 가능하다.
여기서, 이러한 상기 절연 조립체(252)는 절연재질인 수지류를 미리 성형틀로 성형 몰딩하여 이루어진 것으로서, 이러한 절연 조립체(252)의 양면에 접착면 등을 형성하여 상기 반도체 칩(22)과 기판(23) 사이에 견고하게 고정되는 것이 바람직하다.
또한, 도 7에 도시된 바와 같이, 상기 절연체(25)는 이방성 도전 필름(253)(ACF; Anisotropic Conductive Film)이 적용되는 것도 가능하다.
여기서, 상기 이방성 도전 필름(253)은, 도 8에 도시된 바와 같이, 상기 반도체 칩(22)의 범프(21)가 상기 도전체(24) 방향으로 가압될 경우, 상기 이방성 도전 필름(253) 내부에 존재하는 도전성 성분(253a)들이 압력에 의해 서로 밀착되어 상기 반도체 칩(22)의 범프(21)와 상기 도전체(24)이 서로 전기적으로 연결될 수 있게 하는 것이다.
한편, 도 9에 도시된 바와 같이, 상기 도전체(24)과 그 이웃하는 도전체(24) 사이의 이격 공간으로 절연체(25)가 누출되는 것이 방지되도록 상기 도전체(24)과 절연체(25) 사이에 절연재질의 누출 방지막(40)이 설치되는 것이 바람직하다.
즉, 액상의 절연체(25)를 상기 기판(23)과 반도체 칩(22) 사이로 주입하여 경화시키는 경우, 상기 누출 방지막(40)이 상기 도전체(24)과 그 이웃하는 도전체(24) 사이의 이격 공간으로 절연체(25)가 누출되는 것을 방지할 수 있는 것이다.
여기서, 상기 누출 방지막(40)은, 상기 반도체 칩(22)과, 절연체(25)가 상기 기판(23)에 설치되기 이전에, 상기 도전체(24)과 그 이웃하는 도전체(24)의 일면에 도포 또는 설치되어 상기 절연체(25)의 경화 이후에도 제거되지 않는 절연 필름(401)이 적용될 수 있다.
또한, 도 10에 도시된 바와 같이, 상기 도전체(24)과 그 이웃하는 도전체(24) 사이의 이격 공간으로 절연체(25)가 누출되는 것이 방지되도록 상기 도전체(24)과 그 이웃하는 도전체(24) 사이에 절연재질의 메꿈층(41)이 설치되는 것도 가능하다.
여기서, 상기 메꿈층(41)은, 도 10에 도시된 바와 같이, 상기 도전체(24)의 두께와 동일한 두께로 형성되는 것도 가능하나, 도 11에 도시된 바와 같이, 상기 메꿈층(42)은, 상기 도전체(24)과 그 이웃하는 도전체(24) 사이의 누설전류와 박리현상을 보다 적극적으로 방지할 수 있도록 적어도 도전체(24) 두께 이상의 두께로 형성되어 상기 누설전류의 차단 효과를 더욱 증대시키거나, 도 12에 도시된 바와 같이, 상기 메꿈층(43)은, 상기 반도체 칩(22)에 도달되어 상기 누설전류를 더욱 완전히 차단할 수도 있는 것이다.
이러한 상기 메꿈층(41)(42)(43)은, 상기 반도체 칩(22)과, 절연체(25)가 상 기 기판(23)에 설치되기 이전에, 상기 도전체(24)에 스크린 프린팅되는 것이 바람직하다.
이외에도, 도 13에 도시된 바와 같이, 상기 도전체(24)과 그 이웃하는 도전체(24) 사이의 이격 공간으로 절연체(25)가 누출되는 것이 방지되도록 상기 도전체(24)과 그 이웃하는 도전체(24) 사이의 이격 공간을 덮는 보호막(44)이 설치될 수 있는 것으로서, 상기 보호막(44)은 상기 반도체 칩(22)과, 절연체(25)가 상기 기판(23)에 설치된 이후에 상기 도전체(24)으로부터 제거되는 임시 박리지(441)인 것이 바람직하다.
따라서, 액상의 절연체(25)를 상기 기판(23)과 반도체 칩(22) 사이로 주입하여 경화시키는 경우, 상기 임시 박리지(441)가 상기 도전체(24)과 그 이웃하는 도전체(24) 사이의 이격 공간으로 절연체(25)가 누출되는 것을 방지하는 동시에, 상기 이격 공간으로 액상의 절연체(25)가 충진되어 경화된 이후에는 제거될 수 있는 것이다.
한편, 본 발명의 바람직한 다른 실시예에 따른 반도체 패키지 장치(50)는, 상기 반도체 칩(52)에 적어도 하나 이상의 층으로 적층되고, 상기 도전체(54)과 신호 전달매체(56)로 연결되는 적어도 하나의 다층형 반도체 칩(57)을 더 포함하여 이루어지는 것이 가능하다.
여기서, 상기 신호 전달매체(56)는, 도 14 내지 도 20에 도시된 바와 같이, 적어도, 상기 도전체(54) 또는 이웃하는 반도체 칩(52)의 회로면(52a)과 전기적으로 연결되는 와이어(56)(561)(562)(563)(564)(565)(Wire)와, 상기 도전체(54) 또는 이웃하는 반도체 칩(52)의 회로면(52a)과 전기적으로 연결되도록 칩(52)(57)을 관통하여 형성된 트루 비아(59)(591)(592)(Through Via)와, 상기 도전체(54) 또는 이웃하는 반도체 칩(52)의 회로면(52a)과 전기적으로 연결되는 범프(58)(581)(582)(Bump) 또는 볼(Ball) 및 이들의 조합 중 어느 하나 이상을 선택하여 이루어지는 것이 가능하다.
즉, 도 14에 도시된 바와 같이, 상기 반도체 칩(52)은 범프(51)에 의해 그 회로면(52a)이 상기 도전체(54)과 전기적으로 연결되고, 상기 반도체 칩(52)의 아래로 적층되는 제 1 다층형 반도체 칩(571)은 그 회로면(571a)이 아래를 향하여 설치되는 것으로서, 제 1 와이어(561)에 의해 상기 도전체(54)과 전기적으로 연결되며, 상기 제 1 다층형 반도체 칩(571)의 아래로 적층되는 제 2 다층형 반도체 칩(572)은 그 회로면(572a)이 역시 아래를 향하여 설치되는 것으로서, 제 2 와이어(562)에 의해 상기 제 1 다층형 반도체 칩(571)의 회로면(571a)과 전기적으로 연결될 수 있는 것이다.
또한, 도 15에 도시된 바와 같이, 상기 반도체 칩(52)은 범프(51)에 의해 그 회로면(52a)이 상기 도전체(54)과 전기적으로 연결되고, 상기 반도체 칩(52)의 아래로 적층되는 다층형 반도체 칩(57)은 그 회로면(57a)이 위를 향하여 설치되는 것으로서, 상기 다층형 반도체 칩(57)의 범프(58)(또는 볼)는 상기 반도체 칩(52)을 관통하는 트루 비아(59)에 의해 상기 도전체(54)과 전기적으로 연결될 수 있는 것이다.
또한, 도 16에 도시된 바와 같이, 상기 반도체 칩(52)은 범프(51)에 의해 그 회로면(52a)이 상기 도전체(54)과 전기적으로 연결되고, 상기 반도체 칩(52)의 아래로 적층되는 제 1 다층형 반도체 칩(573)은 그 회로면(573a)이 위를 향하여 설치되는 것으로서, 상기 제 1 다층형 반도체 칩(573)의 제 1 범프(581)(또는 볼)는 상기 반도체 칩(52)을 관통하는 제 1 트루 비아(511)에 의해 상기 도전체(54)과 전기적으로 연결될 수 있고, 상기 제 1 다층형 반도체 칩(573)의 그 아래로 또 적층되는 제 2 다층형 반도체 칩(574)은 그 회로면(574a)이 역시 위를 향하여 설치되는 것으로서, 상기 제 2 다층형 반도체 칩(574)의 제 2 범프(582)(또는 볼)는 상기 제 1 다층형 반도체 칩(573)을 관통하는 제 2 트루 비아(512)에 의해 상기 제 1 다층형 반도체 칩(573)의 회로면(573a)과 전기적으로 연결될 수 있는 것이다.
또한, 도 17에 도시된 바와 같이, 상기 반도체 칩(52)은 범프(51)에 의해 그 회로면(52a)이 상기 도전체(54)과 전기적으로 연결되고, 상기 반도체 칩(52)의 아래로 적층되는 제 1 다층형 반도체 칩(575)은 그 회로면(575a)이 아래를 향하여 설치되는 것으로서, 와이어(563)에 의해 상기 도전체(54)과 전기적으로 연결되며, 상기 제 1 다층형 반도체 칩(575)의 아래로 적층되는 제 2 다층형 반도체 칩(576)은 그 회로면(576a)이 위를 향하여 설치되는 것으로서, 상기 범프(58)(또는 볼)에 의해 상기 제 1 다층형 반도체 칩(575)의 회로면(575a)과 전기적으로 연결될 수 있는 것이다.
또한, 도 18에 도시된 바와 같이, 상기 반도체 칩(52)은 범프(51)에 의해 그 회로면(52a)이 상기 도전체(54)과 전기적으로 연결되고, 상기 반도체 칩(52)의 아래로 적층되는 제 1 다층형 반도체 칩(575)은 그 회로면(575a)이 아래를 향하여 설 치되는 것으로서, 와이어(563)에 의해 상기 도전체(54)과 전기적으로 연결되며, 상기 제 1 다층형 반도체 칩(575)의 아래로 적층되는 제 2 다층형 반도체 칩(576)은 그 회로면(576a)이 위를 향하여 설치되는 것으로서, 상기 제 1 범프(581)(또는 볼)에 의해 상기 제 1 다층형 반도체 칩(575)의 회로면(575a)과 전기적으로 연결될 수 있는 것이고, 상기 제 2 다층형 반도체 칩(576)의 아래로 적층되는 제 3 다층형 반도체 칩(577)은 그 회로면(577a)이 역시 위를 향하여 설치되는 것으로서, 상기 제 3 다층형 반도체 칩(577)의 제 2 범프(582)(또는 볼)는 상기 제 2 다층형 반도체 칩(576)을 관통하는 트루 비아(59)에 의해 상기 제 2 다층형 반도체 칩(576)의 회로면(576a)과 전기적으로 연결될 수 있는 것이다.
또한, 도 19에 도시된 바와 같이, 상기 반도체 칩(52)은 범프(51)에 의해 그 회로면(52a)이 상기 도전체(54)과 전기적으로 연결되고, 상기 반도체 칩(52)의 아래로 적층되는 제 1 다층형 반도체 칩(578)은 그 회로면(578a)이 아래를 향하여 설치되는 것으로서, 범프(58)(또는 볼)를 통해 제 2 다층형 반도체 칩(579)을 관통하는 트루 비아(59)를 거쳐 역시 아래를 향하여 설치되는 상기 제 2 다층형 반도체 칩(579)의 회로면(579a)과 전기적으로 연결되고, 상기 제 2 다층형 반도체 칩(579)은 와이어(564)에 의해 상기 도전체(54)과 전기적으로 연결될 수 있는 것이다.
또한, 도 20에 도시된 바와 같이, 상기 반도체 칩(52)은 범프(51)에 의해 그 회로면(52a)이 상기 도전체(54)과 전기적으로 연결되고, 상기 반도체 칩(52)의 아래로 적층되는 제 1 다층형 반도체 칩(578)은 그 회로면(578a)이 아래를 향하여 설치되는 것으로서, 제 1 범프(581)(또는 볼)를 통해 제 2 다층형 반도체 칩(579)을 관통하는 제 1 트루 비아(591)를 거쳐 역시 아래를 향하여 설치되는 상기 제 2 다층형 반도체 칩(579)의 회로면(579a)과 전기적으로 연결되고, 상기 제 2 다층형 반도체 칩(579) 역시 그 회로면(579a)이 아래를 향하여 설치되는 것으로서, 제 2 범프(582)(또는 볼)를 통해 제 3 다층형 반도체 칩(580)을 관통하는 제 2 트루 비아(592)를 거쳐 역시 아래를 향하여 설치되는 상기 제 3 다층형 반도체 칩(580)의 회로면(580a)과 전기적으로 연결되며, 상기 제 3 다층형 반도체 칩(580)은 와이어(565)에 의해 상기 도전체(54)과 전기적으로 연결될 수 있는 것이다.
이외에도 매우 다양한 형태의 신호전달매체를 이용하여 다층형 반도체 칩을 적층할 수 있는 것이다.
이러한 본 발명의 반도체 패키지 장치의 제조방법을 설명하면, 본 발명의 반도체 패키지 장치의 제조방법은, 기판에 반도체 칩이 삽입될 수 있는 크기의 관통창을 형성하는 관통창 형성 단계와, 상기 기판의 일면에 도전체가 상기 관통창을 통해 부분적으로 노출되도록 도전체를 형성하는 도전체 형성 단계와, 상기 반도체 칩의 회로면이 기판을 향하도록 상기 반도체 칩을 상기 관통창 삽입하고, 상기 반도체 칩의 범프가 상기 도전체에 전기적으로 접촉되도록 연결하는 칩 삽입 단계 및 상기 반도체 칩과 상기 기판과 상기 도전체가 물리적으로 서로 고정되도록 상기 반도체 칩과 도전체 사이에 절연체를 설치하는 절연체 설치 단계를 포함하여 이루어지는 것이다.
여기서, 상기 도전체 형성 단계는, 상기 기판 위에 금속박을 부착하거나 도금으로 형성하는 금속박 형성단계와, 상기 금속박을 사진공정으로 불필요한 부분을 식각하는 식각 단계를 포함하여 이루어지는 것이 바람직하다.
또한, 상기 절연체 설치 단계는, 상기 관통창에 접착제 또는 봉지제를 액상으로 주입하고 경화시키는 것으로 이루어지거나, 상기 칩 삽입 단계와 동시에 이루어지고, 상기 관통창에 삽입되고, 상기 범프가 관통하는 구멍이 형성되는 조립체를 상기 반도체 칩과 도전체 사이에 조립하여 이루어지거나, 상기 칩 삽입 단계와 동시에 이루어지고, 이방성 도전 필름(ACF; Anisotropic Conductive Film)을 상기 반도체 칩과 도전체 사이에 설치하고, 상기 반도체 칩의 범프가 상기 도전체와 전기적으로 연결되도록 상기 반도체 칩을 도전체 방향으로 가압하여 이루어지는 것이 가능하다.
한편, 상기 도전체 형성 단계에서, 형성된 도전체와 그 이웃하는 도전체의 일면에 상기 절연체가 누출되는 것이 방지되도록 누출 방지막이 설치되거나, 상기 도전체 형성 단계에서, 형성된 도전체와 그 이웃하는 도전체 사이에 상기 절연체가 누출되는 것이 방지되도록 스크린 프린팅 방식의 메꿈층이 설치되어 이루어지거나, 상기 절연체가 누출되는 것이 방지되도록 상기 도전체와 그 이웃하는 도전체 사이의 이격 공간을 임시 박리지로 덮고, 상기 절연체 설치 단계 이후에 상기 임시 박리지를 상기 도전체로부터 제거하여 이루어지는 것이 가능하다.
한편, 본 발명의 반도체 패키지 장치의 제조방법은, 상기 칩 삽입 단계 이전에, 상기 반도체 칩에 다층형 반도체 칩을 적층하는 칩 형성 단계를 더 포함하여 이루어질 수 있는 것으로서, 상기 칩 형성 단계는, 상기 도전체와 다층형 반도체 칩 또는 반도체 칩과 그 이웃하는 반도체 칩을 전기적으로 연결시킬 수 있도록 와 이어 본딩하거나, 상기 도전체와 다층형 반도체 칩 또는 반도체 칩과 그 이웃하는 반도체 칩을 전기적으로 연결시킬 수 있도록 상기 반도체 칩 또는 다층형 반도체 칩에 트루 비아(Through Via)를 형성하는 것이 가능하다.
한편, 도 21에 도시된 바와 같이, 본 발명의 바람직한 일 실시예에 따른 반도체 패키지 장치(20)를 갖는 카드 장치(100)는, 크게 반도체 패키지 장치(20) 및 카드 몸체(200)를 포함하여 이루어지는 구성이다.
여기서, 상기 반도체 패키지 장치(20)는, 도 3에 도시된 바와 같이, 범프(21)가 형성된 반도체 칩(22)과, 상기 반도체 칩(22)이 삽입되는 관통창(23a)이 형성된 기판(23)과, 상기 기판(23)에 형성되고, 범프(21)와 전기적으로 연결되는 도전체(24) 및 상기 반도체 칩(22)과 도전체(24) 사이에 설치되는 절연체(25)를 포함하여 이루어지는 것이다.
또한, 상기 카드 몸체(200)는, 상기 반도체 패키지 장치(20)와 대응되도록 일면에 상기 반도체 패키지 장치(20)가 삽입되는 삽입홈(22a)이 형성되고, 상기 삽입홈(22a)의 가운데부분에는 상기 반도체 칩(22)과 대응되는 칩 삽입면(221a)이 형성되며, 상기 삽입홈(22a)의 테두리부분에 상기 기판(23)의 어깨부분인 견착면(20a)과 대응되는 대응면(222a)이 형성되는 것이다.
따라서, 이러한 구조적으로 넓은 견착면(20a)을 갖는 본 발명의 반도체 패키지 장치(20)를 갖는 카드 장치(100)는, 한정된 공간 안에서 칩(22)의 사이즈가 증대되더라도 카드 몸체(200)와 반도체 패키지 장치(20)와 접착되는 견착면(20a)의 넓이를 충분히 확보하여 카드 몸체(200)와 반도체 패키지 장치(20)와의 견고한 고 정을 가능하게 하고, 이로 인해 카드 몸체(200) 및 반도체 패키지 장치(20)의 내구성을 크게 증대시킬 수 있는 것이다.
한편, 본 발명의 반도체 패키지 장치를 갖는 카드 장치의 제조 방법은, 기판에 반도체 칩이 삽입될 수 있는 크기의 관통창을 형성하는 관통창 형성 단계와, 상기 기판의 일면에 상기 관통창을 통해 부분적으로 노출되도록 도전체를 형성하는 도전체 형성 단계와, 상기 반도체 칩의 회로면이 기판을 향하도록 상기 반도체 칩을 상기 관통창 삽입하고, 상기 반도체 칩의 범프가 상기 도전체에 전기적으로 접촉되도록 연결하는 칩 삽입 단계 및 상기 반도체 칩과 상기 기판과 상기 도전체가 물리적으로 서로 고정되도록 상기 반도체 칩과 도전체 사이에 절연체를 설치하는 절연체 설치 단계를 포함하여 이루어지는 반도체 패키지 장치의 제조 단계와, 상기 반도체 패키지 장치와 대응되도록 카드 몸체의 일면에 상기 반도체 패키지 장치가 삽입되는 삽입홈을 형성하고, 상기 삽입홈의 가운데부분에는 상기 반도체 칩과 대응되는 칩 삽입면을 형성하며, 상기 삽입홈의 테두리부분에 상기 기판의 어깨부분과 접착되는 견착면을 형성하는 카드 몸체 형성 단계 및 상기 반도체 패키지 장치의 기판의 어깨부분과 상기 카드 몸체의 견착면을 접착시키는 패키지 접착 단계를 포함하여 이루어지는 것이다.
따라서, 제작 방법에 따른 본 발명의 반도체 패키지 장치를 갖는 카드 장치는, 한정된 공간 안에서 칩의 사이즈가 증대되더라도 카드 몸체와 반도체 패키지 장치와 접착되는 견착면의 넓이를 충분히 확보하여 카드 몸체와 반도체 패키지 장치와의 견고한 고정을 가능하게 하고, 이로 인해 카드 및 반도체 패키지 장치의 내 구성을 크게 증대시킬 수 있는 것이다.
본 발명은 상술한 여러 실시예들에 한정되지 않으며, 본 발명의 사상을 해치지 않는 범위 내에서 당업자에 의한 변형이 가능함은 물론이다.
따라서, 본 발명에서 권리를 청구하는 범위는 상세한 설명의 범위 내로 정해지는 것이 아니라 후술되는 청구범위와 이의 기술적 사상에 의해 한정될 것이다.
이상에서와 같이 본 발명의 반도체 패키지 장치와, 반도체 패키지의 제조방법과, 반도체 패키지 장치를 갖는 카드 장치 및 반도체 패키지 장치를 갖는 카드 장치의 제조 방법에 의하면, 카드 몸체와 반도체 패키지 장치와의 견고한 고정을 가능하게 하고, 카드 및 반도체 패키지 장치의 내구성을 크게 증대시킬 수 있으며, 기판의 관통창에 칩을 삽입하여 기판의 두께와 칩의 두께를 서로 중복시켜서 반도체 패키지 장치의 전체 두께를 혁신적으로 줄일 수 있고, 기존의 2개의 도전체를 1개로 줄일 수 있어서, 작업 공수와, 작업 시간과, 작업 인력과, 작업 장비 등을 절감하여 원가가 크게 낮출 수 있는 효과를 갖는 것이다.

Claims (36)

  1. 범프가 형성된 반도체 칩;
    상기 반도체 칩이 삽입되는 관통창이 형성된 기판;
    상기 기판에 형성되고, 범프와 전기적으로 연결되는 도전체; 및
    상기 반도체 칩과 도전체 사이에 설치되는 절연체;를 포함하여 이루어지고,
    상기 도전체와 그 이웃하는 도전체 사이의 이격 공간으로 절연체가 누출되는 것이 방지되도록 상기 도전체와 절연체 사이에 절연재질의 누출 방지막이 설치되는 것을 특징으로 하는 반도체 패키지 장치.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제 1항에 있어서,
    상기 도전체는, 상기 기판 위에 금속박을 형성하고, 사진공정으로 불필요한 부분을 식각하여 남은 부분으로 이루어지는 것을 특징으로 하는 반도체 패키지 장치.
  6. 제 1항에 있어서,
    상기 도전체는, 일단이 상기 관통창의 일측 기판에 고정되고, 중심부분이 상기 관통창을 가로질러서 타단이 상기 관통창의 타측 기판에 고정되도록 길게 연장되는 연장부가 형성되는 것을 특징으로 하는 반도체 패키지 장치.
  7. 제 1항에 있어서,
    상기 절연체는, 상기 관통창에 액상으로 주입되어 경화되는 접착제를 포함하여 이루어지는 것을 특징으로 하는 반도체 패키지 장치.
  8. 제 7항에 있어서,
    상기 접착제는, 에폭시 수지 성분을 포함하여 이루어지는 것을 특징으로 하 는 반도체 패키지 장치.
  9. 제 1항에 있어서,
    상기 절연체는, 상기 관통창에 충진되는 봉지제를 포함하여 이루어지는 것을 특징으로 하는 반도체 패키지 장치.
  10. 범프가 형성된 반도체 칩;
    상기 반도체 칩이 삽입되는 관통창이 형성된 기판;
    상기 기판에 형성되고, 범프와 전기적으로 연결되는 도전체; 및
    상기 반도체 칩과 도전체 사이에 설치되는 절연체;를 포함하여 이루어지고,
    상기 절연체는, 상기 관통창에 삽입되고, 상기 범프가 관통하는 구멍이 형성되는 절연 조립체를 포함하여 이루어지는 것을 특징으로 하는 반도체 패키지 장치.
  11. 범프가 형성된 반도체 칩;
    상기 반도체 칩이 삽입되는 관통창이 형성된 기판;
    상기 기판에 형성되고, 범프와 전기적으로 연결되는 도전체; 및
    상기 반도체 칩과 도전체 사이에 설치되는 절연체;를 포함하여 이루어지고,
    상기 절연체는 이방성 도전 필름(ACF; Anisotropic Conductive Film)을 포함하여 이루어지는 것을 특징으로 하는 반도체 패키지 장치.
  12. 삭제
  13. 제 1항에 있어서,
    상기 누출 방지막은, 상기 반도체 칩과, 절연체가 상기 기판에 설치되기 이전에, 상기 도전체와 그 이웃하는 도전체의 일면에 도포 또는 설치되는 절연 필름을 포함하여 이루어지는 것을 특징으로 하는 반도체 패키지 장치.
  14. 범프가 형성된 반도체 칩;
    상기 반도체 칩이 삽입되는 관통창이 형성된 기판;
    상기 기판에 형성되고, 범프와 전기적으로 연결되는 도전체; 및
    상기 반도체 칩과 도전체 사이에 설치되는 절연체;를 포함하여 이루어지고,
    상기 도전체와 그 이웃하는 도전체 사이의 이격 공간으로 절연체가 누출되는 것이 방지되도록 상기 도전체와 그 이웃하는 도전체 사이에 절연재질의 메꿈층이 설치되는 것을 특징으로 하는 반도체 패키지 장치.
  15. 제 14항에 있어서,
    상기 메꿈층은, 상기 도전체와 그 이웃하는 도전체 사이의 누설전류와 박리현상을 방지하도록 적어도 도전체 두께 이상의 두께로 형성되는 것을 특징으로 하는 반도체 패키지 장치.
  16. 제 14항에 있어서,
    상기 메꿈층은, 상기 반도체 칩에 도달되는 것을 특징으로 하는 반도체 패키지 장치.
  17. 제 14항에 있어서,
    상기 메꿈층은, 상기 반도체 칩과, 절연체가 상기 기판에 설치되기 이전에, 상기 도전체에 스크린 프린팅되는 것을 포함하여 이루어지는 것을 특징으로 하는 반도체 패키지 장치.
  18. 범프가 형성된 반도체 칩;
    상기 반도체 칩이 삽입되는 관통창이 형성된 기판;
    상기 기판에 형성되고, 범프와 전기적으로 연결되는 도전체; 및
    상기 반도체 칩과 도전체 사이에 설치되는 절연체;를 포함하여 이루어지고,
    상기 도전체와 그 이웃하는 도전체 사이의 이격 공간으로 절연체가 누출되는 것이 방지되도록 상기 도전체와 그 이웃하는 도전체 사이의 이격 공간을 덮는 보호막이 설치되는 것을 특징으로 하는 반도체 패키지 장치.
  19. 제 18항에 있어서,
    상기 보호막은 상기 반도체 칩과, 절연체가 상기 기판에 설치된 이후에 상기 도전체로부터 제거되는 임시 박리지인 것을 특징으로 하는 반도체 패키지 장치.
  20. 범프가 형성된 반도체 칩;
    상기 반도체 칩이 삽입되는 관통창이 형성된 기판;
    상기 기판에 형성되고, 범프와 전기적으로 연결되는 도전체; 및
    상기 반도체 칩과 도전체 사이에 설치되는 절연체;를 포함하여 이루어지고,
    상기 반도체 칩에 적어도 하나 이상의 층으로 적층되고, 상기 도전체와 신호 전달매체로 연결되는 적어도 하나의 다층형 반도체 칩;을 더 포함하여 이루어지는 것을 특징으로 하는 반도체 패키지 장치.
  21. 제 20항에 있어서,
    상기 신호 전달매체는, 상기 도전체 또는 이웃하는 반도체 칩의 회로면과 전기적으로 연결되는 와이어(Wire)인 것을 특징으로 하는 반도체 패키지 장치.
  22. 제 20항에 있어서,
    상기 신호 전달매체는, 상기 도전체 또는 이웃하는 반도체 칩의 회로면과 전기적으로 연결되도록 칩을 관통하여 형성된 트루 비아(Through Via)인 것을 특징으로 하는 반도체 패키지 장치.
  23. 제 20항에 있어서,
    상기 신호 전달매체는, 상기 도전체 또는 이웃하는 반도체 칩의 회로면과 전기적으로 연결되는 범프(Bump) 또는 볼(Ball)인 것을 특징으로 하는 반도체 패키지 장치.
  24. 기판에 반도체 칩이 삽입될 수 있는 크기의 관통창을 형성하는 관통창 형성 단계;
    상기 기판의 일면에 도전체가 상기 관통창을 통해 부분적으로 노출되도록 도전체를 형성하는 도전체 형성 단계;
    상기 반도체 칩의 회로면이 기판을 향하도록 상기 반도체 칩을 상기 관통창 삽입하고, 상기 반도체 칩의 범프가 상기 도전체에 전기적으로 접촉되도록 연결하는 칩 삽입 단계; 및
    상기 반도체 칩과 상기 기판과 상기 도전체가 물리적으로 서로 고정되도록 상기 반도체 칩과 도전체 사이에 절연체를 설치하는 절연체 설치 단계;를 포함하여 이루어지고,
    상기 도전체 형성 단계는, 상기 기판 위에 금속박을 부착하거나 도금으로 형성하는 금속박 형성단계와, 상기 금속박을 사진공정으로 불필요한 부분을 식각하는 식각 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 패키지 장치의 제조 방법.
  25. 삭제
  26. 삭제
  27. 기판에 반도체 칩이 삽입될 수 있는 크기의 관통창을 형성하는 관통창 형성 단계;
    상기 기판의 일면에 도전체가 상기 관통창을 통해 부분적으로 노출되도록 도전체를 형성하는 도전체 형성 단계;
    상기 반도체 칩의 회로면이 기판을 향하도록 상기 반도체 칩을 상기 관통창 삽입하고, 상기 반도체 칩의 범프가 상기 도전체에 전기적으로 접촉되도록 연결하는 칩 삽입 단계; 및
    상기 반도체 칩과 상기 기판과 상기 도전체가 물리적으로 서로 고정되도록 상기 반도체 칩과 도전체 사이에 절연체를 설치하는 절연체 설치 단계;를 포함하여 이루어지고,
    상기 절연체 설치 단계는, 상기 칩 삽입 단계와 동시에 이루어지고, 상기 관통창에 삽입되고, 상기 범프가 관통하는 구멍이 형성되는 조립체를 상기 반도체 칩과 도전체 사이에 조립하여 이루어지는 것을 특징으로 하는 반도체 패키지 장치의 제조 방법.
  28. 기판에 반도체 칩이 삽입될 수 있는 크기의 관통창을 형성하는 관통창 형성 단계;
    상기 기판의 일면에 도전체가 상기 관통창을 통해 부분적으로 노출되도록 도전체를 형성하는 도전체 형성 단계;
    상기 반도체 칩의 회로면이 기판을 향하도록 상기 반도체 칩을 상기 관통창 삽입하고, 상기 반도체 칩의 범프가 상기 도전체에 전기적으로 접촉되도록 연결하는 칩 삽입 단계; 및
    상기 반도체 칩과 상기 기판과 상기 도전체가 물리적으로 서로 고정되도록 상기 반도체 칩과 도전체 사이에 절연체를 설치하는 절연체 설치 단계;를 포함하여 이루어지고,
    상기 절연체 설치 단계는, 상기 칩 삽입 단계와 동시에 이루어지고, 이방성 도전 필름(ACF; Anisotropic Conductive Film)을 상기 반도체 칩과 도전체 사이에 설치하고, 상기 반도체 칩의 범프가 상기 도전체와 전기적으로 연결되도록 상기 반도체 칩을 도전체 방향으로 가압하여 이루어지는 것을 특징으로 하는 반도체 패키지 장치의 제조 방법.
  29. 기판에 반도체 칩이 삽입될 수 있는 크기의 관통창을 형성하는 관통창 형성 단계;
    상기 기판의 일면에 도전체가 상기 관통창을 통해 부분적으로 노출되도록 도전체를 형성하는 도전체 형성 단계;
    상기 반도체 칩의 회로면이 기판을 향하도록 상기 반도체 칩을 상기 관통창 삽입하고, 상기 반도체 칩의 범프가 상기 도전체에 전기적으로 접촉되도록 연결하는 칩 삽입 단계; 및
    상기 반도체 칩과 상기 기판과 상기 도전체가 물리적으로 서로 고정되도록 상기 반도체 칩과 도전체 사이에 절연체를 설치하는 절연체 설치 단계;를 포함하여 이루어지고,
    상기 도전체 형성 단계에서, 형성된 도전체와 그 이웃하는 도전체의 일면에 상기 절연체가 누출되는 것이 방지되도록 누출 방지막이 설치되어 이루어지는 것을 특징으로 하는 반도체 패키지 장치의 제조 방법.
  30. 기판에 반도체 칩이 삽입될 수 있는 크기의 관통창을 형성하는 관통창 형성 단계;
    상기 기판의 일면에 도전체가 상기 관통창을 통해 부분적으로 노출되도록 도전체를 형성하는 도전체 형성 단계;
    상기 반도체 칩의 회로면이 기판을 향하도록 상기 반도체 칩을 상기 관통창 삽입하고, 상기 반도체 칩의 범프가 상기 도전체에 전기적으로 접촉되도록 연결하는 칩 삽입 단계; 및
    상기 반도체 칩과 상기 기판과 상기 도전체가 물리적으로 서로 고정되도록 상기 반도체 칩과 도전체 사이에 절연체를 설치하는 절연체 설치 단계;를 포함하여 이루어지고,
    상기 도전체 형성 단계에서, 형성된 도전체와 그 이웃하는 도전체 사이에 상기 절연체가 누출되는 것이 방지되도록 스크린 프린팅 방식의 메꿈층이 설치되어 이루어지는 것을 특징으로 하는 반도체 패키지 장치의 제조 방법.
  31. 기판에 반도체 칩이 삽입될 수 있는 크기의 관통창을 형성하는 관통창 형성 단계;
    상기 기판의 일면에 도전체가 상기 관통창을 통해 부분적으로 노출되도록 도전체를 형성하는 도전체 형성 단계;
    상기 반도체 칩의 회로면이 기판을 향하도록 상기 반도체 칩을 상기 관통창 삽입하고, 상기 반도체 칩의 범프가 상기 도전체에 전기적으로 접촉되도록 연결하는 칩 삽입 단계; 및
    상기 반도체 칩과 상기 기판과 상기 도전체가 물리적으로 서로 고정되도록 상기 반도체 칩과 도전체 사이에 절연체를 설치하는 절연체 설치 단계;를 포함하여 이루어지고,
    상기 도전체 형성 단계에서, 절연체가 누출되는 것이 방지되도록 상기 도전체와 그 이웃하는 도전체 사이의 이격 공간을 임시 박리지로 덮고,
    상기 절연체 설치 단계 이후에 상기 임시 박리지를 상기 도전체로부터 제거하여 이루어지는 것을 특징으로 하는 반도체 패키지 장치의 제조 방법.
  32. 기판에 반도체 칩이 삽입될 수 있는 크기의 관통창을 형성하는 관통창 형성 단계;
    상기 기판의 일면에 도전체가 상기 관통창을 통해 부분적으로 노출되도록 도전체를 형성하는 도전체 형성 단계;
    상기 반도체 칩의 회로면이 기판을 향하도록 상기 반도체 칩을 상기 관통창 삽입하고, 상기 반도체 칩의 범프가 상기 도전체에 전기적으로 접촉되도록 연결하는 칩 삽입 단계; 및
    상기 반도체 칩과 상기 기판과 상기 도전체가 물리적으로 서로 고정되도록 상기 반도체 칩과 도전체 사이에 절연체를 설치하는 절연체 설치 단계;를 포함하여 이루어지고,
    상기 칩 삽입 단계 이전에, 상기 반도체 칩에 다층형 반도체 칩을 적층하는 칩 형성 단계;를 더 포함하여 이루어지는 것을 특징으로 하는 반도체 패키지 장치의 제조 방법.
  33. 제 32항에 있어서,
    상기 칩 형성 단계는, 상기 도전체와 다층형 반도체 칩 또는 반도체 칩과 그 이웃하는 반도체 칩을 전기적으로 연결시킬 수 있도록 와이어 본딩하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 패키지 장치의 제조 방법.
  34. 제 32항에 있어서,
    상기 칩 형성 단계는, 상기 도전체와 다층형 반도체 칩 또는 반도체 칩과 그 이웃하는 반도체 칩을 전기적으로 연결시킬 수 있도록 상기 반도체 칩 또는 다층형 반도체 칩에 트루 비아(Through Via)를 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 패키지 장치의 제조 방법.
  35. 범프가 형성된 반도체 칩과, 상기 반도체 칩이 삽입되는 관통창이 형성된 기판과, 상기 기판에 형성되고, 범프와 전기적으로 연결되는 도전체 및 상기 반도체 칩과 도전체 사이에 설치되는 절연체를 포함하여 이루어지는 반도체 패키지 장치; 및
    상기 반도체 패키지 장치와 대응되도록 일면에 상기 반도체 패키지 장치가 삽입되는 삽입홈이 형성되고, 상기 삽입홈의 가운데부분에는 상기 반도체 칩과 대응되는 칩 삽입면이 형성되며, 상기 삽입홈의 테두리부분에 상기 기판의 어깨부분과 접착되는 견착면이 형성되는 카드 몸체;
    를 포함하여 이루어지는 것을 특징으로 하는 반도체 패키지 장치를 갖는 카드 장치.
  36. 기판에 반도체 칩이 삽입될 수 있는 크기의 관통창을 형성하는 관통창 형성 단계와, 상기 기판의 일면에 상기 관통창을 통해 부분적으로 노출되도록 도전체를 형성하는 도전체 형성 단계와, 상기 반도체 칩의 회로면이 기판을 향하도록 상기 반도체 칩을 상기 관통창 삽입하고, 상기 반도체 칩의 범프가 상기 도전체에 전기적으로 접촉되도록 연결하는 칩 삽입 단계 및 상기 반도체 칩과 상기 기판과 상기 도전체가 물리적으로 서로 고정되도록 상기 반도체 칩과 도전체 사이에 절연체를 설치하는 절연체 설치 단계를 포함하여 이루어지는 반도체 패키지 장치의 제조 단계;
    상기 반도체 패키지 장치와 대응되도록 카드 몸체의 일면에 상기 반도체 패키지 장치가 삽입되는 삽입홈을 형성하고, 상기 삽입홈의 가운데부분에는 상기 반 도체 칩과 대응되는 칩 삽입면을 형성하며, 상기 삽입홈의 테두리부분에 상기 기판의 어깨부분과 접착되는 견착면을 형성하는 카드 몸체 형성 단계; 및
    상기 반도체 패키지 장치의 기판의 어깨부분과 상기 카드 몸체의 견착면을 접착시키는 패키지 접착 단계;
    를 포함하여 이루어지는 것을 특징으로 하는 반도체 패키지 장치를 갖는 카드 장치의 제조 방법.
KR1020070017537A 2007-02-21 2007-02-21 반도체 패키지 장치와, 반도체 패키지의 제조방법과,반도체 패키지 장치를 갖는 카드 장치 및 반도체 패키지장치를 갖는 카드 장치의 제조 방법 KR100891330B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020070017537A KR100891330B1 (ko) 2007-02-21 2007-02-21 반도체 패키지 장치와, 반도체 패키지의 제조방법과,반도체 패키지 장치를 갖는 카드 장치 및 반도체 패키지장치를 갖는 카드 장치의 제조 방법
US11/959,276 US7728422B2 (en) 2007-02-21 2007-12-18 Semiconductor package, integrated circuit cards incorporating the semiconductor package, and method of manufacturing the same
DE102008008068A DE102008008068A1 (de) 2007-02-21 2008-02-01 Halbleiterpackung, elektronisches System und Verfahren zur Herstellung derselben
TW097105921A TWI431754B (zh) 2007-02-21 2008-02-20 半導體封裝、具該封裝的積體電路卡以及其製造方法
JP2008039600A JP5164599B2 (ja) 2007-02-21 2008-02-21 半導体パッケージ、半導体パッケージの製造方法、電子システムの製造方法、および、電子システム
CN2008100808376A CN101252115B (zh) 2007-02-21 2008-02-21 半导体封装及其制造方法和电子系统及其制造方法
US12/768,857 US8329507B2 (en) 2007-02-21 2010-04-28 Semiconductor package, integrated circuit cards incorporating the semiconductor package, and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070017537A KR100891330B1 (ko) 2007-02-21 2007-02-21 반도체 패키지 장치와, 반도체 패키지의 제조방법과,반도체 패키지 장치를 갖는 카드 장치 및 반도체 패키지장치를 갖는 카드 장치의 제조 방법

Publications (2)

Publication Number Publication Date
KR20080077836A KR20080077836A (ko) 2008-08-26
KR100891330B1 true KR100891330B1 (ko) 2009-03-31

Family

ID=39705933

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070017537A KR100891330B1 (ko) 2007-02-21 2007-02-21 반도체 패키지 장치와, 반도체 패키지의 제조방법과,반도체 패키지 장치를 갖는 카드 장치 및 반도체 패키지장치를 갖는 카드 장치의 제조 방법

Country Status (5)

Country Link
US (2) US7728422B2 (ko)
JP (1) JP5164599B2 (ko)
KR (1) KR100891330B1 (ko)
CN (1) CN101252115B (ko)
TW (1) TWI431754B (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100723491B1 (ko) * 2005-07-14 2007-05-30 삼성전자주식회사 범용 인쇄 회로 기판 및 이를 사용한 스마트 카드
US7894199B1 (en) * 2008-02-20 2011-02-22 Altera Corporation Hybrid package
JP2009224379A (ja) * 2008-03-13 2009-10-01 Renesas Technology Corp 半導体装置およびその製造方法
TW200939430A (en) * 2008-03-14 2009-09-16 Harvatek Corp Semiconductor chip package structure and manufacturing method for achieving front electrical connection without using wire-bonding process
US8644030B2 (en) 2009-01-14 2014-02-04 Micron Technology, Inc. Computer modules with small thicknesses and associated methods of manufacturing
US8263434B2 (en) 2009-07-31 2012-09-11 Stats Chippac, Ltd. Semiconductor device and method of mounting die with TSV in cavity of substrate for electrical interconnect of Fi-PoP
US8724339B2 (en) * 2009-12-01 2014-05-13 Apple Inc. Compact media player
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
CN102646606B (zh) * 2011-02-16 2014-12-24 中电智能卡有限责任公司 Ic卡模块的封装方法
US8487426B2 (en) * 2011-03-15 2013-07-16 Advanced Semiconductor Engineering, Inc. Semiconductor package with embedded die and manufacturing methods thereof
US9622359B2 (en) * 2011-08-08 2017-04-11 Féinics Amatech Teoranta RFID transponder chip modules
US9698123B2 (en) 2011-09-16 2017-07-04 Altera Corporation Apparatus for stacked electronic circuitry and associated methods
US9735117B2 (en) * 2012-01-20 2017-08-15 Skyworks Solutions, Inc. Devices and methods related to interconnect conductors to reduce de-lamination
USD758372S1 (en) * 2013-03-13 2016-06-07 Nagrastar Llc Smart card interface
USD759022S1 (en) * 2013-03-13 2016-06-14 Nagrastar Llc Smart card interface
JP6125332B2 (ja) * 2013-05-31 2017-05-10 ルネサスエレクトロニクス株式会社 半導体装置
FR3034614A1 (fr) * 2015-04-03 2016-10-07 Linxens Holding Procede de fabrication d’un circuit flexible, circuit flexible obtenu par ce procede et carte a puce comportant un tel circuit flexible
USD864968S1 (en) 2015-04-30 2019-10-29 Echostar Technologies L.L.C. Smart card interface
US10083888B2 (en) * 2015-11-19 2018-09-25 Advanced Semiconductor Engineering, Inc. Semiconductor device package
KR101912278B1 (ko) 2015-12-21 2018-10-29 삼성전기 주식회사 전자 부품 패키지 및 그 제조방법
JP6748501B2 (ja) * 2016-07-14 2020-09-02 ローム株式会社 電子部品およびその製造方法
KR102595896B1 (ko) * 2016-08-08 2023-10-30 삼성전자 주식회사 인쇄회로기판 및 이를 가지는 반도체 패키지
KR102521893B1 (ko) * 2016-09-23 2023-04-14 삼성전자주식회사 패키지 기판 및 이를 포함하는 반도체 패키지
CN106571351B (zh) * 2016-11-11 2020-04-24 上海伊诺尔信息电子有限公司 芯片级智能卡制造方法及智能卡
WO2018097410A1 (ko) * 2016-11-28 2018-05-31 주식회사 네패스 신뢰성을 가지는 반도체 패키지 및 이의 제조방법
CN111405791B (zh) * 2020-03-30 2021-05-18 维沃移动通信有限公司 电子设备
USD942538S1 (en) 2020-07-30 2022-02-01 Federal Card Services, LLC Asymmetrical arrangement of contact pads and connection bridges of a transponder chip module
USD943024S1 (en) 2020-07-30 2022-02-08 Federal Card Services, LLC Asymmetrical arrangement of contact pads and connection bridges of a transponder chip module
KR20220032181A (ko) 2020-09-07 2022-03-15 엘지이노텍 주식회사 회로 기판 및 이를 포함하는 지문인식용 스마트 카드

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH024595A (ja) * 1988-06-22 1990-01-09 Nec Corp Ｉｃカード
US20060261456A1 (en) * 2005-05-11 2006-11-23 Stmicroelectronics S.A. Micromodule, particularly for chip card

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940008327B1 (ko) * 1991-10-10 1994-09-12 삼성전자 주식회사 반도체 패키지 및 그 실장방법
DE9422424U1 (de) * 1994-02-04 2002-02-21 Giesecke & Devrient Gmbh Chipkarte mit einem elektronischen Modul
JP2660397B2 (ja) 1995-04-10 1997-10-08 イビデン株式会社 Ｉｃカード用プリント配線板
JPH098222A (ja) * 1995-06-14 1997-01-10 Matsushita Electric Works Ltd 半導体装置を搭載した電子部品装置
KR19980043253A (ko) 1996-12-02 1998-09-05 김광호 칩 온 보오드형 반도체 칩 패키지
JPH10173003A (ja) * 1996-12-13 1998-06-26 Sharp Corp 半導体装置とその製造方法およびフィルムキャリアテープとその製造方法
US5894108A (en) * 1997-02-11 1999-04-13 National Semiconductor Corporation Plastic package with exposed die
US6249046B1 (en) * 1997-02-13 2001-06-19 Seiko Epson Corporation Semiconductor device and method for manufacturing and mounting thereof, and circuit board mounted with the semiconductor device
KR100255108B1 (en) * 1997-06-18 2000-05-01 Samsung Electronics Co Ltd Chip card
JPH1191272A (ja) * 1997-09-19 1999-04-06 Citizen Watch Co Ltd Ｉｃカード用モジュール
JPH11214435A (ja) * 1998-01-26 1999-08-06 Sharp Corp 半導体装置およびその製造方法
DE19803020C2 (de) * 1998-01-27 1999-12-02 Siemens Ag Chipkartenmodul für biometrische Sensoren
KR100514559B1 (ko) * 1998-07-01 2005-09-13 세이코 엡슨 가부시키가이샤 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기
US6288905B1 (en) * 1999-04-15 2001-09-11 Amerasia International Technology Inc. Contact module, as for a smart card, and method for making same
JP2001077293A (ja) * 1999-09-02 2001-03-23 Nec Corp 半導体装置
JP2001185578A (ja) * 1999-12-24 2001-07-06 Toshiba Corp 半導体装置
JP2002092577A (ja) * 2000-09-20 2002-03-29 Hitachi Maxell Ltd コンビカード及びその製造方法
JP3499202B2 (ja) * 2000-10-16 2004-02-23 沖電気工業株式会社 半導体装置の製造方法
US20020127771A1 (en) * 2001-03-12 2002-09-12 Salman Akram Multiple die package
US6791168B1 (en) * 2002-07-10 2004-09-14 Micron Technology, Inc. Semiconductor package with circuit side polymer layer and wafer level fabrication method
JP2004349361A (ja) 2003-05-21 2004-12-09 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2005191027A (ja) * 2003-12-24 2005-07-14 Seiko Epson Corp 回路基板製造方法及び回路基板並びに電子機器
KR100610144B1 (ko) * 2004-11-03 2006-08-09 삼성전자주식회사 플립 칩 조립 구조를 가지는 칩-온-보드 패키지의 제조 방법
US7262444B2 (en) * 2005-08-17 2007-08-28 General Electric Company Power semiconductor packaging method and structure
CN101375299B (zh) * 2006-02-02 2012-08-08 松下电器产业株式会社 存储卡及存储卡的制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH024595A (ja) * 1988-06-22 1990-01-09 Nec Corp Ｉｃカード
US20060261456A1 (en) * 2005-05-11 2006-11-23 Stmicroelectronics S.A. Micromodule, particularly for chip card

Also Published As

Publication number Publication date
CN101252115B (zh) 2012-06-27
TWI431754B (zh) 2014-03-21
US7728422B2 (en) 2010-06-01
US20100210074A1 (en) 2010-08-19
CN101252115A (zh) 2008-08-27
JP5164599B2 (ja) 2013-03-21
US20080197479A1 (en) 2008-08-21
US8329507B2 (en) 2012-12-11
JP2008204462A (ja) 2008-09-04
KR20080077836A (ko) 2008-08-26
TW200840012A (en) 2008-10-01

Similar Documents

Publication Publication Date Title
KR100891330B1 (ko) 반도체 패키지 장치와, 반도체 패키지의 제조방법과,반도체 패키지 장치를 갖는 카드 장치 및 반도체 패키지장치를 갖는 카드 장치의 제조 방법
JP2790122B2 (ja) 積層回路基板
KR100497997B1 (ko) 반도체 모듈
KR100368698B1 (ko) 반도체패키지와,그것을이용한반도체장치및그제조방법
JP4058642B2 (ja) 半導体装置
US5612259A (en) Method for manufacturing a semiconductor device wherein a semiconductor chip is mounted on a lead frame
CN103579128B (zh) 芯片封装基板、芯片封装结构及其制作方法
CN104241255B (zh) 电子组件模块及其制造方法
CN100424866C (zh) 带式电路基板及使用该带式电路基板的半导体芯片封装
US8348171B2 (en) Smartcard interconnect
US8982577B1 (en) Electronic component package having bleed channel structure and method
KR20090064314A (ko) 반도체 장치
JP2009141169A (ja) 半導体装置
JP4945682B2 (ja) 半導体記憶装置およびその製造方法
US7176568B2 (en) Semiconductor device and its manufacturing method, electronic module, and electronic unit
KR101772490B1 (ko) 인쇄회로기판 어셈블리
KR20090032845A (ko) 반도체 패키지 및 그의 제조방법
KR20000053570A (ko) 비.지.에이.용 테이프 캐리어 및 그것을 이용한 반도체장치
JP5556007B2 (ja) 電子装置
JP4475825B2 (ja) 電子部品実装モジュール及び電子部品実装モジュールの基板補強方法
US8590144B2 (en) Method of manufacturing printed circuit board
US6137166A (en) Semiconductor device
CN113556884B (zh) 内埋式电路板及其制作方法
KR100772098B1 (ko) 적층형 패키지
KR102068162B1 (ko) 칩 패키지 단자 구조물

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150302

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170228

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180228

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190228

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20200228

Year of fee payment: 12