JPH11214435A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH11214435A
JPH11214435A JP10013052A JP1305298A JPH11214435A JP H11214435 A JPH11214435 A JP H11214435A JP 10013052 A JP10013052 A JP 10013052A JP 1305298 A JP1305298 A JP 1305298A JP H11214435 A JPH11214435 A JP H11214435A
Authority
JP
Japan
Prior art keywords
metal wiring
wiring pattern
semiconductor device
semiconductor chip
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10013052A
Other languages
English (en)
Inventor
Mitsuaki Osono
光昭 大園
Kenji Toyosawa
健司 豊沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP10013052A priority Critical patent/JPH11214435A/ja
Priority to US09/205,182 priority patent/US6060782A/en
Priority to TW087120262A priority patent/TW448516B/zh
Priority to KR1019980054774A priority patent/KR100305034B1/ko
Publication of JPH11214435A publication Critical patent/JPH11214435A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Abstract

(57)【要約】 【課題】 液晶モジュールにおいて非常に幅の狭い額縁
を実現する高品質のＴＣＰ半導体装置に適用できる半導
体装置およびその製造方法を提供する。 【解決手段】 基材２にデバイスホール２ａを穿孔し、
その基材２上に金属配線パターン３を形成する。次いで
金属パターン配線３側から少なくともデバイスホール２
ａを覆うように絶縁膜４を形成する。このとき絶縁膜４
は、金属配線パターン３のうちデバイスホール２ａ上に
突出したインナーリード３ａ…を固定する。そして、半
導体チップ５を基材２側からデバイスホール２ａと対向
するように配置して、電極５ａ…をＡＣＦ６を介しイン
ナーリード３ａ…に熱圧着して接続する。このような構
造とすることで、液晶モジュールにおいて非常に幅の狭
い額縁を実現可能とする。また、このように簡単で歩留
りの高い製造方法によって高品質のＴＣＰ半導体装置１
を作製することができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置のパッ
ケージ形態の一つであるＴＣＰ（Tape Carrier Packag
e）半導体装置やＴＢＧＡ（Tape Ball Grid Array) 半
導体装置において、高品質化、小型化および低コスト化
をもたらす構造および製造方法に関するものである。
【０００２】
【従来の技術】従来より、フレキシブルで容易に折り曲
げ実装が可能なテープ状の基材に、半導体チップをオフ
セットして実装したＣＯＴ（Chip on Tape) 半導体装置
が広く知られている。図１３にＣＯＴ半導体装置の一形
態であるＴＣＰ半導体装置５１の構造を示す。ＴＣＰ半
導体装置５１は、基材５２上に金属配線パターン５３を
形成し、この金属配線パターン５３のうち基材５２の中
央部付近に位置するインナーリード５３ａ…に、ＡＣＦ
（Anisotropic Conductive Film ；異方性導電膜）５５
を介して半導体チップ５４をＩＬＢ（Inner Lead Bondi
ng）工程により接続したものである。金属配線パターン
５３と外部回路との接続は、金属配線パターン５３のう
ち基材５２の端部に位置するアウターリード５３ｂ…に
おいてＯＬＢ（Outer Lead Bonding）工程により行われ
る。
【０００３】また、図１４に示すように、基材５２の中
央部付近にデバイスホール５２ａを設け、この領域で半
導体チップ５４と金属配線パターン５３のインナーリー
ド５３ａ…とのＩＬＢを行うようにしたＴＣＰ半導体装
置６１もある。この場合、半導体チップ５４とインナー
リード５３ａ…とは機械的な保護のために樹脂６２で封
止される。
【０００４】上記のＴＣＰ半導体装置５１・６１は特に
液晶ドライバとして用いられる。それらが液晶モジュー
ルに実装された状態をそれぞれ図１５および図１６に示
す。
【０００５】液晶モジュールは液晶パネルのうち画像表
示領域として使用される表示部７１と、表示部７１を駆
動する駆動回路が収められる額縁７２とに大別される。
ＴＣＰ半導体装置５１・６１はこの額縁７２に設けられ
るものであり、一方のアウターリード５３ｂ…がガラス
パネル７３上のガラスパネル配線７３ａに、また他方の
アウターリード５３ｂ…が入力基板７４上の入力基板配
線７４ａにそれぞれ接続される。この液晶モジュールに
おいて、半導体チップ５４は表示部７１のドライバＩＣ
として機能する。
【０００６】次に、図１７にＣＯＴ半導体装置の他の形
態であるＴＢＧＡ半導体装置８１の構造を示す。ＴＢＧ
Ａ半導体装置８１は、金属配線パターン５３を形成した
基材５２にスルーホール５２ｂ…を穿孔して金属配線パ
ターン５３から基材５２の裏側へ通ずる導通路８２…を
設け、上記導通路８２…の先端に外部回路と接続するた
めの半田ボール（あるいは導通用突起）８３…をグリッ
ド状に配列したものである。また、基材５２の金属配線
パターン５３側では、半導体チップ５４がフェイスダウ
ンの形でＡＣＦ５５を介し金属配線パターン５３に接続
される。
【０００７】半田ボール８３…をグリッド状に配列した
ものはＢＧＡ（Ball Grid Array ）と呼ばれる。外部回
路とＢＧＡとの接続は、リフロー炉で半田ボール８３…
を溶融し、半田の表面張力や粘度特性をコントロールし
て行う。この方法は、アメリカのＩＢＭ社により、セラ
ミック基板に半導体チップを高密度で半田付けする技術
として開発され、コントロールドコラプス法（Ｃ４法）
の名で知られる。
【０００８】このようなＴＢＧＡ半導体装置８１は、特
開平８−１０２４７４号公報に開示されている。さら
に、特開平８−８８２４５号公報および特開平８−１４
８５２６号公報に開示されているように（図１８および
図１９参照）、基材５２の中央部付近にデバイスホール
５２ａを穿孔し、この領域で半導体チップ５４と金属配
線パターン５３とを接続したＴＢＧＡ半導体装置９１・
１０１もある。この場合、半導体チップ５４は金属配線
パターン５３のうちデバイスホール５２ａに突出した部
分であるインナーリード５３ａ…に接続される。そし
て、デバイスホール５２ａ上の領域外にある金属配線パ
ターン５３の所定の位置に半田ボール８３…が形成され
る。また、図示しないが、基材に半導体チップをダイボ
ンディングした後、半導体チップと金属配線パターンと
をワイヤーボンド実装したものもある。
【０００９】
【発明が解決しようとする課題】しかしながら、図１３
のＴＣＰ半導体装置５１を液晶モジュールに実装する
際、図１５に示すように半導体チップ５４が基材５２か
ら金属配線パターン５３側に突出しているので、ガラス
パネル７３と入力基板７４との間に半導体チップ５４を
収めるための空間を確保しなければならない。液晶モジ
ュールは額縁７２の幅が狭いほうが表示部７１の面積を
大きくすることができるため、その分画像が見やすいと
いう付加価値が加わって商品価値が向上する。ところ
が、図１５のように半導体チップ５４を納めるための空
間を確保すると、それだけ額縁７２の幅が広がってしま
い、好ましくない。
【００１０】この問題を回避するために、基材の長さを
長くしてＴＣＰ半導体装置を折り曲げ、ガラスパネルと
入力基板との長手方向が互いに直角をなすように実装す
る場合がある。しかし、この方法では基材の長さを長く
した分材料費がかさみ、ひいては製造工程におけるスル
ープットが低下するため、コストアップを招来する。
【００１１】また、基材を長くすることもできないよう
な場合、入力基板の一部分を削ってそこに半導体チップ
を納めることも考えられる。しかし、この方法で額縁の
幅を狭くすることができたとしても、半導体チップのサ
イズに合わせて入力基板の一部分を削るには精密さが要
求され、加工費が高くなるという欠点がある。
【００１２】そこで、図１４のＴＣＰ半導体装置６１を
用いれば、半導体チップ５４が基材５２に対して金属配
線パターン５３と異なる側に設けられているので、液晶
モジュールに実装した際には、図１６のようにガラスパ
ネル７３と入力基板７４とを互いに隣接させることがで
きる。しかし、このようにして額縁７２の幅を狭くしよ
うとしても、ＴＣＰ半導体装置６１では、デバイスホー
ル５２ａにて半導体チップ５４とインナーリード５３ａ
…とを熱圧着によって接続するのでインナーリード５３
ａ…の変形を伴いやすく、製造歩留りが低いという問題
が生じる。
【００１３】一方、ＣＯＴ半導体装置の他の形態である
図１７のＴＢＧＡ半導体装置８１では、半田ボール（あ
るいは導通用突起）８３…と金属配線パターン５３との
導通を取るために、予め基材５２にスルーホール５２ｂ
…を穿孔する。スルーホール５２ｂ…を穿孔するには、
高精度のＮＣ加工、レーザ加工、あるいは金型による打
抜きが必要である。ＮＣ加工や金型で打ち抜くことによ
ってスルーホール５２ｂ…を穿孔する場合は、スルーホ
ール５２ｂ…の数に比例した加工時間を要し、結果的に
コストアップを招来してしまう。レーザ加工によってス
ルーホール５２ｂ…を穿孔する方法にも設備コストが高
いという欠点がある。
【００１４】また、図１８のＴＢＧＡ半導体装置９１お
よび図１９のＴＢＧＡ半導体装置１０１は、インナーリ
ード５３ａ…と半導体チップ５４とを接続した後、イン
ナーリード５３ａ…と半導体チップ５４の表面とを機械
的に保護するためにそれらを樹脂で被覆する。そのた
め、デバイスホール５２ａの領域には基板実装に必要な
金属配線パターン５３や半田ボール（あるいは導通用突
起）８３…を設けることができない。その結果、ＴＢＧ
Ａ半導体装置９１・１０１のパッケージ上のパターンレ
イアウトに制約が生じて自由度が低くなり、半田ボール
（あるいは導通用突起）８３…をフルマトリクス配列で
配置することができないという不都合が生じる。
【００１５】さらには、上記のＴＢＧＡ半導体装置８１
・９１・１０１の場合、パッケージが反りやすいので、
ＢＧＡと外部回路基板との接続に際してセルフアライメ
ントが困難になっている。すなわち、パッケージが反っ
ていると、外部回路基板とパッケージとの接続の際に両
者が接続面内で均一に密着せず、外部回路基板に塗布し
た半田ペーストとパッケージの半田ボール（あるいは導
通用突起）８３…とが接続されない箇所が生じてしま
う。このように、パッケージが平坦でないと外部回路基
板との接続不良を起こすという問題がある。
【００１６】本発明は上記従来の問題点に鑑みなされた
ものであって、その目的は、液晶モジュールにおいて非
常に幅の狭い額縁を実現する高品質のＴＣＰ半導体装置
に適用できるとともに、高品質で生産性の高いＴＢＧＡ
半導体装置に適用できる半導体装置およびその製造方法
を提供することにある。
【００１７】
【課題を解決するための手段】請求項１に係る発明の半
導体装置は、上記課題を解決するために、テープ状をな
す絶縁性の基材上に設けられた金属配線パターンと、上
記金属配線パターンに接続される半導体チップと、上記
半導体チップが上記金属配線パターンに接続された状態
で上記基材の上記半導体チップと対向する部位に穿孔さ
れたデバイスホールとを有する半導体装置において、上
記基材に対して上記半導体チップが配置されている側と
反対側から少なくとも上記デバイスホールを覆うように
形成される絶縁膜をさらに有していることを特徴として
いる。
【００１８】上記の発明では、絶縁膜が少なくともデバ
イスホールを覆うように形成されているので、デバイス
ホール上の領域にも金属配線パターンを引き回すことが
可能になる。そして、上記絶縁膜は基材に対して半導体
チップと反対側に設けられているため、金属配線パター
ンが基材の表裏どちら側に形成されるとしても半導体チ
ップをデバイスホールの領域で金属配線パターンとフリ
ップチップ方式で接続することができる。
【００１９】従って、半導体装置をＴＣＰ半導体装置と
して液晶モジュールに実装する場合、金属配線パターン
と半導体チップとを基材に対して互いに異なる側に設け
れば、ガラスパネルと入力基板とには金属配線パターン
が接続され、その裏側に半導体チップが配置されること
になる。このため、ガラスパネルと入力基板との間に半
導体チップを収める空間を確保する必要がなく、ガラス
パネルと入力基板とを隣接して配置することができるの
でそれだけ額縁の幅を狭くすることができる。
【００２０】またこの場合、金属配線パターンのうちデ
バイスホール上の領域に突出しているインナーリードが
絶縁膜によって固定されるので、ＩＬＢ工程においてイ
ンナーリードが変形しにくくなる。同時に、半導体チッ
プを金属配線パターンにＡＣＦによってフリップチップ
方式で接続することによって、金すず共晶バンプあるい
は金−金バンプを高温のツールで熱圧着する従来の接続
方法よりも格段に低い温度でＩＬＢ工程を行うことがで
きる。このように低温接続が可能となることから、ＩＬ
Ｂ工程において半導体チップの電極に対するダメージが
少なくて済み、高品質のＴＣＰ半導体装置を得ることが
できる。
【００２１】さらに、上記絶縁膜の線膨張係数を基材と
同程度にすることによって半導体装置のパッケージの反
りを低減することができる。従って、リフロー実装時の
製造歩留りが向上する。また、前述したようにデバイス
ホールに突出した金属配線パターンのインナーリードが
絶縁膜に固定される構造であるため、フリップチップ方
式によって半導体チップを接続した場合、半導体チップ
とインナーリードとを機械的に保護するための樹脂封止
が不要となる。このように、半導体装置の製造方法は簡
単で、製造コストを低く抑えることができる。
【００２２】さらに、デバイスホール上の領域にも金属
配線パターンを引き回すことが可能になるので、従来デ
バイスホール上の領域外に設けていた金属配線パターン
の一部分をデバイスホール上の領域内に収めることによ
ってそれだけ半導体装置のパッケージを小型化すること
ができる。従って、このような半導体装置をＴＣＰ半導
体装置として実装した液晶モジュールを小型化すること
ができるとともに、小型化した分だけ製造工程における
スループットが向上する。
【００２３】この結果、液晶モジュールにおいて非常に
幅の狭い額縁を実現する高品質のＴＣＰ半導体装置に適
用できるとともに、高品質で生産性の高いＴＢＧＡ半導
体装置に適用できる半導体装置を提供することができ
る。
【００２４】請求項２に係る発明の半導体装置は、上記
課題を解決するために、請求項１に記載の半導体装置に
おいて、上記絶縁膜上に上記金属配線パターンが形成さ
れている、あるいは上記絶縁膜に上記金属配線パターン
が埋め込まれて形成されていることを特徴としている。
【００２５】上記の発明によれば、絶縁膜上に金属配線
パターンが形成されている、あるいは絶縁膜に金属配線
パターンが埋め込まれて形成されているので、デバイス
ホール上の領域分だけ金属配線パターンの引き回しの可
能な面積が増大する。
【００２６】請求項３に係る発明の半導体装置は、上記
課題を解決するために、請求項２に記載の半導体装置に
おいて、上記絶縁膜の上記デバイスホールを覆う部分に
上記金属配線パターンが形成されていることを特徴とし
ている。
【００２７】上記の発明によれば、従来デバイスホール
上の領域外に設けていた金属配線パターンの一部分をデ
バイスホール上の領域内に収めることによってそれだけ
半導体装置のパッケージを小型化することができる。従
って、このような半導体装置を実装した液晶モジュール
などのモジュールを小型化することができるとともに、
小型化した分だけ製造工程におけるスループットが向上
する。
【００２８】請求項４に係る発明の半導体装置は、上記
課題を解決するために、請求項３に記載の半導体装置に
おいて、上記絶縁膜の上記デバイスホールを覆う部分に
形成された上記金属配線パターンに外部回路と導通を取
る導通端子を有していることを特徴としている。
【００２９】導通端子は基材に対して半導体チップと反
対側に形成される。従って、デバイスホールを設けない
従来の半導体装置では、半導体チップ側に形成された金
属配線パターンと外部回路との導通を取るために、基材
にスルーホールを穿孔して導通端子を形成する必要があ
った。ところが上記の発明によれば、基材に対して半導
体チップと反対側に形成された金属配線パターンをデバ
イスホール内で半導体チップに接続することができ、導
通端子を直接金属配線パターンに形成することができ
る。このため、基材にスルーホールを穿孔する工程を省
略することができ、低コストかつ高いスループットでＴ
ＢＧＡ半導体装置を製造することができる。
【００３０】加えて、デバイスホール上は絶縁膜によっ
て覆われており、この領域に形成された金属配線パター
ンのインナーリードは絶縁膜によって固定された状態に
ある。従って、半導体チップとインナーリードとを機械
的に保護するための樹脂封止が不要となり、この領域に
も導通端子を形成することが可能である。これにより、
金属配線パターン上に半田ボールなどの導通端子をフル
マトリクスで配列することができ、パターンレイアウト
の制約が軽減される。
【００３１】請求項５に係る発明の半導体装置は、上記
課題を解決するために、請求項１ないし４のいずれかに
記載の半導体装置において、上記金属配線パターンと上
記半導体チップとがそれぞれ上記基材に対して同じ側に
設けられていることを特徴としている。
【００３２】上記の発明によれば、半導体装置は、金属
配線パターンと半導体チップとがそれぞれ基材に対して
同じ側に設けられる、いわゆる逆ボンド構造である。こ
の逆ボンド構造の半導体装置において、金属配線パター
ンのうちデバイスホール上の領域に突出しているインナ
ーリードが絶縁膜によって固定されるので、ＩＬＢ工程
においてインナーリードが変形しにくくなる。同時に、
フリップチップ方式を用いることによって、バンプを熱
圧着する従来の接続方法よりも格段に低い温度でＩＬＢ
工程を行うことができる。従って、ＩＬＢ工程において
半導体チップの電極に対するダメージが少なくて済み、
高品質の半導体装置を得ることができる。
【００３３】さらに、上記絶縁膜の線膨張係数を基材と
同程度にすることによって半導体装置のパッケージの反
りを低減することができる。従って、リフロー実装時の
製造歩留りが向上する。また、前述したようにデバイス
ホール上に突出した金属配線パターンのインナーリード
が絶縁膜に固定される構造となるため、フリップチップ
方式によって半導体チップを接続した場合、半導体チッ
プとインナーリードとを機械的に保護するための樹脂封
止が不要となる。このように、半導体装置の製造方法は
簡単で、製造コストを低く抑えることができる。
【００３４】さらに、デバイスホール上の領域にも金属
配線パターンを引き回すことが可能になるので、従来デ
バイスホール上の領域外に設けていた金属配線パターン
の一部分をデバイスホール上の領域内に収めることによ
ってそれだけ半導体装置のパッケージを小型化すること
ができる。従って、このような半導体装置を実装した液
晶モジュールなどのモジュールを小型化することができ
るとともに、小型化した分だけ製造工程におけるスルー
プットが向上する。
【００３５】請求項６に係る発明の半導体装置は、上記
課題を解決するために、請求項１ないし４のいずれかに
記載の半導体装置において、上記金属配線パターンと上
記半導体チップとがそれぞれ上記基材に対して異なる側
に設けられていることを特徴としている。
【００３６】上記の発明によれば、半導体装置は、金属
配線パターンと半導体チップとがそれぞれ基材に対して
異なる側に設けられる、いわゆる正ボンド構造である。
この正ボンド構造の半導体装置をＴＣＰ半導体装置とし
て液晶モジュールに実装する場合、ガラスパネルと入力
基板とには金属配線パターンが接続され、その反対側に
半導体チップが配置されることになる。このため、ガラ
スパネルと入力基板との間に半導体チップを収める空間
を確保する必要がない。従って、ガラスパネルと入力基
板とを隣接して配置することができるのでそれだけ額縁
の幅を狭くすることができる。
【００３７】またこの場合、金属配線パターンのうちデ
バイスホール上の領域に突出しているインナーリードが
絶縁膜によって固定されるので、ＩＬＢ工程においてイ
ンナーリードが変形しにくくなる。同時に、フリップチ
ップ方式を用いることによって、バンプを熱圧着する従
来の接続方法よりも格段に低い温度でＩＬＢ工程を行う
ことができる。従って、ＩＬＢ工程において半導体チッ
プの電極に対するダメージが少なくて済み、高品質の半
導体装置を得ることができる。
【００３８】さらに、上記絶縁膜の線膨張係数を基材と
同程度にすることによって半導体装置のパッケージの反
りを低減することができる。従って、リフロー実装時の
製造歩留りが向上する。また、デバイスホール上に突出
した金属配線パターン（インナーリード）が絶縁膜に固
定される構造となるため、フリップチップ方式によって
半導体チップを接続した場合、半導体チップとインナー
リードとを機械的に保護するための樹脂封止が不要とな
る。このように、半導体装置の製造方法は簡単で、材料
コストを低く抑えることができる。
【００３９】さらに、デバイスホール上の領域にも金属
配線パターンを引き回すことが可能になるので、従来デ
バイスホール上の領域外に設けていた金属配線パターン
の一部分をデバイスホール上の領域内に収めることによ
ってそれだけ半導体装置のパッケージを小型化すること
ができる。従って、このような半導体装置を実装した液
晶モジュールなどのモジュールを小型化することができ
るとともに、小型化した分だけ製造工程におけるスルー
プットが向上する。
【００４０】請求項７に係る発明の半導体装置の製造方
法は、上記課題を解決するために、テープ状をなす絶縁
性の基材に半導体チップが対向して配置されるデバイス
ホールを穿孔して形成し、上記デバイスホールが形成さ
れた上記基材上に少なくとも上記デバイスホール上に突
出するように金属配線パターンを形成し、上記金属配線
パターンが形成された上記基材に、上記デバイスホール
上に突出した上記金属配線パターンを固定すべく上記基
材側から少なくとも上記デバイスホールを覆うように絶
縁膜を形成し、上記絶縁膜が形成された上記基材に対し
て上記絶縁膜と反対側に上記半導体チップを上記金属配
線パターンと接続して配置することを特徴としている。
【００４１】上記の発明によれば、半導体装置は、金属
配線パターンと半導体チップとがそれぞれ基材に対して
同じ側に設けられる、いわゆる逆ボンド構造となる。こ
の逆ボンド構造の半導体装置において、金属配線パター
ンのうちデバイスホール上に突出しているインナーリー
ドが絶縁膜によって固定されるので、ＩＬＢ工程におい
てインナーリードが変形しにくくなる。同時に、フリッ
プチップ方式を用いることによって、バンプを熱圧着す
る従来の接続方法よりも格段に低い温度でＩＬＢ工程を
行うことができる。従って、ＩＬＢ工程において半導体
チップの電極に対するダメージが少なくて済み、高品質
の半導体装置を得ることができる。
【００４２】さらに、上記絶縁膜の線膨張係数を基材と
同程度にすることによって半導体装置のパッケージの反
りを低減することができる。従って、リフロー実装時の
製造歩留りが向上する。また、前述したようにデバイス
ホール上に突出した金属配線パターン（インナーリー
ド）が絶縁膜に固定される構造となるため、フリップチ
ップ方式によって半導体チップを接続した場合、半導体
チップとインナーリードとを機械的に保護するための樹
脂封止が不要となる。このように、半導体装置の製造方
法は簡単で、製造コストを低く抑えることができる。
【００４３】さらに、デバイスホール上の領域にも金属
配線パターンを引き回すことが可能になるので、従来デ
バイスホール上の領域外に設けていた金属配線パターン
の一部分をデバイスホール上の領域内に収めることによ
ってそれだけ半導体装置のパッケージを小型化すること
ができる。従って、このような半導体装置を実装した液
晶モジュールなどのモジュールを小型化することができ
るとともに、小型化した分だけ製造工程におけるスルー
プットが向上する。
【００４４】請求項８に係る発明の半導体装置の製造方
法は、上記課題を解決するために、テープ状をなす絶縁
性の基材に半導体チップが対向して配置されるデバイス
ホールを穿孔して形成し、上記デバイスホールが形成さ
れた上記基材上に少なくとも上記デバイスホール上に突
出するように金属配線パターンを形成し、上記金属配線
パターンが形成された上記基材に、上記デバイスホール
上に突出した上記金属配線パターンを固定すべく上記金
属配線パターン側から少なくとも上記デバイスホールを
覆うように絶縁膜を形成し、上記絶縁膜が形成された上
記基材に対して上記絶縁膜と反対側に上記半導体チップ
を上記金属配線パターンと接続して配置することを特徴
としている。
【００４５】上記の発明によれば、半導体装置は、金属
配線パターンと半導体チップとがそれぞれ基材に対して
異なる側に設けられる、いわゆる正ボンド構造となる。
この正ボンド構造の半導体装置をＴＣＰ半導体装置とし
て液晶モジュールに実装する場合、ガラスパネルと入力
基板とには金属配線パターンが接続され、その反対側に
半導体チップが配置されることになる。このため、ガラ
スパネルと入力基板との間に半導体チップを収める空間
を確保する必要がなく、ガラスパネルと入力基板とを隣
接して配置することができるのでそれだけ額縁の幅を狭
くすることができる。
【００４６】またこの場合、金属配線パターンのうちデ
バイスホール上の領域に突出しているインナーリードが
絶縁膜によって固定されるので、ＩＬＢ工程においてイ
ンナーリードが変形しにくくなる。同時に、フリップチ
ップ方式を用いることによって、バンプを熱圧着する従
来の接続方法よりも格段に低い温度でＩＬＢ工程を行う
ことができる。従って、ＩＬＢ工程において半導体チッ
プの電極に対するダメージが少なくて済み、高品質の半
導体装置を得ることができる。
【００４７】さらに、上記絶縁膜の線膨張係数を基材と
同程度にすることによって半導体装置のパッケージの反
りを低減することができる。従って、リフロー実装時の
製造歩留りが向上する。また、デバイスホール上に突出
した金属配線パターン（インナーリード）が絶縁膜に固
定される構造となるため、フリップチップ方式によって
半導体チップを接続した場合、半導体チップとインナー
リードとを機械的に保護するための樹脂封止が不要とな
る。このように、半導体装置の製造方法は簡単で、製造
コストを低く抑えることができる。
【００４８】さらに、デバイスホール上の領域にも金属
配線パターンを引き回すことが可能になるので、従来デ
バイスホール上の領域外に設けていた金属配線パターン
の一部分をデバイスホール上の領域内に収めることによ
ってそれだけ半導体装置のパッケージを小型化すること
ができる。従って、このような半導体装置を実装した液
晶モジュールなどのモジュールを小型化することができ
るとともに、小型化した分だけ製造工程におけるスルー
プットが向上する。
【００４９】
【発明の実施の形態】〔実施の形態１〕本発明の半導体
装置およびその製造方法の実施の一形態について図１な
いし図５に基づいて説明すれば、以下の通りである。
【００５０】本実施の形態の半導体装置は、図１に示す
ようなＴＣＰ半導体装置１であり、基材２、金属配線パ
ターン３、絶縁膜４、半導体チップ５、およびＡＣＦ６
から構成される。このＴＣＰ半導体装置１は、基材２に
対して半導体チップ５と金属配線パターン３とが異なる
側に配置される正ボンド構造をなす。基材２に穿孔され
たデバイスホール２ａに突出したインナーリード３ａ…
を、基材２に対して金属配線パターン３側から形成した
絶縁膜４で固定しているのが特徴である。
【００５１】基材２は、絶縁性で柔軟性のあるポリイミ
ドなどからなるテープ状のキャリアである。後述する半
導体チップ５と対向する部位である中央部付近には、金
型による打抜きなどによってデバイスホール２ａが穿孔
されている。金属配線パターン３は、半導体チップ５お
よび外部回路と電気的に接続するためのものであり、銅
箔などの金属箔をフォトリソグラフィー工程によって所
定のパターンに形成したものである。デバイスホール２
ａ上の領域に突出した部分はインナーリード３ａ…と呼
ばれ、半導体チップ５の電極５ａ…と接続される。ま
た、基材２の周縁部上に形成された部分はアウターリー
ド３ｂ…と呼ばれ、液晶モジュールにおけるガラスパネ
ル配線および入力基板配線などの外部回路と接続され
る。
【００５２】絶縁膜４は、熱収縮の小さいソルダーレジ
ストなどからなる。この候補としては、例えば基材２と
同一の材料であるポリイミド系を始め、ＵＶ（紫外線）
硬化系、ウレタン系、シリコーン系、あるいはエポキシ
系などのソルダーレジストが挙げられる。そして、形成
した際にＴＣＰ半導体装置１のパッケージの反りが所定
の大きさ以下、例えば１００μｍ以下となるように、線
膨張係数が基材２に近いものを選択する。また、反りを
低減する目的で、応力緩和のための弾性体などからなる
充填剤をソルダーレジストに混ぜることもある。この絶
縁膜４は、基材２に対して金属配線パターン３側から少
なくともデバイスホール２ａを覆うように形成される。
このように形成されるため、絶縁膜４はデバイスホール
２ａ上の領域に突出したインナーリード３ａ…を固定す
る機能を有する。従って、デバイスホール２ａ上の領域
内にも金属配線パターン３を引き回すことが可能にな
る。
【００５３】半導体チップ５は、液晶モジュールにおい
て液晶パネルのドライバＩＣとして機能するものであ
る。その一端面には電極５ａ…が設けられており、デバ
イスホール２ａ内にてインナーリード３ａ…と電気的に
接続される。接続の際には、デバイスホール２ａ上を覆
うようにＡＣＦ６を貼り付け、そこに半導体チップ５を
熱圧着する。ＡＣＦ６内には多数の導電粒子６ａ…が存
在しているため、これら導電粒子６ａ…が電極５ａ…と
インナーリード３ａ…との間に介在することによって両
者の導通を取ることができるようになっている。
【００５４】次に、図２および図３を用いて上述の構成
のＴＣＰ半導体装置１の製造方法を説明する。
【００５５】まず、ステップＳ１で基材２を金型によっ
て打抜き、デバイスホール２ａを形成する（図３
（ａ））。ステップＳ２で、デバイスホール２ａを形成
した基材２上に銅箔３’をラミネートする（図３
（ｂ））。次いでステップＳ３で銅箔３’上にフォトレ
ジスト７をスピンコート法により塗布する。ステップＳ
４では、後で金属（銅）配線パターン３を形成するため
の所定のパターンが施されたフォトマスクを通し、ステ
ッパあるいはアライナーでフォトレジスト７をＵＶ露光
する。そしてステップＳ５で、露光し終えたフォトレジ
スト７を現像液にて現像し、フォトレジスト７を金属配
線パターン３と同パターンに形成する（ステップＳ３〜
Ｓ５は図３（ｃ））。
【００５６】次に、ステップＳ６では、銅箔３’を所定
のパターンに形成する際、銅箔３’がデバイスホール２
ａ側からエッチングされるのを防止する目的で樹脂など
からなる裏止め８を形成する（図３（ｄ））。裏止め８
は液状の樹脂などをスクリーン印刷などによってデバイ
スホール２ａを覆うように基材２側から形成する。そし
てステップＳ７では、エッチング液を用い、フォトレジ
スト７をエッチングマスクとして銅箔３’をエッチング
し、金属配線パターン３を形成する（図３（ｅ））。エ
ッチングが終了すると、ステップＳ８でフォトレジスト
７を有機溶剤あるいはドライエッチングなどで剥離する
（図３（ｆ））。
【００５７】ステップＳ９では、基材２に対して金属配
線パターン３側からスクリーン印刷などにより、絶縁膜
４としてのソルダーレジストを少なくともデバイスホー
ル２ａを覆うように塗布する。そしてステップＳ１０
で、塗布したソルダーレジストを乾燥させる（ステップ
Ｓ９・Ｓ１０は図３（ｇ））。なお、ソルダーレジスト
を金属配線パターン３のアウターリード３ｂ…をも覆う
ように塗布した場合には、外部回路との接続箇所を確保
するためにアウターリード３ｂ…上の所定の箇所のソル
ダーレジストをフォトリソグラフィー工程によって窓開
けしておけばよい。
【００５８】絶縁膜４の形成が終了すると、ステップＳ
１１で裏止め８を剥離剤を用いて剥離し、ステップＳ１
２で金属配線パターン３上にメッキを施す（図３
（ｈ））。
【００５９】メッキは金属配線パターン３上に薄く形成
されるので特に図示していない。メッキ材料としては、
すず、半田、金、銀、パラジウム、あるいはニッケルな
ど半田付け性の良好な金属を使用する。次に、ステップ
Ｓ１３で基材２側からデバイスホール２ａを覆うように
ＡＣＦ６を貼り付けまたはポッティングし（図３
（ｉ））、ステップＳ１４で半導体チップ５を電極５ａ
…がインナーリード３ａ…と対向するように配置し、デ
バイスホール２ａ内にてフリップチップ方式で熱圧着す
ると（図３（ｊ））、ＴＣＰ半導体装置１が完成する
（図３（ｋ））。なお、上記製造方法においては従来の
製造装置がそのまま使用可能であり、新たな装置を導入
しなくてもよいので好都合である。
【００６０】このように、本実施の形態のＴＣＰ半導体
装置１では、インナーリード３ａ…が絶縁膜４によって
固定されるので、ＩＬＢ工程においてインナーリード３
ａ…が変形しにくくなる。また、半導体チップ５を搭載
する際にＡＣＦ６を用いたフリップチップ方式による接
続を行うことができる。そのため、従来のように、金す
ず共晶バンプや金−金バンプをデバイスホール上で片持
ち梁になったインナーリードに高温のツールで熱圧着し
ていた場合と比較して、格段に低い温度で接続すること
ができる。従って、半導体チップ５の電極５ａ…がＩＬ
Ｂ工程において熱により受けるダメージを軽減すること
ができ、ＴＣＰ半導体装置１は高品質となる。
【００６１】また、ＴＣＰ半導体装置１には反りが小さ
くなるような絶縁膜４を形成したので、リフロー実装時
の製造歩留りが向上する。また、前述したようにデバイ
スホール２ａ上の領域に突出したインナーリード３ａ…
が絶縁膜４に固定される構造であるため、フリップチッ
プ方式によって半導体チップ５を接続した場合、半導体
チップ５とインナーリード３ａ…とを機械的に保護する
ための樹脂封止が不要となる。このように、ＴＣＰ半導
体装置１の製造方法は簡単で、製造コストが低いという
特徴がある。
【００６２】さらに、デバイスホール２ａ上の領域にも
金属配線パターン３を引き回すことが可能であるので、
従来デバイスホールの領域外に設けていた金属配線パタ
ーンの一部分をデバイスホール２ａ上の領域内に収める
ことによってそれだけＴＣＰ半導体装置１のパッケージ
を小型化することができる。従って、このようなＴＣＰ
半導体装置１を実装した液晶モジュールを小型化するこ
とができるとともに、小型化した分だけ製造工程におけ
るスループットが向上する。
【００６３】次に、上記のように作製されたＴＣＰ半導
体装置１を液晶モジュールに実装した状態の一例を図４
に示す。同図において、ＴＣＰ半導体装置１の一方のア
ウターリード３ｂ…はガラスパネル９上のガラスパネル
配線９ａに接続され、他方のアウターリード３ｂ…は入
力基板１０上の入力基板配線１０ｂに接続される。ＴＣ
Ｐ半導体装置１は、半導体チップ５が基材２に対して金
属配線パターン３と異なる側に配置されている。それゆ
え、ガラスパネル９と入力基板１０との間に半導体チッ
プ５を収めるための空間を確保する必要がなく、ガラス
パネル９と入力基板１０とを隣接して配置することがで
きる。従って、それだけ液晶モジュールの額縁を狭くす
ることが可能となる。
【００６４】なお、本実施の形態においては半導体チッ
プ５とインナーリード３ａ…との接続をＡＣＦ６の熱圧
着によって行ったが、図５に示すように、半導体チップ
５に金すず共晶や金−金からなるバンプ５ｂ…を設け、
これをインナーリード３ａ…に熱圧着することによって
行うことも可能である。この場合、半導体チップ５とイ
ンナーリード３ａ…とは、応力緩和のための充填剤１１
ａ…が入った樹脂１１で封止される。
【００６５】〔実施の形態２〕本発明の半導体装置およ
びその製造方法の他の実施の形態について図６ないし図
９を用いて説明すれば、以下の通りである。なお、説明
の便宜上、前記の実施の形態１の図面に示した構成要素
と同一の機能を有する構成要素については、同一の符号
を付し、その説明を省略する。
【００６６】本実施の形態の半導体装置は、図６に示す
ようなＴＣＰ半導体装置２１であり、基材２、金属配線
パターン３、絶縁膜４、半導体チップ５、およびＡＣＦ
６から構成される。このＴＣＰ半導体装置２１は、基材
２に対して半導体チップ５と金属配線パターン３とが同
じ側に配置される逆ボンド構造をなす。また、基材２に
穿孔されたデバイスホール２ａ上に突出したインナーリ
ード３ａ…を、基材２に対して金属配線パターン３と反
対側から形成した絶縁膜４で固定している。これらの特
徴を除いて、ＴＣＰ半導体装置２１を構成する各構成要
素は実施の形態１と同じであるのでここではその説明を
省略する。
【００６７】以下に、図７および図８を用いてＴＣＰ半
導体装置２１の製造方法を説明する。
【００６８】まず、ステップＳ２１で基材２を金型によ
って打抜き、デバイスホール２ａを形成する（図８
（ａ））。ステップＳ２２で、デバイスホール２ａを形
成した基材２上に銅箔３’をラミネートする（図８
（ｂ））。次いでステップＳ２３で銅箔上３’にフォト
レジスト７をスピンコート法により塗布する。ステップ
Ｓ２４では、後で金属（銅）配線パターン３を形成する
ためのパターンが施されたフォトマスクを通し、ステッ
パあるいはアライナーでフォトレジスト７をＵＶ露光す
る。そしてステップＳ２５で、露光し終えたフォトレジ
スト７を現像液にて現像し、フォトレジスト７を金属配
線パターン３と同パターンに形成する（ステップＳ２３
〜Ｓ２５は図８（ｃ））。
【００６９】次に、ステップＳ２６では、銅箔３’を所
定のパターンに形成する際、銅箔３’がデバイスホール
２ａ側からエッチングされるのを防止する目的で樹脂な
どからなる裏止め８を形成する（図８（ｄ））。裏止め
８は液状の樹脂などをスクリーン印刷などによってデバ
イスホール２ａを覆うように基材２側から形成する。
【００７０】そしてステップＳ２７では、エッチング液
を用い、フォトレジスト７をエッチングマスクとして銅
箔３’をエッチングし、金属配線パターン３を形成する
（図８（ｅ））。エッチングが終了すると、ステップＳ
２８でフォトレジスト７を有機溶剤あるいはドライエッ
チングなどで剥離し、ステップＳ２９で裏止め８を剥離
剤を用いて剥離する（ステップＳ２８・Ｓ２９は図８
（ｆ））。
【００７１】ステップＳ３０では、基材２に対して金属
配線パターン３と反対側からスクリーン印刷などによ
り、絶縁膜４としてのソルダーレジストを少なくともデ
バイスホール２ａを覆うように塗布する。そしてステッ
プＳ３１で、塗布したソルダーレジストを乾燥させ、ス
テップＳ３２で金属配線パターン３上にメッキを施す
（ステップＳ３０〜Ｓ３２は図８（ｇ））。メッキは金
属配線パターン３上に薄く形成されるので特に図示して
いない。メッキ材料としては、すず、半田、金、銀、パ
ラジウム、あるいはニッケルなど半田付け性の良好な金
属を使用する。
【００７２】次に、ステップＳ３３で基材２側からデバ
イスホール２ａ上の領域を覆うようにＡＣＦ６を貼り付
けまたはポッティングし（図８（ｈ））、ステップＳ３
４で半導体チップ５を電極５ａ…がインナーリード３ａ
…と対向するようにデバイスホール２ａ上にてフリップ
チップ方式によって熱圧着すると、ＴＣＰ半導体装置２
１が完成する（図８（ｉ））。なお、上記製造方法にお
いては従来の製造装置がそのまま使用可能であり、新た
な装置を導入しなくてもよいので好都合である。
【００７３】このように、本実施の形態のＴＣＰ半導体
装置２１では、デバイスホール５２ａを設けていた従来
の逆ボンド構造のＴＣＰ半導体装置６１（図１４参照）
と比較して、インナーリード３ａ…が絶縁膜４によって
固定されるので、ＩＬＢ工程においてインナーリード３
ａ…が変形しにくくなる。また、半導体チップ５を搭載
する際にＡＣＦ６を用いたフリップチップ方式による接
続を行うことができる。そのため、従来のように、金す
ず共晶バンプや金−金バンプをデバイスホール上で片持
ち梁になったインナーリードに高温のツールで熱圧着し
ていた場合と比較して、格段に低い温度で接続すること
ができる。従って、半導体チップ５の電極５ａ…がＩＬ
Ｂ工程において熱により受けるダメージを軽減すること
ができ、ＴＣＰ半導体装置２１は高品質となる。
【００７４】また、ＴＣＰ半導体装置２１には反りが小
さくなるような絶縁膜４を形成したので、リフロー実装
時の製造歩留りが向上する。また、前述したようにデバ
イスホール２ａ上の領域に突出したインナーリード３ａ
…が絶縁膜４に固定される構造であるため、フリップチ
ップ方式によって半導体チップ５を接続した場合、半導
体チップ５とインナーリード３ａ…とを機械的に保護す
るための樹脂封止が不要となる。このように、ＴＣＰ半
導体装置２１の製造方法は簡単で、製造コストを低く抑
えることができる。
【００７５】さらに、デバイスホール２ａ上の領域にも
金属配線パターン３を引き回すことが可能であるので、
従来デバイスホールの領域外に設けていた金属配線パタ
ーンの一部分をデバイスホール２ａ上の領域内に収める
ことによってそれだけＴＣＰ半導体装置２１のパッケー
ジを小型化することができる。従って、このようなＴＣ
Ｐ半導体装置２１は、小型化した分だけ製造工程におけ
るスループットが向上する。
【００７６】また、ＴＣＰ半導体装置２１では、デバイ
スホールを設けない従来の逆ボンド構造のＴＣＰ半導体
装置５１（図１３参照）と比較すると、絶縁膜４を透光
性のものとすることによって、半導体チップ５の接続時
のアライメントを容易にする他、絶縁膜４を熱伝導性の
良いものとすることによって半導体チップ５を低温で接
続することなどができる。
【００７７】なお、本実施の形態においては、半導体チ
ップ５とインナーリード３ａ…との接続をＡＣＦ６の熱
圧着によって行ったが、図９に示すように、半導体チッ
プ５に金すず共晶や金−金からなるバンプ５ｂ…を設
け、これをインナーリード３ａ…に熱圧着することによ
って行うことも可能である。この場合、半導体チップ５
とインナーリード３ａ…とは、応力緩和のための充填剤
１１ａが入った樹脂１１で封止される。
【００７８】〔実施の形態３〕本発明の半導体装置のさ
らに他の実施の形態について図１０ないし図１２を用い
て説明すれば、以下の通りである。なお、説明の便宜
上、前記の実施の形態１および２の図面に示した構成要
素と同一の機能を有する構成要素については、同一の符
号を付し、その説明を省略する。
【００７９】本実施の形態の半導体装置は、図１０に示
すようなＴＢＧＡ半導体装置３１であり、基材２、金属
配線パターン３、半田ボール３２…、絶縁膜４、スティ
フナー３３、半導体チップ５、およびＡＣＦ６から構成
される。このＴＢＧＡ半導体装置３１は、基材２に対し
て半導体チップ５と金属配線パターン３とが異なる側に
配置される正ボンド構造をなす。
【００８０】また、デバイスホール２ａを穿孔した基材
２上の一面に、金属配線パターン３を埋め込むように絶
縁膜４を形成することにより、デバイスホール２ａ上に
も金属配線パターン３を引き回すことができるようにな
っている。そして、金属配線パターン３の所定の箇所に
は、外部回路と導通を取る導通端子としての半田ボール
３２…が直接設けられる。これら半田ボール３２…は、
ＴＢＧＡ半導体装置３１を金属配線パターン３側から見
ると、図１１のようにマトリクス状に配列されている。
なお、スティフナー３３は、基材２の反りやうねりを抑
制するために設けられる。
【００８１】このように、本実施の形態のＴＢＧＡ半導
体装置３１では、半田ボール３２…を形成するにあた
り、従来のように基材上に形成された金属配線パターン
から、基材に穿孔されたスルーホールを介して導通を取
るといった複雑な構造にする必要がない。すなわち、基
材２にデバイスホール２ａを設け、絶縁膜４を形成する
ことにより、半導体チップ５と金属配線パターン３とを
基材２に対して互いに反対側に設けることができるた
め、金属配線パターン３に直接半田ボール３２…を形成
することができる。従って、ＴＢＧＡ半導体装置３１の
製造コストを低く抑えることができるとともに、製造工
程においてスループットを向上させることができる。な
お、導通端子として半田ボール３２…を挙げたが、これ
に限らず、導通用突起として機能すればどのような形状
をなしていてもよい。
【００８２】また、デバイスホール２ａ上の領域は絶縁
膜４によって覆われており、この領域に形成された金属
配線パターン３も、その他の箇所と同様に絶縁膜４によ
って固定された状態にある。従って、半導体チップ５と
デバイスホール２ａ上の金属配線パターン３とを機械的
に保護するための樹脂封止が不要となり、この領域にも
導通端子を形成することが可能である。これにより、金
属配線パターン３上に導通端子をフルマトリクスで配列
することができ、パターンレイアウトの制約が軽減され
る。以上のように、本実施の形態によれば、高品質で生
産性の高いＴＢＧＡ半導体装置３１を提供することがで
きる。
【００８３】なお、図１２に示すように、基材２に対し
て半導体チップ５と金属配線パターン３とが同じ側に配
置される逆ボンド構造のＴＢＧＡ半導体装置４１とする
こともできる。同図の場合、基材２と、金属配線パター
ン３および絶縁膜４とは接着剤４２によって接合され
る。
【００８４】
【発明の効果】請求項１に係る発明の半導体装置は、以
上のように、テープ状をなす絶縁性の基材上に設けられ
た金属配線パターンと、上記金属配線パターンに接続さ
れる半導体チップと、上記半導体チップが上記金属配線
パターンに接続された状態で上記基材の上記半導体チッ
プと対向する部位に穿孔されたデバイスホールとを有す
る半導体装置において、上記基材に対して上記半導体チ
ップが配置されている側と反対側から少なくとも上記デ
バイスホールを覆うように形成される絶縁膜をさらに有
している構成である。
【００８５】それゆえ、デバイスホール上の領域にも金
属配線パターンを引き回すことが可能になる。そして、
金属配線パターンが基材の表裏どちら側に形成されると
しても半導体チップをデバイスホール上の領域で金属配
線パターンとフリップチップ方式で接続することができ
る。
【００８６】従って、半導体装置をＴＣＰ半導体装置と
して液晶モジュールに実装する場合、金属配線パターン
と半導体チップとを基材に対して互いに異なる側に設け
れば、ガラスパネルと入力基板との間に半導体チップを
収める空間を確保する必要がない。よって、ガラスパネ
ルと入力基板とを隣接して配置することができ、それだ
け額縁の幅を狭くすることができる。
【００８７】また、金属配線パターンのうちデバイスホ
ール上の領域に突出しているインナーリードが絶縁膜に
よって固定されるので、ＩＬＢ工程においてインナーリ
ードが変形しにくくなる。同時に、半導体チップを金属
配線パターンにＡＣＦによってフリップチップ方式で接
続することによって、従来の接続方法よりも格段に低い
温度でＩＬＢ工程を行うことができる。従って、ＩＬＢ
工程において半導体チップの電極に対するダメージが少
なくて済み、高品質のＴＣＰ半導体装置を得ることがで
きる。
【００８８】さらに、上記絶縁膜の線膨張係数を基材と
同程度にすることによって半導体装置のパッケージの反
りを低減することができる。従って、リフロー実装時の
製造歩留りが向上する。また、前述したようにデバイス
ホール上に突出した金属配線パターンのインナーリード
が絶縁膜に固定される構造であるため、フリップチップ
方式によって半導体チップを接続した場合、半導体チッ
プとインナーリードとを機械的に保護するための樹脂封
止が不要となる。このように、半導体装置の製造方法は
簡単で、製造コストを低く抑えることができる。
【００８９】さらに、デバイスホール上の領域にも金属
配線パターンを引き回すことが可能になるので、従来デ
バイスホール上の領域外に設けていた金属配線パターン
の一部分をデバイスホール上の領域内に収めることによ
ってそれだけ半導体装置のパッケージを小型化すること
ができる。従って、このような半導体装置をＴＣＰ半導
体装置として実装した液晶モジュールを小型化すること
ができるとともに、小型化した分だけ製造工程における
スループットが向上する。
【００９０】この結果、液晶モジュールにおいて非常に
幅の狭い額縁を実現する高品質のＴＣＰ半導体装置に適
用できるとともに、高品質で生産性の高いＴＢＧＡ半導
体装置に適用できる半導体装置を提供することができる
という効果を奏する。
【００９１】請求項２に係る発明の半導体装置は、以上
のように、請求項１に記載の半導体装置において、上記
絶縁膜上に上記金属配線パターンが形成されている、あ
るいは上記絶縁膜に上記金属配線パターンが埋め込まれ
て形成されている構成である。
【００９２】それゆえ、デバイスホール上の領域分だけ
金属配線パターンの引き回しの可能な面積が増大すると
いう効果を奏する。
【００９３】請求項３に係る発明の半導体装置は、以上
のように、請求項２に記載の半導体装置において、上記
絶縁膜の上記デバイスホールを覆う部分に上記金属配線
パターンが形成されている構成である。
【００９４】それゆえ、従来デバイスホール上の領域外
に設けていた金属配線パターンの一部分をデバイスホー
ル上の領域内に収めることによってそれだけ半導体装置
のパッケージを小型化することができる。従って、この
ような半導体装置を実装した液晶モジュールなどのモジ
ュールを小型化することができるとともに、小型化した
分だけ製造工程におけるスループットが向上するという
効果を奏する。
【００９５】請求項４に係る発明の半導体装置は、以上
のように、請求項３に記載の半導体装置において、上記
絶縁膜の上記デバイスホールを覆う部分に形成された上
記金属配線パターンに外部回路と導通を取る導通端子を
有している構成である。
【００９６】それゆえ、基材に対して半導体チップと反
対側に形成された金属配線パターンをデバイスホール内
で半導体チップに接続することができ、導通端子を直接
金属配線パターンに形成することができる。このため、
基材にスルーホールを穿孔する工程を省略することがで
き、低コストかつ高いスループットでＴＢＧＡ半導体装
置を製造することができるという効果を奏する。
【００９７】加えて、デバイスホール上は絶縁膜によっ
て覆われており、この領域に形成された金属配線パター
ンのインナーリードは絶縁膜によって固定された状態に
ある。従って、半導体チップとインナーリードとを機械
的に保護するための樹脂封止が不要となり、この領域に
も導通端子を形成することが可能である。これにより、
金属配線パターン上に半田ボールなどの導通端子をフル
マトリクスで配列することができ、パターンレイアウト
の制約が軽減されるという効果を奏する。
【００９８】請求項５に係る発明の半導体装置は、以上
のように、請求項１ないし４のいずれかに記載の半導体
装置において、上記金属配線パターンと上記半導体チッ
プとがそれぞれ上記基材に対して同じ側に設けられてい
る構成である。
【００９９】それゆえ、金属配線パターンのうちデバイ
スホール上の領域に突出しているインナーリードが絶縁
膜によって固定されるので、ＩＬＢ工程においてインナ
ーリードが変形しにくくなる。同時に、フリップチップ
方式を用いることによって、従来の接続方法よりも格段
に低い温度でＩＬＢ工程を行うことができる。従って、
ＩＬＢ工程において半導体チップの電極に対するダメー
ジが少なくて済み、高品質の半導体装置を得ることがで
きるという効果を奏する。
【０１００】また、上記絶縁膜の線膨張係数を基材と同
程度にすることによって半導体装置のパッケージの反り
を低減することができる。さらに、フリップチップ方式
によって半導体チップをインナーリードに接続した場
合、半導体チップとインナーリードとを機械的に保護す
るための樹脂封止が不要となる。これにより、半導体装
置の製造工程が簡略化され、製造歩留りが向上するとと
もに製造コストを削減することができるという効果を奏
する。
【０１０１】さらに、デバイスホール上の領域にも金属
配線パターンを引き回すことが可能になるので、従来デ
バイスホール上の領域外に設けていた金属配線パターン
の一部分をデバイスホール上の領域内に収めることによ
ってそれだけ半導体装置のパッケージを小型化すること
ができる。従って、このような半導体装置を実装した液
晶モジュールなどのモジュールを小型化することができ
るとともに、小型化した分だけ製造工程におけるスルー
プットが向上するという効果を奏する。
【０１０２】請求項６に係る発明の半導体装置は、以上
のように、請求項１ないし４のいずれかに記載の半導体
装置において、上記金属配線パターンと上記半導体チッ
プとがそれぞれ上記基材に対して異なる側に設けられて
いる構成である。
【０１０３】それゆえ、この半導体装置をＴＣＰ半導体
装置として液晶モジュールに実装する場合、ガラスパネ
ルと入力基板との間に半導体チップを収める空間を確保
する必要がない。従って、ガラスパネルと入力基板とを
隣接して配置することができるのでそれだけ額縁の幅を
狭くすることができるという効果を奏する。
【０１０４】また、金属配線パターンのうちデバイスホ
ール上の領域に突出しているインナーリードが絶縁膜に
よって固定されるので、ＩＬＢ工程においてインナーリ
ードが変形しにくくなる。同時に、フリップチップ方式
を用いることによって、従来の接続方法よりも格段に低
い温度でＩＬＢ工程を行うことができる。従って、ＩＬ
Ｂ工程において半導体チップの電極に対するダメージが
少なくて済み、高品質の半導体装置を得ることができる
という効果を奏する。
【０１０５】また、上記絶縁膜の線膨張係数を基材と同
程度にすることによって半導体装置のパッケージの反り
を低減することができる。さらに、フリップチップ方式
によって半導体チップをインナーリードに接続した場
合、半導体チップとインナーリードとを機械的に保護す
るための樹脂封止が不要となる。これにより、半導体装
置の製造工程が簡略化され、製造歩留りが向上するとと
もに製造コストを削減することができるという効果を奏
する。
【０１０６】さらに、デバイスホール上の領域にも金属
配線パターンを引き回すことが可能になるので、従来デ
バイスホール上の領域外に設けていた金属配線パターン
の一部分をデバイスホール上の領域内に収めることによ
ってそれだけ半導体装置のパッケージを小型化すること
ができる。従って、このような半導体装置を実装した液
晶モジュールなどのモジュールを小型化することができ
るとともに、小型化した分だけ製造工程におけるスルー
プットが向上するという効果を奏する。
【０１０７】請求項７に係る発明の半導体装置の製造方
法は、以上のように、テープ状をなす絶縁性の基材に半
導体チップが対向して配置されるデバイスホールを穿孔
して形成し、上記デバイスホールが形成された上記基材
上に少なくとも上記デバイスホール上に突出するように
金属配線パターンを形成し、上記金属配線パターンが形
成された上記基材に、上記デバイスホール上に突出した
上記金属配線パターンを固定すべく上記基材側から少な
くとも上記デバイスホールを覆うように絶縁膜を形成
し、上記絶縁膜が形成された上記基材に対して上記絶縁
膜と反対側に上記半導体チップを上記金属配線パターン
と接続して配置する構成である。
【０１０８】それゆえ、金属配線パターンのうちデバイ
スホール上の領域に突出しているインナーリードが絶縁
膜によって固定されるので、ＩＬＢ工程においてインナ
ーリードが変形しにくくなる。同時に、フリップチップ
方式を用いることによって、従来の接続方法よりも格段
に低い温度でＩＬＢ工程を行うことができる。従って、
ＩＬＢ工程において半導体チップの電極に対するダメー
ジが少なくて済み、高品質の半導体装置を得ることがで
きるという効果を奏する。
【０１０９】また、上記絶縁膜の線膨張係数を基材と同
程度にすることによって半導体装置のパッケージの反り
を低減することができる。さらに、フリップチップ方式
によって半導体チップをインナーリードに接続した場
合、半導体チップとインナーリードとを機械的に保護す
るための樹脂封止が不要となる。これにより、半導体装
置の製造工程が簡略化され、製造歩留りが向上するとと
もに製造コストを削減することができるという効果を奏
する。
【０１１０】さらに、デバイスホール上の領域にも金属
配線パターンを引き回すことが可能になるので、従来デ
バイスホール上の領域外に設けていた金属配線パターン
の一部分をデバイスホール上の領域内に収めることによ
ってそれだけ半導体装置のパッケージを小型化すること
ができる。従って、このような半導体装置を実装した液
晶モジュールなどのモジュールを小型化することができ
るとともに、小型化した分だけ製造工程におけるスルー
プットが向上するという効果を奏する。
【０１１１】請求項８に係る発明の半導体装置の製造方
法は、以上のように、テープ状をなす絶縁性の基材に半
導体チップが対向して配置されるデバイスホールを穿孔
して形成し、上記デバイスホールが形成された上記基材
上に少なくとも上記デバイスホール上に突出するように
金属配線パターンを形成し、上記金属配線パターンが形
成された上記基材に、上記デバイスホール上に突出した
上記金属配線パターンを固定すべく上記金属配線パター
ン側から少なくとも上記デバイスホールを覆うように絶
縁膜を形成し、上記絶縁膜が形成された上記基材に対し
て上記絶縁膜と反対側に上記半導体チップを上記金属配
線パターンと接続して配置する構成である。
【０１１２】それゆえ、このように製造された半導体装
置をＴＣＰ半導体装置として液晶モジュールに実装する
場合、ガラスパネルと入力基板との間に半導体チップを
収める空間を確保する必要がない。従って、ガラスパネ
ルと入力基板とを隣接して配置することができるのでそ
れだけ額縁の幅を狭くすることができるという効果を奏
する。
【０１１３】また、金属配線パターンのうちデバイスホ
ール上の領域に突出しているインナーリードが絶縁膜に
よって固定されるので、ＩＬＢ工程においてインナーリ
ードが変形しにくくなる。同時に、フリップチップ方式
を用いることによって、従来の接続方法よりも格段に低
い温度でＩＬＢ工程を行うことができる。従って、ＩＬ
Ｂ工程において半導体チップの電極に対するダメージが
少なくて済み、高品質の半導体装置を得ることができる
という効果を奏する。
【０１１４】また、上記絶縁膜の線膨張係数を基材と同
程度にすることによって半導体装置のパッケージの反り
を低減することができる。さらに、フリップチップ方式
によって半導体チップをインナーリードに接続した場
合、半導体チップとインナーリードとを機械的に保護す
るための樹脂封止が不要となる。これにより、半導体装
置の製造工程が簡略化され、製造歩留りが向上するとと
もに製造コストを削減することができるという効果を奏
する。
【０１１５】さらに、デバイスホール上の領域にも金属
配線パターンを引き回すことが可能になるので、従来デ
バイスホール上の領域外に設けていた金属配線パターン
の一部分をデバイスホール上の領域内に収めることによ
ってそれだけ半導体装置のパッケージを小型化すること
ができる。従って、このような半導体装置を実装した液
晶モジュールなどのモジュールを小型化することができ
るとともに、小型化した分だけ製造工程におけるスルー
プットが向上するという効果を奏する。
【図面の簡単な説明】
【図１】本発明の実施の一形態における半導体装置の構
造を示す断面図である。
【図２】図１の半導体装置の製造方法を説明するフロー
チャートである。
【図３】（ａ）ないし（ｋ）は、図１の半導体装置が製
造される過程を示す工程説明図である。
【図４】図１の半導体装置が液晶モジュールに実装され
た状態を示す説明図である。
【図５】本発明の実施の一形態における他の半導体装置
の構造を示す断面図である。
【図６】本発明の他の実施の形態における半導体装置の
構造を示す断面図である。
【図７】図６の半導体装置の製造方法を説明するフロー
チャートである。
【図８】（ａ）ないし（ｉ）は、図６の半導体装置が製
造される過程を示す工程説明図である。
【図９】本発明の他の実施の形態における他の半導体装
置の構造を示す断面図である。
【図１０】本発明のさらに他の実施の形態における半導
体装置の構造を示す断面図である。
【図１１】図１０の半導体装置を金属配線パターン側か
ら見た平面図である。
【図１２】本発明のさらに他の実施の形態における他の
半導体装置の構造を示す断面図である。
【図１３】第１の従来例の半導体装置の構造を示す断面
図である。
【図１４】第２の従来例の半導体装置の構造を示す断面
図である。
【図１５】図１３の半導体装置が液晶モジュールに実装
された状態を示す説明図である。
【図１６】図１４の半導体装置が液晶モジュールに実装
された状態を示す説明図である。
【図１７】第３の従来例の半導体装置の構造を示す断面
図である。
【図１８】第４の従来例の半導体装置の構造を示す断面
図である。
【図１９】第５の従来例の半導体装置の構造を示す断面
図である。
【符号の説明】
１ ＴＣＰ半導体装置（半導体装置） ２ 基材 ２ａ デバイスホール ３ 金属配線パターン ３ａ インナーリード ３ｂ アウターリード ４ 絶縁膜 ５ 半導体チップ ５ａ 電極 ５ｂ バンプ ６ ＡＣＦ ９ ガラスパネル １０ 入力基板 １１ 樹脂 ２１ ＴＣＰ半導体装置（半導体装置） ３１ ＴＢＧＡ半導体装置（半導体装置） ３２ 半田ボール（導通端子） ３３ スティフナー ４１ ＴＢＧＡ半導体装置（半導体装置）

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】テープ状をなす絶縁性の基材上に設けられ
    た金属配線パターンと、上記金属配線パターンに接続さ
    れる半導体チップと、上記半導体チップが上記金属配線
    パターンに接続された状態で上記基材の上記半導体チッ
    プと対向する部位に穿孔されたデバイスホールとを有す
    る半導体装置において、 上記基材に対して上記半導体チップが配置されている側
    と反対側から少なくとも上記デバイスホールを覆うよう
    に形成される絶縁膜をさらに有していることを特徴とす
    る半導体装置。
  2. 【請求項２】上記絶縁膜上に上記金属配線パターンが形
    成されている、あるいは上記絶縁膜に上記金属配線パタ
    ーンが埋め込まれて形成されていることを特徴とする請
    求項１に記載の半導体装置。
  3. 【請求項３】上記絶縁膜の上記デバイスホールを覆う部
    分に上記金属配線パターンが形成されていることを特徴
    とする請求項２に記載の半導体装置。
  4. 【請求項４】上記絶縁膜の上記デバイスホールを覆う部
    分に形成された上記金属配線パターンに外部回路と導通
    を取る導通端子を有していることを特徴とする請求項３
    に記載の半導体装置。
  5. 【請求項５】上記金属配線パターンと上記半導体チップ
    とがそれぞれ上記基材に対して同じ側に設けられている
    ことを特徴とする請求項１ないし４のいずれかに記載の
    半導体装置。
  6. 【請求項６】上記金属配線パターンと上記半導体チップ
    とがそれぞれ上記基材に対して異なる側に設けられてい
    ることを特徴とする請求項１ないし４のいずれかに記載
    の半導体装置。
  7. 【請求項７】テープ状をなす絶縁性の基材に半導体チッ
    プが対向して配置されるデバイスホールを穿孔して形成
    し、上記デバイスホールが形成された上記基材上に少な
    くとも上記デバイスホール上に突出するように金属配線
    パターンを形成し、上記金属配線パターンが形成された
    上記基材に、上記デバイスホール上に突出した上記金属
    配線パターンを固定すべく上記基材側から少なくとも上
    記デバイスホールを覆うように絶縁膜を形成し、上記絶
    縁膜が形成された上記基材に対して上記絶縁膜と反対側
    に上記半導体チップを上記金属配線パターンと接続して
    配置することを特徴とする半導体装置の製造方法。
  8. 【請求項８】テープ状をなす絶縁性の基材に半導体チッ
    プが対向して配置されるデバイスホールを穿孔して形成
    し、上記デバイスホールが形成された上記基材上に少な
    くとも上記デバイスホール上に突出するように金属配線
    パターンを形成し、上記金属配線パターンが形成された
    上記基材に、上記デバイスホール上に突出した上記金属
    配線パターンを固定すべく上記金属配線パターン側から
    少なくとも上記デバイスホールを覆うように絶縁膜を形
    成し、上記絶縁膜が形成された上記基材に対して上記絶
    縁膜と反対側に上記半導体チップを上記金属配線パター
    ンと接続して配置することを特徴とする半導体装置の製
    造方法。
JP10013052A 1998-01-26 1998-01-26 半導体装置およびその製造方法 Pending JPH11214435A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP10013052A JPH11214435A (ja) 1998-01-26 1998-01-26 半導体装置およびその製造方法
US09/205,182 US6060782A (en) 1998-01-26 1998-12-04 Semiconductor device with improved mounting on tape-shaped insulating substrate
TW087120262A TW448516B (en) 1998-01-26 1998-12-07 Semiconductor device and method of manufacturing the same
KR1019980054774A KR100305034B1 (ko) 1998-01-26 1998-12-14 반도체장치및그의제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10013052A JPH11214435A (ja) 1998-01-26 1998-01-26 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH11214435A true JPH11214435A (ja) 1999-08-06

Family

ID=11822368

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10013052A Pending JPH11214435A (ja) 1998-01-26 1998-01-26 半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US6060782A (ja)
JP (1) JPH11214435A (ja)
KR (1) KR100305034B1 (ja)
TW (1) TW448516B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7408242B2 (en) 2001-05-15 2008-08-05 Oki Electric Industry Co., Ltd. Carrier with reinforced leads that are to be connected to a chip

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6225704B1 (en) * 1999-02-12 2001-05-01 Shin-Etsu Chemical Co., Ltd. Flip-chip type semiconductor device
WO2000059824A1 (de) * 1999-03-31 2000-10-12 Siemens Aktiengesellschaft Verfahren zur herstellung von freitragenden mikrostrukturen, von dünnen flachteilen oder von membranen und verwendung nach diesem verfahren hergestellter mikrostrukturen als widerstandsgitter in einer einrichtung zur messung schwacher gasströmungen
JP2002164358A (ja) * 2000-11-28 2002-06-07 Mitsubishi Electric Corp 半導体装置用基材および半導体装置の製造方法
US6573660B2 (en) * 2001-04-30 2003-06-03 Intel Corporation Driving emissive displays
US7115986B2 (en) * 2001-05-02 2006-10-03 Micron Technology, Inc. Flexible ball grid array chip scale packages
US6730536B1 (en) 2001-06-28 2004-05-04 Amkor Technology, Inc. Pre-drilled image sensor package fabrication method
US6560756B1 (en) * 2001-07-02 2003-05-06 Ltx Corporation Method and apparatus for distributed test pattern decompression
SG104293A1 (en) 2002-01-09 2004-06-21 Micron Technology Inc Elimination of rdl using tape base flip chip on flex for die stacking
SG121707A1 (en) 2002-03-04 2006-05-26 Micron Technology Inc Method and apparatus for flip-chip packaging providing testing capability
SG111935A1 (en) * 2002-03-04 2005-06-29 Micron Technology Inc Interposer configured to reduce the profiles of semiconductor device assemblies and packages including the same and methods
SG115456A1 (en) * 2002-03-04 2005-10-28 Micron Technology Inc Semiconductor die packages with recessed interconnecting structures and methods for assembling the same
US6975035B2 (en) * 2002-03-04 2005-12-13 Micron Technology, Inc. Method and apparatus for dielectric filling of flip chip on interposer assembly
SG115455A1 (en) * 2002-03-04 2005-10-28 Micron Technology Inc Methods for assembly and packaging of flip chip configured dice with interposer
SG115459A1 (en) * 2002-03-04 2005-10-28 Micron Technology Inc Flip chip packaging using recessed interposer terminals
KR100434696B1 (ko) * 2002-03-27 2004-06-07 주식회사 칩팩코리아 티비지에이 반도체 패키지의 비아홀 형성 방법
DE10237084A1 (de) * 2002-08-05 2004-02-19 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines elektrischen Leiterrahmens und Verfahren zum Herstellen eines oberflächenmontierbaren Halbleiterbauelements
US20040036170A1 (en) * 2002-08-20 2004-02-26 Lee Teck Kheng Double bumping of flexible substrate for first and second level interconnects
JP4014591B2 (ja) * 2004-10-05 2007-11-28 シャープ株式会社 半導体装置および電子機器
KR100891330B1 (ko) * 2007-02-21 2009-03-31 삼성전자주식회사 반도체 패키지 장치와, 반도체 패키지의 제조방법과,반도체 패키지 장치를 갖는 카드 장치 및 반도체 패키지장치를 갖는 카드 장치의 제조 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4811081A (en) * 1987-03-23 1989-03-07 Motorola, Inc. Semiconductor die bonding with conductive adhesive
JPH04303953A (ja) * 1991-04-01 1992-10-27 Nec Corp 半導体装置
JP2595909B2 (ja) * 1994-09-14 1997-04-02 日本電気株式会社 半導体装置
JP2768315B2 (ja) * 1994-09-22 1998-06-25 日本電気株式会社 半導体装置
JP2581017B2 (ja) * 1994-09-30 1997-02-12 日本電気株式会社 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7408242B2 (en) 2001-05-15 2008-08-05 Oki Electric Industry Co., Ltd. Carrier with reinforced leads that are to be connected to a chip

Also Published As

Publication number Publication date
TW448516B (en) 2001-08-01
KR100305034B1 (ko) 2001-11-30
US6060782A (en) 2000-05-09
KR19990066844A (ko) 1999-08-16

Similar Documents

Publication Publication Date Title
JPH11214435A (ja) 半導体装置およびその製造方法
US6593648B2 (en) Semiconductor device and method of making the same, circuit board and electronic equipment
KR100244580B1 (ko) 금속 범프를 갖는 회로 기판의 제조 방법 및 그를 이용한 반도체 칩 패키지의 제조 방법
US6667557B2 (en) Method of forming an apparatus to reduce thermal fatigue stress on flip chip solder connections
US7470568B2 (en) Method of manufacturing a semiconductor device
JPH08236584A (ja) 半導体装置
KR20020000325A (ko) 혼합형 본딩패드 구조를 갖는 반도체 칩 패키지 및 그제조방법
JPH11354677A (ja) 半導体装置の実装構造および実装方法
JPH10173003A (ja) 半導体装置とその製造方法およびフィルムキャリアテープとその製造方法
JP2003068804A (ja) 電子部品実装用基板
JP2000133738A (ja) チップスケ―ルパッケ―ジの製造方法
JP2001077518A (ja) 電子部品実装プリント基板および電子部品取り外し方法
JP2003023243A (ja) 配線基板
JP3084648B2 (ja) 半導体装置
JPH05235091A (ja) フィルムキャリア半導体装置
JP3563170B2 (ja) 半導体装置の製造方法
JPH07161746A (ja) 半導体装置及びその製造方法
JP3258564B2 (ja) 半導体装置およびその製造方法
JP2001267368A (ja) フリップチップ実装構造
JP2000299399A (ja) 半導体装置
JP4053507B2 (ja) 半導体装置の製造方法
JPH07122589A (ja) 半導体装置及びその製造方法
JPH06177206A (ja) 半導体装置
JP2002158309A (ja) 半導体装置およびその製造方法
JP2005268707A (ja) 半導体装置およびその製造方法