JP4014591B2 - 半導体装置および電子機器 - Google Patents

半導体装置および電子機器 Download PDF

Info

Publication number
JP4014591B2
JP4014591B2 JP2004292435A JP2004292435A JP4014591B2 JP 4014591 B2 JP4014591 B2 JP 4014591B2 JP 2004292435 A JP2004292435 A JP 2004292435A JP 2004292435 A JP2004292435 A JP 2004292435A JP 4014591 B2 JP4014591 B2 JP 4014591B2
Authority
JP
Japan
Prior art keywords
semiconductor device
insulating film
wiring
semiconductor
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2004292435A
Other languages
English (en)
Other versions
JP2006108356A (ja
Inventor
康彦 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2004292435A priority Critical patent/JP4014591B2/ja
Priority to CNB2005101291378A priority patent/CN100385648C/zh
Priority to KR1020050092674A priority patent/KR20060051982A/ko
Priority to TW094134686A priority patent/TWI302736B/zh
Priority to US11/241,972 priority patent/US20060071325A1/en
Publication of JP2006108356A publication Critical patent/JP2006108356A/ja
Application granted granted Critical
Publication of JP4014591B2 publication Critical patent/JP4014591B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0397—Tab
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4084—Through-connections; Vertical interconnect access [VIA] connections by deforming at least one of the conductive layers

Description

本発明は、半導体装置およびその半導体装置を備えた電子機器に関する。詳しくは、本発明は、ＣＯＦ（Chip On Film）と呼ばれる、配線が形成された有機物からなる絶縁フィルム上に半導体素子が配置されている半導体装置およびその半導体装置を備える電子機器に関する。
従来、配線が形成された絶縁フィルム上に半導体素子が接続された半導体装置としては、ＴＣＰ（Tape Carrier Package）がある。
図１０は、ＴＣＰの一般的な構造を示す図である。詳細には、図１０（Ａ）は、一般的なＴＣＰの断面図であり、図１０（Ｂ）は、一般的なＴＣＰの上面図である。
このＴＣＰは、半導体素子１０１と、絶縁フィルム１０３と、配線（インナーリード）１０４と、ソルダーレジスト１０５と、樹脂１０６とを有する。
上記半導体素子１０１は、本体部１１１と、本体部１１１から延びたバンプ電極１１２とを有する。上記絶縁フィルム１０３には、その絶縁フィルム１０３における半導体素子１０１が配置される部分に貫通穴が形成されている。上記配線１０４は、絶縁フィルム１０３上に接着剤１０９を介して配置される部分と、絶縁フィルム１０３から片持ち梁状に突き出した部分から成っている。上記ソルダーレジスト１０５は、絶縁フィルム１０３の一部および配線１０４の一部の上に配置されている。また、上記樹脂１０６は、半導体素子１０１を絶縁フィルム１０３に固定するために、上記貫通穴の周辺に配置されている。
上記半導体素子１０１のバンプ電極１１２は、絶縁フィルム１０３における配線１０４が配置されていない側から上記配線１０４の片持ち梁状に突き出した部分に接合されている。
ＴＣＰは、薄型の絶縁フィルム１０３上に配線１０４を配置することにより、電気回路の厚さが、格段に薄くなるようにしている。
また、配線が形成された絶縁フィルム上に半導体素子が接続されたＴＣＰと異なる半導体装置としては、ＣＯＦ（Chip on Film）がある。
図１１は、従来のＣＯＦの一般的な構造を示す図である。詳細には、図１１（Ａ）は、従来のＣＯＦの断面図であり、図１１（Ｂ）は、従来のＣＯＦの上面図である。
ＣＯＦは、絶縁フィルムの半導体素子と対向している部分に、貫通穴が存在せず、半導体素子１２１上のバンプ電極１３２と接合する部分の配線１２４が、絶縁フィルム１２３で裏打ちされた状態になっている点が、ＴＣＰと異なる。
詳細には、このＣＯＦは、半導体素子１２１と、絶縁フィルム１２３と、配線１２４と、ソルダーレジスト１２５と、樹脂１２６とを備える。上記半導体素子１２１は、本体部１３１とバンプ電極１３２とを有する。
上記配線１２４は、絶縁フィルム１２３の一方の面に配置されており、ソルダーレジスト１２５は、絶縁フィルム１２３の一部および配線１２４の一部の上に配置されている。
また、上記半導体素子１２１の本体部１３１は、絶縁フィルム１２３における配線１２４がパターンニングされている側に配置されている。また、上記バンプ電極１３２は、絶縁フィルム１２３における配線１２４と接続されている。上記樹脂１２６は、半導体素子１２１の周辺に配置されており、半導体素子１２１を絶縁フィルム１２３に固定する役割を担っている。
しかしながら、図１０に示すＴＣＰおよび図１１に示すＴＣＰでは、半導体素子１０１,１２１の動作による発熱を、配線１０４,１２４、絶縁フィルム１０３,１２３、および、封止樹脂１０６,１２６による熱伝導および放射でしか冷却することが出来ないという問題がある。このことから、従来では、ＣＯＦまたはＴＣＰが実装される電子機器に、放熱用の金属板を設置したり、放熱ファンを配設したり、もしくは、筐体の形状を変更したりして、放熱対策を行っている。
図１２に、従来の金属製の放熱板１４０が設置された電子機器を示す。
この電子機器は、筐体１４９と、ＣＯＦ半導体装置１４８と、放熱板１４０と、絶縁フィルム１４１とを備える。上記ＣＯＦ半導体装置１４８は、絶縁フィルム１４１上に配置されている。上記放熱板１４０は、絶縁フィルム１４１のＣＯＦ半導体装置８側と反対側に配置されている。上記放熱板１４０は、電子機器の外壁の一部を成している。
この電子機器は、電子機器の外壁の一部を成している放熱板１４０上に、絶縁フィルム１４１を介してＣＯＦ半導体装置１４８を配置することにより、ＣＯＦ半導体装置１４８で発生した熱を、放熱板１４０を介して外部に放出するようにしている。
しかしながら、近年においては、電子機器の多機能化や小型化によって、電子機器における電子部品の高密度実装が要求されており、上記放熱板１４０の設置等の対策では、放熱対策が十分でないという問題がある。
また、半導体素子の多出力化に伴い、半導体素子の動作時における半導体素子自体の発熱を低減することにも限界があるという問題がある。
特開２００１−３０８２３９号公報 特開平５−３２６６２０号公報
そこで、本発明の課題は、半導体素子が放出した熱の放熱性に優れる半導体装置およびその半導体装置を備えた電子機器を提供することにある。
上記課題を解決するため、この発明の半導体装置は、
絶縁フィルムと、
この絶縁フィルムの一方の面上に配置された配線と、
上記絶縁フィルムの上記一方の面に対向するように配置された一つまたは複数の半導体素子と、
上記絶縁体フィルムの他方の面上に配置された放熱部材と
を備え、
上記放熱部材は、上記絶縁体フィルムの上記他方の面における上記半導体素子に対応する箇所に、少なくとも配置され、
上記放熱部材は、上記絶縁フィルムの上記他方の面上に直接配置されていることを特徴としている。
尚、この明細書では、上記半導体素子は、接合型トランジスタ、電界効果型トランジスタ等のトランジスタ、整流ダイオード、発光ダイオード、フォトダイオード等のダイオード、記憶素子、ＩＣ（集積回路）等の能動素子である。
本発明によれば、絶縁フィルムにおける半導体素子の搭載面と反対側の面に、放熱部材を設けているので、半導体素子が放出して絶縁フィルムを伝導した熱を、この放熱部材で放熱できる。したがって、半導体装置の温度上昇を抑制できるので、半導体素子の動作時の発熱で、半導体素子が高温となり誤作動を起こすことを防止できる。
また、本発明によれば、放熱効果を高くする事が出来きるので、同一体積の空間により多くの半導体素子を搭載することができて、絶縁フィルム上に半導体素子を高密度に配置できる。
また、本発明によれば、上記放熱部材が、上記絶縁体フィルムの上記他方の面における上記半導体素子に対応する箇所に、少なくとも配置されているので、発熱源である半導体素子と放熱部材との距離を短くできる。したがって、放熱性を更に向上させることができる。
また、一実施形態の半導体装置は、上記放熱部材が、上記絶縁体フィルムの上記他方の面における上記配線に対応する箇所に、少なくとも配置されている。
上記実施形態によれば、上記放熱部材が、上記絶縁体フィルムの上記他方の面における上記配線に対応する箇所に、少なくとも配置されているので、発熱源である配線と放熱部材との距離を短くできる。したがって、放熱性を更に向上させることができる。
また、一実施形態の半導体装置は、上記放熱部材が、互いに連続していない複数の部分から成る。
絶縁フィルムの一方の面上に複数の半導体素子が配置されている場合、絶縁フィルムの上記一方の面と反対側の面における、上記半導体素子に対応する複数の箇所に、放熱部材を離散的に複数配置すると、高温上昇する部分を重点的に冷却する事ができると共に、放熱部材の材料費も削減できる。
また、一実施形態の半導体装置は、上記半導体素子は、少なくとも２種類の半導体素子を含んでいる。
また、一実施形態の半導体装置は、上記半導体素子のバンプ電極と、上記配線とは、Ａｕ−Ｓｎの合金接合によって接続されている。
上記実施形態によれば、上記半導体素子のバンプ電極と、上記配線とが、Ａｕ−Ｓｎの合金接合によって接続されているので、上記バンプ電極と、上記配線とを堅固に接合できる。
また、一実施形態の半導体装置は、上記半導体素子のバンプ電極と、上記配線とは、Ａｕ−Ａｕの合金接合によって接続されている。
上記実施形態によれば、上記半導体素子のバンプ電極と、上記配線とが、Ａｕ−Ａｕの合金接合によって接続されているので、上記バンプ電極と、上記配線とを堅固に接合できる。
また、一実施形態の半導体装置は、上記半導体素子のバンプ電極と、上記配線とは、異方性導電接着フィルムによって接続されている。
上記実施形態によれば、上記半導体素子のバンプ電極と、上記配線とは、異方性導電接着フィルムによって接続されているので、上記バンプ電極と、上記配線とを堅固に接合することができる。
また、一実施形態の半導体装置は、上記半導体素子のバンプ電極と、上記配線とは、異方性導電接着ペーストによって接続されている。
上記実施形態によれば、上記半導体素子のバンプ電極と、上記配線とは、異方性導電接着ペーストによって接続されているので、上記バンプ電極と、上記配線とを堅固に接合することができる。
また、一実施形態の半導体装置は、上記半導体素子のバンプ電極と、上記配線とは、非導電性接着ペーストによって接続されている。
上記実施形態によれば、上記半導体素子のバンプ電極と、上記配線とは、非導電性接着ペーストによって接続されているので、上記バンプ電極と、上記配線とを堅固に接合することができる。
また、一実施形態の半導体装置は、上記半導体素子のバンプ電極と、上記配線とは、非導電性接着フィルムによって接続されている。
上記実施形態によれば、上記半導体素子のバンプ電極と、上記配線とは、非導電性接着フィルムによって接続されているので、上記バンプ電極と、上記配線とを堅固に接合することができる。
また、本発明によれば、上記放熱部材が、上記絶縁フィルムの上記他方の面上に直接配置されているので、上記配線と、上記放熱部材が電気接続することを確実に防止できて、半導体装置が損傷することを確実に防止できる。
また、一実施形態の半導体装置は、上記絶縁フィルムの上に、受動素子を配置している。
尚、この明細書では、上記受動素子は、コンデンサ、抵抗、または、コイルである。
上記絶縁フィルムの上に、受動素子が配置されていると、半導体素子以外にこの受動素子からも熱が放出される。したがって、半導体装置が高熱になりがちであるので、放熱部材を配置する意義が大きなものになる。
また、一実施形態の半導体装置は、上記放熱部材の表面の一部または表面の全面に、絶縁性の薄膜樹脂が塗布されるか、または、上記放熱部材の表面の一部または表面の全面に、絶縁性のシート部材が貼り付けられている。
上記実施形態によれば、上記薄膜樹脂または上記絶縁性のシート部材によって、放熱部材と、配線もしくは他の部品との短絡を確実に防止できる。
また、一実施形態の半導体装置は、上記放熱部材が、放熱板であり、上記放熱板の上記絶縁フィルム側の面の表面積は、上記絶縁フィルムの上記放熱板側の面の表面積よりも大きくなっている。
また、この発明の電子機器は、上記発明の半導体装置と、放熱用部品とを備える電子機器であって、上記半導体装置の放熱部材と、上記放熱用部品とは、直接的に連結されていることを特徴としている。
本発明によれば、上記発明の半導体装置を備えているので、放熱効果を大きくできて、温度上昇に起因する故障を確実に防止できる。
本発明によれば、上記放熱部材を介して大きな熱量の熱を放熱することができる。したがって、配線、絶縁フィルム、樹脂および半導体素子からの熱伝導および熱放射しか放熱方法を有さない従来の半導体装置と比較して、放熱性を格段に向上させることができる。
また、本発明によれば、半導体装置が大きな放熱性を有しているので、半導体装置が搭載される電子機器における放熱対策を軽減することができると共に、半導体装置を電子機器に高密度に実装することができる。
尚、放熱部材の材質に熱伝導率の高い材料を用いると、半導体装置の放熱性を向上させることができて、半導体素子が高温となり誤作動を起こすことを確実に防止できると共に、同一体積の空間により多くの半導体素子を搭載することができる。
以下、本発明を図示の形態により詳細に説明する。
（第１実施形態）
図１は、本発明の第１実施形態の半導体装置を示す図である。詳細には、図１（Ａ）は、第１実施形態の半導体装置の断面図であり、図１（Ｂ）は、第１実施形態の半導体装置における半導体素子の搭載面を示す図であり、図１（Ｃ）は、第１実施形態の半導体装置の半導体素子が搭載されていない側の面を示す図である。
図１（Ａ）に示すように、この半導体装置は、半導体素子１と、絶縁フィルム３と、配線４と、ソルダーレジスト５と、封止樹脂６と、放熱部材の一例としての金属製の放熱板１０とを備える。
上記配線４は、絶縁フィルム３の一方の面上に配置されている。また、上記半導体素子は、本体部１と、パンプ電極２とを有し、バンプ電極２は、配線４に接続されている。
上記ソルダーレジスト５は、図１（Ｂ）に示すように、半導体素子１を配線４に半田付けする時の半田に対する隔壁となるべく、絶縁フィルム３における半導体素子１の周辺部に配置されている。また、封止樹脂６は、図１（Ａ）に示すように、半導体素子１の側面全面に接するように、半導体素子１の周辺部に配置されている。上記封止樹脂６は、半導体素子１を絶縁フィルム３に確実に固定している。
上記放熱板１０は、絶縁フィルム３の半導体素子側と反対側の表面に配置されている。詳細には、上記放熱板１０は、図１（Ｃ）に示すように、上記放熱板１０の表面積は、絶縁フィルム３の表面積よりも小さくなっている。また、上記放熱板１０は、上記反対側の表面おける半導体素子１に対応する箇所に配置されている。
上記第１実施形態の半導体装置によれば、放熱板１０を、絶縁フィルム３における半導体素子１の搭載面と反対側の面に配置しているので、半導体素子１から放出されて絶縁フィルム３を伝導した熱を、この放熱板１０で放熱できる。したがって、半導体装置１の温度上昇を抑制できるので、半導体素子１の動作時の発熱で、半導体素子１が高温となり誤作動を起こすことを防止できる。また、放熱効果を上げることができ、電子機器の多機能化および小型化による高密度実装、および、半導体素子の多出力化による発熱による高温化を、確実に防止することができる。
また、上記第１実施形態の半導体装置によれば、放熱効果を高くする事が出来きるので、同一体積の空間により多くの半導体素子１を搭載することができて、絶縁フィルム３上に半導体素子１を高密度に配置できる。
また、上記第１実施形態の半導体装置によれば、放熱板１０が、絶縁体フィルム３の半導体素子１が配置されていない面における半導体装置１に対応する箇所に、配置されているので、製造コストを低く抑えながら、放熱性を効率的に高くすることができる。
尚、上記第１実施形態の半導体装置では、絶縁フィルム３における半導体素子１に対応する箇所に放熱板１０を配置したが、この発明では、絶縁フィルムにおける半導体素子および配線に対応する箇所に放熱板を配置しても良く、この場合、半導体装置の放熱性を更に向上させることができる。
また、上記第１実施形態の半導体装置では、配線４を絶縁フィルム３の一方の面上に直接配置すると共に、放熱板１０を、絶縁フィルム３の他方の面上に直接配置した。
図１に示すとおり、ＣＯＦの場合、絶縁フィルム３における半導体素子１の搭載される部分に貫通穴が形成されておらず、半導体素子１と接合するインナーリードとよばれる配線４は絶縁フィルム３で裏打ちされた状態になっている。このことから、図１に示すように、放熱板１０を半導体素子１の搭載面と逆の面に設ける事により、配線４と放熱板１０との接触を防止でき、電気的な絶縁状態を確保することができる。
このことから、ＣＯＦでは、半導体素子１の搭載面と逆面へ放熱板１０を設け、放熱効果を高くする事が出来きるため、半導体素子１の動作時の発熱で、半導体素子１が高温となり誤作動を起こすことを防止することができ、同一体積の空間により多くの半導体素子を搭載することが可能となる。
図２は、この発明の半導体装置と比較するために作製された比較例の半導体装置の断面図であり、詳細には、放熱板２０が配置されたＴＣＰ半導体装置を示す図である。
ＴＣＰ半導体装置の場合、絶縁フィルム２３における半導体素子２１の搭載される部分にあらかじめ貫通穴が開けられており、絶縁フィルム２３上に接着剤２９を介して配置されているインナーリードと呼ばれる配線２４が、絶縁フィルム２３から片持ち梁状に突き出した形状で、配線２４の先端部と半導体素子２１が接合されるようになっている。したがって、ＴＣＰ半導体装置に、放熱板２０を配置する場合、図２（Ａ）に示すように、放熱板２０は、その縁部を、配線２４上に配置されたソルダーレジスト２５に接合するように、ソルダーレジスト２５上に配置されるしか配置方法が存在しない。
しかしながら、そのような配置方法では、図２（Ｂ）に示すように、配線２４と放熱板２０が接触して、電気的短絡が発生する恐れが生して、半導体装置の信頼性が低いという問題がある。
（第２実施形態）
図３は、第２実施形態の半導体装置を示す図である。詳細には、図３（Ａ）は、第２実施形態の半導体装置の断面図であり、図３（Ｂ）は、第１実施形態の半導体装置における半導体素子の搭載面と反対側の面を示す図である。
第２実施形態の半導体装置は、放熱板３０の形状のみが第１実施形態の半導体装置と異なる。
第２実施形態の半導体装置では、第１実施形態の半導体装置の構成部と同一構成部には同一参照番号を付して説明を省略することにする。また、第２実施形態の半導体装置では、第１実施形態の半導体装置と共通の作用効果については説明を省略することにし、第１実施形態の半導体装置と異なる構成、作用効果についてのみ説明を行うことにする。
第２実施形態の半導体装置は、図２（Ａ）,（Ｂ）に示すように、絶縁フィルム３における半導体素子１側と反対側の面に、絶縁フィルム３よりも大きい放熱板３０を配設している。
上記第２実施形態の半導体装置によれば、絶縁フィルム３における半導体素子１側と反対側の面に、絶縁フィルム３よりも大きい放熱板３０を配設しているので、放熱板３０の放熱効果を格段に向上させることができて、ＣＯＦの半導体素子１からの発熱による高温上昇を確実に防止することができる。
（第３実施形態）
図４は、第３実施形態の半導体装置の絶縁フィルム４３の半導体素子側と反対側の面を示す図である。
図４において、点線で示されている４１の部分は、絶縁フィルム４３の半導体素子側の半導体素子等の発熱源の配置構成によって、絶縁フィルム４３内で他の部分よりも高温になる部分を示している。
図４に示すように、第３実施形態の半導体装置では、絶縁フィルム４３の半導体素子側と反対側の面において、離散的に３つ存在する高温部分４１を、覆うように、正方形状の放熱板４０が、離散的に３つ配置されている。
第３実施形態の半導体装置のように、離散的に複数存在する高温部分を覆うように、複数の放熱板を離散的に配置すると、半導体装置の製造コストを抑制しながら、効率的に半導体装置の温度上昇を抑制できる。
尚、上記第３実施形態では、絶縁フィルム４３内の高温部分が３箇所であったが、絶縁フィルム内の高温部分は、２箇所、あるいは、４箇所以上であっても良く、離散的に配置される放熱部材の個数が、２個、あるいは、４箇所以上であっても良いことは勿論である。また、各放熱部材の形状は、第３実施形態のように正方形である必要はなく、円形等の正方形以外の形状であっても良いことは、勿論である。
（第４実施形態）
図５は、第４実施形態の半導体装置を示す図である。詳細には、図５（Ａ）は、第４実施形態の半導体装置の断面図であり、図５（Ｂ）は、第４実施形態の半導体装置の半導体素子側の上面図であり、図５（Ｃ）は、第４実施形態の半導体装置の半導体素子側と反対側の上面図である。
第４実施形態の半導体装置は、放熱板５０の形状のみが第１実施形態の半導体装置と異なる。
第４実施形態の半導体装置では、第１実施形態の半導体装置の構成部と同一構成部には同一参照番号を付して説明を省略することにする。また、第４実施形態の半導体装置では、第１実施形態の半導体装置と共通の作用効果については説明を省略することにし、第１実施形態の半導体装置と異なる構成、作用効果についてのみ説明を行うことにする。
第４実施形態の半導体装置においては、図５（Ｃ）に示すように、放熱板５０は、半導体装置における放熱部品に対応する形状を有している。また、放熱板５０は、絶縁フィルム３の半導体装置の半導体素子１側と反対側の表面に、半導体装置における放熱部品に対応する箇所に配置されている。
また、放熱板５０の端部５３は、半導体装置の半導体素子側に配置されている放熱部品と接続している。
上記第４実施形態の半導体装置によれば、放熱板５０と、放熱部品とが直接接続しているので、放熱板５０に熱伝導により熱を効率良く移動させることができて、この伝導熱を放熱板５０の表面から放出できる。したがって、ＣＯＦの半導体素子からの発熱による半導体装置の温度上昇を、更に効果的に防止できる。
尚、上記第４実施形態の半導体装置では、放熱板５０の形状を、半導体装置における放熱部品に対応すると共に、放熱部品と直接接続できる形状にしたが、この発明では、図５（Ｄ）に示すように、放熱板５７の形状を、絶縁フィルム３における高熱部分に対応すると共に、その端部５８を介して放熱部品と直接接続できる形状にしても良い。この場合、放熱板５７の形状を、単純な形状にできるので、製造コストを低く抑えながら、放熱性を高くすることができる。
（第５実施形態）
図６は、第５実施形態の半導体装置を示す図である。詳細には、図６（Ａ）は、第５実施形態の半導体装置の断面図であり、図６（Ｂ）は、第５実施形態の半導体装置の製造途中の絶縁フィルムにおける半導体素子側と反対側の表面を示す図である。また、図６（Ｃ）は、第５実施形態の半導体装置の絶縁フィルムにおける半導体素子側と反対側の表面を示す図である。
第５実施形態の半導体装置は、絶縁フィルム３の半導体素子１側と反対側の表面上、および、この表面に配置されている放熱板５０の上に、絶縁性の樹脂薄膜６６を配置した点のみが、第４実施形態の半導体装置と異なる。
第５実施形態の半導体装置では、第４実施形態の半導体装置の構成部と同一構成部には同一参照番号を付して説明を省略することにする。また、第５実施形態の半導体装置では、第４実施形態の半導体装置と共通の作用効果については説明を省略することにし、第４実施形態の半導体装置と異なる構成、作用効果についてのみ説明を行うことにする。
第５実施形態の半導体装置では、放熱板５０における、配線もしくは他の部品との接触が懸念される場所に、絶縁性の樹脂薄膜６６が塗布されている。
上記第５実施形態の半導体装置によれば、放熱板５０における、配線もしくは他の部品との接触が懸念される場所に、絶縁性の樹脂薄膜６６を塗布しているので、放熱板５０と、配線もしくは他の部品との短絡を防止できる。したがって、半導体素子の素子特性や寿命の信頼性を向上させることができる。
尚、上記第５実施形態の半導体装置では、図６（Ｃ）に示すように、放熱板５０の一部に絶縁性の樹脂薄膜６６を配置したが、この発明では、放熱部材の全部に絶縁性の樹脂薄膜を配置しても良い。また、上記第５実施形態では、放熱板５０の一部に絶縁性の樹脂薄膜６６を配置したが、この発明では、放熱部材の一部または全部に絶縁性のシートを貼り付けても良い。
上記第１〜第５実施形態では、絶縁フィルム３上に、半導体素子１を一つのみ配置したが、この発明では、絶縁フィルム上に、複数の半導体素子（例えば、ＬＥＤとトランジスタ）を配置しても良い。また、必要に応じて、半導体素子に加えて受動素子を配置しても良い。
上記第１〜第５実施形態では、絶縁フィルム３に放熱板を配置したが、絶縁フィルム３に放熱板を配置する方法としては、絶縁フィルムと金属等の薄膜を、接着剤を介さず貼り付けて、サブスト法によりパターン形成する方法がある。
また、別の方法としては、絶縁フィルムと金属等の薄膜を、絶縁フィルム上に金属パターンをセミアディブ法により形成する方法等がある。
これらの方法を用いれは、多角形、円形、もしくは、楕円形等の如何なる形状の放熱部材でも、容易に絶縁フィル上に配設する事ができる。
図７は、半導体素子のバンプ電極と絶縁フィルム上の配線との接合方法の一例を示す図である。尚、図７に示されている半導体素子７１のバンプ電極７２は、金製であるものとする。
以下に、図７を用いて、バンプ電極７２と絶縁フィルム７３上の配線７４との接合方法について説明することにする。
先ず、図７（Ａ）に示すように、錫メッキを施した配線７４と半導体素子７１上の金製のバンプ電極７２とが、図示しないＡＣＦ（異方性導電接着剤フィルム）を介して相対するように、半導体素子７１を絶縁フィルム７３に位置合わせする。
その後、押圧部材７７を用いて、半導体素子７１のバンプ電極７２側と反対側の面を押圧すると共に、一定時間加熱して、図７（Ｂ）に示すように、バンプ電極７２と配線７４とを接合する。このようにして、接合部にＡｕ−Ｓｎ合金を形成して、バンプ電極７２と配線７４とを堅固に接合する。
その後、図７（Ｃ）に示すように、半導体素子７１と絶縁フィルム７３との間に出来る隙間に、封止樹脂７６を注入して、耐湿性及び機械的強度を向上させて、バンプ電極７２と絶縁フィルム７３上の配線７４との接合を完成させるようにしている。
図７において、７５は、ソルダーレジストである。図７に示すように、絶縁フィルム７３上の配線７４におけるバンプ電極７２が接続される部分以外の部分に、ソルダーレジスト７５を配置すると、導電性異物が配線７４上に接触して、半導体装置がショートする事を確実に防止することができる。
また、図７に示す半導体装置のように、絶縁フィルム７３上の配線７４と半導体素子７１上のバンプ電極７２とをＡＣＦを介して、相対するように位置あわせした場合、封止樹脂７６を省略しても良い。
尚、図７に示す半導体装置では、配線７４は、錫メッキされていたが、この発明では、配線は、金メッキされていても良い。そして、図７とまったく同じ方法で、バンプ電極と配線とをＡｕ−Ａｎ合金を用いて堅固に接合しても良い。
また、図７に示す半導体装置では、絶縁フィルム７３上の配線９７と半導体素子７１上のバンプ電極７２とをＡＣＦを介して、相対するように位置あわせしたが、この発明では、絶縁フィルム上の配線と半導体素子上のバンプ電極とを、ＡＣＰ（異方性導電接着ペースト）、ＮＣＰ（非導電接着ペースト）、または、非導電性接着フィルムを介して、相対するように位置あわせしても良い。これらの場合においても、ＡＣＦを用いて場合と同様に、封止樹脂を省略することができる。
図８は、この発明の半導体装置を備える第１実施形態の電子機器の断面図である。
この電子機器は、筐体８９と、電子機器の外壁の一部を構成する放熱用部品８４と、電子機器内に配置されたこの発明の半導体装置８０とを備える。
上記半導体装置８０は、半導体素子８１と、絶縁フィルム８３と、封止樹脂８６と、放熱板８７とを有する。
図８に示されているように、第１実施形態の電子機器では、放熱板８７の大部分は、絶縁フィルム８３と、放熱用部品８４との間に挟まれている。
上記第１実施形態の電子機器によれば、放熱用部品８４に加えて、半導体装置８０の放熱板８７でも、熱を効果的に放出できる。したがって、電子機器の温度上昇を更に抑制することができる。
尚、上記第１実施形態の電子機器は、半導体装置８０以外の部分に放熱用部品８４を備えていたが、この発明では、半導体装置に放熱対策が施されているので、半導体装置以外の部分に必ずしも放熱用部品を設ける必要がない。そして、半導体装置以外の部分の放熱用部品を省略することによって、電子機器の製造コストを低減できると共に、電子機器をコンパクトにすることができる。
図９は、この発明の半導体装置を備える第２実施形態の電子機器の断面図である。
第２実施形態の電子機器では、第１実施形態の電子機器と共通の作用効果については説明を省略することにし、第１実施形態の半導体装置と異なる構成、作用効果についてのみ説明を行うことにする。
この電子機器は、筐体９９と、電子機器の外壁の一部を構成する放熱用部品９４と、電子機器内に配置されたこの発明の半導体装置９０とを備える。
上記半導体装置９０は、半導体素子９１と、絶縁フィルム９３と、封止樹脂９６と、放熱板９７とを有する。
図９に示されているように、第２実施形態の電子機器では、放熱板９７における半導体装置９１に対応する部分が、電子機器の外壁の一部を成している。
上記第２実施形態の電子機器によれば、放熱板９７における半導体素子９１に対応する部分が、電子機器の外壁の一部を成しているので、半導体素子９１から放出された熱を効率的に外部空間に放出できる。したがって、電子機器の温度上昇を更に抑制できる。
本発明の第１実施形態の半導体装置を示す図である。 比較例の半導体装置の断面図である。 第２実施形態の半導体装置を示す図である。 第３実施形態の半導体装置の絶縁フィルムの半導体素子側と反対側の面を示す図である。 第４実施形態の半導体装置を示す図である。 第５実施形態の半導体装置を示す図である。 半導体素子のバンプ電極と絶縁フィルム上の配線との接合方法の一例を示す図である。 第１実施形態の電子機器の断面図である。 第２実施形態の電子機器の断面図である。 ＴＣＰの一般的な構造を示す図である。 従来のＣＯＦの一般的な構造を示す図である。 従来の金属製の放熱板が設置された電子機器を示す。
符号の説明
１,７１ 半導体素子
２,７２ バンプ電極
３,７３ 絶縁フィルム
４,７４ 配線
５,７５ ソルダーレジスト
６,７６ 封止樹脂
１０,３０,４０,５０,５７ 放熱板
６６ 樹脂薄膜
８０,９０ 半導体装置

Claims (14)

  1. 絶縁フィルムと、
    この絶縁フィルムの一方の面上に配置された配線と、
    上記絶縁フィルムの上記一方の面に対向するように配置された一つまたは複数の半導体素子と、
    上記絶縁体フィルムの他方の面上に配置された放熱部材と
    を備え、
    上記放熱部材は、上記絶縁体フィルムの上記他方の面における上記半導体素子に対応する箇所に、少なくとも配置され、
    上記放熱部材は、上記絶縁フィルムの上記他方の面上に直接配置されていることを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、
    上記放熱部材は、上記絶縁体フィルムの上記他方の面における上記配線に対応する箇所に、少なくとも配置されていることを特徴とする半導体装置。
  3. 請求項１に記載の半導体装置において、
    上記放熱部材は、互いに連続していない複数の部分から成ることを特徴とする半導体装置。
  4. 請求項１に記載の半導体装置において、
    上記半導体素子は、少なくとも２種類の半導体素子を含むことを特徴とする半導体装置。
  5. 請求項１に記載の半導体装置において、
    上記半導体素子のバンプ電極と、上記配線とは、Ａｕ−Ｓｎの合金接合によって接続されていることを特徴とする半導体装置。
  6. 請求項１に記載の半導体装置において、
    上記半導体素子のバンプ電極と、上記配線とは、Ａｕ−Ａｕの合金接合によって接続されていることを特徴とする半導体装置。
  7. 請求項１に記載の半導体装置において、
    上記半導体素子のバンプ電極と、上記配線とは、異方性導電接着フィルムによって接続されていることを特徴とする半導体装置。
  8. 請求項１に記載の半導体装置において、
    上記半導体素子のバンプ電極と、上記配線とは、異方性導電接着ペーストによって接続されていることを特徴とする半導体装置。
  9. 請求項１に記載の半導体装置において、
    上記半導体素子のバンプ電極と、上記配線とは、非導電性接着ペーストによって接続されていることを特徴とする半導体装置。
  10. 請求項１に記載の半導体装置において、
    上記半導体素子のバンプ電極と、上記配線とは、非導電性接着フィルムによって接続されていることを特徴とする半導体装置。
  11. 請求項１に記載の半導体装置において、
    上記絶縁フィルムの上に、受動素子を配置していることを特徴とする半導体装置。
  12. 請求項１に記載の半導体装置において、
    上記放熱部材の表面の一部または表面の全面に、絶縁性の薄膜樹脂が塗布されるか、または、上記放熱部材の表面の一部または表面の全面に、絶縁性のシート部材が貼り付けられていることを特徴とする半導体装置。
  13. 請求項１に記載の半導体装置において、
    上記放熱部材は、放熱板であり、
    上記放熱板の上記絶縁フィルム側の面の表面積は、上記絶縁フィルムの上記放熱板側の面の表面積よりも大きいことを特徴とする半導体装置。
  14. 請求項１に記載の半導体装置と、放熱用部品とを備える電子機器であって、
    上記半導体装置の放熱部材と、上記放熱用部品とは、直接的に連結されていることを特徴とする電子機器。
JP2004292435A 2004-10-05 2004-10-05 半導体装置および電子機器 Active JP4014591B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004292435A JP4014591B2 (ja) 2004-10-05 2004-10-05 半導体装置および電子機器
CNB2005101291378A CN100385648C (zh) 2004-10-05 2005-09-30 半导体器件以及电子设备
KR1020050092674A KR20060051982A (ko) 2004-10-05 2005-10-01 반도체 장치 및 전자기기
TW094134686A TWI302736B (en) 2004-10-05 2005-10-04 Semiconductor device and electronic apparatus
US11/241,972 US20060071325A1 (en) 2004-10-05 2005-10-04 Semiconductor device and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004292435A JP4014591B2 (ja) 2004-10-05 2004-10-05 半導体装置および電子機器

Publications (2)

Publication Number Publication Date
JP2006108356A JP2006108356A (ja) 2006-04-20
JP4014591B2 true JP4014591B2 (ja) 2007-11-28

Family

ID=36124726

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004292435A Active JP4014591B2 (ja) 2004-10-05 2004-10-05 半導体装置および電子機器

Country Status (5)

Country Link
US (1) US20060071325A1 (ja)
JP (1) JP4014591B2 (ja)
KR (1) KR20060051982A (ja)
CN (1) CN100385648C (ja)
TW (1) TWI302736B (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101144557B1 (ko) * 2006-03-27 2012-05-11 엘지이노텍 주식회사 발광 다이오드 조명장치 및 그 제조방법
JP5489394B2 (ja) * 2006-07-20 2014-05-14 三星電子株式会社 Ｃｏｆ型半導体パッケージ
KR100785950B1 (ko) * 2006-11-09 2007-12-14 스테코 주식회사 Ｃｏｆ 패키지 및 그의 제조 방법
JP5096782B2 (ja) 2007-04-19 2012-12-12 ルネサスエレクトロニクス株式会社 半導体装置
JP4109707B1 (ja) 2007-05-30 2008-07-02 新藤電子工業株式会社 半導体装置およびその製造方法、ならびにディスプレイ装置およびその製造方法
KR101493869B1 (ko) 2008-04-17 2015-02-23 삼성전자주식회사 방열 부재 테이프, 방열부재를 구비한 씨오에프(ｃｏｆ)형 반도체 패키지 및 이를 적용한 전자장치
JP5095460B2 (ja) * 2008-01-17 2012-12-12 シャープ株式会社 半導体装置および表示装置
JP5184115B2 (ja) 2008-01-31 2013-04-17 日東電工株式会社 配線回路基板およびその製造方法
JP5238274B2 (ja) * 2008-01-31 2013-07-17 日東電工株式会社 配線回路基板およびその製造方法
DE102008016899A1 (de) * 2008-04-02 2009-10-22 Continental Automotive Gmbh Elektrisches Gerät
JP4981744B2 (ja) * 2008-05-09 2012-07-25 日東電工株式会社 配線回路基板およびその製造方法
JP5236377B2 (ja) * 2008-07-16 2013-07-17 シャープ株式会社 半導体装置および表示装置
DE102010039146A1 (de) * 2010-08-10 2012-02-16 Robert Bosch Gmbh Verfahren zum elektrisch leitenden Verbinden von Leiterbahnen in Leitungsträgern und System umfassend solche Leitungsträger
JP6176817B2 (ja) 2011-10-17 2017-08-09 ローム株式会社 チップダイオードおよびダイオードパッケージ
JP6389300B2 (ja) * 2011-10-17 2018-09-12 ローム株式会社 半導体装置
KR101981173B1 (ko) * 2012-10-16 2019-05-23 삼성디스플레이 주식회사 표시 장치용 본딩 장치 및 그 방법
US10032969B2 (en) * 2014-12-26 2018-07-24 Nichia Corporation Light emitting device
US10043737B2 (en) 2015-12-02 2018-08-07 Novatek Microelectronics Corp. Chip on film package
US9978663B2 (en) 2015-12-09 2018-05-22 Samsung Display Co., Ltd. Integrated circuit assembly with heat spreader and method of making the same
JP7086288B2 (ja) * 2018-12-07 2022-06-17 コンチネンタル オートモーティヴ ゲゼルシャフト ミット ベシュレンクテル ハフツング 自動車用途での自己発光ディスプレイ技術の場合における温度測定及び周囲光測定
JP6924974B1 (ja) * 2020-03-10 2021-08-25 パナソニックＩｐマネジメント株式会社 撮像装置

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61144098A (ja) * 1984-12-18 1986-07-01 三菱電線工業株式会社 片側面絶縁型回路用基板の製造方法
JPH0310224A (ja) * 1989-06-07 1991-01-17 Sharp Corp 表示装置
US5616520A (en) * 1992-03-30 1997-04-01 Hitachi, Ltd. Semiconductor integrated circuit device and fabrication method thereof
US5583378A (en) * 1994-05-16 1996-12-10 Amkor Electronics, Inc. Ball grid array integrated circuit package with thermal conductor
JP2944449B2 (ja) * 1995-02-24 1999-09-06 日本電気株式会社 半導体パッケージとその製造方法
US5739584A (en) * 1995-06-07 1998-04-14 Lsi Logic Corporation Multiple pin die package
US5796165A (en) * 1996-03-19 1998-08-18 Matsushita Electronics Corporation High-frequency integrated circuit device having a multilayer structure
JP2806357B2 (ja) * 1996-04-18 1998-09-30 日本電気株式会社 スタックモジュール
JPH10163386A (ja) * 1996-12-03 1998-06-19 Toshiba Corp 半導体装置、半導体パッケージおよび実装回路装置
US5942795A (en) * 1997-07-03 1999-08-24 National Semiconductor Corporation Leaded substrate carrier for integrated circuit device and leaded substrate carrier device assembly
US5901041A (en) * 1997-12-02 1999-05-04 Northern Telecom Limited Flexible integrated circuit package
JP3859340B2 (ja) * 1998-01-06 2006-12-20 三菱電機株式会社 半導体装置
JPH11214435A (ja) * 1998-01-26 1999-08-06 Sharp Corp 半導体装置およびその製造方法
US6362530B1 (en) * 1998-04-06 2002-03-26 National Semiconductor Corporation Manufacturing methods and construction for integrated circuit packages
US5939783A (en) * 1998-05-05 1999-08-17 International Business Machines Corporation Electronic package
JP3147087B2 (ja) * 1998-06-17 2001-03-19 日本電気株式会社 積層型半導体装置放熱構造
US5854507A (en) * 1998-07-21 1998-12-29 Hewlett-Packard Company Multiple chip assembly
US6219238B1 (en) * 1999-05-10 2001-04-17 International Business Machines Corporation Structure for removably attaching a heat sink to surface mount packages
CA2308943A1 (en) * 1999-05-20 2000-11-20 Robert John Sletten Surface mount millimeter wave ic package
TW561799B (en) * 1999-08-11 2003-11-11 Fujikura Ltd Chip assembly module of bump connection type using a multi-layer printed circuit substrate
JP2001077236A (ja) * 1999-09-07 2001-03-23 Casio Comput Co Ltd 半導体装置及びその接合構造
US6677664B2 (en) * 2000-04-25 2004-01-13 Fujitsu Hitachi Plasma Display Limited Display driver integrated circuit and flexible wiring board using a flat panel display metal chassis
US6512675B1 (en) * 2000-06-28 2003-01-28 Advanced Micro Devices, Inc. Heat sink grounded to a grounded package lid
JP2002076215A (ja) * 2000-08-29 2002-03-15 Sony Corp 半導体装置パッケージ及びその作製方法
US6611055B1 (en) * 2000-11-15 2003-08-26 Skyworks Solutions, Inc. Leadless flip chip carrier design and structure
US7259448B2 (en) * 2001-05-07 2007-08-21 Broadcom Corporation Die-up ball grid array package with a heat spreader and method for making the same
JP4067802B2 (ja) * 2001-09-18 2008-03-26 松下電器産業株式会社 照明装置
JP3878527B2 (ja) * 2002-08-20 2007-02-07 住友電工プリントサーキット株式会社 プリント基板
JP2004214249A (ja) * 2002-12-27 2004-07-29 Renesas Technology Corp 半導体モジュール
US7095053B2 (en) * 2003-05-05 2006-08-22 Lamina Ceramics, Inc. Light emitting diodes packaged for high temperature operation
TWI300261B (en) * 2003-07-02 2008-08-21 Advanced Semiconductor Eng Chip package structur

Also Published As

Publication number Publication date
CN100385648C (zh) 2008-04-30
CN1767177A (zh) 2006-05-03
JP2006108356A (ja) 2006-04-20
US20060071325A1 (en) 2006-04-06
TWI302736B (en) 2008-11-01
KR20060051982A (ko) 2006-05-19
TW200629524A (en) 2006-08-16

Similar Documents

Publication Publication Date Title
JP4014591B2 (ja) 半導体装置および電子機器
US9633919B2 (en) Package structure with an elastomer with lower elastic modulus
US20140029201A1 (en) Power package module and manufacturing method thereof
JP5582995B2 (ja) ソケット
JP2008091714A (ja) 半導体装置
JP2006073651A (ja) 半導体装置
US20100271785A1 (en) Heat-dissipating and fixing mechanism of electronic component and process for assembling same
JP5169800B2 (ja) 電子装置
KR100768998B1 (ko) 다층인쇄회로기판을 사용한 범프접속형 칩실장모듈
TW201417642A (zh) 連接基板及層疊封裝結構
WO2018216627A1 (ja) 電子機器
JP2005012127A (ja) 電子制御装置
JP4975584B2 (ja) 半導体装置及び半導体装置の製造方法。
US7310224B2 (en) Electronic apparatus with thermal module
JP2006120996A (ja) 回路モジュール
JP5003730B2 (ja) 電子装置
JP5667023B2 (ja) 集合配線基板および電子装置の実装方法
JP6928129B2 (ja) 電力変換装置
JP4193702B2 (ja) 半導体パッケージの実装構造
JP2013065887A (ja) 電子装置
JP4514530B2 (ja) 精密機器に内蔵される回路モジュールおよび精密機器
JP7223639B2 (ja) 電子制御装置
JP2000315747A (ja) 半導体パッケージ
JP2018107414A (ja) 半導体装置およびその製造方法
JP2022057425A (ja) パワーモジュール及びパワーモジュールの製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070709

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070904

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070911

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100921

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4014591

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110921

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120921

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130921

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250