JP2004214249A - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JP2004214249A
JP2004214249A JP2002378911A JP2002378911A JP2004214249A JP 2004214249 A JP2004214249 A JP 2004214249A JP 2002378911 A JP2002378911 A JP 2002378911A JP 2002378911 A JP2002378911 A JP 2002378911A JP 2004214249 A JP2004214249 A JP 2004214249A
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor chip
module
module according
support
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002378911A
Other languages
English (en)
Inventor
Satoshi Konishi
聡 小西
Tsuneo Endo
恒雄 遠藤
Masaaki Tsuchiya
正明 土屋
Koichi Nakajima
浩一 中嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2002378911A priority Critical patent/JP2004214249A/ja
Priority to US10/733,289 priority patent/US7154760B2/en
Priority to TW92136009A priority patent/TW200428639A/zh
Priority to CNA2003101243341A priority patent/CN1512579A/zh
Publication of JP2004214249A publication Critical patent/JP2004214249A/ja
Priority to US11/585,159 priority patent/US7301781B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2036—Permanent spacer or stand-off in a printed circuit or printed circuit assembly
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】二つの半導体チップを積層状態で搭載する半導体モジュールにおいて、上半導体チップの下面グランド電極のグランド強化と小型化を図る。
【解決手段】モジュール基板の上面の窪み底に下半導体チップを固定し、窪みの周囲のモジュール基板上面に設けた導体からなる支持体の上面に上半導体チップを固定する。モジュール基板の下面には外部電極端子及び放熱パッドが設けられている。窪み底には放熱パッドに接続される複数のビィアが設けられている。支持体は放熱パッドに接続されるビィア上に設けられている。放熱パッドはグランド電位にされる。モジュール基板の上面にはチップ抵抗，チップコンデンサ，チップインダクタ等のチップ状電子部品が搭載されている。半導体チップは導電性のワイヤでモジュール基板の配線に接続されている。上半導体チップの下面グランド電極はグランド電位になる放熱パッドにビィアを介して接続される。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は半導体モジュールに係わり、特に複数の半導体チップを接触させることなく上下に重ねるように配置し、かつ上半導体チップのグランド強化が達成できる半導体モジュールに関する。
【０００２】
【従来の技術】
トランジスタ等の能動素子を組み込んだ半導体チップ、抵抗やコンデンサ等の受動素子を組み込んだチップ部品をそれぞれ配線基板に搭載した半導体モジュール（半導体装置）の一例として、ハイブリッドモジュールが知られている（例えば、特許文献１参照）。
【０００３】
また、パッケージ内に複数の半導体チップを組み込んだ製品が知られている（例えば、特許文献２参照）。
【０００４】
【特許文献１】
特開２０００−５８７４１号公報（第５−６頁、図１）
【特許文献２】
特開２００１−１１０９８６号公報（第７頁左欄）
【０００５】
【発明が解決しようとする課題】
移動体通信の端末機器（携帯電話機等）には多くの電子部品が組み込まれている。携帯電話機の送信系に組み込まれる高周波増幅装置（パワーアンプモジュール：ＰＡ）も急速な小型・高機能化が進んで来ている。通信方式の一つとしてＧＳＭ（Global System for Mobile Communication) 方式が知られているが、このＧＳＭ方式用のパワーアンプモジュールの外形寸法は、現状では縦１０ｍｍ，横８ｍｍの大きさであるが、次世代のモジュールでは縦６ｍｍ，横５ｍｍのサイズのものが主流になると想定される。
【０００６】
また、ＣＤＭＡ（code division multiple access 符号分割多元接続）分野においても現状の縦６ｍｍ，横６ｍｍのものが、縦５ｍｍ，横５ｍｍ、さらには縦４ｍｍ，横４ｍｍと順次要請されるものと想定できる。
【０００７】
このような超小型のパワーアンプモジュールでは、配線基板構成のモジュール基板における表面の二次元的を部品実装だけでは、トランジスタ等の能動素子を組み込んだ半導体チップや、抵抗（チップ抵抗），コンデンサ（チップコンデンサ）等の受動素子からなるチップ部品が搭載できなくなり、三次元実装が必要になる。
【０００８】
一方、特許文献２のように、半導体チップを並列に配置する構造では製品の小型化が妨げられる。また、半導体チップの上面に他の半導体チップを搭載する積層搭載構造では、上側の半導体チップ裏面の基準電位電極（グランド電極）の強化ができ難い問題がある。
【０００９】
本発明の目的は、複数の半導体チップを重なるように積層搭載する構成の半導体モジュールにおける上側半導体チップの下面グランド電極のグランド強化を図ることにある。
【００１０】
本発明の他の目的は、複数の半導体チップや受動部品等を組み込んだ半導体モジュールの小型化を図ることにある。
【００１１】
本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。
【００１２】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。
【００１３】
（１）本発明の半導体モジュールは、
上面に第１の半導体チップ（下半導体チップ）を搭載するための窪みを有し、前記窪みの周囲の前記上面に第２の半導体チップ（上半導体チップ）を搭載する支持体を有する配線基板からなるモジュール基板と、
前記窪み底上のチップ搭載層上に、主面に設けた電極が上側になる姿勢で固定される第１の半導体チップと、
前記支持体上面に、主面に設けた電極が上側になる姿勢で固定される前記第１の半導体チップよりも大きい第２の半導体チップと、
前記第１の半導体チップの電極と前記モジュール基板の配線を接続する導電性のワイヤと、
前記第２の半導体チップの電極と前記モジュール基板の配線を接続する導電性のワイヤと、
前記モジュール基板の上面に搭載される抵抗，コンデンサ等の電子部品と、
前記第１・第２の半導体チップ，ワイヤ，電子部品等を被い前記モジュール基板の上面を被う一定厚さの絶縁性樹脂からなる封止部と、
前記モジュール基板の下面に設けられる導体層からなる外部電極端子と、
前記モジュール基板の下面に設けられ、基準電位電極（グランド電極）となる導体層からなる放熱パッドと、
前記モジュール基板の前記窪み部分を含み上下面間を貫通する導体からなるビィアとを有し、
前記支持体は導電性のボールからなり前記ビィア上に設けられ、前記第２の半導体チップを支持し、
前記第１の半導体チップの上側に前記第２の半導体チップが非接触状態で重なり、
前記第１の半導体チップに接続されるワイヤのループ高さよりも前記第２の半導体チップの下面は高くなり、
前記窪み底のビィア及び前記支持体に接続されるビィアは共に前記放熱パッドに接続されていることを特徴とする。
【００１４】
前記半導体モジュールは、複数のトランジスタを多段に従属接続した高周波電力増幅装置を含み、前記第２の半導体チップには前記高周波電力増幅装置の第１段トランジスタが含まれ、前記第１の半導体チップには前記高周波電力増幅装置の最終段トランジスタが含まれている。この半導体モジュールは携帯電話機に搭載される。また、モジュール基板の外形と封止部の外形は同じ寸法になっている。
【００１５】
このような半導体モジュールは、第１の半導体チップ（下半導体チップ）の上方に第２の半導体チップ（上半導体チップ）を配置する三次元実装構造になるため、同一平面に第１及び第２の半導体チップを並列に配置する構造に比較して半導体モジュールを小型にすることができるとともに、下半導体チップはモジュール基板の上面に設けた窪みの底上に固定する構造になっていることから、窪みの深さ分半導体モジュールの薄型化を図ることができる。
【００１６】
このような半導体モジュールは、下半導体チップの下面はビィアを介してモジュール基板の下面の基準電位（グランド）にされる放熱パッドと電気的に接続され、上半導体チップは導電性のボール及びビィアを介して前記放熱パッドに電気的に接続されることから、下半導体チップは勿論のこととして上半導体チップもグランドが強化される。
【００１７】
このような半導体モジュールは、高周波電力増幅装置を構成し、上半導体チップには高周波電力増幅装置の第１段トランジスタが含まれ、下半導体チップには第１段トランジスタよりも発熱量が大きい最終段トランジスタが含まれているが、熱放散性が良好で、両トランジスタのグランドも強化されていることから、この半導体モジュールが組み込まれた携帯電話機も安定して動作する。
【００１８】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００１９】
（実施形態１）
図１乃至図７は本発明の一実施形態（実施形態１）である半導体モジュールに係わる図である。図１乃至図５は半導体モジュールの構造に係わる図であり、図１は断面図、図２は平面図、図３は底面図、図４は一部の拡大断面図、図５は封止部を除去した状態の模式的平面図である。
【００２０】
本実施形態１の半導体モジュール（半導体装置）１は、図１乃至図３に示すように、外観的には四角形のモジュール基板２と、このモジュール基板２の上面に重ねて形成される封止部（パッケージ）３と、モジュール基板２の下面に設けられる複数の外部電極端子４及び放熱パッド５とからなっている。
【００２１】
半導体モジュール１は、後述するが、その製造において、モジュール母基板の上面に半導体チップを含む電子部品を搭載し、その後電子部品等を被うようにモジュール母基板の上面に一定の高さの樹脂封止層を形成し、ついでモジュール母基板を重なった樹脂封止層をも含めて縦横に切断分離して一度に複数の半導体モジュール１を形成することから、モジュール基板２の側面と封止部３の側面は一致し、封止部３の端部は、モジュール基板２の端部より外側に位置していない構造になる。この結果、半導体モジュール１を小型に製造することができることになる。
【００２２】
モジュール基板２はプリント回路基板（ＰＣＢ）からなっている。ＰＣＢは複数の誘電体層（絶縁膜）を貼り合わせたような構造となり、上下面及び内部に所定の配線パターンの導体層を有し、かつ上下の導体層は上下に延在する導体を介して電気的に接続されている。本実施形態１では、特に限定はされないが、誘電体層は５層になっている。配線２２は前記導体層や導体によって形成される。
【００２３】
モジュール基板２の下面の導体層によって前記外部電極端子４や放熱パッド５が形成される。モジュール基板２の上面にはワイヤ接続パッド２３，電極接続パッド２４が前記導体層によって形成されている。
【００２４】
モジュール基板２の下面に設けた導体層によって前記外部電極端子４や放熱パッド５が形成される。また、モジュール基板２の上面に設けた導体層によって、ワイヤ接続パッド２３や電極接続パッド２４が形成される。
【００２５】
また、本実施形態１では、モジュール基板２の上面に窪み１０が設けられている。そして、この窪み１０の底にはモジュール基板を上下に貫通するスルーホールが設けられるとともに、このスルーホールには導体が充填されてビィア８が形成されている。このビィア８は放熱パッド５に接続されている。放熱パッド５は外部電極端子４に比較して面積が大きくなっている。
【００２６】
また、窪み１０の周囲のモジュール基板２にはスルーホールが設けられるとともに、このスルーホール内には導体が充填されてビィア７が形成されている。このビィア７の従って下端も放熱パッド５に接続されている。
【００２７】
導体層及び導体は金属で形成されている。例えば、モジュール基板２の上下面に形成される導体層は、図示しないがＴｉ（下層）／ＴｉＮとこの層上に形成されるＴｉ（下層）／Ａｌ−Ｃｕ−Ｓｉからなっている。また、接着剤やワイヤが接続される導体層の表面は接続を良好とするために、メッキ膜９が設けられている。メッキ膜９は、例えば、ワイヤ接続パッド２３及び電極接続パッド２４の表面、ビィア７の上面にそれぞれ設けられている。メッキ膜９は、例えばＴｉ（下層）／Ｎｉからなっている。
【００２８】
外部電極端子４は、図３に示すように、半導体モジュール１の四角形の底面において、各辺に沿って所定ピッチで配列されている。そして、底面の中央部分に外部電極端子４に比較して大幅に広い面積の放熱パッド５が配置されている。
【００２９】
モジュール基板２の上面の略中央には窪み（キャビティ）１０が設けられている。この窪み１０の底上には半導体チップ（第１の半導体チップ）１５が接着材１７を介して搭載されている。窪み１０の底に設けられるこれらビィア８は窪み１０の底上に固定される半導体チップ１５で発生する熱を速やかに放熱パッド５に伝達する役割を果たしている。半導体モジュール１を実装基板に実装した際、放熱パッド５が広い程、熱を実装基板側に有効に伝達することができる。
【００３０】
また、窪み１０の周囲のモジュール基板２の上面部分（窪み底よりも一段高い面）にもビィア７が設けられているが、このビィア７上には導体からなる支持体１２が接着固定されている。
【００３１】
これら支持体１２は窪み１０を囲むように窪み１０の周囲に設けられている。そして、これら支持体１２上には半導体チップ（第２の半導体チップ）１６が搭載されている。前記支持体１２は、例えば半田ボールが使用されている。支持体１２が接着されるビィア７の上面にはメッキ膜９が形成され、支持体１２との接着性を高めている。
【００３２】
本実施形態１の場合、半導体チップ１５及び半導体チップ１６の図示しない半導体基板はそれぞれのビィア８，７に電気的に接続される構成になっている。本実施形態１では、半導体基板は第１基準電位、即ちグランド電位になっている。従って、放熱パッド５もグランド電位になる。
【００３３】
二つの半導体チップ１５，１６は上下で所定間隔を有して重なりあう（非接触状態）ことから、窪み１０の底に固定される半導体チップ１５を下半導体チップと呼称し、支持体１２に固定される半導体チップ１６を上半導体チップとも呼称する。下半導体チップは窪み底に搭載され、上半導体チップは窪みの周囲に設けられた支持体１２上に搭載されることから、上半導体チップ１６としては、下半導体チップ１５よりも大きいものが使用される。
【００３４】
下半導体チップ１５は窪み１０の底の複数のビィア８に接続されることから、熱放散性が良好である。従って、下半導体チップは上半導体チップよりも発熱量が大きいものでも安定して動作することができる。本実施形態１では、上半導体チップは発熱量が小さい制御系の能動素子（例えば、トランジスタ）を組み込んだものを採用し、下半導体チップは上半導体チップよりも発熱量が大きい駆動系のトランジスタを組み込んだものを採用することができる。
【００３５】
下半導体チップ及び上半導体チップは、共に電極（図示せず）が上面になる姿勢でそれぞれ搭載される。そして、チップの電極とモジュール基板２の所定の配線層部分は導電性のワイヤ１８で電気的に接続されている。
【００３６】
下半導体チップ１５に接続されたワイヤのループ高さよりも上半導体チップ１６の下面の高さは高くなり、下半導体チップ１５に接続されたワイヤ１８が上半導体チップ１６の下面に接触してショート不良を起こさないようになっている。従って、当然にして半導体チップ１５の上方に半導体チップ１５に接触することもなく半導体チップ１６が配置されることになる。
【００３７】
モジュール基板２の上面には、図４及び図５に示すように、電子部品１９が複数搭載されている。電子部品１９は、チップ抵抗，チップコンデンサ，チップインダクタ等のチップ部品である。これらチップ部品は、その両端にそれぞれ電極１９ａを有し、この電極１９ａ部分が半田２０によってモジュール基板２の配線層に接続されることによって搭載されている。本実施形態１では半田はＰｂの含有量が少ない半田（以下Ｐｂフリー半田と呼称）が用いられる。Ｐｂフリー半田としては、例えば、Ｓｎ・Ａｇ・ＣｕにＺｎやＢｉを含む半田が使用される。図５では半田２０は省略してある。
【００３８】
なお、モジュール基板２の上面における配線層のパターンを選択することによって、能動素子を組み込んだ電子部品、即ち、半導体チップや樹脂封止された小型のトランジスタ等の搭載も可能である。
【００３９】
モジュール基板２の上面側には、半導体チップ１５，１６、ワイヤ１８、電子部品１９等を被う封止部３が形成されている。この封止部３は絶縁性の樹脂で形成される。封止部３は、例えば、ヤング率が１〜２００Ｍｐａ、熱膨張率αが１８０×１０−６／℃〜２００×１０−６／℃のシリコーンレジンや、ヤング率が１０００〜１００００Ｍｐａのエポキシレジンで形成する。これにより、顧客実装のリフローでのパッケージ内の半田膨張による半田フラッシュ防止効果がある。即ち、実装基板に半導体モジュール１を半田等の接合材でリフローして実装する際、半導体モジュール１の封止部３内に組み込まれている電子部品の接合部分の半田が、リフローの熱によって膨張してモジュール基板２と封止部３の界面から外部に滲み出る現象（半田フラッシュ現象）が発生し易くなる。モジュール基板２の熱膨張率αは７×１０−６／℃程度であることから、封止部３を前記のようなヤング率や熱膨張率を有する樹脂で形成することによってモジュール基板２と封止部３との接着強度を向上させることができ、半田フラッシュ現象の発生を抑えることができる。
【００４０】
半導体チップ１５，１６は、例えばシリコン単結晶基板を基に形成され、常用のエピタキシャル成長，ドナーやアクセプタとなる不純物の選択拡散等によってトランジスタ等の能動素子等の電子素子が所定箇所に１乃至複数形成される。これら各電子素子の電極は必要に応じて配線によって接続されるとともに、所定の電極は半導体チップの上面に電極端子として引き出される。また、半導体チップ１５，１６は、化合物半導体によるトランジスタ等の能動素子を構成しているものでもよい。
【００４１】
半導体モジュール１は、例えば、下面の外部電極端子４や放熱パッド５をも含みモジュール基板２の厚さが０．７５ｍｍ、封止部３の厚さが０．９ｍｍとなり、半導体チップを二段に積層する構成になるが、薄型化できる。
【００４２】
このような半導体モジュール１は、図６に示すようにＰＣＢ基板からなる実装基板３０に実装されて使用される。実装基板３０は上下面及び内部に所定パターンの配線層３１を有するとともに、これら配線層３１はスルーホールに充填された導体３４を介して電気的に接続されている。内部の配線層３１は複数層になっている。実装基板３０の上下面の配線層３１においては、電極が接続される部分には接続性能を向上するためのメッキ膜（省略）が設けられている。メッキ膜は、例えばＮｉ層（下層）／Ｐｂフリー半田からなっている。また、実装基板３０の上面には、半導体モジュール１の放熱パッド５に対応して熱放散パッド３５が設けられている。
【００４３】
半導体モジュール１は、実装基板３０の上面の配線層３１及び熱放散パッド３５上に、下面の外部電極端子４及び放熱パッド５を重ね、あらかじめ配線層３１及び熱放散パッド３５上に設けておいた半田３６をリフローすることによって、図６に示すように実装される。
【００４４】
つぎに、本実施形態１の半導体モジュール１の製造方法について、図７（ａ）〜（ｆ）を参照しながら説明する。半導体モジュール１は、モジュール母基板用意、モジュール母基板上面へのチップ状電子部品の搭載、窪み底上への下半導体チップ（第１の半導体チップ）の搭載、第１の半導体チップにおけるワイヤボンディング，窪み周囲のビィア上への支持体固定、支持体上面への上半導体チップ（第２の半導体チップ）の搭載、第２の半導体チップにおけるワイヤボンディング、モジュール基板上面への樹脂封止層の形成、モジュール母基板の切断分離の各工程を経て製造される。
【００４５】
図７（ａ）に示すように、最初にモジュール母基板２ａを用意する。このモジュール母基板２ａは、製品形成部ｆを縦横に整列配置〔ｎ行ｍ列の整列配置〕した四角形のＰＣＢからなっている。図７（ａ）において、ｆの寸法領域が製品形成部である。製品形成部ｆを拡大したものを図７（ｂ）に断面図として示す。製品形成部ｆの構造は、既に半導体モジュール１のモジュール基板２として説明した構造部分である。製品形成部ｆは、上面の略中央に窪み１０を有し、窪み１０の底及び周囲のモジュール基板２の上面にビィア８，７をそれぞれ有し、モジュール基板２の上面に配線層を、下面に外部電極端子４及び放熱パッド５を有する構造になっている。
【００４６】
つぎに、図７（ｃ）に示すように、モジュール基板２の上面にチップ状電子部品１９を搭載する。搭載構造については、既に図４を用いて説明したが、チップ状電子部品１９の両端の電極１９ａをモジュール基板２の上面の電極接続パッド２４上に載置し、電極接続パッド２４上にあらかじめ印刷等によって設けた半田２０を一時的に加熱溶融（リフロー）して電極１９ａを電極接続パッド２４に固定する（図４参照）。搭載されるチップ状電子部品１９は、例えば、チップ抵抗，チップコンデンサ、チップインダクタ等の受動部品である。
【００４７】
つぎに、図７（ｄ）に示すように、窪み１０の周囲のモジュール基板２に設けたビィア７上に、半田ボールからなる支持体１２を接着する。また、窪み１０の底上に接着材１７を介して半導体チップ１５（第１の半導体チップ：下半導体チップ）を搭載する。その後、半導体チップ１５の図示しない電極とモジュール基板２の上面の所定のワイヤ接続パッド２３を導電性のワイヤ１８で電気的に接続する。
【００４８】
つぎに、図７（ｅ）に示すように、窪み１０の周囲のモジュール基板２の上面に配置された支持体１２上に半導体チップ１６（第２の半導体チップ：上半導体チップ）を所定の接着材（省略）を用いて搭載する。また、上半導体チップ１６の図示しない電極と、モジュール基板２の上面の所定のワイヤ接続パッド２３を導電性のワイヤ１８で電気的に接続する。
【００４９】
つぎに、図７（ｆ）に示すように、モジュール母基板２ａの上面に所定高さに樹脂封止層３ａを、例えばトランスファモールディング方法によって形成し、モジュール母基板２ａの上面側に搭載した半導体チップ１５，１６，ワイヤ１８及び電子部品１９を被う。
【００５０】
つぎに、モジュール母基板２ａを重なった樹脂封止層３ａと共に縦横に切断して分離させ、図１乃至図３に示すようを半導体モジュール１も複数製造する。この切断によってモジュール母基板２ａはモジュール基板２となり、樹脂封止層３ａは封止部３になる。
【００５１】
図８は本実施形態１の半導体モジュールに適用できる高周波電力増幅装置の例である。この高周波電力増幅装置は図８に示すような回路構成になっている。この高周波電力増幅装置は２種類の通信系を増幅する構成であり、各通信系を増幅する増幅系はトランジスタを３段従属接続した３段構成となっている。
【００５２】
即ち、一方の通信系は入力端子Ｐin１と、出力端子Ｐout１との間に初段トランジスタＱ１，次段トランジスタＱ２，並列接続される最終段（出力段）トランジスタＱ３，Ｑ４を順次接続した構成になり、各トランジスタのドレイン電極には電源電圧Ｖdd１が印加され、各トランジスタのゲート電極には制御端子Ｖapcから入力される電圧によってバイアスされるようになっている。
【００５３】
また、他方の通信系は入力端子Ｐin２と、出力端子Ｐout２との間に初段トランジスタＱ５，次段トランジスタＱ６，並列接続される最終段（出力段）トランジスタＱ７，Ｑ８を順次接続した構成になり、各トランジスタのドレイン電極には電源電圧Ｖdd２が印加され、各トランジスタのゲート電極には制御端子Ｖapcから入力される制御電圧によってバイアスされるようになっている。
【００５４】
制御端子ＶapcはスイッチＳＷ１に接続され、このスイッチＳＷ１は切替端子Ｖctlによる切替え信号によって切り替わり、制御端子Ｖapcの制御電圧はこのスイッチＳＷ１によって特定された通信系の増幅を行うようになっている。
【００５５】
トランジスタＱ１，Ｑ２，Ｑ５，Ｑ６は単一の半導体チップ（チップ１）にモノリシックに形成され、出力段トランジスタのＱ３，Ｑ４，Ｑ７，Ｑ８は単一の半導体チップ（チップ２）にモノリシックに形成されている。
【００５６】
両通信系においては、Ｃで表示される容量素子（ＣＰ，ＣＧ，ＣＢ）、Ｒで表示される抵抗素子（ＲＰ，ＲＧ）、Ｌで表示されるインダクタが多数組み込まれ、整合回路やバイアス回路を構成している。
【００５７】
この構成では、例えば、一方の通信系は周波数帯域が１７１０〜１７８５ＭＨｚとなるＤＣＳ（Digital Cellular System 1800) 方式であり、他方の通信系は周波数帯域が８８０〜９１５ＭＨｚとなるＧＳＭ（Global System for Mobile Communication）方式である。
【００５８】
発熱量が大きい出力段トランジスタを組み込んだチップ２は、実施形態１の構成では窪み１０の底に固定するようになり、発熱量が出力段トランジスタに比較して充分小さい初段・次段トランジスタを組み込んだチップ１は支持体１２の上面に搭載されるようになる。
【００５９】
本実施形態１によれば以下の効果を有する。
（１）第１の半導体チップ（下半導体チップ）１５の上方に第２の半導体チップ（上半導体チップ）１６を配置する三次元実装構造になるため、同一平面に第１及び第２の半導体チップを並列に配置する構造に比較して半導体モジュール１を小型にすることができる。
【００６０】
（２）下半導体チップ１５はモジュール基板２の上面に設けた窪み１０の底上に固定する構造になっていることから、窪みの深さ分半導体モジュールの薄型化を図ることができる。
【００６１】
（３）下半導体チップ１５の下面はビィア８を介してモジュール基板２の下面の基準電位（グランド）にされる放熱パッド５と電気的に接続され、上半導体チップ１６は半田ボールからなる支持体１２及びビィア７を介して放熱パッド５に電気的に接続されることから、下半導体チップ１５は勿論のこととして上半導体チップ１６もグランドが強化される。
【００６２】
（４）ビィア８から放熱パッド５に至る経路の熱抵抗、及び支持体１２からビィア７を通り放熱パッド５に至る経路の熱抵抗は、支持体１２，ビィア７，８が熱抵抗の小さい導体（金属）で形成されていることから、上・下半導体チップ１５，１６で発生する熱を速やかに放熱パッド５に伝達することができる。即ち、半導体モジュール１の放熱パッド５を実装基板３０の熱放散パッド３５に半田等の熱抵抗の低い接合材（半田３６）で接着する場合は、上・下半導体チップ１５，１６で発生した熱は速やかに実装基板３０に放散され、半導体モジュール１の安定動作が維持できる。
【００６３】
例えば、本発明の半導体モジュール１で携帯電話機用の高周波増幅装置を形成した場合、多段構成の増幅段において、熱の発生が大きい最終段（出力段）のトランジスタを半導体チップ１５に形成し、発熱量の小さい初段のトランジスタや制御用のトランジスタを形成した半導体チップ１６を支持体１２の上面に搭載する場合には、小型でかつ放熱特性が良好な高周波増幅装置を提供することができる。この結果、この半導体モジュール１が組み込まれた携帯電話機も安定して動作する。
【００６４】
（実施形態２）
図９乃至図１１は本発明の他の実施形態（実施形態２）である半導体モジュールに係わる図である。図９は半導体モジュールを示す模式的断面図、図１０は半導体モジュールの一部の拡大断面図、図１１は半導体モジュールにおいて封止部を除去した状態の模式的平面図である。
【００６５】
本実施形態２の半導体モジュール１は、前記実施形態１の半導体モジュール１において、上半導体チップ１６を支持する支持体１２をモジュール基板２と一体に形成した構造である。即ち、実施形態１の支持体１２はモジュール基板２とは別体の構造になっているが、本実施形態２の場合は、モジュール基板２の製造時に同時に支持体１２も形成するものである。
【００６６】
実施形態１の半導体モジュール１は、誘電体層を５層としているが、本実施形態２では誘電体層を６層とし、最上層の誘電体層を図１１に示すように、四角形パターンとして突出した支持体１２とし、かつ上半導体チップ１６を支持できる位置に配置したものである。また、各支持体１２の中心をモジュール基板２の上下を貫通するビィアホールを設け、かつこのビィアホール内に導体を充填させてビィア７を形成してある。このビィア７もモジュール基板２の下面の放熱パッド５に接続されている。支持体１２の中心を貫くビィア７の表面にはメッキ膜９が設けられ、このメッキ膜９部分に接着材を介して半導体チップ１６の下面が電気的に接続されている。
【００６７】
本実施形態２の半導体モジュール１も実施形態１と同様な効果を有する。
【００６８】
（実施形態３）
図１２は本発明の他の実施形態（実施形態３）である半導体モジュールを示す模式的断面図、図１３は半導体モジュールの等価回路図である。
【００６９】
本実施形態３の半導体モジュール１は、図１２に示すように構造的には実施形態１と同様である。しかし、窪み１０の底に搭載される半導体チップ１５と、支持体１２上に搭載される半導体チップ１６内に組み込まれるトランジスタが実施形態１の場合と異なる。図１３は実施形態１における図８に対応するものである。
【００７０】
図１３において、一方の通信系は入力端子Ｐin１と、出力端子Ｐout１との間に初段トランジスタＱ１，次段トランジスタＱ２，最終段（出力段）トランジスタＱ３，Ｑ４を順次接続した構成になり、他方の通信系は入力端子Ｐin２と、出力端子Ｐout２との間に初段トランジスタＱ５，次段トランジスタＱ６，並列接続される最終段（出力段）トランジスタＱ７，Ｑ８を順次接続した構成になっている。
【００７１】
実施形態１の半導体モジュール１では、窪み１０の底に搭載する下半導体チップ１５には、最終段（出力段）トランジスタＱ３，Ｑ４，Ｑ７，Ｑ８を組み込み、支持体１２の上面に搭載する半導体チップ１６には、制御ＩＣと初段トランジスタＱ１，Ｑ５及び次段トランジスタＱ２，Ｑ６を組み込んでいる。
【００７２】
これに対して、本実施形態３の半導体モジュール１では、窪み１０の底に搭載する半導体チップ１５には制御ＩＣと初段トランジスタＱ１，Ｑ５を組み込み、支持体１２の上面に搭載する半導体チップ１６には次段トランジスタＱ２，Ｑ６と、最終段（出力段）トランジスタＱ３，Ｑ４，Ｑ７，Ｑ８を組み込んでいる。
【００７３】
しかし、回路規模の違いによっては、即ち、最終段（出力段）トランジスタの発熱量が大きくない場合には、上半導体チップ１６に最終段（出力段）トランジスタＱ３，Ｑ４，Ｑ７，Ｑ８を組み込み、下半導体チップ１５に制御ＩＣと初段トランジスタＱ１，Ｑ５を組み込むことも可能である。これは、上半導体チップ１６の熱が支持体１２，ビィア７を経由して放熱パッド５に伝達される放熱効果によって、十分上半導体チップ１６が安定して動作することが条件である。
【００７４】
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。実施形態１では、増幅素子としてＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor)を用いているが、他のシリコンまたは化合物半導体を含むバイポーラ系トランジスタであってもよい。
【００７５】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
【００７６】
（１）複数の半導体チップの内、少なくとも二つの半導体チップを上下に重ねるように配置することにより、実装密度向上による半導体モジュールの小型化を図ることができる。
【００７７】
（２）モジュール基板の上面に窪みを設け、この窪み底に下半導体チップを搭載し、その上方に離して支持体の上面に上半導体チップを搭載する構造になっていることから、半導体モジュールの薄型化を図ることができる。
【００７８】
（３）発熱量の大きい半導体チップをビィアを複数設けた窪みの底に搭載してビィアを介しての熱放散性を向上させることができる。また、上半導体チップも導体からなる支持体或いはビィアを介して熱放散性を向上させているので、半導体モジュールの安定動作が可能になる。
【００７９】
（４）上半導体チップの下面部分は支持体やビィアを介してモジュール基板の下面に設けられた導体からなる放熱パッドに電気的に接続されている。このため、上半導体チップの下面グランド電極のグランド強化を図ることができる。また、下半導体チップもビィアを介して放熱パッドに電気的に接続されていることから下半導体チップの下面グランド電極のグランド強化を図ることができる。この結果、半導体モジュールの安定動作が可能になる。
【００８０】
（５）上記（３）及び（４）に記載のように、半導体モジュールは熱放散性向上及びグランド強化が図れるため、半導体モジュールを携帯電話機用の高周波増幅装置に適用した場合には、この半導体モジュールを組み込んだ携帯電話機も安定して動作することになる。
【００８１】
（６）複数の半導体チップや受動部品等を高集積度でモジュール基板に組み込むことができることから半導体モジュールの小型化を図ることができる。
【図面の簡単な説明】
【図１】本発明の一実施形態（実施形態１）である半導体モジュールの模式的断面図である。
【図２】本実施形態１の半導体モジュールの平面図である。
【図３】本実施形態１の半導体モジュールの底面図である。
【図４】本実施形態１の半導体モジュールの一部の拡大断面図である。
【図５】本実施形態１の半導体モジュールにおいて封止部を除去した状態の模式的平面図である。
【図６】本実施形態１の半導体モジュールを実装基板に実装した状態を示す模式的断面図である。
【図７】本実施形態１の半導体モジュールの製造における各工程での状態を示す模式的工程断面図である。
【図８】本実施形態１の半導体モジュールに適用可能な高周波電力増幅装置の回路図である。
【図９】本発明の他の実施形態（実施形態２）である半導体モジュールを示す模式的断面図である。
【図１０】本実施形態２の半導体モジュールの一部の拡大断面図である。
【図１１】本実施形態２の半導体モジュールにおいて封止部を除去した状態の模式的平面図である。
【図１２】本発明の他の実施形態（実施形態３）である半導体モジュールを示す模式的断面図である。
【図１３】本実施形態３の半導体モジュールの等価回路図である。
【符号の説明】
１…半導体モジュール（半導体装置）、２…モジュール基板、２ａ…モジュール母基板、３…封止部（パッケージ）、３ａ…樹脂封止層、４…外部電極端子、５…放熱パッド、７，８…ビィア、９…メッキ膜、１０…窪み、１２…支持体、１５…半導体チップ（下半導体チップ）、１６…半導体チップ（上半導体チップ）、１７…接着材、１８…ワイヤ、１９…電子部品、１９ａ…電極、２０…半田、２２…配線、２３…ワイヤ接続パッド、２４…電極接続パッド、３０…実装基板、３１…配線層、３４…導体、３５…熱放散パッド、３６…半田。

Claims (30)

  1. 上面に支持体を有し、下面に外部電極端子を有するモジュール基板と、
    主面に設けた電極が上側になる姿勢で前記モジュール基板上に固定された第１の半導体チップと、
    前記第１の半導体チップの上方に前記第１の半導体チップに接触することなく一部が平面的に重なり、前記支持体で支持固定された第２の半導体チップと、
    前記第１の半導体チップと前記モジュール基板を電気的に接続する導電性のワイヤとを有することを特徴とする半導体モジュール。
  2. 請求項１に記載の半導体モジュールにおいて、前記支持体の一部は導体であることを特徴とする半導体モジュール。
  3. 請求項２に記載の半導体モジュールにおいて、前記モジュール基板には前記モジュール基板の上下面間を貫通する導体からなるビィアが設けられ、前記導体からなる支持体は前記ビィアに接続されていることを特徴とする半導体モジュール。
  4. 請求項１に記載の半導体モジュールにおいて、前記支持体は基準電位になることを特徴とする半導体モジュール。
  5. 請求項２に記載の半導体モジュールにおいて、前記第１の半導体チップと前記第２の半導体チップは前記支持体を介して電気的に接続されていることを特徴とする半導体モジュール。
  6. 請求項１に記載の半導体モジュールにおいて、前記支持体は前記モジュール基板の形成時に一緒に形成した突部で形成されていることを特徴とする半導体モジュール。
  7. 請求項６に記載の半導体モジュールにおいて、前記支持体内には前記モジュール基板の上下面間を貫通する導体からなるビィアが設けられていることを特徴とする半導体モジュール。
  8. 請求項１に記載の半導体モジュールにおいて、前記支持体は前記モジュール基板と別部品になり、前記モジュール基板に固定されていることを特徴とする半導体モジュール。
  9. 請求項８に記載の半導体モジュールにおいて、前記支持部品はボールで形成されていることを特徴とする半導体モジュール。
  10. 請求項９に記載の半導体モジュールにおいて、前記支持部品は導体からなり、前記支持部品は前記モジュール基板の上下面間を貫通する導体からなるビィア上に電気的に接続されていることを特徴とする半導体モジュール。
  11. 請求項１に記載の半導体モジュールにおいて、前記モジュール基板には前記モジュール基板の上下面間を貫通する導体からなるビィアが設けられているとともに、前記モジュール基板の下面には導体層からなる放熱パッドが設けられ、かつ前記ビィアは前記放熱パッドに接続されていることを特徴とする半導体モジュール。
  12. 請求項１に記載の半導体モジュールにおいて、前記第２の半導体チップの一辺は前記第１の半導体チップの一辺よりも長いことを特徴とする半導体モジュール。
  13. 請求項１に記載の半導体モジュールにおいて、発熱量は前記第２の半導体チップに比較して前記第１の半導体チップが大きいことを特徴とする半導体モジュール。
  14. 請求項１に記載の半導体モジュールにおいて、前記モジュール基板には前記モジュール基板の上下面を貫通して設けられる導体からなるビィアが設けられ、前記第１の半導体チップは前記ビィアに接続されていることを特徴とする半導体モジュール。
  15. 請求項１に記載の半導体モジュールにおいて、前記第１の半導体チップ及び前記第２の半導体チップは共通の基準電位電極に接続されていることを特徴とする半導体モジュール。
  16. 請求項１に記載の半導体モジュールにおいて、前記モジュール基板の上面には窪みが設けられ、前記第１の半導体チップは前記窪みの底上に固定されていることを特徴とする半導体モジュール。
  17. 請求項１６に記載の半導体モジュールにおいて、前記窪みの底には前記モジュール基板の上下面間を貫通する導体からなるビィアが設けられ、前記モジュール基板の下面には導体層からなる放熱パッドが設けられ、前記ビィアは前記放熱パッドに接続されていることを特徴とする半導体モジュール。
  18. 請求項１に記載の半導体モジュールにおいて、前記第２の半導体チップの下面には基準電位電極が設けられていることを特徴とする半導体モジュール。
  19. 請求項１に記載の半導体モジュールにおいて、前記第１の半導体チップの下面には基準電位電極が設けられていることを特徴とする半導体モジュール。
  20. 請求項１に記載の半導体モジュールにおいて、前記第２の半導体チップの上面の電極と前記モジュール基板の配線は導電性のワイヤで電気的に接続されていることを特徴とする半導体モジュール。
  21. 請求項１に記載の半導体モジュールにおいて、前記支持体の上面は前記第１の半導体チップに接続された前記ワイヤのループ高さよりも高くなっていることを特徴とする半導体モジュール。
  22. 請求項１に記載の半導体モジュールにおいて、前記モジュール基板の上面には窪みが設けられ、前記窪みの周囲の前記モジュール基板の上面に前記支持体が設けられ、前記窪みの底上に前記第１の半導体チップが固定され、前記支持体上に前記第２の半導体チップが固定され、前記支持体の上面は前記第１の半導体チップに接続された前記ワイヤのループ高さよりも高くなっていることを特徴とする半導体モジュール。
  23. 請求項１に記載の半導体モジュールにおいて、前記第１の半導体チップ及び前記第２の半導体チップにはそれぞれ能動素子が形成され、前記第２の半導体チップの能動素子によって前記第１の半導体チップの能動素子、および前記第２の半導体チップに含まれる他の能動素子が制御されるように構成されていることを特徴とする半導体モジュール。
  24. 請求項２３に記載の半導体モジュールであり、複数のトランジスタを多段に従属接続した電力増幅装置を含み、前記第２の半導体チップには前記電力増幅装置の第１段トランジスタが含まれ、前記第１の半導体チップには前記電力増幅装置の最終段トランジスタが含まれていることを特徴とする半導体モジュール。
  25. 請求項２４に記載の半導体モジュールは、携帯電話機に搭載される半導体モジュールであることを特徴とする半導体モジュール。
  26. 請求項１に記載の半導体モジュールにおいて、前記電子部品は受動部品または受動部品及び能動部品であることを特徴とする半導体モジュール。
  27. 請求項１に記載の半導体モジュールにおいて、前記第１及び第２の半導体チップ，前記支持体，前記ワイヤ並びに前記電子部品は、絶縁性の樹脂からなる封止部で被われていることを特徴とする半導体モジュール。
  28. 請求項２７に記載の半導体モジュールにおいて、前記封止部の端部は、前記モジュール基板の端部より外側に位置していないことを特徴とする半導体モジュール。
  29. 請求項２７に記載の半導体モジュールにおいて、前記封止部を形成する樹脂はヤング率が１〜２００Ｍｐａ、熱膨張率αが１８０×１０−６／℃〜２００×１０−６／℃のシリコーンレジンや、ヤング率が１０００〜１００００Ｍｐａのエポキシレジンであることを特徴とする半導体モジュール。
  30. 上面に導体からなる支持体を有し、下面に外部電極端子を有するモジュール基板と、
    主面に設けた電極が上側になる姿勢で前記モジュール基板上に固定された第１の半導体チップと、
    前記第１の半導体チップの上方に間隔を隔てて重なり、前記支持体上に固定された第２の半導体チップと、
    前記第１及び第２の半導体チップと前記モジュール基板を接続する導電性のワイヤと、
    前記モジュール基板に電気的に接続された電子部品とを有し、
    前記第１の半導体チップ及び前記第２の半導体チップにはそれぞれトランジスタが形成されるとともに、これらのトランジスタの多段従属接続による高周波電力増幅装置を構成し、前記第２の半導体チップには前記高周波電力増幅装置の第１段トランジスタが含まれ、前記第１の半導体チップには前記高周波電力増幅装置の最終段トランジスタが含まれ、
    前記第２の半導体チップの下面には基準電位層が設けられ、該基準電位層に前記支持体が接続されていることを特徴とする半導体モジュール。
JP2002378911A 2002-12-27 2002-12-27 半導体モジュール Pending JP2004214249A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2002378911A JP2004214249A (ja) 2002-12-27 2002-12-27 半導体モジュール
US10/733,289 US7154760B2 (en) 2002-12-27 2003-12-12 Power amplifier module
TW92136009A TW200428639A (en) 2002-12-27 2003-12-18 Semiconductor module
CNA2003101243341A CN1512579A (zh) 2002-12-27 2003-12-26 半导体模块
US11/585,159 US7301781B2 (en) 2002-12-27 2006-10-24 Semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002378911A JP2004214249A (ja) 2002-12-27 2002-12-27 半導体モジュール

Publications (1)

Publication Number Publication Date
JP2004214249A true JP2004214249A (ja) 2004-07-29

Family

ID=32652736

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002378911A Pending JP2004214249A (ja) 2002-12-27 2002-12-27 半導体モジュール

Country Status (4)

Country Link
US (2) US7154760B2 (ja)
JP (1) JP2004214249A (ja)
CN (1) CN1512579A (ja)
TW (1) TW200428639A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022138514A1 (ja) * 2020-12-24 2022-06-30 株式会社村田製作所 高周波モジュール及び通信装置

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7525813B2 (en) * 1998-07-06 2009-04-28 Renesas Technology Corp. Semiconductor device
TW473882B (en) * 1998-07-06 2002-01-21 Hitachi Ltd Semiconductor device
JP2004071670A (ja) * 2002-08-02 2004-03-04 Fuji Photo Film Co Ltd Ｉｃパッケージ、接続構造、および電子機器
JP2005252219A (ja) * 2004-02-06 2005-09-15 Toyoda Gosei Co Ltd 発光装置及び封止部材
DE102004020172A1 (de) * 2004-04-24 2005-11-24 Robert Bosch Gmbh Monolithischer Regler für die Generatoreinheit eines Kraftfahrzeugs
US20060051912A1 (en) * 2004-09-09 2006-03-09 Ati Technologies Inc. Method and apparatus for a stacked die configuration
US7721238B2 (en) * 2004-09-22 2010-05-18 Digi International Inc. Method and apparatus for configurable printed circuit board circuit layout pattern
JP4014591B2 (ja) * 2004-10-05 2007-11-28 シャープ株式会社 半導体装置および電子機器
WO2006053118A2 (en) * 2004-11-12 2006-05-18 Analog Devices, Inc. Spaced, bumped component structure
US20060191351A1 (en) * 2005-02-25 2006-08-31 Meehan Peter G Sealed capacitive sensor
JP4408832B2 (ja) * 2005-05-20 2010-02-03 Ｎｅｃエレクトロニクス株式会社 半導体装置
US7622325B2 (en) * 2005-10-29 2009-11-24 Stats Chippac Ltd. Integrated circuit package system including high-density small footprint system-in-package
US8011082B2 (en) * 2005-11-09 2011-09-06 Koninklijke Philips Electronics N.V. Method of manufacturing a package carrier
JP4881620B2 (ja) * 2006-01-06 2012-02-22 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
TW200843077A (en) * 2007-04-27 2008-11-01 En-Min Jow Package structure of memory
US7865694B2 (en) * 2006-05-12 2011-01-04 International Business Machines Corporation Three-dimensional networking structure
JP2008010552A (ja) * 2006-06-28 2008-01-17 Nec Electronics Corp パワーアンプモジュール
US20080099910A1 (en) * 2006-08-31 2008-05-01 Ati Technologies Inc. Flip-Chip Semiconductor Package with Encapsulant Retaining Structure and Strip
US20080054490A1 (en) 2006-08-31 2008-03-06 Ati Technologies Inc. Flip-Chip Ball Grid Array Strip and Package
KR100764684B1 (ko) * 2006-11-01 2007-10-08 인티그런트 테크놀로지즈(주) 반도체 패키지 제조방법, 반도체 장치 및 그 제조방법
KR101340512B1 (ko) * 2006-12-01 2013-12-12 삼성디스플레이 주식회사 반도체 칩 패키지 및 이를 포함하는 인쇄 회로 기판어셈블리
KR100874924B1 (ko) * 2007-05-15 2008-12-19 삼성전자주식회사 칩 삽입형 매개 기판 및 이를 이용한 반도체 패키지
JP5205867B2 (ja) * 2007-08-27 2013-06-05 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP2009123736A (ja) * 2007-11-12 2009-06-04 Nec Corp デバイスの実装構造及びデバイスの実装方法
US8019970B2 (en) * 2007-11-28 2011-09-13 International Business Machines Corporation Three-dimensional networking design structure
US8107228B2 (en) * 2008-07-17 2012-01-31 Sassounian Sylva A Lap top cover display
US8183677B2 (en) * 2008-11-26 2012-05-22 Infineon Technologies Ag Device including a semiconductor chip
US8354304B2 (en) * 2008-12-05 2013-01-15 Stats Chippac, Ltd. Semiconductor device and method of forming conductive posts embedded in photosensitive encapsulant
US20110249414A1 (en) * 2008-12-15 2011-10-13 Robert E Krancher System for placing electronic devices in a restricted space of a printed circuit board
JP2010171114A (ja) * 2009-01-21 2010-08-05 Renesas Technology Corp 半導体装置
US9875911B2 (en) * 2009-09-23 2018-01-23 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming interposer with opening to contain semiconductor die
US8143097B2 (en) * 2009-09-23 2012-03-27 Stats Chippac, Ltd. Semiconductor device and method of forming open cavity in TSV interposer to contain semiconductor die in WLCSMP
US8634201B1 (en) * 2009-12-01 2014-01-21 City Labs, Inc. Radioisotope power source package for microelectronics
US8633597B2 (en) * 2010-03-01 2014-01-21 Qualcomm Incorporated Thermal vias in an integrated circuit package with an embedded die
JP2012129464A (ja) * 2010-12-17 2012-07-05 Toshiba Corp 半導体装置およびその製造方法
CN203015273U (zh) * 2012-12-24 2013-06-19 奥特斯(中国)有限公司 印制电路板
CN104640350B (zh) * 2013-11-11 2018-04-20 日月光半导体制造股份有限公司 电路板模块
EP3075006A1 (de) 2013-11-27 2016-10-05 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Leiterplattenstruktur
AT515101B1 (de) 2013-12-12 2015-06-15 Austria Tech & System Tech Verfahren zum Einbetten einer Komponente in eine Leiterplatte
US10186339B2 (en) 2014-02-17 2019-01-22 City Labs, Inc. Semiconductor device for directly converting radioisotope emissions into electrical power
US11200997B2 (en) 2014-02-17 2021-12-14 City Labs, Inc. Semiconductor device with epitaxial liftoff layers for directly converting radioisotope emissions into electrical power
US9799419B2 (en) 2014-02-17 2017-10-24 City Labs, Inc. Tritium direct conversion semiconductor device for use with gallium arsenide or germanium substrates
US11523520B2 (en) 2014-02-27 2022-12-06 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method for making contact with a component embedded in a printed circuit board
AT515447B1 (de) 2014-02-27 2019-10-15 At & S Austria Tech & Systemtechnik Ag Verfahren zum Kontaktieren eines in eine Leiterplatte eingebetteten Bauelements sowie Leiterplatte
JP2015211204A (ja) * 2014-04-30 2015-11-24 イビデン株式会社 回路基板及びその製造方法
CN106716154B (zh) * 2014-07-17 2019-08-20 日本麦可罗尼克斯股份有限公司 半导体模块、电性连接器以及检查装置
WO2016092695A1 (ja) * 2014-12-12 2016-06-16 株式会社メイコー モールド回路モジュール及びその製造方法
CN105848405A (zh) * 2015-01-16 2016-08-10 宏恒胜电子科技（淮安）有限公司 具有散热结构的电路板及其制作方法
AT517203B1 (de) 2015-07-06 2016-12-15 Zkw Group Gmbh Leiterplatte sowie Verfahren zur Herstellung einer Leiterplatte
KR102413224B1 (ko) * 2015-10-01 2022-06-24 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자, 발광 소자 제조방법 및 발광 모듈
CN106935517B (zh) * 2015-12-31 2019-07-09 深圳市中兴微电子技术有限公司 集成无源器件的框架封装结构及其制备方法
JP6483927B2 (ja) * 2016-10-21 2019-03-13 京セラ株式会社 タグ用基板、ｒｆｉｄタグおよびｒｆｉｄシステム
US9978731B1 (en) * 2016-12-28 2018-05-22 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package module
US11742728B2 (en) * 2017-12-26 2023-08-29 Zhejiang Sanhua Intelligent Controls Co., Ltd. Electric pump
CN111937139A (zh) * 2018-04-03 2020-11-13 索尼半导体解决方案公司 电子模块及其制造方法
JP2020027975A (ja) * 2018-08-09 2020-02-20 株式会社村田製作所 高周波モジュールおよび通信装置
JP2020048184A (ja) * 2018-09-14 2020-03-26 株式会社村田製作所 高周波電力増幅器及び電力増幅モジュール
CN112736043B (zh) * 2020-12-30 2022-09-06 成都芯源系统有限公司 多裸片封装模块及方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5386343A (en) * 1993-11-12 1995-01-31 Ford Motor Company Double surface mount technology for electronic packaging
US5695491A (en) * 1994-11-22 1997-12-09 Washington Research Foundation Endoscopic accessory and containment system
JP3292798B2 (ja) * 1995-10-04 2002-06-17 三菱電機株式会社 半導体装置
US5866952A (en) * 1995-11-30 1999-02-02 Lockheed Martin Corporation High density interconnected circuit module with a compliant layer as part of a stress-reducing molded substrate
US5939783A (en) * 1998-05-05 1999-08-17 International Business Machines Corporation Electronic package
JP2000058741A (ja) 1998-08-12 2000-02-25 Taiyo Yuden Co Ltd ハイブリッドモジュール
KR100335481B1 (ko) 1999-09-13 2002-05-04 김덕중 멀티 칩 패키지 구조의 전력소자
JP3683179B2 (ja) * 2000-12-26 2005-08-17 松下電器産業株式会社 半導体装置及びその製造方法
JP3932259B2 (ja) * 2001-12-12 2007-06-20 株式会社ルネサステクノロジ 高周波電力増幅回路および無線通信用電子部品

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022138514A1 (ja) * 2020-12-24 2022-06-30 株式会社村田製作所 高周波モジュール及び通信装置

Also Published As

Publication number Publication date
US20040125578A1 (en) 2004-07-01
CN1512579A (zh) 2004-07-14
US7301781B2 (en) 2007-11-27
US7154760B2 (en) 2006-12-26
TW200428639A (en) 2004-12-16
US20070035004A1 (en) 2007-02-15

Similar Documents

Publication Publication Date Title
JP2004214249A (ja) 半導体モジュール
US7176579B2 (en) Semiconductor module
US5717249A (en) RF power amplifying circuit device
US6949835B2 (en) Semiconductor device
EP0933816B1 (en) Hybrid module
US5796165A (en) High-frequency integrated circuit device having a multilayer structure
US5075759A (en) Surface mounting semiconductor device and method
USRE42653E1 (en) Semiconductor package with heat dissipating structure
US8097954B2 (en) Adhesive layer forming a capacitor dielectric between semiconductor chips
US20070040255A1 (en) Semiconductor device
KR19980024956A (ko) 반도체 패키지 및 반도체 실장 부품
KR20070029081A (ko) 전자 회로 모듈과 그 제조 방법
JP2002343928A (ja) 半導体装置
US20070018298A1 (en) Optimized multi-apparation assembly
TW201946245A (zh) 半導體封裝體及包含半導體封裝體之裝置
JP3515854B2 (ja) 高周波電力増幅回路装置
JP2011176061A (ja) 半導体装置
JP2004296719A (ja) 半導体装置
JP2004071597A (ja) 半導体モジュール
JP2004014645A (ja) 半導体装置
JP2020129616A (ja) 半導体モジュールの製造方法、及び半導体モジュール
KR102272112B1 (ko) 반도체 패키지
JP2005228811A (ja) 半導体装置
WO1996012296A1 (fr) Dispositif a semi-conducteur et son procede de fabrication
JPWO2006001087A1 (ja) 半導体装置