KR100764684B1 - 반도체 패키지 제조방법, 반도체 장치 및 그 제조방법 - Google Patents

반도체 패키지 제조방법, 반도체 장치 및 그 제조방법 Download PDF

Info

Publication number
KR100764684B1
KR100764684B1 KR1020060107049A KR20060107049A KR100764684B1 KR 100764684 B1 KR100764684 B1 KR 100764684B1 KR 1020060107049 A KR1020060107049 A KR 1020060107049A KR 20060107049 A KR20060107049 A KR 20060107049A KR 100764684 B1 KR100764684 B1 KR 100764684B1
Authority
KR
South Korea
Prior art keywords
package
integrated circuit
semiconductor package
circuit
metal
Prior art date
Application number
KR1020060107049A
Other languages
English (en)
Inventor
천석표
김경오
Original Assignee
인티그런트 테크놀로지즈(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인티그런트 테크놀로지즈(주) filed Critical 인티그런트 테크놀로지즈(주)
Priority to KR1020060107049A priority Critical patent/KR100764684B1/ko
Application granted granted Critical
Publication of KR100764684B1 publication Critical patent/KR100764684B1/ko
Priority to EP07119541A priority patent/EP1918988A3/en
Priority to JP2007279806A priority patent/JP2008118133A/ja
Priority to CNB2007101656910A priority patent/CN100570843C/zh
Priority to US11/931,516 priority patent/US20080099927A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 패키지와 반도체 패키지가 마더보드에 실장된 반도체 장치 및 그 제조방법에 관한 것이다.
이러한 본 발명에 따른 반도체 패키지 제조방법은 기판 상에 금속 회로패턴을 형성하는 단계와, 상기 금속 회로패턴 상에 집적회로부를 설치하는 단계와, 상기 기판 상에 수지부를 형성하는 단계 및 상기 기판을 제거하는 단계를 포함한다.
이러한 본 발명에 따르면, 반도체 패키지 및 상기 반도체 패키지가 실장된 반도체 장치의 사이즈가 작아지고, 집적도를 향상시키는 효과가 있다.
반도체 패키지, 반도체 장치, 마더보드, 표면실장, 수지부

Description

반도체 패키지 제조방법, 반도체 장치 및 그 제조방법{THE METHOD OF SEMICONDUCTOR PACKAGE, SEMICONDUCTOR DEVICE AND THE METHOD OF MANUFACTURING THEROF}
도 1은 종래의 표면실장형 반도체 패키지가 마더보드에 실장되어 있는 구조를 나타낸 도면.
도 2는 본 발명의 일 실시 예에 따른 반도체 패키지를 나타낸 도면.
도 3 내지 도 6은 본 발명의 일 실시 예에 따른 반도체 패키지 제조방법을 나타낸 도면.
도 7 내지 도 11은 본 발명의 실시 예들에 따른 반도체 장치를 나타낸 도면.
본 발명은 반도체 패키지 제조방법과 반도체 패키지가 마더보드에 실장된 반도체 장치 및 그 제조방법에 관한 것이다.
일반적으로 반도체 패키지는 마더보드에 실장되는 방법에 따라 삽입형 반도 체 패키지와 표면실장(Surface Mount Technology, SMT)형 반도체 패키지로 분류하는데, 삽입형 반도체 패키지로서 대표적인 것은 DIP(Dual In-line Package), PGA(Pin Grid Array) 등이 있고, 표면실장형 반도체 패키지로서 대표적인 것은 QFP(Quad Flat Package), PLCC(Plastic Leaded Chip Carrier), CLCC(Ceramic Leaded Chip Carrier), BGA(Ball Grid Array) 등이 있다.
표면실장형 반도체 패키지는 삽입형 반도체 패키지에 비하여 같은 크기의 칩일 경우 소형으로 실장 면적을 줄일 수 있고 두께가 얇고 경량이며, 기생 커패시턴스나 인덕턴스가 작아 주파수가 증가할수록 동작 속도가 향상되는 장점이 있다.
이러한 종래의 표면실장형 반도체 패키지 및 상기 패키지가 마더보드에 실장되어 있는 구조가 도 1에 개시되어 있다.
도 1을 참조하면, 종래의 표면 실장형 반도체 패키지(10)는 약 0.32 mm 내외의 두께(D)를 갖는 패키지 기판(11) 위에 도전성 패턴(12)이 형성되고, 도전성 패턴(12)에 전기적으로 연결되도록 제1 집적회로칩(13)이 플립칩 본딩되고, 제2 집적회로칩(14)이 도전성의 와이어(17)로 도전성 패턴(12)에 전기적으로 연결된 상태로 제1 집적회로칩(13) 위에 부착되고, 수동소자(15)와 능동소자(16)가 도전성 패턴(12) 위에 형성되고, 에폭시 수지 등의 밀봉재(18)가 패키지 기판(11) 상부에 형성되어 있다.
이러한 표면 실장형 반도체 패키지(10)는 마더보드(20)에 실장되어 패키지 기판(11)과 마더보드(20)에 형성된 전기배선들(도시하지 않음)을 통하여 전기신호가 입출력됨으로써 구동된다.
한편, 여러 가지의 기능성 칩을 하나의 기판에 패키징하는 시스템 인 패키지(Sistem In Paclage, SIP) 기술이 RF와 무선 장치, 네트워킹과 컴퓨팅, 이미지 센서 등의 분야에서 주목 받고 있다.
그러나 이러한 시스템 인 패키지 기술이 적용된 반도체 패키지는 다수의 집적회로 칩을 포함하기 때문에, 패키지의 사이즈가 커지는 문제점이 있다.
이러한 문제점을 해결하기 위한 본 발명은 반도체 패키지 및 상기 반도체 패키지가 실장된 반도체 장치의 사이즈를 줄여 집적도가 향상된 반도체 장치 등을 제공하는 것을 목적으로 한다.
또한, 본 발명은 반도체 패키지 및 상기 반도체 패키지가 실장된 반도체 장치의 제조비용을 줄이는 것을 목적으로 한다.
또한, 본 발명은 반도체 패키지 및 상기 반도체 패키지가 실장된 반도체 장치의 제조공정을 단순화하고, 수율을 향상시키는 것을 목적으로 한다.
이러한 기술적 과제를 달성하기 위한 본 발명 일 실시 예에 따른 반도체 패키지 제조방법은 기판 상에 금속 회로패턴을 형성하는 단계와, 상기 금속 회로패턴 상에 집적회로부를 설치하는 단계와, 상기 기판 상에 수지부를 형성하는 단계 및 상기 기판을 제거하는 단계를 포함한다.
본 발명의 일 실시 예에 따른 반도체 패키지 제조방법에 있어서, 상기 수지부는 상기 집적회로부와 상기 금속 회로패턴을 둘러싸도록 형성되어, 상기 집적 회로부를 물리적으로 지지하는 것이 바람직하다.
본 발명의 일 실시 예에 따른 반도체 패키지 제조방법에 있어서, 상기 집적회로부는 하나 이상의 집적회로 칩을 포함할 수 있다.
본 발명의 일 실시 예에 따른 반도체 패키지 제조방법에 있어서, 상기 집적회로부는 제1 집적회로 칩과 제2 집적회로 칩으로 이루어지고, 상기 제1 집적회로 칩은 상기 금속 회로패턴에 플립칩 본딩되고, 상기 제2 집적회로 칩은 상기 금속 회로패턴에 와이어 본딩될 수 있다.
본 발명의 일 실시 예에 따른 반도체 패키지 제조방법은 상기 금속 회로패턴 상에 능동소자와 수동소자 중 적어도 하나를 설치하는 단계를 더 포함할 수 있다.
본 발명의 제1 실시 예에 따른 반도체 장치는 금속 회로패턴 상에 형성된 집적회로부와, 상기 집적회로부와 상기 금속 회로패턴 상에 형성된 수지부를 포함하는 반도체 패키지 및 상기 금속 회로패턴에 전기적으로 연결된 패키지 회로배선과, 상기 패키지 회로배선에 전기적으로 연결된 마더보드 회로배선을 포함하는 마더보드를 포함한다.
본 발명의 제2 실시 예에 따른 반도체 장치는 금속 회로패턴 상에 형성된 집적회로부와, 상기 집적회로부와 상기 금속 회로패턴 상에 형성된 수지부를 포함하는 반도체 패키지와, 홈과 마더보드 회로배선이 형성된 마더보드 및 상기 홈에 설치되고, 상기 금속 회로패턴과 상기 마더보드 회로배선에 전기적으로 연결된 패키 지 회로배선이 형성된 패키지 회로배선 기판을 포함한다.
본 발명의 제1 실시 예에 따른 반도체 장치에 있어서, 상기 패키지 회로배선은 상기 반도체 패키지를 구동시키기 위한 전기적인 연결수단으로 이용될 수 있다.
본 발명의 제2 실시 예에 따른 반도체 장치에 있어서, 상기 반도체 패키지는 제1 반도체 패키지와 제2 반도체 패키지로 이루어지고, 상기 패키지 회로배선 기판의 일면에 제1 반도체 패키지가 설치되고, 상기 패키지 회로배선 기판의 타면에 제2 반도체 패키지가 설치될 수 있다.
본 발명의 실시 예들에 따른 반도체 장치에 있어서, 상기 수지부는 상기 집적회로부와 상기 금속 회로패턴을 둘러싸도록 형성되어, 상기 집적 회로부를 물리적으로 지지하는 것이 바람직하다.
본 발명의 실시 예들에 따른 반도체 장치에 있어서, 상기 집적회로부는 하나 이상의 집적회로 칩을 포함할 수 있다.
본 발명의 실시 예들에 따른 반도체 장치에 있어서, 상기 집적회로부는 제1 집적회로 칩과 제2 집적회로 칩으로 이루어지고, 상기 제1 집적회로 칩은 상기 금속 회로패턴에 플립칩 본딩되고, 상기 제2 집적회로 칩은 상기 금속 회로패턴에 와이어 본딩될 수 있다.
본 발명의 제1 실시 예에 따른 반도체 장치 제조방법은 마더보드에, 패키지 회로배선과, 상기 패키지 회로배선에 전기적으로 연결되도록 마더보드 회로배선을 형성하는 단계 및 본 발명의 일 실시 예에 따른 반도체 패키지를, 상기 금속 회로패턴과 상기 패키지 회로배선이 전기적으로 연결되도록, 상기 마더보드에 설치하는 반도체 패키지 설치단계를 포함한다.
본 발명의 제2 실시 예에 따른 반도체 장치 제조방법은 마더보드에 홈과, 마더보드 회로배선을 형성하는 단계와, 본 발명의 일 실시 예에 따른 반도체 패키지를, 패키지 회로배선이 형성된 패키지 회로배선 기판에 상기 금속 회로패턴과 상기 패키지 회로배선이 전기적으로 연결되도록 설치하는 반도체 패키지 설치단계 및 상기 패키지 회로배선과 상기 마더보드 회로배선이 전기적으로 연결되도록, 상기 패키지 회로배선 기판을 상기 홈에 설치하는 단계를 포함한다.
본 발명의 제1 실시 예에 따른 반도체 장치 제조방법에 있어서, 상기 패키지 회로배선은 상기 반도체 패키지를 구동시키기 위한 전기적인 연결수단으로 이용될 수 있다.
본 발명의 제2 실시 예에 따른 반도체 장치 제조방법에 있어서, 상기 반도체 패키지는 제1 반도체 패키지와 제2 반도체 패키지로 이루어지고, 상기 패키지 회로배선 기판의 일면에 제1 반도체 패키지가 설치되고, 상기 패키지 회로배선 기판의 타면에 제2 반도체 패키지가 설치될 수 있다.
본 발명의 실시 예들에 따른 반도체 장치 제조방법에 있어서, 상기 수지부는 상기 집적회로부와 상기 금속 회로패턴을 둘러싸도록 형성되어, 상기 집적 회로부를 물리적으로 지지하는 것이 바람직하다.
본 발명의 실시 예들에 따른 반도체 장치 제조방법에 있어서, 상기 집적회로부는 하나 이상의 집적회로 칩을 포함할 수 있다.
본 발명의 실시 예들에 따른 반도체 장치 제조방법에 있어서, 상기 집적회로 부는 제1 집적회로 칩과 제2 집적회로 칩으로 이루어지고, 상기 제1 집적회로 칩은 상기 금속 회로패턴에 플립칩 본딩되고, 상기 제2 집적회로 칩은 상기 금속 회로패턴에 와이어 본딩될 수 있다.
이하에서는 첨부된 도면을 참조하여 본 발명의 실시 예에 따른 반도체 패키지, 반도체 장치 및 그 제조방법을 상세히 설명한다.
도 2는 본 발명의 일 실시 예에 따른 반도체 패키지를 나타낸 도면이다.
도 2에 도시된 바와 같이, 본 발명의 일 실시 예에 따른 반도체 패키지(200)는 금속 회로패턴(202)과, 제1 집적회로 칩(203)과, 제2 집적회로 칩(204)과, 본딩 와이어(205)와, 능동 소자부(206)와, 수동 소자부(207) 및 수지부(208)를 포함한다.
금속 회로패턴(202)은 후술할 마더보드와의 전기적인 연결을 위한 수단이다.
제1 집적회로 칩(203)은 금속 회로패턴(202)에 플립칩 본딩되어 금속 회로패턴(202)에 전기적으로 연결되어 있다.
제2 집적회로 칩(204)은 제1 집적회로 칩(203)에 부착되어 있다.
본딩 와이어(205)는 제2 집적회로 칩(204)과 금속 회로패턴(202)을 전기적으로 연결한다.
능동 소자부(206)와 수동 소자부(207)는 금속 회로패턴(202)에 부착되어 금속 회로패턴(202)에 전기적으로 연결되어 있다.
수지부(208)는 금속 회로패턴(202), 제1 집적회로 칩(203), 제2 집적회로 칩(204), 본딩 와이어(205), 능동 소자부(206), 수동 소자부(207)의 일 표면 또는 전체 표면을 둘러싸도록 형성되어, 반도체 패키지(200)를 외부의 물리적인 충격, 전자기파 간섭 등으로부터 보호하고, 반도체 패키지를 지지한다.
이러한 본 발명의 일 실시 예에 따른 반도체 패키지(200)는 패키지 기판을 필요로 하지 않으므로, 도 1에 도시된 종래의 반도체 패키지(10)와 비교하여, 패키지 기판의 두께(D)에 해당하는 만큼 반도체 패키지의 두께를 줄일 수 있다.
도 3 내지 도 6은 본 발명의 일 실시 예에 따른 반도체 패키지 제조방법을 나타낸 도면이다.
도 3 내지 도 6에 도시된 바와 같이, 본 발명의 일 실시 예에 따른 반도체 패키지 제조방법은 기판(201) 상에 금속 회로패턴(202)을 형성하는 단계와, 금속 회로패턴(202) 상에 집적회로부를 설치하는 단계와, 기판(201) 상에 수지부(208)를 형성하는 단계 및 기판(201)을 제거하는 단계를 포함한다.
이하에서는 도 3 내지 도 6을 참조하여 본 발명의 일 실시 예에 따른 반도체 패키지 제조방법을 보다 상세히 설명한다.
<금속 회로패턴 형성>
먼저 도 3에 도시된 바와 같이, 기판(201) 상에 금속 회로패턴(202)을 형성한다.
기판(201)은 구리일 수 있다.
도시하지는 않았으나, 금속 회로패턴(202)은 1) 기판(201)에 포토레지스트막 을 도포하고, 포토레지스트막을 패턴에 따라 사진식각(Lithography)하여 포토레지스트 패턴을 형성하고, 포토레지스트 패턴에 따라 기판(201)을 식각하여 형성하거나, 2) 기판(201)에 금속 물질을 소정의 마스크 패턴에 따라 스크린 프린팅하여 형성할 수 있다.
<집적회로부 설치>
다음으로 도 4에 도시된 바와 같이, 금속 회로패턴(202) 상에 제1 집적회로 칩(203)과 제2 집적회로 칩(204)을 포함하는 집적회로부를 형성한다.
제1 집적회로 칩(203)은 금속 회로패턴(202)에 플립칩 본딩하여, 금속 회로패턴(202)에 전기적으로 연결한다.
제2 집적회로 칩(204)을 제1 집적회로 칩(203)에 부착하고, 본딩 와이어(205)로 제2 집적 회로칩(204)과 금속 회로패턴(202)을 전기적으로 연결한다.
<능동소자 및 수동소자 설치>
트랜지스터 등의 능동 소자(206)와 저항, 커패시터, 인덕터 등의 수동 소자(207)를 금속 회로패턴에 추가적으로 형성할 수 있다.
<수지부 형성>
다음으로 도 5에 도시된 바와 같이, 수지부(208)를 형성한다.
이러한 수지부(208)를 구성하는 물질은 에폭시 수지일 수 있으며, 수지부(208)는 금속 회로패턴(202), 제1 집적회로 칩(203), 제2 집적회로 칩(204), 본딩 와이어(205), 능동 소자부(206), 수동 소자부(207)의 일 표면 또는 전체 표면을 둘러싸도록 형성되어, 반도체 패키지를 외부의 물리적인 충격, 전자기파 간섭 등으 로부터 보호하고, 반도체 패키지를 지지한다.
<기판 제거>
다음으로 도 6에 도시된 바와 같이, 기판(201)을 분리하여 제거함으로써, 본 발명의 일 실시 예에 따른 반도체 패키지(200)가 완성된다.
이러한 본 발명의 일 실시 예에 따른 반도체 패키지 제조방법에 따라 제조된 반도체 패키지는 1) 패키지 기판을 필요로 하지 않으므로, 도 1에 도시된 종래의 반도체 패키지(10)와 비교하여, 패키지 기판의 두께(D)에 해당하는 만큼 반도체 패키지의 두께를 줄일 수 있으며, 2) 제조공정이 단순하여, 공정의 신뢰성이 높고, 반도체 패키지의 수율이 향상되는 효과가 있다.
도 7 내지 도 11은 본 발명의 실시 예들에 따른 반도체 장치를 나타낸 도면이다.
도 7은 본 발명의 제1 실시 예에 따른 반도체 장치를 나타낸 도면이다.
도 7에 도시된 바와 같이, 본 발명의 제1 실시 예에 따른 반도체 장치는 반도체 패키지(71)와 마더보드(1000)를 포함한다.
반도체 패키지(71)는 금속 회로패턴(702) 상에 형성된 집적회로부(703)와, 집적회로부(703)와 금속 회로패턴(702) 상에 형성된 수지부(708)를 포함한다. 이러한 본 발명의 제1 실시 예에 따른 반도체 장치의 구성요소인 반도체 패키지(71)에 대한 상세한 설명은 앞서 상세히 설명한 본 발명의 일 실시 예에 따른 반도체 패키지에 대한 설명으로 대체한다.
마더보드(1000)에는 금속 회로패턴(702)에 전기적으로 연결된 패키지 회로배선(도시하지 않음)과 패키지 회로배선에 전기적으로 연결된 마더보드 회로배선이 형성되어 있다.
이러한 본 발명의 제1 실시 예에 따른 반도체 장치에 따르면, 반도체 패키지가 마더보드에 실장되는 영역인 표면실장영역 아래 부분의 마더보드(1000a)에 형성된 패키지 회로배선을 반도체 패키지를 구동시키기 위한 전기적 연결수단으로 이용함으로써, 도 1에 도시된 종래의 반도체 패키지(10)와 비교하여, 패키지 기판의 두께(D)에 해당하는 만큼 반도체 패키지의 두께를 줄여 콤팩트한 구조를 갖는 반도체장치를 구현할 수 있다.
도 8 내지 도 10은 본 발명의 제1 실시 예에 따른 반도체 패키지의 변형된 실시 예들을 나타낸 것이다.
도 8 내지 도 10에 도시된 바와 같이, 집적회로부는 하나 이상의 집적회로 칩(703, 704)을 포함할 수 있고, 금속 회로패턴(702) 상에 능동소자(706)와 수동소자(707) 중 적어도 하나가 더 설치될 수 있다.
도 11은 본 발명의 제2 실시 예에 따른 반도체장치를 나타낸 도면이다.
도 11에 도시된 바와 같이, 본 발명의 제2 실시 예에 따른 반도체장치는 제1 반도체 패키지(75-1)와, 마더보드(2000)와, 패키지 회로배선 기판(2000a)과, 제2 반도체 패키지(75-2)를 포함한다.
제1 반도체 패키지(75-1)는 제1 금속 회로패턴(702-1) 상에 형성된 제1 집적 회로칩(703)과, 제1 집적회로칩(703)과 제1 금속 회로패턴(702-1) 상에 형성된 제1 수지부(708-1)를 포함한다.
제2 반도체 패키지(75-2)는 제2 금속 회로패턴(702-2) 상에 형성된 제2 집적회로칩(704)과, 제2 집적회로칩(704)과 제2 금속 회로패턴(702-2) 상에 형성된 제2 수지부(708-2)를 포함한다.
마더보드(2000)에는 홈이 형성되어 있고, 홈 이외의 마더보드 영역에는 마더보드 회로배선(도시하지 않음)이 형성되어 있다.
패키지 회로배선 기판(2000a)은 홈에 설치되고, 패키지 회로배선(도시하지 않음)이 형성되어 있고, 패키지 회로배선 기판(2000a)의 일면에 제1 반도체 패키지(75-1)가 설치되고, 패키지 회로배선 기판(2000a)의 타면에 제2 반도체 패키지(75-2)가 설치되어 있다. 이러한 패키지 회로배선 기판(2000a)에 형성된 패키지 회로배선은 제1 금속 회로패턴(702-1)과 마더보드(2000)에 형성된 마더보드 회로배선에 전기적으로 연결되고, 제2 금속 회로패턴(702-2)과 마더보드(2000)에 형성된 마더보드 회로배선에 전기적으로 연결된다.
이러한 본 발명의 제2 실시 예에 따른 반도체 장치에 따르면, 반도체 패키지의 두께를 줄여 콤팩트한 구조를 갖는 반도체장치를 구현할 수 있다.
본 발명의 제1 실시 예에 따른 반도체 장치의 제조방법은 1) 마더보드에, 패키지 회로배선과, 상기 패키지 회로배선에 전기적으로 연결되도록 마더보드 회로배선을 형성하는 단계 및 2) 본 발명의 일 실시 예에 따른 반도체 패키지를, 상기 금 속 회로패턴과 상기 패키지 회로배선이 전기적으로 연결되도록, 상기 마더보드에 설치하는 반도체 패키지 설치단계를 포함한다.
본 발명의 제2 실시 예에 따른 반도체 장치의 제조방법은 1) 마더보드에 홈과, 마더보드 회로배선을 형성하는 단계와, 2) 본 발명의 일 실시 예에 따른 반도체 패키지를, 패키지 회로배선이 형성된 패키지 회로배선 기판에 상기 금속 회로패턴과 상기 패키지 회로배선이 전기적으로 연결되도록 설치하는 반도체 패키지 설치단계 및 3)상기 패키지 회로배선과 상기 마더보드 회로배선이 전기적으로 연결되도록, 상기 패키지 회로배선 기판을 상기 홈에 설치하는 단계를 포함한다.
이상에서 보는 바와 같이, 본 발명이 속하는 기술 분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 하고, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
이상에서 상세히 설명한 바와 같이 본 발명에 따르면, 반도체 패키지 및 상기 반도체 패키지가 실장된 반도체 장치의 사이즈가 작아지고, 집적도를 향상시키 는 효과가 있다.
또한, 반도체 패키지 및 상기 반도체 패키지가 실장된 반도체 장치의 제조비용을 줄이는 효과가 있다.
또한, 반도체 패키지 및 상기 반도체 패키지가 실장된 반도체 장치의 제조공정을 단순화하고, 수율을 향상시키는 효과가 있다.

Claims (19)

  1. 기판 상에 금속 회로패턴을 형성하는 단계;
    상기 금속 회로패턴 상에 집적회로부를 설치하는 단계;
    상기 기판 상에 수지부를 형성하는 단계; 및
    상기 기판을 제거하는 단계;
    를 포함하는 반도체 패키지 제조방법.
  2. 제1 항에 있어서,
    상기 수지부는 상기 집적회로부와 상기 금속 회로패턴을 둘러싸도록 형성되어, 상기 집적 회로부를 물리적으로 지지하는 반도체 패키지 제조방법.
  3. 제1 항에 있어서,
    상기 집적회로부는 하나 이상의 집적회로 칩을 포함하는 반도체 패키지 제조방법.
  4. 제1 항에 있어서,
    상기 집적회로부는 제1 집적회로 칩과 제2 집적회로 칩으로 이루어지고,
    상기 제1 집적회로 칩은 상기 금속 회로패턴에 플립칩 본딩되고,
    상기 제2 집적회로 칩은 상기 금속 회로패턴에 와이어 본딩된, 반도체 패키 지 제조방법.
  5. 제1 항에 있어서,
    상기 금속 회로패턴 상에 능동소자와 수동소자 중 적어도 하나를 설치하는 단계를 더 포함하는 반도체 패키지 제조방법.
  6. 금속 회로패턴 상에 형성된 집적회로부와, 상기 집적회로부와 상기 금속 회로패턴 상에 형성된 수지부를 포함하는 반도체 패키지; 및
    상기 금속 회로패턴에 전기적으로 연결된 패키지 회로배선과, 상기 패키지 회로배선에 전기적으로 연결된 마더보드 회로배선을 포함하는 마더보드;
    를 포함하는 반도체 장치.
  7. 금속 회로패턴 상에 형성된 집적회로부와, 상기 집적회로부와 상기 금속 회로패턴 상에 형성된 수지부를 포함하는 반도체 패키지;
    홈과 마더보드 회로배선이 형성된 마더보드; 및
    상기 홈에 설치되고, 상기 금속 회로패턴과 상기 마더보드 회로배선에 전기적으로 연결된 패키지 회로배선이 형성된 패키지 회로배선 기판;
    을 포함하는 반도체 장치.
  8. 제6 항에 있어서,
    상기 패키지 회로배선은 상기 반도체 패키지를 구동시키기 위한 전기적인 연결수단으로 이용되는 반도체 장치.
  9. 제7 항에 있어서,
    상기 반도체 패키지는 제1 반도체 패키지와 제2 반도체 패키지로 이루어지고,
    상기 패키지 회로배선 기판의 일면에 제1 반도체 패키지가 설치되고,
    상기 패키지 회로배선 기판의 타면에 제2 반도체 패키지가 설치된 반도체 장치.
  10. 제6 항 또는 제7 항에 있어서,
    상기 수지부는 상기 집적회로부와 상기 금속 회로패턴을 둘러싸도록 형성되어, 상기 집적 회로부를 물리적으로 지지하는 반도체 장치.
  11. 제6 항 또는 제7 항에 있어서,
    상기 집적회로부는 하나 이상의 집적회로 칩을 포함하는 반도체 장치.
  12. 제6 항 또는 제7 항에 있어서,
    상기 집적회로부는 제1 집적회로 칩과 제2 집적회로 칩으로 이루어지고,
    상기 제1 집적회로 칩은 상기 금속 회로패턴에 플립칩 본딩되고,
    상기 제2 집적회로 칩은 상기 금속 회로패턴에 와이어 본딩된, 반도체 장치.
  13. 마더보드에, 패키지 회로배선과, 상기 패키지 회로배선에 전기적으로 연결되도록 마더보드 회로배선을 형성하는 단계; 및
    청구항 6의 반도체 패키지를, 상기 금속 회로패턴과 상기 패키지 회로배선이 전기적으로 연결되도록, 상기 마더보드에 설치하는 반도체 패키지 설치단계;
    를 포함하는 반도체 장치 제조방법.
  14. 마더보드에 홈과, 마더보드 회로배선을 형성하는 단계;
    청구항 7의 반도체 패키지를, 패키지 회로배선이 형성된 패키지 회로배선 기판에 상기 금속 회로패턴과 상기 패키지 회로배선이 전기적으로 연결되도록 설치하는 반도체 패키지 설치단계;
    상기 패키지 회로배선과 상기 마더보드 회로배선이 전기적으로 연결되도록, 상기 패키지 회로배선 기판을 상기 홈에 설치하는 단계;
    를 포함하는 반도체 장치 제조방법.
  15. 제13 항에 있어서,
    상기 패키지 회로배선은 상기 반도체 패키지를 구동시키기 위한 전기적인 연결수단으로 이용되는 반도체 장치 제조방법.
  16. 제14 항에 있어서,
    상기 반도체 패키지는 제1 반도체 패키지와 제2 반도체 패키지로 이루어지고,
    상기 패키지 회로배선 기판의 일면에 제1 반도체 패키지가 설치되고,
    상기 패키지 회로배선 기판의 타면에 제2 반도체 패키지가 설치된 반도체 장치 제조방법.
  17. 제13 항 또는 제14 항에 있어서,
    상기 수지부는 상기 집적회로부와 상기 금속 회로패턴을 둘러싸도록 형성되어, 상기 집적 회로부를 물리적으로 지지하는 반도체 장치 제조방법.
  18. 제13 항 또는 제14 항에 있어서,
    상기 집적회로부는 하나 이상의 집적회로 칩을 포함하는 반도체 장치 제조방법.
  19. 제13 항 또는 제14 항에 있어서,
    상기 집적회로부는 제1 집적회로 칩과 제2 집적회로 칩으로 이루어지고,
    상기 제1 집적회로 칩은 상기 금속 회로패턴에 플립칩 본딩되고,
    상기 제2 집적회로 칩은 상기 금속 회로패턴에 와이어 본딩된, 반도체 장치 제조방법.
KR1020060107049A 2006-11-01 2006-11-01 반도체 패키지 제조방법, 반도체 장치 및 그 제조방법 KR100764684B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020060107049A KR100764684B1 (ko) 2006-11-01 2006-11-01 반도체 패키지 제조방법, 반도체 장치 및 그 제조방법
EP07119541A EP1918988A3 (en) 2006-11-01 2007-10-29 A semiconductor package manufacturing method and semiconductor apparatus
JP2007279806A JP2008118133A (ja) 2006-11-01 2007-10-29 半導体パッケージの製造方法及びその方法によって製造される半導体パッケージを含む半導体装置
CNB2007101656910A CN100570843C (zh) 2006-11-01 2007-10-31 半导体封装制造方法及半导体器件
US11/931,516 US20080099927A1 (en) 2006-11-01 2007-10-31 semiconductor package manufacturing method and semiconductor apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060107049A KR100764684B1 (ko) 2006-11-01 2006-11-01 반도체 패키지 제조방법, 반도체 장치 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR100764684B1 true KR100764684B1 (ko) 2007-10-08

Family

ID=39085658

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060107049A KR100764684B1 (ko) 2006-11-01 2006-11-01 반도체 패키지 제조방법, 반도체 장치 및 그 제조방법

Country Status (5)

Country Link
US (1) US20080099927A1 (ko)
EP (1) EP1918988A3 (ko)
JP (1) JP2008118133A (ko)
KR (1) KR100764684B1 (ko)
CN (1) CN100570843C (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020052570A (ko) * 2000-12-26 2002-07-04 마이클 디. 오브라이언 반도체패키지와 마더보드의 접속 구조 및 그 방법
KR20020073648A (ko) * 2001-03-15 2002-09-28 주식회사 글로텍 수동소자 내장형 패키지
JP2004048077A (ja) 2003-10-31 2004-02-12 Sanyo Electric Co Ltd 半導体装置の製造方法
KR20050096851A (ko) * 2004-03-29 2005-10-06 산요덴키가부시키가이샤 회로 장치 및 그 제조 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5200362A (en) * 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
JP2781020B2 (ja) * 1989-09-06 1998-07-30 モトローラ・インコーポレーテッド 半導体装置およびその製造方法
JP3879135B2 (ja) * 1996-03-28 2007-02-07 日立化成工業株式会社 転写配線支持部材及びそれを使用した半導体パッケージの製造法
JP4761662B2 (ja) * 2001-07-17 2011-08-31 三洋電機株式会社 回路装置の製造方法
JP2004214249A (ja) * 2002-12-27 2004-07-29 Renesas Technology Corp 半導体モジュール
US7005325B2 (en) * 2004-02-05 2006-02-28 St Assembly Test Services Ltd. Semiconductor package with passive device integration
WO2006090827A1 (ja) * 2005-02-25 2006-08-31 Kyocera Corporation 電子装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020052570A (ko) * 2000-12-26 2002-07-04 마이클 디. 오브라이언 반도체패키지와 마더보드의 접속 구조 및 그 방법
KR20020073648A (ko) * 2001-03-15 2002-09-28 주식회사 글로텍 수동소자 내장형 패키지
JP2004048077A (ja) 2003-10-31 2004-02-12 Sanyo Electric Co Ltd 半導体装置の製造方法
KR20050096851A (ko) * 2004-03-29 2005-10-06 산요덴키가부시키가이샤 회로 장치 및 그 제조 방법

Also Published As

Publication number Publication date
US20080099927A1 (en) 2008-05-01
JP2008118133A (ja) 2008-05-22
CN100570843C (zh) 2009-12-16
CN101174571A (zh) 2008-05-07
EP1918988A2 (en) 2008-05-07
EP1918988A3 (en) 2009-11-11

Similar Documents

Publication Publication Date Title
US6218731B1 (en) Tiny ball grid array package
USRE42457E1 (en) Methods of packaging an integrated circuit and methods of forming an integrated circuit package
KR100692441B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
US8008753B1 (en) System and method to reduce shorting of radio frequency (RF) shielding
US7884486B2 (en) Chip-stacked package structure and method for manufacturing the same
US7795709B2 (en) Shielding noisy conductors in integrated passive devices
US8436463B2 (en) Packaging substrate structure with electronic component embedded therein and method for manufacture of the same
US8022513B2 (en) Packaging substrate structure with electronic components embedded in a cavity of a metal block and method for fabricating the same
US7307352B2 (en) Semiconductor package having changed substrate design using special wire bonding
US7863716B2 (en) Method and apparatus of power ring positioning to minimize crosstalk
JP2001168233A (ja) 多重回線グリッド・アレイ・パッケージ
US6320136B1 (en) Layered printed-circuit-board and module using the same
US20140353850A1 (en) Semiconductor package and fabrication method thereof
KR100764684B1 (ko) 반도체 패키지 제조방법, 반도체 장치 및 그 제조방법
KR100764682B1 (ko) 집적회로 칩 및 패키지.
US7750436B2 (en) Electronic device comprising an integrated circuit and a capacitance element
CN112309999A (zh) 半导体封装结构
KR20110080491A (ko) 반도체 칩 패키지 제조방법
KR20010067308A (ko) 적층 다이를 갖는 집적 회로 패키지
US20230361073A1 (en) Method for manufacturing window ball grid array (wbga) package
KR100754716B1 (ko) 전자회로 패키지 및 그 제조 방법
KR100834835B1 (ko) 콘덴서를 내장한 반도체 장치 및 그 제조 방법
KR20030012192A (ko) 다이 적층형 윈도우 칩 스케일 패키지
CN118198003A (zh) 多芯片的集成封装件及其形成方法
KR0176112B1 (ko) 노이즈를 감소하기 위한 반도체 칩 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130926

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee