KR20020073648A - 수동소자 내장형 패키지 - Google Patents

수동소자 내장형 패키지 Download PDF

Info

Publication number
KR20020073648A
KR20020073648A KR1020010013369A KR20010013369A KR20020073648A KR 20020073648 A KR20020073648 A KR 20020073648A KR 1020010013369 A KR1020010013369 A KR 1020010013369A KR 20010013369 A KR20010013369 A KR 20010013369A KR 20020073648 A KR20020073648 A KR 20020073648A
Authority
KR
South Korea
Prior art keywords
substrate base
semiconductor chip
package
pcb board
electrically
Prior art date
Application number
KR1020010013369A
Other languages
English (en)
Inventor
윤종광
김영수
Original Assignee
주식회사 글로텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 글로텍 filed Critical 주식회사 글로텍
Priority to KR1020010013369A priority Critical patent/KR20020073648A/ko
Publication of KR20020073648A publication Critical patent/KR20020073648A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

본 발명은 기능성 소자를 반도체 칩과 입체적 구조로 장착함으로써 신호 특성의 열화를 방지함과 동시에 보드의 회로 밀도를 증진시킨다는 것으로, 이를 위하여 본 발명은, 반도체 칩과 동일 평면상에 기능성 소자를 장착하는 종래 패키지와는 달리, 솔더 볼을 이용하여 적어도 하나의 반도체 칩이 탑재된 패키지를 PCB 보드에 장착하거나 혹은 멀티플 라인 그리드와 솔더 볼을 이용하여 적어도 하나의 반도체 칩이 탑재된 패키지를 PCB 보드에 장착할 때, 솔더 볼의 높이에 의해 형성되는 패키지와 PCB 보드간의 공간, 패키지와 멀티플 라인 그리드 간의 공간 또는 멀티플 라인 그리드와 PCB 보드간의 공간을 활용하여 신호 특성의 열화 방지에 필요로 하는 기능성 소자를 장착함으로써, 신호선의 길이 증가 억제와 함께 보드에서의 회로 밀도를 현저하게 높일 수 있는 것이다.

Description

수동소자 내장형 패키지{PACKAGE HAVING PASSIVE ELEMENT}
본 발명은 반도체 패키지에 관한 것으로, 더욱 상세하게는 적어도 수동소자가 탑재되는 고 밀도형의 SiP(System in Package)를 구현하는데 적합한 수동소자 내장형 패키지에 관한 것이다.
잘 알려진 바와 같이, 통상의 반도체 패키지는 하나의 반도체 칩이 탑재(Single Chip Package)되거나 혹은 적어도 두 개의 반도체 칩을 탑재(Multi Chip Package)한 형태를 갖는다.
한편, 반도체 패키지를 이용하여 특정의 전자 회로 세트를 구현하는데 있어서는 반도체 패키지 뿐만 아니라 특성 열화가 없는 신호의 전달에 필수적인 여러 가지 기능성 소자들(커패시터, 인덕터, 저항, 필터 등)을 필요로 하는데, 통상 이러한 기능성 소자들은 반도체 패키지가 장착되는 PCB 보드 상에 장착된다.
그러나, 이러한 방식의 경우 신호 특성의 열화 방지 등에 필수적인 기능성 소자들을 PCB 보드 상에 장착하기 때문에 PCB 보드의 면적이 불필요하게 커지게 되는 문제(보드 밀도의 저하 문제)가 있으며, 이러한 문제가 제품의 경박 단소화를 저해시키는 요인으로 작용하게 된다.
또한, 종래 방식은 PCB 보드 상에 기능성 소자를 직접 장착하기 때문에 신호선의 길이가 길어져 신호 전달의 지연이 발생하거나 혹은 신호 전달 과정에서 노이즈가 삽입되는 문제가 있으며, 이러한 문제들로 인해 신호 특성의 근본적인 열화를 방지하는데는 한계를 가질 수밖에 없었다.
따라서, 이러한 문제점들을 극복하기 위한 방편으로서, 기능성 소자가 반도체 칩에 일체로 형성되는 SoC(System on Chip)와 기능성 소자가 패키지 형태로 내장되는 SiP(System in Package)가 있다.
상기에서, SoC는 반도체 칩에 많은 기능을 추가함에 따라 반도체 칩의 개발 기간이 길어지고 제조 공정이 복잡하고 어렵다는 문제가 있기 때문에 최근 들어서는 개발 기간이 짧고 제조가 용이하며 저 가격으로 구현할 수 있는 SiP의 활용이 확대되고 있다. 여기에서, 본 발명은 SiP의 구조 개선에 관련된다.
잘 알려진 바와 같이, SiP는 솔더 볼을 이용하는 볼 그리드 어레이(BGA : Ball Grid Array)가 일반적인데, BGA 패키지의 일 예로서는 도 5에 도시된 바와 같은 것이 있다.
도 5는 종래의 수동소자 내장형 패키지를 PCB 보드 상에 장착한 단면도로서, 기판 베이스(502), 반도체 칩(504), 기능성 소자(506) 및 보호막(508)을 포함하며, 이러한 구조의 종래 패키지는 솔더 볼(510)을 통해 PCB 보드(500)상에 전기적으로 접착된다.
즉, 종래 패키지는 폴리머 또는 세라믹 등으로 된 기판 베이스(502) 상에 도시 생략된 다수의 외부 리드를 갖는 반도체 칩(504)을 다이 본딩(와이어 본딩)하고, 신호 처리에 필요로 하는 하나 또는 다수의 기능성 소자(506)를 기판 베이스(502) 상에 각각 접착한 후, 기판 베이스(502)의 전면을 에폭시 수지 등으로봉지(encapsulation)함으로서 그 제조를 완성한다.
이와 같은 일련의 과정을 통해 제조된 반도체 패키지는 솔더 볼(510)을 이용하여 PCB 보드(500) 상의 목표로 하는 위치에 장착(전기적인 접착)된다. 즉, 솔더 볼을 통해 패키지의 각 입출력 노드와 PCB 보드 내 대응하는 각 입출력 노드간이 전기적으로 접착된다.
그러나, 상술한 바와 같은 종래 패키지는 기판 베이스 상에 신호 처리를 위해 필요로 하는 기능성 소자를 탑재하기 때문에, PCB 보드 상에 기능성 소자를 직접 탑재하는 방식에 비해서는 신호 특성의 열화를 어느 정도 억제할 수 있지만, 기판 베이스의 면적이 불필요하게 커진다는 문제가 여전히 존재하며, 기능성 소자 탑재를 위한 패드 사이즈가 와이어 본딩 패드 사이즈보다 훨씬 크기 때문에 기판 베이스의 회로 밀도가 낮아질 수밖에 없다는 단점을 갖는다.
따라서, 본 발명은 상기한 종래 기술의 문제점을 해결하기 위한 것으로, 기능성 소자를 반도체 칩과 입체적 구조로 장착함으로써 신호 특성의 열화를 방지함과 동시에 보드의 회로 밀도를 증진시킬 수 있는 수동 소자 내장형 패키지를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 일 형태에 따른 본 발명은, 적어도 하나의 반도체 칩이 탑재되며, 솔더 볼을 이용하여 PCB 보드 상의 임의의 위치에 전기적으로 장착되는 패키지에 있어서, 기판 베이스; 상기 기판 베이스 상에 본딩 접착되는 적어도 하나의 반도체 칩; 및 상기 반도체 칩에 연결되는 신호 라인에 전기적으로 접속되도록 상기 기판 베이스의 하부 측 소정 위치에 장착되는 적어도 하나의 기능성 소자를 포함하고, 상기 적어도 하나의 기능성 소자는, 상기 기판 베이스의 하부 측에 형성된 각 입출력 노드와 상기 PCB 보드 상에 형성된 대응하는 각 입출력 노드간을 전기적으로 접속시키는 상기 솔더 볼의 높이에 의해 상기 기판 베이스와 PCB 보드 사이에 형성된 공간상에 수납되는 것을 특징으로 하는 수동소자 내장형 패키지를 제공한다.
상기 목적을 달성하기 위한 다른 형태에 따른 본 발명은, 적어도 하나의 반도체 칩이 탑재되며, 솔더 볼을 이용하여 PCB 보드 상의 임의의 위치에 전기적으로 장착되는 패키지에 있어서, 기판 베이스; 상기 기판 베이스 상에 본딩 접착되는 적어도 하나의 반도체 칩; 제 1 솔더 볼 세트에 의해 일측 면의 각 입출력 접점이 상기 기판 베이스의 하부 측에 형성된 대응하는 각 입출력 노드에 전기적으로 접착되고, 제 2 솔더 볼 세트에 의해 타측 면의 각 입출력 접점이 상기 PCB 보드 상에 형성된 대응하는 각 입출력 노드에 전기적으로 접착되는 멀티플 라인 그리드; 및 상기 제 1 솔더 볼 세트의 높이에 의해 상기 기판 베이스와 멀티플 라인 그리드 사이에 형성된 상부 공간 및/또는 상기 제 2 솔더 볼 세트의 높이에 의해 상기 멀티플 라인 그리드와 상기 PCB 보드 사이에 형성된 하부 공간에 수납되는 형태로 상기 멀티플 라인 그리드의 상부 및/또는 하부 측 입출력 접점에 전기적으로 접속되도록 장착되는 적어도 하나의 기능성 소자로 이루어진 수동소자 내장형 패키지를 제공한다.
도 1은 본 발명의 실시 예1에 따른 수동소자 내장형 패키지를 PCB 보드 상에 장착한 단면도,
도 2는 본 발명의 실시 예2에 따른 수동소자 내장형 패키지를 PCB 보드 상에 장착한 단면도,
도 3은 본 발명의 실시 예2의 제 1 변형 실시 예에 따른 수동소자 내장형 패키지를 PCB 보드 상에 장착한 단면도,
도 4는 본 발명의 실시 예2의 제 2 변형 실시 예에 따른 수동소자 내장형 패키지를 PCB 보드 상에 장착한 단면도,
도 5는 종래의 수동소자 내장형 패키지를 PCB 보드 상에 장착한 단면도.
＜도면의 주요부분에 대한 부호의 설명＞
100, 200, 300, 400 : PCB 보드
102, 202, 302, 402 : 기판 베이스
104, 204, 304, 404 : 반도체 칩
106, 206, 306, 406 : 수지 봉지
108a, 108b, 212, 312, 412a, 412b : 기능성 소자
110, 208, 214, 308, 314, 408, 414 : 솔더 볼
210, 310, 410 : 멀티플 라인 그리드
본 발명의 상기 및 기타 목적과 여러 가지 장점은 이 기술분야에 숙련된 사람들에 의해 첨부된 도면을 참조하여 하기에 기술되는 본 발명의 바람직한 실시 예로부터 더욱 명확하게 될 것이다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예에 대하여 상세하게 설명한다.
본 발명의 핵심 기술요지는, 솔더 볼을 이용하여 적어도 하나의 반도체 칩이 탑재된 패키지를 PCB 보드에 장착하거나 혹은 멀티플 라인 그리드(MLG)와 솔더 볼을 이용하여 적어도 하나의 반도체 칩이 탑재된 패키지를 PCB 보드에 장착할 때, 솔더 볼의 높이에 의해 형성되는 패키지와 PCB 보드간의 공간, 패키지와 멀티플 라인 그리드 간의 공간 또는 멀티플 라인 그리드와 PCB 보드간의 공간을 활용하여 신호 특성의 열화 방지에 필요로 하는 기능성 소자(예를 들면, 커패시터, 인덕터, 저항, 필터 등)들을 장착(즉, 기능성 소자를 입체적 구조로 장착)한다는 것으로, 이러한 기술적 수단을 통해 본 발명에서 목적으로 하는 바를 쉽게 달성할 수 있다.
[실시 예1]
도 1은 본 발명의 실시 예1에 따른 수동소자 내장형 패키지를 PCB 보드 상에 장착한 단면도이다.
도 1을 참조하면, 본 발명의 수동소자 내장형 패키지는, 기판 베이스(102) 상에 반도체 칩(104)을 와이어 본딩으로 장착한 후 반도체 칩(104)을 에폭시 수지 등으로 봉지하는 형태로 보호막(106)을 밀봉한다는 점에 있어서는 전술한 종래 패키지에서와 동일하다.
다만, 다른 점이 있다면, 종래 패키지에서는 신호 처리에 필요로 하는 기능성 소자를 반도체 칩과 동일하게 기판 베이스 상에 장착하는데 반해, 본 실시 예의 패키지에서는 기능성 소자(108a, 108b)를 기판 베이스(102) 상에 장착하지 않고, 인접하는 솔더 볼(110)과 솔더 볼(110) 사이에서 기판 베이스(102)와 PCB 보드(100)간에 대면하는 공간(즉, 솔더 볼(110)의 높이에 의해 형성되는 기판 베이스(102)와 PCB 보드(100)간의 공간)상에 기능성 소자(108a, 108b)를 장착, 즉 기판 베이스(102)의 하부 측에서 반도체 칩(104)과 연결되는 신호 라인과 전기적으로 접속되도록 장착한다는 점이다.
여기에서, 솔더 볼(110)은 기판 베이스(102)의 하부 측에 형성된 신호 라인(즉, 입출력 노드)과 PCB 보드(100) 상에 형성된 입출력 보드간을 전기적으로 접속시킨다.
한편, 본 실시 예에서는 일 예로서 단지 두 개의 기능성 소자를 기판 베이스의 하부 측에 장착하는 것으로 하여 도시하였으나, 본 발명이 반드시 이에 국한되는 것은 아니며, 솔더 볼의 높이에 의해 형성되는 기판 베이스와 PCB 보드간의 공간상에 필요에 따라 그 이하 또는 이상의 기능성 소자를 장착할 수 있음은 물론이다.
따라서, 본 실시 예에 따른 수동소자 내장형 패키지는, 종래 패키지에서와 같이 기판 베이스 상에 기능성 소자를 직접 장착하지 않고, 기판 베이스의 하부 측에 장착하여 솔더 볼의 높이에 의해 형성되는 기판 베이스와 PCB 보드간에 형성되는 공간상에 기능성 소자가 위치하도록 하기 때문에 신호선의 길이가 증가하는 것을 억제하면서도 보드에서의 회로 밀도를 현저하게 높일 수가 있다.
그러므로, 본 실시 예에 따른 패키지는 기능성 소자의 입체적 구조 장착을 통해 회로 밀도를 현저하게 높임으로써, 각종 전자 제품의 경박 단소화를 실현하는데 크게 이바지할 수 있다.
[실시 예2]
도 2는 본 발명의 실시 예2에 따른 수동소자 내장형 패키지를 PCB 보드 상에 장착한 단면도이다.
도 2를 참조하면, 본 실시 예에 따른 수동소자 내장형 패키지는, 본 발명의 발명자들에 의해 제안되어 대한민국 특허청에 출원된 특허출원 1997-15770, 2000-7640, 2000-25605, 2000-65176 등에서 제시하고 있는 다양한 형태의 멀티플 라인 그리드, 즉 고 기능화 및 고 집적화에 따른 다핀화에 적응적으로 대응할 수 있는 멀티플 라인 그리드를 이용한다는 점이 전술한 실시 예1과 다르다.
즉, 본 실시 예에 따른 패키지는, 기판 베이스(202) 상에 반도체 칩(204)을 와이어 본딩으로 장착한 후 반도체 칩(204)을 에폭시 수지 등으로 봉지하는 형태로 보호막(206)을 밀봉한다는 점에 있어서는 전술한 실시 예1에서의 패키지에서와 동일하지만, 전술한 실시 예1에서와 같이 솔더 볼을 이용하여 기판 베이스를 PCB 보드 상에 바로 장착하지 않고, 솔더 볼(208)을 이용해 상부 측에 기능성 소자(212)가 장착된 멀티플 라인 그리드(210)를 기판 베이스(202)의 하부에 전기적으로 접착하고, 다시 솔더 볼(214)을 이용하여 멀티플 라인 그리드(210)와 PCB 보드(200)간을 전기적으로 접착한다.
따라서, 본 실시 예에 따른 패키지는, 솔더 볼의 높이에 의해 기판 베이스와 PCB 보드간에 기능성 소자를 수납할 수 있는 한 층의 공간이 형성되는 전술한 실시 예1의 패키지와는 달리, 기판 베이스(202)와 멀티플 라인 그리드(210) 사이에서 솔더 볼(208)의 높이에 의해 형성된 공간과 멀티플 라인 그리드(210)와 PCB 보드(200) 사이에서 솔더 볼(214)의 높이에 의해 형성된 다른 공간, 즉 두 층의 공간을 확보할 수 있다.
즉, 본 실시 예에 따른 패키지는, 일 예로서 도 2에 도시된 바와 같이, 멀티플 라인 그리드(210)의 상부 측에 기능성 소자를 장착하거나, 일 예로서 도 3에 도시된 바와 같이, 멀티플 라인 그리드(310)의 하부 측에 기능성 소자를 장착하거나 혹은 일 예로서 도 4에 도시된 바와 같이, 멀티플 라인 그리드(410)의 상부 및 하부에 각각의 기능성 소자를 장착할 수 있다.
도 3 및 도 4에 있어서, 각 도에 표시된 도면 번호에 대응하는 맨 앞의 다른 숫자를 제외하고 이어지는 숫자와 동일한 참조번호들은, 실질적으로 도 2에 도시된 이어지는 동일 숫자 참조번호로 표시된 소자들과 동일한 기능을 수행하는 동일 소자를 나타낸다. 따라서, 불필요한 중복 기재를 피하기 위하여 여기에서의 설명은 생략한다.
그러므로, 본 실시 예에 따른 패키지는, 전술한 실시 예1에 따른 패키지와는 달리, 두 층의 기능성 소자 수납 공간을 확보할 수 있기 때문에 동일 면적 내에서 보다 많은 수의 기능성 소자를 수용할 수 있다.
따라서, 본 실시 예에 따른 패키지는, 전술한 실시 예1에서의 패키지에 비해, 보드에서의 회로 밀도를 더욱 현저하게 높일 수가 있다.
이상 설명한 바와 같이 본 발명에 따르면, 반도체 칩과 동일 평면상에 기능성 소자를 장착하는 종래 패키지와는 달리, 솔더 볼을 이용하여 적어도 하나의 반도체 칩이 탑재된 패키지를 PCB 보드에 장착하거나 혹은 멀티플 라인 그리드(MLG)와 솔더 볼을 이용하여 적어도 하나의 반도체 칩이 탑재된 패키지를 PCB 보드에 장착할 때, 솔더 볼의 높이에 의해 형성되는 패키지와 PCB 보드간의 공간, 패키지와 멀티플 라인 그리드 간의 공간 또는 멀티플 라인 그리드와 PCB 보드간의 공간을 활용하여 신호 특성의 열화 방지에 필요로 하는 기능성 소자를 장착함으로써, 신호선의 길이 증가 억제는 물론 보드에서의 회로 밀도를 현저하게 높일 수가 있다.

Claims (2)

  1. 적어도 하나의 반도체 칩이 탑재되며, 솔더 볼을 이용하여 PCB 보드 상의 임의의 위치에 전기적으로 장착되는 패키지에 있어서,
    기판 베이스;
    상기 기판 베이스 상에 본딩 접착되는 적어도 하나의 반도체 칩; 및
    상기 반도체 칩에 연결되는 신호 라인에 전기적으로 접속되도록 상기 기판 베이스의 하부 측 소정 위치에 장착되는 적어도 하나의 기능성 소자를 포함하고,
    상기 적어도 하나의 기능성 소자는, 상기 기판 베이스의 하부 측에 형성된 각 입출력 노드와 상기 PCB 보드 상에 형성된 대응하는 각 입출력 노드간을 전기적으로 접속시키는 상기 솔더 볼의 높이에 의해 상기 기판 베이스와 PCB 보드 사이에 형성된 공간상에 수납되는 것을 특징으로 하는 수동소자 내장형 패키지.
  2. 적어도 하나의 반도체 칩이 탑재되며, 솔더 볼을 이용하여 PCB 보드 상의 임의의 위치에 전기적으로 장착되는 패키지에 있어서,
    기판 베이스;
    상기 기판 베이스 상에 본딩 접착되는 적어도 하나의 반도체 칩;
    제 1 솔더 볼 세트에 의해 일측 면의 각 입출력 접점이 상기 기판 베이스의 하부 측에 형성된 대응하는 각 입출력 노드에 전기적으로 접착되고, 제 2 솔더 볼 세트에 의해 타측 면의 각 입출력 접점이 상기 PCB 보드 상에 형성된 대응하는 각입출력 노드에 전기적으로 접착되는 멀티플 라인 그리드; 및
    상기 제 1 솔더 볼 세트의 높이에 의해 상기 기판 베이스와 멀티플 라인 그리드 사이에 형성된 상부 공간 및/또는 상기 제 2 솔더 볼 세트의 높이에 의해 상기 멀티플 라인 그리드와 상기 PCB 보드 사이에 형성된 하부 공간에 수납되는 형태로 상기 멀티플 라인 그리드의 상부 및/또는 하부 측 입출력 접점에 전기적으로 접속되도록 장착되는 적어도 하나의 기능성 소자로 이루어진 수동소자 내장형 패키지.
KR1020010013369A 2001-03-15 2001-03-15 수동소자 내장형 패키지 KR20020073648A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010013369A KR20020073648A (ko) 2001-03-15 2001-03-15 수동소자 내장형 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010013369A KR20020073648A (ko) 2001-03-15 2001-03-15 수동소자 내장형 패키지

Publications (1)

Publication Number Publication Date
KR20020073648A true KR20020073648A (ko) 2002-09-28

Family

ID=27697476

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010013369A KR20020073648A (ko) 2001-03-15 2001-03-15 수동소자 내장형 패키지

Country Status (1)

Country Link
KR (1) KR20020073648A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100663549B1 (ko) * 2005-12-21 2007-01-02 삼성전자주식회사 반도체 패키지 및 그 제조방법
KR100764684B1 (ko) * 2006-11-01 2007-10-08 인티그런트 테크놀로지즈(주) 반도체 패키지 제조방법, 반도체 장치 및 그 제조방법
US8618671B2 (en) 2009-10-14 2013-12-31 Samsung Electronics Co., Ltd. Semiconductor packages having passive elements mounted thereonto

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5239198A (en) * 1989-09-06 1993-08-24 Motorola, Inc. Overmolded semiconductor device having solder ball and edge lead connective structure
US5798567A (en) * 1997-08-21 1998-08-25 Hewlett-Packard Company Ball grid array integrated circuit package which employs a flip chip integrated circuit and decoupling capacitors
JPH11260999A (ja) * 1998-03-13 1999-09-24 Sumitomo Metal Ind Ltd ノイズを低減した積層半導体装置モジュール
KR20000060748A (ko) * 1999-03-19 2000-10-16 어드밴스트 세미콘덕터 엔지니어링 인코포레이티드 전기 소자 적층 구조
JP2001102512A (ja) * 1999-10-01 2001-04-13 Nec Corp コンデンサ実装構造および方法
US6225699B1 (en) * 1998-06-26 2001-05-01 International Business Machines Corporation Chip-on-chip interconnections of varied characteristics
JP2001203435A (ja) * 2000-01-21 2001-07-27 Ibiden Co Ltd ボールグリッドアレイ型パッケージの接続構造

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5239198A (en) * 1989-09-06 1993-08-24 Motorola, Inc. Overmolded semiconductor device having solder ball and edge lead connective structure
US5798567A (en) * 1997-08-21 1998-08-25 Hewlett-Packard Company Ball grid array integrated circuit package which employs a flip chip integrated circuit and decoupling capacitors
JPH11260999A (ja) * 1998-03-13 1999-09-24 Sumitomo Metal Ind Ltd ノイズを低減した積層半導体装置モジュール
US6225699B1 (en) * 1998-06-26 2001-05-01 International Business Machines Corporation Chip-on-chip interconnections of varied characteristics
KR20000060748A (ko) * 1999-03-19 2000-10-16 어드밴스트 세미콘덕터 엔지니어링 인코포레이티드 전기 소자 적층 구조
JP2001102512A (ja) * 1999-10-01 2001-04-13 Nec Corp コンデンサ実装構造および方法
JP2001203435A (ja) * 2000-01-21 2001-07-27 Ibiden Co Ltd ボールグリッドアレイ型パッケージの接続構造

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100663549B1 (ko) * 2005-12-21 2007-01-02 삼성전자주식회사 반도체 패키지 및 그 제조방법
KR100764684B1 (ko) * 2006-11-01 2007-10-08 인티그런트 테크놀로지즈(주) 반도체 패키지 제조방법, 반도체 장치 및 그 제조방법
US8618671B2 (en) 2009-10-14 2013-12-31 Samsung Electronics Co., Ltd. Semiconductor packages having passive elements mounted thereonto

Similar Documents

Publication Publication Date Title
US6218731B1 (en) Tiny ball grid array package
KR100393095B1 (ko) 반도체패키지와 그 제조방법
KR100546374B1 (ko) 센터 패드를 갖는 적층형 반도체 패키지 및 그 제조방법
KR100618892B1 (ko) 와이어 본딩을 통해 팬 아웃 구조를 달성하는 반도체패키지
JP3110922B2 (ja) マルチチップ・モジュール
US20010010398A1 (en) Multi-cavity substrate structure for discrete devices
US6933605B2 (en) Semiconductor package
KR100626380B1 (ko) 반도체 패키지
KR100850286B1 (ko) 전자소자가 장착된 반도체 칩 패키지 및 이를 구비하는집적회로 모듈
JP2001168233A (ja) 多重回線グリッド・アレイ・パッケージ
US6573595B1 (en) Ball grid array semiconductor package with resin coated metal core
JPH11243175A (ja) 複合半導体装置
US20060138613A1 (en) Integrated circuit package with inner ground layer
KR20020073648A (ko) 수동소자 내장형 패키지
KR100764682B1 (ko) 집적회로 칩 및 패키지.
JPH0823047A (ja) Ｂｇａ型半導体装置
KR100592784B1 (ko) 멀티 칩 패키지
KR200295665Y1 (ko) 적층형반도체패키지
KR19980025890A (ko) 리드 프레임을 이용한 멀티 칩 패키지
JP2006041061A (ja) 半導体装置
KR20020028473A (ko) 적층 패키지
KR20030012238A (ko) 수동소자 내장형 패키지
KR20060081900A (ko) 엠시엠 비지에이 패키지의 설계 방법 및 엠시엠 비지에이패키지
KR100464562B1 (ko) 반도체 패키지
KR100388291B1 (ko) 반도체패키지 구조

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee