KR100464562B1 - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR100464562B1
KR100464562B1 KR10-2000-0032430A KR20000032430A KR100464562B1 KR 100464562 B1 KR100464562 B1 KR 100464562B1 KR 20000032430 A KR20000032430 A KR 20000032430A KR 100464562 B1 KR100464562 B1 KR 100464562B1
Authority
KR
South Korea
Prior art keywords
layer
copper layer
copper
solder mask
semiconductor
Prior art date
Application number
KR10-2000-0032430A
Other languages
English (en)
Other versions
KR20010111765A (ko
Inventor
허영욱
이기욱
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR10-2000-0032430A priority Critical patent/KR100464562B1/ko
Publication of KR20010111765A publication Critical patent/KR20010111765A/ko
Application granted granted Critical
Publication of KR100464562B1 publication Critical patent/KR100464562B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 서로 양면에 접착력을 갖는 베이스 의하여 부착된 다수의 구리층과, 칩탑재영역을 포함하는 상기 가장 위쪽 구리층의 상면과 상기 가장 아래쪽 구리층의 저면에 도포된 솔더마스크층과, 상기 다수의 구리층을 연통하며 형성된 전도성의 비아홀과, 상기 가장 위쪽의 솔더마스크층에 형성된 칩탑재영역에 부착된 반도체 칩과, 이 반도체 칩의 본딩패드와 상기 가장 위쪽 구리층상에 형성된 와이어 본딩영역간을 연결하고 있는 와이어와, 상기 솔더마스크층으로 노출된 가장 아래쪽 구리층에 부착된 다수의 인출단자로 포함하는 반도체 패키지에 관한 것으로서, 반도체 칩에서 발생되는 열을 용이하게 방출시키기 위하여 가장 아래쪽 구리층 저면에 도포된 솔더마스크층의 중앙부분을 제거하고, 이 제거된 부위로 노출된 상기 가장 아래쪽 구리층에 히트슬러그를 접착수단으로 부착하여서 이루어진 반도체 패키지를 제공하고자 한 것이다.

Description

반도체 패키지{Semiconductor package}
본 발명은 반도체 패키지에 관한 것으로서, 더욱 상세하게는 반도체 패키지 저면에 열방출용 히트슬러그를 부착하여 칩에서 발생하는 열을 용이하게 방출시킬 수 있도록 한 반도체 패키지에 관한 것이다.
통상적으로 전자기기의 집약적 발달과 소형화 경향으로 인하여 고집적화, 소형화, 고기능화의 추세에 병행하여, 반도체 칩이 실장되는 칩탑재판의 저면이 외부로 노출된 구조로 제조된 반도체 패키지, 솔더볼과 같은 인출단자를 포함하는 볼 그리드 어레이 반도체 패키지, 또한 리드프레임, 필름등의 부재를 이용한 반도체 패키지등 다양한 종류의 패키지가 경박단소화로 개발되어 왔고 개발중에 있다.
상기와 같은 반도체 패키지들은 마더보드에 실장되었을때 반도체 칩에서 열이 발생하게 되는 바, 이 열을 외부로 용이하게 방출시켜야 한다.
첨부한 도 3은 종래의 반도체 패키지(12)를 나타내는 단면도로서, 양면에 접착력을 갖는 베이스에 의하여 적층 부착된 제1,2,3,4구리층(20,22,24,26)과, 칩탑재영역을 포함하는 상기 제1구리층(20)의 상면과 상기 제4구리층(26)의 저면에 도포된 솔더마스크(30)층과, 상기 제1,2,3,4구리층(20,22,24,26)을 연통하며 형성된 전도성의 비아홀(28)과, 상기 제1구리층(20)상에 형성된 칩탑재영역에 부착된 반도체 칩(34)과, 이 반도체 칩(34)의 본딩패드와 상기 제1구리층(20)상에 형성된 와이어 본딩영역간을 연결하고 있는 와이어(36)와, 상기 솔더마스크(30)층으로 노출된제4구리층(26)에 부착된 솔더볼과 같은 다수의 인출단자(18)로 구성되어 있다.
따라서, 상기 반도체 패키지를 마더보드등에 부착하여 사용할때에 솔더볼이 마더보드의 단자들과 부착된 상태로서, 이때 반도체 칩에 발생되는 열의 방출경로를 보면, 반도체 칩＞ 제1구리층＞ 비아홀＞ 제2구리층＞ 비아홀＞ 제3구리층＞ 비아홀＞ 제4구리층＞ 다수의 인출단자를 경유하여 외부로 방출된다.
그러나, 상기 인출단자는 그 면적이 크지 않아, 열 방출시 병목현상이 일어나 효과적으로 열을 방출시키지 못하고, 또한 반도체 칩이 실장되는 칩탑재영역 주주변에는 솔더마스크층이 도포되어 있기 때문에 칩에서 발생하는 열을 패키지의 외부로 직접 방출하지 못하는 단점이 있다.
따라서, 본 발명은 상기와 같은 단점을 감안하여, 히트 슬러그를 부재의 저부에 접착수단으로 부착하여 열방출 면적을 높여줌으로써, 반도체 칩에서 발생되는 열을 외부로 용이하게 방출시킬 수 있도록 한 구조의 반도체 패키지를 제공하는데 그 목적이 있다.
도 1은 본 발명에 따른 반도체 패키지의 일실시예를 나타내는 단면도,
도 2는 본 발명에 따른 반도체 패키지의 다른 실시예를 나타내는 단면도,
도 3은 종래의 반도체 패키지를 나타내는 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10,12 : 반도체 패키지 16 : 히트슬러그
18 : 인출단자 20 : 제1구리층
22 : 제2구리층 24 : 제3구리층
26 : 제4구리층 28 : 비아홀
30 : 솔더마스크 32 : 접착수단
34 : 반도체 칩 36 : 와이어
이하 본 발명을 첨부한 도면을 참조로 상세하게 설명하면 다음과 같다.
양면에 접착력을 갖는 베이스에 의하여 서로 적층 부착된 다수의 구리층(20,22,24,26)과, 칩탑재영역을 포함하는 상기 가장 위쪽의 구리층(20)의 상면과 가장 아래쪽의 구리층(26)의 저면에 도포된 솔더마스크(30)층과, 상기 다수의 구리층(20,22,24,26)을 연통하며 형성된 전도성의 비아홀(28)과, 상기 가장 위쪽의구리층(20)상에 형성된 솔더마스크(30)층의 칩탑재영역에 부착된 반도체 칩(34)과, 이 반도체 칩(34)의 본딩패드와 상기 가장 위쪽의 구리층(20)상에 형성된 와이어 본딩영역간을 연결하고 있는 와이어(36)와, 상기 솔더마스크층(30)으로 노출된 가장 아래쪽의 구리층(26)에 부착된 다수의 인출단자(18)로 구성되어 있는 반도체 패키지에 있어서, 상기 가장 아래쪽 구리층(26) 저면에 도포된 솔더마스크(30)층의 중앙부분을 제거하고, 이 제거된 부위로 노출된 상기 가장 아래쪽 구리층(26)에 히트슬러그(16)를 접착수단(32)으로 부착하여서 이루어진 것을 특징으로 한다.
또한, 상기 가장 아래쪽 구리층(26) 저면에 도포된 솔더마스크(30)층과 가장 아래쪽 구리층(26)의 중앙부분을 제거하고, 이 제거된 부위로 노출된 구리층(24)에 보다 두꺼운 히트슬러그(16)를 접착수단으로 부착하여서 이루어진 것을 특징으로 한다.
여기서 본 발명을 실시예로서, 첨부한 도면을 참조로 더욱 상세하게 설명하면 다음과 같다.
첨부한 도 1은 본 발명에 따른 반도체 패키지를 도시하고 있는 단면도로서,상술한 바와 같이 본 발명에 적용되고 있는 반도체 패키지 제조용 부재는 다수의 동일한 크기를 갖는 구리층이 양면에 접착력을 갖는 베이스에 의하여 부착되어 있는 바, 이하 4개의 구리층을 기준으로 하여 설명한다.
도 1에 도시한 바와 같이, 제1,2,3,4구리층(20,22,24,26)이 양면에 접착력을 갖는 베이스에 의하여 서로 부착되어 있는 바, 상기 제1구리층(20)의 상면에는 칩탑재영역을 제외한 면적에 솔더마스크(30)로 도포되어 있고, 상기 제4구리층(26)의 저면에도 솔더마스크(30)가 도포되어 있는 구조로 이루어져 있다.
또한, 상기 제1,2,3,4구리층(20,22,24,26)의 중앙부분에는 서로 연통되는 전도성의 비아홀(28)이 형성되어 있는 바, 이 비아홀(28)에는 열전도성 재료가 채워지거나 동도금이 되어 열전도성을 갖도록 형성된다.
여기서, 상기 부재의 제4구리층 저면에 형성되어 있는 솔더마스크(30)층의 일부를 제거하여, 제4구리층(26)의 중앙부분 저면을 노출시키고, 이 노출된 면에 일정두께의 히트 슬러그(16)를 접착수단(32)(접착제 또는 접착테이프)으로 부착시킨다.
또는, 첨부한 도 2에 도시한 바와 같이, 상기 부재의 저면 중앙부분에 형성되어 있는 솔더마스크(30)층과 제4구리층(26)의 중앙부분을 제거하여, 상기 제3구리층(24)을 외부로 노출시키고, 이 노출된 면에 보다 두꺼운 두께의 히트 슬러그(16)를 접착수단(32)(접착제 또는 접착테이프)으로 부착시킨다.
따라서, 상기와 같이 구비된 부재의 상기 제1구리층(20)상에 형성된 칩탑재영역에 반도체 칩(34)을 부착하고, 이 반도체 칩(34)의 본딩패드와 솔더마스크(30)층상으로 노출된 제1구리층(20)의 와이어 본딩영역간을 와이어(36)로 본딩하는 공정을 진행시키고, 다음으로 상기 반도체 칩(34)과 와이어(36)등을 수지로 몰딩하는 공정을 진행시키며, 상기 히트 슬러그(16)의 주변에 형성되어 있는 솔더마스크(30)층에 노출되어 있는 제4구리층(26)에 인출단자(18)를 부착하는 공정을 진행시킴으로써, 본 발명의 반도체 패키지(10)가 완성된다.
한편, 상기 히트 슬러그(16)는 반도체 패키지(10) 저면에서 인출단자(18)보다 외부로 노출된 높이가 높은 상태로서, 인출단자(18)와 마더보드의 단자를 합친 높이가 되도록 함으로써, 마더보드에 용이하게 실장될 수 있도록 한다.
이에따라, 반도체 칩(34)에서 발생되는 열은 제1구리층＞ 비아홀＞ 제2구리층＞ 비아홀＞ 제3구리층＞ 비아홀＞ 제4구리층＞ 히트슬러그를 통하여 용이하게 방출되거나, 제1구리층＞ 비아홀＞ 제2구리층＞ 비아홀＞ 제3구리층＞ 히트슬러그를 통하여 외부로 방출되는 바, 상기 히트 슬러그(16)의 면적이 종래의 인출단자의 면적보다 크기 때문에 열의 방출이 용이하게 이루어진다.
이상에서 본 바와 같이, 본 발명에 따른 반도체패키지에 의하면 부재의 저부에 형성된 솔더마스크층을 제거하는 동시에 이 제거된 부위에 소정 면적의 히트 슬러그를 접착수단으로 부착하여 열방출 면적을 높여줌으로써, 반도체 칩에서 발생되는 열을 외부로 용이하게 방출시킬 수 있는 장점이 있다.

Claims (2)

  1. 삭제
  2. 양면에 접착력을 갖는 베이스에 의하여 서로 적층 부착된 다수의 구리층(20,22,24,26)과, 칩탑재영역을 포함하는 상기 가장 위쪽의 구리층(20)의 상면과 가장 아래쪽의 구리층(26)의 저면에 도포된 솔더마스크(30)층과, 상기 다수의 구리층(20,22,24,26)을 연통하며 형성된 전도성의 비아홀(28)과, 상기 가장 위쪽의구리층(20)상에 형성된 솔더마스크(30)층의 칩탑재영역에 부착된 반도체 칩(34)과, 이 반도체 칩(34)의 본딩패드와 상기 가장 위쪽의 구리층(20)상에 형성된 와이어 본딩영역간을 연결하고 있는 와이어(36)와, 상기 솔더마스크층(30)으로 노출된 가장 아래쪽의 구리층(26)에 부착된 다수의 인출단자(18)로 구성되어 있으며, 상기 가장 아래쪽 구리층(26) 저면에 도포된 솔더마스크(30)층의 중앙부분을 제거하고, 이 제거된 부위로 노출된 상기 가장 아래쪽 구리층(26)에 히트슬러그(16)를 접착수단(32)으로 부착하여서 이루어진 반도체 패키지에 있어서,
    상기 가장 아래쪽 구리층(26)의 저면에 도포되어 있는 솔더마스크(30)층과 가장 아래쪽 구리층(26)의 중앙부분을 제거하고, 이렇게 제거된 부위로 노출된 상기 구리층(24)의 저면에 인출단자(20)보다 외부로 노출된 높이가 높은 히트슬러그(16)를 접착수단으로 부착하여서 이루어진 것을 특징으로 하는 반도체 패키지.
KR10-2000-0032430A 2000-06-13 2000-06-13 반도체 패키지 KR100464562B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0032430A KR100464562B1 (ko) 2000-06-13 2000-06-13 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0032430A KR100464562B1 (ko) 2000-06-13 2000-06-13 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20010111765A KR20010111765A (ko) 2001-12-20
KR100464562B1 true KR100464562B1 (ko) 2004-12-31

Family

ID=45932642

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0032430A KR100464562B1 (ko) 2000-06-13 2000-06-13 반도체 패키지

Country Status (1)

Country Link
KR (1) KR100464562B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0982857A (ja) * 1995-09-18 1997-03-28 Nec Corp マルチチップパッケージ構造
JPH1056097A (ja) * 1996-08-12 1998-02-24 Nec Corp 半導体装置及びその製造方法
JPH10313071A (ja) * 1997-05-09 1998-11-24 Sony Corp 電子部品及び配線基板装置
JPH1167958A (ja) * 1997-08-19 1999-03-09 Sumitomo Kinzoku Electro Device:Kk 高放熱タイプのフィリップチップ用パッケージ構造
KR100242377B1 (ko) * 1994-01-14 2000-02-01 무라타 야스타카 표면파 필터

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100242377B1 (ko) * 1994-01-14 2000-02-01 무라타 야스타카 표면파 필터
JPH0982857A (ja) * 1995-09-18 1997-03-28 Nec Corp マルチチップパッケージ構造
JPH1056097A (ja) * 1996-08-12 1998-02-24 Nec Corp 半導体装置及びその製造方法
JPH10313071A (ja) * 1997-05-09 1998-11-24 Sony Corp 電子部品及び配線基板装置
JPH1167958A (ja) * 1997-08-19 1999-03-09 Sumitomo Kinzoku Electro Device:Kk 高放熱タイプのフィリップチップ用パッケージ構造

Also Published As

Publication number Publication date
KR20010111765A (ko) 2001-12-20

Similar Documents

Publication Publication Date Title
KR100347706B1 (ko) 이식성 도전패턴을 포함하는 반도체 패키지 및 그 제조방법
US7038311B2 (en) Thermally enhanced semiconductor package
US6218731B1 (en) Tiny ball grid array package
KR100333388B1 (ko) 칩 사이즈 스택 패키지 및 그의 제조 방법
USRE42653E1 (en) Semiconductor package with heat dissipating structure
US6664617B2 (en) Semiconductor package
US7202561B2 (en) Semiconductor package with heat dissipating structure and method of manufacturing the same
KR100186331B1 (ko) 적층형 패키지
JP2008244437A (ja) ダイ収容開口部を備えたイメージセンサパッケージおよびその方法
JP2011101044A (ja) スタックパッケージ及びその製造方法
KR100907508B1 (ko) 패키지 기판 및 그 제조방법
KR100429885B1 (ko) 열방출 특성을 개선한 멀티 칩 패키지
US7554194B2 (en) Thermally enhanced semiconductor package
KR100464562B1 (ko) 반도체 패키지
KR100693168B1 (ko) 인쇄회로기판 및 그 제조방법
TW201438155A (zh) 具有傾斜結構之半導體元件封裝
KR100537835B1 (ko) 반도체 패키지 제조방법
KR200254077Y1 (ko) 열방출용 구리랜드를 갖는 윈도우 칩 스케일 패키지용인쇄회로기판
KR100440788B1 (ko) 반도체 패키지 및 이것의 제조방법
KR100388211B1 (ko) 멀티 칩 패키지
KR100508733B1 (ko) 반도체 패키지 및 그 제조방법
KR100216063B1 (ko) 메탈 볼 그리드 어레이 패키지
KR100388291B1 (ko) 반도체패키지 구조
KR100747996B1 (ko) 반도체 패키지
KR100508261B1 (ko) 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121204

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20131203

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee