KR100508733B1 - 반도체 패키지 및 그 제조방법 - Google Patents

Abstract

본 발명은 종래의 칩 스케일의 반도체 패키지에서 칩을 적층함으로써, 적층된 패키지 종류중에 경박단소화를 실현할 수 있고, 열방출 성능이 우수하며 테스트단자 역할을 하는 단자면이 마련된 구조의 반도체 패키지 및 그 제조방법을 제공하는 것을 목적으로 하는 것으로서, 이 목적을 달성하기 위한 본 발명은 소정 면적의 베이스(12)와; 이 베이스(12)의 일면에 접착수단(26)에 의하여 부착되고 일면이 하프에칭으로 식각처리된 리드프레임(14)과; 상기 베이스(12)의 중앙 관통부에 적층되어 위치된 다수개의 반도체 칩(10)과; 상기 리드프레임(14)의 본딩영역과 상기 반도체 칩(10)의 본딩패드간에 연결된 와이어(20)와; 상기 하프에칭으로 돌출된 것 같이 형성된 리드프레임(14)의 볼랜드(16)와 가장 위쪽 반도체 칩(10)의 일면을 제외하고 상기 반도체 칩(10)과 와이어(20)등을 몰딩하고 있는 수지(18)로 구성된 것을 특징으로 하는 반도체 패키지 및 그 제조방법을 제공하고자 한 것이다.

Description

반도체 패키지 및 그 제조방법{Semiconductor package and method for manufacturing the same}

본 발명은 반도체 패키지 및 그 제조방법에 관한 것으로서, 더욱 상세하게는 반도체 칩의 두께를 최소화시킬 수 있는 칩 적층형 구조의 반도체 패키지 및 그 제조방법에 관한 것이다.

통상적으로 반도체 패키지는 전자기기의 집약적인 발달과 소형화 경향으로 인하여 고집적화, 소형화, 고기능화를 실현할 수 있는 구조로 제조되고 있는 추세에 있는 바, 리드프레임, 인쇄회로기판, 필름등의 부재를 이용하여 반도체 칩탑재판의 저면이 외부로 노출된 구조의 반도체 패키지, 솔더볼과 같은 인출단자를 포함하는 볼 그리드 어레이 반도체 패키지등 그 밖에 다양한 구조를 갖는 패키지등이 제조되고 있다.

상기와 같은 제조 추세에 있는 반도체 패키지중 그 두께를 최소화시켜 제조되고 열방출 성능이 우수한 구조의 반도체 패키지의 예로서, 첨부한 도 9에 도시한 바와 같은 칩 스케일 패키지(CSP: Chip Scale Package)가 이미 개발되어 있다.

상기 칩 스케일 반도체 패키지(900)의 구조를 간략히 설명하면, 히트싱크와 같은 베이스(12)와, 이 베이스(12)상에 부착되고 일면이 하프에칭 처리된 리드프레임(14)과, 상기 베이스(12)의 중앙면상에 부착된 반도체 칩(10)과, 상기 리드프레임(14)의 본딩패드와 반도체 칩(10)을 연결하고 있는 와이어(20)와, 상기 반도체 칩(10)과 와이어(20)와 리드프레임(14)을 몰딩하고 있는 수지(18)로 구성되어 있으며, 특히 상기 리드프레임(14)의 측면과 하프에칭으로 돌출된 것과 같이 형성된 볼랜드(16)면이 노출되게 몰딩되어 있다. 또한, 상기 볼랜드(16)에 솔더볼과 같은 인출단자(22)가 부착될 수 있다.

하지만, 상기와 같은 구조의 칩 스케일 패키지보다 더욱 얇고 열방출효과가 뛰어난 구조의 반도체 패키지의 개발이 계속 요구되고 있다.

따라서, 본 발명은 상기와 같은 종래의 칩 스케일의 반도체 패키지에서 칩을 적층하여 구성하는 동시에 열방출 성능이 우수하며 테스트단자 역할을 하는 단자면이 마련된 구조의 반도체 패키지 및 그 제조방법을 제공하는데 그 목적이 있다.

이하, 본 발명을 첨부한 도면을 참조로 더욱 상세하게 설명하면 다음과 같다.

본 발명의 반도체 패키지는: 중앙부위가 관통된 판체 구조로서, 히트싱크 역할을 하는 소정 면적의 베이스(12)를 포함하는 반도체 패키지에 있어서, 상기 베이스(12)의 일면에 접착수단(26)에 의하여 부착되고 일면이 하프에칭으로 식각처리된 리드프레임(14)과; 상기 베이스(12)의 중앙 관통부에 적층되어 위치되는 다수개의 반도체 칩(10)과; 상기 리드프레임(14)의 본딩영역과 상기 반도체 칩(10)의 본딩패드간에 연결된 와이어(20)와; 상기 하프에칭으로 돌출된 것 같이 형성된 리드프레임(14)의 볼랜드(16)와 가장 위쪽 반도체 칩(10)의 일면을 제외하고 상기 반도체 칩(10)과 와이어(20)등을 몰딩하고 있는 수지(18)로 구성된 것을 특징으로 한다.

상기 외부로 노출된 볼랜드(16)에는 솔더볼과 같은 인출단자(22)를 부착시킬 수 있다.

바람직한 구현예로서, 상기 베이스(12)를 리드프레임의 면적보다 작은 것을 부착하여, 리드프레임(14)의 상면 바깥쪽 테두리 일부를 외부로 노출시켜 테스트 단자(32)로 이용할 수 있도록 한 것을 특징으로 한다.

또한, 상기 리드프레임(14)의 일부를 독립적으로 하프에칭시켜 그라운드 링(28)이나 파워 링(30)으로 사용할 수 있도록 한 것을 특징으로 한다.

더욱 바람직한 구현예로서, 상기 외부로 노출된 반도체 칩(10)의 일면과 베이스(12)의 일부면에 걸쳐 핀을 갖는 방열판(24)을 부착하여 열방출 성능을 극대화시킨 것을 특징으로 한다.

또한, 상기 다수개로 적층된 반도체 칩(10)의 접지면으로 사용할 수 있도록 베이스(12)의 중앙 관통부 테두리단을 안쪽으로 연장되게 형성하여 리드프레임(14)상으로 노출되게 하거나, 또는 리드프레임(14)과 접착수단(26)의 일부를 제거하여 베이스(12)면을 노출시켜 반도체 칩(10)의 접지면으로 활용할 수 있도록 한 것을 특징으로 한다.

본 발명의 반도체 패키지 제조방법은: 중앙부위가 관통된 베이스(12)의 일면에 하프에칭으로 식각처리된 동일 크기의 리드프레임(14)을 접착수단(26)으로 부착하는 공정과; 상기 베이스(12)의 일면에 중앙 관통부를 밀폐시키며 접착테이프를 부착하는 공정과; 상기 접착테이프에 다수개의 반도체 칩(10)을 적층시켜 부착하는 공정과; 상기 리드프레임(14)의 본딩영역과 상기 반도체 칩(10)의 본딩패드간에 와이어(20)를 본딩하는 공정과; 상기 하프에칭으로 돌출된 것 같이 형성된 리드프레임(14)의 볼랜드(16)를 외부로 노출시키며 상기 반도체 칩(10)과 와이어(20)등을 수지(18)로 몰딩하는 공정과; 상기 반도체 칩(10)과 베이스(12)면에 부착된 접착테이프를 떼어내는 공정으로 이루어진 것을 특징으로 한다.

또한, 상기 리드프레임(14)의 볼랜드(16)에 솔더볼과 같은 인출단자(22)를 부착시키는 공정을 더 진행시킬 수 있는 것을 특징으로 한다.

또한, 상기 외부로 노출된 반도체 칩(10)과, 이 반도체 칩(10) 주변의 베이스(12)면에 걸쳐 방열판(24)을 부착하는 공정을 더 진행시킬 수 있는 것을 특징으로 한다.

여기서 본 발명을 실시예로서, 첨부한 도면을 참조로 더욱 상세하게 설명하면 다음과 같다.

첨부한 도 1은 본 발명에 따른 반도체 패키지의 일실시예를 나타내는 단면도로서, 상기 반도체 패키지(100)의 구조와 그 제조공정을 동시에 설명한다.

먼저, 중앙에 사각 모양의 관통된 홀이 형성되어 있는 얇은 판형 구조로서, 소정의 면적을 갖는 히트싱크와 같은 베이스(12)를 구비한다.

다음으로, 상기 베이스(12)의 일면에 접착수단(26)을 사용하여 부착하는 리드프레임(14)을 구비하는 바, 상기 리드프레임(14)은 일면이 하프에칭(Half-etching)으로 식각처리된 구조로서, 식각처리되지 않은 부분은 돌출된 돌기와 같은 형상으로 형성되고, 후술하는 바와 같이 인출단자(22)의 부착을 위한 볼랜드(16)가 된다.

따라서, 상기와 같이 구비된 베이스(12)와 리드프레임(14)을 접착테이프와 같은 접착수단(26)을 사용하여 서로 부착시키게 된다.

다음으로, 상기 베이스(12)의 중앙 관통부 테두리면에 별도의 접착테이프(도시되지 않음)를 부착시켜 마감시키고, 이 접착테이프에 반도체 칩(10)을 적층되게 부착하는 바, 제1반도체 칩을 상기 접착테이프에 부착하는 동시에 제1반도체 칩상에 보다 작은 크기의 제2반도체 칩을 다시 접착테이프와 같은 접착수단으로 부착시켜 서로 적층되도록 한다.

이어서, 상기 제1 및 제2반도체 칩의 본딩패드와 상기 리드프레임(14)의 하프 에칭된 와이어 본딩 자리면간을 와이어(20)로 본딩하게 된다.

다음으로, 상기 제1 및 제2반도체 칩과 와이어등을 수지로 몰딩하는 공정을 진행함으로써, 그 몰딩면은 상기 리드프레임(14)의 하프에칭되지 않은 볼랜드(16)면과 평행하게 되어, 상기 볼랜드(16)가 외부로 노출되도록 한다.

이때, 상기 베이스(12)와 리드프레임(14)의 측면도 외부로 노출된 상태가 된다.

마지막으로, 상기 베이스(12)의 중앙 관통부 테두리에 부착되어 제 1반도체 칩을 고정시켰던 접착테이프를 떼어냄으로써, 본 발명에 따른 도 1의 반도체 패키지(100)가 달성된다.

따라서, 상기 반도체 패키지(100)는 하프 에칭된 볼랜드(16)의 두께를 제외하면, 거의 적층된 제1 및 제2 반도체 칩의 두께와 동일한 두께로 제조되어 경박단소화를 실현할 수 있다. 물론 상기 마더보드에 실장시에는 상기 볼랜드(16)를 접촉 연결시켜 실장시키게 된다.

여기서 본 발명의 제2실시예를 첨부한 도 2를 참조로 설명하면 다음과 같다.

첨부한 도 2의 반도체 패키지(200)는 제1실시예로서의 반도체 패키지(100)의 구조와 동일하고 그 제조방법도 동일하지만, 외부로 노출된 볼랜드(16)면에 솔더볼과 같은 인출단자(22) 부착 공정을 더 실시하여 달성된 구조로서, 마더보드에 실장시 인출단자(22)를 접촉 연결시켜 실장시키게 된다.

여기서 본 발명의 제3실시예를 첨부한 도 3을 참조로 설명하면 다음과 같다.

첨부한 도 3의 반도체 패키지(300)는 제2실시예로서의 반도체 패키지(200)와 동일한 구조 그리고 제조방법도 동일하지만, 칩 부착 공정시 제2반도체 칩상에 제3반도체 칩을 더 부착시킨 구조로 이루어진다.

한편, 상기 반도체 패키지(100,200,300)은 모두 반도체 칩(10)의 일면이 외부로 노출된 구조이기 때문에, 반도체 칩(10)에서 발생되는 열을 외부로 용이하게 방출시킬 수 있다.

여기서 본 발명의 제4실시예를 첨부한 도 4를 참조로 설명하면 다음과 같다.

첨부한 도 4의 반도체 패키지(400)는 상술한 제1,2,3,실시예의 반도체패키지에 모두 적용되는 구조로서, 그 제조방법이 동일하지만 상기 베이스(12)의 크기를 리드프레임(14)의 크기보다 작은 것으로 부착되고, 리드프레임(14)의 상면 외부 테두리면이 수지(18)로 몰딩되어 있되, 이 수지(18)의 일부분을 제거하여, 리드프레임(14)의 상면 테두리 일정부위를 외부로 노출되도록 한 점에 특징이 있다.

따라서, 상기 외부로 노출된 리드프레임(14)의 일부면을 테스트 단자(32)로 사용할 수 있다.

여기서 본 발명의 제5실시예를 첨부한 도 5를 참조로 설명하면 다음과 같다.

첨부한 도 5의 반도체 패키지(500)도 상술한 제1,2,3실시예의 반도체 패키지에 모두 적용되는 구조로서, 상기 베이스(12)와 리드프레임(14)의 크기가 동일하게 부착되고, 베이스(12)와 접착수단(26)의 외부 테두리 일부분을 제거시켜 리드프레임(14)의 상면 테두리 일부가 노출되도록 한 것을 특징으로 한다.

따라서, 상기 노출된 리드프레임(14) 부위를 제4실시예와 같이 테스트 단자(32)로 사용할 수 있다.

여기서 본 발명의 제6실시예를 첨부한 도 6를 참조로 설명하면 다음과 같다.

첨부한 도 6의 반도체 패키지(600)는 상술한 제1,2,3,4,5실시예의 반도체 패키지에 모두 적용되는 구조로서, 상기 리드프레임(14)의 일부를 독립적으로 식각처리하여 반도체 칩(10)의 파워링(30) 또는 그라운드링(28)을 사용할 수 있도록 하고, 또한 상기 리드프레임(14)의 일부를 관통되게 식각처리하여 관통된 부위로 베이스(12)가 노출되도록 한 것을 특징으로 하는 바, 이 노출된 베이스(12)를 접지면으로 활용할 수 있도록 한 구조를 이루고 있다.

즉, 접지용 와이어 본딩이 상기 베이스(12)에 본딩되어 접지된다.

여기서 본 발명의 제7실시예를 첨부한 도 7을 참조로 설명하면 다음과 같다.

첨부한 도 7의 반도체 패키지(700)는 상술한 제1,2,3,4,5실시예의 반도체 패키지에 모두 적용되는 구조로서, 베이스(12)의 중앙 관통구의 크기를 상기 리드프레임(14)의 중앙 관통구보다 작게하여, 베이스(12)의 중앙 관통구 테두리단이 리드프레임(14)의 중앙 테두리단보다 안쪽으로 연장된 형태로 만들어준다.

따라서, 상기 안쪽으로 연장된 베이스면을 반도체 칩(10)의 접지면으로 사용할 수 있다.

또는, 상기 리드프레임(14)의 안쪽단 사이로 노출된 접착수단(26)의 일부를 제거하여 베이스(12)면이 노출되도록 함에 따라, 이 노출된 베이스(12)면을 반도체 칩(10)의 접지면으로 사용할 수 있다.

여기서 본 발명의 제8실시예를 첨부한 도 8을 참조로 설명하면 다음과 같다.

첨부한 도 8의 반도체 패키지(800)는 상술한 제1,2,3,4,5,6,7 실시예의 반도체 패키지에 모두 적용되는 구조로서, 반도체 칩(10)에서 방출되는 열을 보다 극대화시키기 위하여 외부로 노출된 반도체 칩(10)의 일면과 베이스(12)의 중앙 관통구 테두리면에 걸쳐 돌출된 핀을 갖는 방열판(24)을 부착시킨 구조로 이루어진다.

따라서, 반도체 칩(10)에서 발생된 열이 상기 방열판(24)을 거쳐 외부로 빠르게 방출될 수 있다.

이상에서 본 바와 같이, 본 발명에 따른 반도체 패키지 및 그 제조방법에 의하면, 칩 두께에 가까운 반도체 패키지에서 반도체 칩을 적층하여 제조할 수 있도록 함으로써, 경박단소화를 실현시킬 수 있고, 반도체 칩의 일면이 외부로 노출되거나 노출된 반도체 칩에 방열판을 더 부착시켜 열방출 성능을 극대화시킨 장점이 있다.

또한, 반도체 패키지의 테스트 단자면이 마련되어 있어 반도체 패키지에 대한 여러 입출력신호를 손쉽게 테스트할 수 있으며, 반도체 칩의 접지를 여러가지 형태로 손쉽게 실시할 수 있는 잇점이 있다.

도 1은 본 발명에 따른 반도체 패키지의 제1실시예를 나타내는 단면도,

도 2는 본 발명에 따른 반도체 패키지의 제2실시예를 나타내는 단면도,

도 3은 본 발명에 따른 반도체 패키지의 제3실시예를 나타내는 단면도,

도 4는 본 발명에 따른 반도체 패키지의 제4실시예를 나타내는 단면도,

도 5는 본 발명에 따른 반도체 패키지의 제5실시예를 나타내는 단면도,

도 6은 본 발명에 따른 반도체 패키지의 제6실시예를 나타내는 단면도,

도 7은 본 발명에 따른 반도체 패키지의 제7실시예를 나타내는 단면도,

도 8은 본 발명에 따른 반도체 패키지의 제8실시예를 나타내는 단면도,

도 9는 종래의 반도체 패키지를 나타내는 단면도.

<도면의 주요 부분에 대한 부호의 설명>

10 : 반도체 칩 12 : 베이스

14 : 리드프레임 16 : 볼랜드

18 : 수지 20 : 와이어

22 : 인출단자 24 : 방열판

26 : 접착수단 28 : 그라운드 링

30 : 파워링 32 : 테스트 단자

100,200,300,400,500,600,700,800,900 : 반도체 패키지

Claims (10)

1. 중앙부위가 관통된 판체 구조로서, 히트싱크 역할을 하는 소정 면적의 베이스를 포함하는 반도체 패키지에 있어서,

   상기 베이스의 일면에 접착수단에 의하여 부착되고 일면이 하프에칭으로 식각 처리된 리드프레임과;

   상기 베이스의 중앙 관통부에 적층되어 위치되는 다수개의 반도체 칩과;

   상기 리드프레임의 본딩영역과 상기 반도체 칩의 본딩패드간에 연결된 와이어와;

   상기 하프에칭으로 돌출된 것 같이 형성된 리드프레임의 볼랜드와 가장 위쪽 반도체 칩의 일면을 제외하고 상기 반도체 칩과 와이어등을 몰딩하고 있는 수지로 구성된 것을 특징으로 하는 반도체 패키지.
2. 제 1 항에 있어서, 상기 외부로 노출된 볼랜드에는 인출단자가 부착되는 것을 특징으로 하는 반도체 패키지.
3. 제 1 항에 있어서, 상기 베이스를 리드프레임의 면적보다 작은 것을 부착하여, 리드프레임의 상면 바깥쪽 테두리 일부를 외부로 노출시켜 테스트 단자로 이용할 수 있는 것을 특징으로 하는 반도체 패키지.
4. 제 1 항에 있어서, 상기 리드프레임의 일부를 독립적으로 하프에칭시켜 그라운드 링이나 파워 링으로 이용할 수 있는 것을 특징으로 하는 반도체 패키지.
5. 제 1 항에 있어서, 상기 외부로 노출된 반도체 칩의 일면과 베이스의 일부면에 걸쳐 핀을 갖는 방열판을 부착한 것을 특징으로 하는 반도체 패키지.
6. 제 1 항에 있어서, 상기 다수개로 적층된 반도체 칩의 접지면으로 사용할 수 있도록 상기 베이스의 중앙 관통부 테두리단을 안쪽으로 연장되게 형성하여 리드프레임상으로 노출시킨 것을 특징으로 하는 반도체 패키지.
7. 제 1 항에 있어서, 상기 반도체 칩의 접지면으로 활용할 수 있도록 상기 리드프레임과 접착수단의 일부를 제거하여 베이스면을 노출시킨 것을 특징으로 하는 반도체 패키지.
8. 중앙부위가 관통된 베이스의 일면에 하프에칭으로 식각처리된 리드프레임을 접착수단으로 부착하는 공정과;

   상기 베이스의 일면에 중앙 관통부를 밀폐시키며 접착테이프를 부착하는 공정과;

   상기 접착테이프에 다수개의 반도체 칩을 적층시켜 부착하는 공정과;

   상기 리드프레임의 본딩영역과 상기 반도체 칩의 본딩패드간에 와이어를 본딩하는 공정과;

   상기 하프에칭으로 돌출된 것 같이 형성된 리드프레임의 볼랜드를 외부로 노출시키며 상기 반도체 칩과 와이어등을 수지로 몰딩하는 공정과;

   상기 반도체 칩과 베이스면에 부착된 접착테이프를 떼어내는 공정으로 이루어진 것을 특징으로 하는 반도체 패키지 제조방법.
9. 제 8 항에 있어서, 상기 리드프레임의 볼랜드에 솔더볼과 같은 인출단자를 부착시키는 공정을 더 진행시킬 수 있는 것을 특징으로 하는 반도체 패키지 제조방법.
10. 제 8 항에 있어서, 상기 외부로 노출된 반도체 칩과, 이 반도체 칩 주변의 베이스면에 걸쳐 방열판을 부착하는 공정을 더 진행시킬 수 있는 것을 특징으로 하는 반도체 패키지 제조방법.