JP2003078106A - チップ積層型パッケージ素子及びその製造方法 - Google Patents
チップ積層型パッケージ素子及びその製造方法Info
- Publication number
- JP2003078106A JP2003078106A JP2002189958A JP2002189958A JP2003078106A JP 2003078106 A JP2003078106 A JP 2003078106A JP 2002189958 A JP2002189958 A JP 2002189958A JP 2002189958 A JP2002189958 A JP 2002189958A JP 2003078106 A JP2003078106 A JP 2003078106A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- chip
- substrate
- bonding
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 38
- 239000004065 semiconductor Substances 0.000 claims abstract description 135
- 239000000758 substrate Substances 0.000 claims description 47
- 229910052751 metal Inorganic materials 0.000 claims description 21
- 239000002184 metal Substances 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 14
- 238000005520 cutting process Methods 0.000 claims description 13
- 239000000853 adhesive Substances 0.000 claims description 9
- 230000001070 adhesive effect Effects 0.000 claims description 8
- 229910000679 solder Inorganic materials 0.000 claims description 7
- 229920002120 photoresistant polymer Polymers 0.000 claims description 5
- 239000004642 Polyimide Substances 0.000 claims description 2
- 239000000919 ceramic Substances 0.000 claims description 2
- 229920001721 polyimide Polymers 0.000 claims description 2
- 238000007789 sealing Methods 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 45
- 239000010410 layer Substances 0.000 description 24
- 239000012790 adhesive layer Substances 0.000 description 9
- 239000002390 adhesive tape Substances 0.000 description 4
- 238000000465 moulding Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 229920006332 epoxy adhesive Polymers 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/0651—Wire or wire-like electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10158—Shape being other than a cuboid at the passive surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
プ積層型パッケージ素子及びその製造方法を提供する。 【解決手段】 チップ積層型パッケージ素子100は、
実装面12及び下面13を有する基板10と、下、上部
半導体チップ20、30とを備える。下部半導体チップ
20は、上面及び下面を有し、下面は前記基板10の実
装面12に貼付けられ、上面には複数の電極パッド24
が形成されている。上部半導体チップ30は、上面及び
下面を有し、下面は前記下部半導体チップ20の上面に
貼付けられ、上面には電極パッド34が形成され、下面
には前記下部半導体チップ20の上面の電極パッド24
に対応する位置にトレンチ35が形成されている。
Description
ケージ技術に関し、より具体的には、トレンチが形成さ
れた上部チップを含むチップ積層型パッケージ素子及び
その製造方法に関する。
が要求されるにつれて、半導体チップ自体のサイズは増
加し、半導体素子の実装密度を高める必要があった。積
層型素子は、このような要求を充足させるために開発さ
れた。積層型素子は、様々な機能を有するチップを一つ
のパッケージで具現できるという点において有利であ
る。積層型素子は、パッケージされていない個別チップ
を複数個積層させて具現することもでき、組立工程済み
のパッケージ素子を複数個積層させることもできる。
ケージが半導体チップより少なくとも2倍以上の厚さを
有するため、積層された素子の全体厚さが増加するとい
う問題がある。また、積層された個別パッケージ素子を
電気的に互いに連結させるために、個別パッケージの胴
体外側に突出した外部リードに対する変形が必要であっ
て、例えば上部に位置する個別パッケージの外部リード
を、その下部に位置する個別パッケージの外部リードに
挟んだり、積層される個別パッケージの外部リードに垂
直に孔を開けてその孔に連結端子を挿入し、積層パッケ
ージの外部接続端子を活用するなどの変形が必要である
ので、積層型素子の歩留まりは劣るという問題がある。
ップを積層するチップ積層型素子は、パッケージ積層型
素子に比べて実装効率が良いという点から有利であり、
従来より、チップ積層型素子は多様な構造に実現でき
る。例えば、リードフレームダイパッドの下面に接着剤
により下部チップを貼付け、ダイパッドの上面に接着剤
により上部チップを貼付けた両面チップ積層型パッケー
ジ素子がある。下部チップは、オンチップ回路(on-chi
p circuit)が形成された活性面が下向きになるように
ダイパッドに貼付けられ、上部チップは、活性面が上向
きになるようにダイパッドに貼付けられる。上、下部半
導体チップは各々、ボンディングワイヤによりリードフ
レームに電気的に連結される。成形樹脂でパッケージ胴
体を形成して、上、下部半導体チップとボンディングワ
イヤを保護する。このような両面チップ積層型パッケー
ジに使用される上、下部チップのいずれか一方は、他方
に対するミラーチップ(mirror chip)であり、ボンデ
ィングワイヤにて接続される電極パッドがチップ活性面
の周辺部に形成されている周辺パッド型チップである。
ケージは、ダイパッド上に複数のチップを同一方向に積
層する構造である。この場合、下部チップは、上部チッ
プよりサイズが一層大きくあるべきである。下部チップ
は、接着剤によりダイパッドに貼付けられ、上部チップ
は、接着剤により下部チップの活性面に貼付けられる。
上、下部チップは、ボンディングワイヤによりリードに
電気的に連結され、パッケージ成形体により保護され
る。このような構造の積層パッケージは、上、下部チッ
プの構造が互いに異ならなければならない。
サイズの半導体IC素子を積層したチップ積層型パッケ
ージ素子及びその製造方法を提供することにある。本発
明の他の目的は、同一サイズの半導体チップを積層しな
がらも、低コストのワイヤボンディング技術を容易に適
用できるチップ積層型パッケージ素子及びその製造方法
を提供することにある。
めの本発明の請求項1記載のチップ積層型パッケージ素
子は、複数のボンディングパッドが形成された実装面を
有する基板と、前記基板の実装面に配置され、複数の第
1電極パッドが形成された活性面を有する第1半導体チ
ップと、前記第1半導体チップの活性面に配置され、複
数の第2電極パッドが形成された活性面を有する第2半
導体チップと、前記第1半導体チップの第1電極パッド
を前記基板のボンディングパッドに電気的に連結する複
数の第1ボンディングワイヤと、前記第2半導体チップ
の第2電極パッドを前記基板のボンディングパッドに電
気的に連結する複数の第2ボンディングワイヤとを備え
る。前記第2半導体チップは、活性面の反対側の下面に
形成されたトレンチを有し、前記トレンチは前記第1ボ
ンディングワイヤが前記第1半導体チップの第1電極パ
ッドに電気的に連結されるように空間を提供する。
型パッケージ素子は、上面及び下面を有する基板と、上
面及び下面を有し、下面が前記基板の上面に貼付けら
れ、上面に複数の第1電極パッドが形成されている第1
半導体チップと、上面及び下面を有し、下面が前記第1
半導体チップの上面に貼付けられ、上面には前記第1半
導体チップの上面の第1電極パッドに対応する位置にト
レンチが形成されている第2半導体チップとを備える。
層型パッケージ素子の製造方法は、基板の上面に第1半
導体チップの下面を貼付ける段階と、前記第1半導体チ
ップの上面の複数の第1電極パッドに対応するトレンチ
が形成された第2半導体チップの下面を前記第1半導体
チップの上面に貼付ける段階と、前記第1半導体チップ
の上面の複数の第1電極パッドを前記基板の上面の対応
するボンディングパッドとワイヤボンディングする段階
とを含む。
施例を説明する。図面に示した素子は、説明のためのも
ので、実際の素子のサイズをそのまま反映したものでは
ない。図面において同一符号は、同一または対応する構
成要素を示す。
層型パッケージ素子100の断面図である。チップ積層
型パッケージ素子100は、基板10と、複数の半導体
チップ20、30と、パッケージ成形体50とを含む。
基板10は、ポリイミドテープ(polyimide tape)、印
刷回路基板(PrintedCircuit Board;以下、PCBと記
す)、セラミック基板のような基板材料に適したものな
ら良い。基板10は、半導体チップが実装される実装面
12と、この実装面12の反対側の下面13とを有す
る。基板10の実装面12には、複数のボンディングパ
ッド14が形成されている。基板10の実装面12に
は、下部半導体チップ20が第1接着層22により直接
貼付けられている。下部半導体チップ20の活性面(ac
tive surface)、すなわち図1において、下部半導体チ
ップ20の上面には、オンチップ回路及び複数の電極パ
ッド24が形成されている。下部半導体チップ20の断
面は長方形状である。
半導体チップ30が第2接着層32により貼付けられて
いる。第1接着層22と第2接着層32は、例えば、銀
エポキシ(Ag-epoxy)接着剤、またはエポキシ系の樹脂
からなるフィルム型接着テープである。上部半導体チッ
プ30の活性面にも、オンチップ回路及び複数の電極パ
ッド34が形成されている。上部半導体チップ30のオ
ンチップ回路と電極パッド34のサイズ及び配置は、下
部半導体チップ20のオンチップ回路及び電極パッド2
4と同様である。下、上部半導体チップ20、30は、
電極パッド24、34がチップ活性面の周辺部に配置さ
れている周辺パッド型IC素子である。
半導体チップ30の断面は長方形状でない。すなわち、
上部半導体チップ30の下面の両縁には、ほぼ半円状の
トレンチ(trench)35が形成されている。下部半導体
チップ20の電極パッド24は、第1ボンディングワイ
ヤ41により基板のボンディングパッド14に電気的に
連結されている。上部半導体チップ30の電極パッド3
4は、第2ボンディングワイヤ43により基板のボンデ
ィングパッド14と電気的に連結されている。ボンディ
ングワイヤ41、43は、電極パッド24、34にボー
ル(図示せず)を形成し、基板のボンディングパッド1
4にステッチ(stitch)を形成するが、電極パッド2
4、34に形成されたボール上に一定高さのワイヤルー
プが必要である。
半導体チップ30の下面の両縁に形成されている。前記
トレンチ35は、下部半導体チップ20に連結された第
1ボンディングワイヤ41のワイヤループに必要な空間
を提供する。トレンチ35の提供により、同一性能と同
一サイズの半導体チップ20、30を基板10の同一方
向に積層することが可能である。
わち、実装面12)に積層されているので、基板10の
下面は、チップ積層型チップパッケージ100を外部と
電気的に連結する空間として活用できる。すなわち、基
板10の下面13に複数のボールランド16を形成す
る。ボールランド16の周囲にはんだレジスト18を塗
布した後、ボールランド16にはんだボール60を整列
しリフローすることにより、外部電気接続部を面配列方
式で形成することが可能である。ボールランド16は、
基板10を介してボンディングパッド14と電気的に連
結されているので、下、上部半導体チップ20、30
は、電極パッド24、34、ボンディングワイヤ41、
43、ボンディングパッド14、ボールランド16及び
はんだボール60を介して、コンピュータシステムのマ
ザーボード(mother board)のような外部素子と電気的
に連結できる。
層型パッケージ素子の製造方法を説明する。図2は、本
発明の一実施例に係るチップ積層型パッケージ素子10
0の製造方法を示す工程図である。
導体チップ20)を構成する第1ウェーハを用意する
(段階71)。第1ウェーハには、ウェーハ一括製造工
程によりオンチップ回路と電極パッドが形成されてい
る。第1ウェーハの下面にテープを貼付け(段階7
2)、高速で回転する切断ブレード(例えば、ダイアモ
ンドホイール)を用いて第1ウェーハを切断する(段階
73)。ウェーハは、ウェーハの上面(つまり、活性
面)に形成された切断線(scribe line)に沿って切断
される。切断されたウェーハから個別半導体チップを分
離することによって、下部半導体チップを用意する(段
階74)。
半導体チップ30)を構成する第2ウェーハを用意する
(段階75)。第2ウェーハには、ウェーハ一括製造工
程(wafer batch fabrication process)により第1ウ
ェーハのオンチップ回路及び電極パッドと同様なオンチ
ップ回路及び電極パッドが形成されている。第2ウェー
ハの下面に複数の裏面トレンチを形成し(段階76)、
第2ウェーハを切断する(段階77)。切断されたウェ
ーハから個別半導体チップを分離することによって、上
部半導体チップ78を用意する(段階78)。裏面トレ
ンチの形成段階に対しては、図3〜図18を参照して後
述する。
ンディング段階79により基板に貼付ける(段階7
9)。ダイボンディング段階で用いられた接着層を硬化
した後、接着層の表面を、例えばプラズマで洗浄する
(段階80)。ダイボンディングされた下部半導体チッ
プを1次ワイヤボンディング段階により基板と電気的に
連結する(段階81)。
ディング段階により下部半導体チップの活性面に貼付け
る(段階82)。接着層を硬化した後、接着層の表面を
プラズマで洗浄する(段階83)。上部半導体チップを
2次ワイヤボンディング段階により基板と電気的に連結
する(段階84)。最後に、成形段階によりパッケージ
胴体を形成する(段階85)。
程は、次のような様々な方法により行うことができる。
図3〜図7は、本実施例のチップ積層型パッケージ素子
において、裏面トレンチが形成された上部半導体チップ
の第1の製造方法を説明するための断面図である。
造工程により複数の半導体IC素子が形成されたウェー
ハ110を用意し、ウェーハ110の裏面115、すな
わち活性面の反対面に整列キー112を形成する。図4
の断面図に示したように、ウェーハ110の裏面115
に所定の深さと幅を有する溝またはトレンチ130を形
成する。トレンチ130の位置は、整列キー112を基
準にして決まるが、ウェーハ110活性面の切断線(sc
ribe line)に対応する。ウェーハ110の活性面12
0には、パッシベーション膜122が塗布されている。
トレンチ130は、例えば、高速で回転する切断ブレー
ドを用いてウェーハを切り出すことにより形成される。
トレンチ130の深さと幅は、図1を参照して説明した
ように、積層パッケージにおいて下部チップの電極パッ
ドに対するワイヤループを提供するのに充分なサイズを
有する。
むウェーハ110の裏面115の全面に金属層132を
塗布する。金属層132は、ウェーハの裏面115に接
着剤を塗布し、ウェーハの活性面を切断線に沿って切断
する工程において、ウェーハ110が破断したりチップ
クラックが生じたりすることを防止して、ウェーハから
個別チップを分離する。すなわち、金属層132は、ト
レンチ130が形成されたウェーハの機械的強度を増加
させる。金属層132は、例えば、電気めっき、スパッ
タリング(sputtering)、蒸着(evaporation)、及び
無電解めっきなどの技術により、ウェーハの裏面115
の全面に塗布される。
が塗布されたウェーハ110の裏面115に接着テープ
140を貼付けた後(図6)、切断線に沿ってウェーハ
110を切断して、ウェーハ110を個別チップ150
a、150b、150cに分離する。このようなウェー
ハの分離には、通常のウェーハ切断(wafer sawing)工
程を使用することができる。個別チップは、分離領域1
17により分離されているが、その下面が接着テープ1
40に固定されている。
トレンチが形成された上部半導体チップの第2の製造方
法を説明するための断面図である。図8を参照すると、
ウェーハ110の裏面115の全面に第1金属層160
を塗布した後、整列キー162を形成する。図9に示し
たように、ウェーハ110の裏面115の所定位置に小
型溝164を形成する。小型溝164は、ウェーハ切断
工程に用いられた切断ブレードより、幅の狭いものを用
いて形成される。次いで、図10に示したように、第1
金属層160をマスクとして用い、小型溝164を湿式
エッチングすることにより、所望のサイズのトレンチ1
66を形成する。
を除去し、トレンチ166を含むウェーハ110の裏面
115の全面に第2金属層168を塗布する。第2金属
層168は、図3〜図7に示した金属層132のよう
に、ウェーハ切断工程において、ウェーハが破断したり
チップクラックが生じることを防止する。
面トレンチが形成された上部半導体チップの第3の製造
方法を説明するための断面図である。図13を参照する
と、エッチングマスク層170をウェーハ110の裏面
115の全面に塗布する。エッチングマスク層170上
に感光膜(photo-resist)を塗布してパターニングする
ことにより、図14に示したように感光膜パターン層1
72がウェーハ110の裏面115に形成される。
われず露出したエッチングマスク層170を除去し、感
光膜パターン層172を除去することにより、図15に
示したように、エッチングマスクパターン層170aが
形成される。このエッチングマスクパターン層170a
をマスクとして用い、ウェーハの裏面をエッチングする
ことにより、図16に示したようにトレンチ174を形
成する。
パターン層170aを除去し、図18に示したように、
トレンチ174の表面を含むウェーハ110の裏面11
5の全面に金属層176を塗布する。この金属層176
は、各々、図3〜図7及び図8〜図12に示した金属層
132、168のように、ウェーハ切断工程においてウ
ェーハが破断したりチップクラックが生じることを防止
する。
導体チップは、チップ積層型パッケージ素子の上部半導
体チップ30として使用される。本発明は、本発明の技
術的思想から逸脱することなく、他の種々の形態で実施
することができる。前述の実施例は、あくまでも、本発
明の技術内容を明らかにするものであって、そのような
具体例のみに限定して狭義に解釈されるべきものではな
く、本発明の精神と特許請求の範囲内で、いろいろと変
更して実施することができるものである。
同一サイズの半導体IC素子を複数積層したチップ積層
型パッケージ素子を形成することができる。また、同一
半導体IC素子を複数積層しながらも、ワイヤボンディ
ング技術をそのまま活用できるので、低コストでチップ
積層型パッケージ素子を形成することができる。また、
基板の一方面に半導体IC素子が積層されているので、
パッケージ素子の外部電気接続部のための空間を多く確
保することができる。
ジ素子を示す断面図である。
ジ素子の製造方法を示す工程図である。
ジにおいて、上部半導体チップの第1の製造方法を説明
するための断面図である。
ジにおいて、上部半導体チップの第1の製造方法を説明
するための断面図である。
ジにおいて、上部半導体チップの第1の製造方法を説明
するための断面図である。
ジにおいて、上部半導体チップの第1の製造方法を説明
するための断面図である。
ジにおいて、上部半導体チップの第1の製造方法を説明
するための断面図である。
ジにおいて、上部半導体チップの第2の製造方法を説明
するための断面図である。
ジにおいて、上部半導体チップの第2の製造方法を説明
するための断面図である。
ージにおいて、上部半導体チップの第2の製造方法を説
明するための断面図である。
ージにおいて、上部半導体チップの第2の製造方法を説
明するための断面図である。
ージにおいて、上部半導体チップの第2の製造方法を説
明するための断面図である。
ージにおいて、上部半導体チップの第3の製造方法を説
明するための断面図である。
ージにおいて、上部半導体チップの第3の製造方法を説
明するための断面図である。
ージにおいて、上部半導体チップの第3の製造方法を説
明するための断面図である。
ージにおいて、上部半導体チップの第3の製造方法を説
明するための断面図である。
ージにおいて、上部半導体チップの第3の製造方法を説
明するための断面図である。
ージにおいて、上部半導体チップの第3の製造方法を説
明するための断面図である。
Claims (20)
- 【請求項1】 複数のボンディングパッドが形成された
実装面を有する基板と、 前記基板の実装面に配置され、複数の第1電極パッドが
形成された活性面を有する第1半導体チップと、 前記第1半導体チップの活性面に配置され、複数の第2
電極パッドが形成された活性面を有する第2半導体チッ
プと、 前記第1半導体チップの第1電極パッドを前記基板のボ
ンディングパッドに電気的に連結する複数の第1ボンデ
ィングワイヤと、 前記第2半導体チップの第2電極パッドを前記基板のボ
ンディングパッドに電気的に連結する複数の第2ボンデ
ィングワイヤとを備え、 前記第2半導体チップは、活性面の反対側の下面に形成
されたトレンチを有し、前記トレンチは前記第1ボンデ
ィングワイヤが前記第1半導体チップの第1電極パッド
に電気的に連結されるように空間を提供することを特徴
とするチップ積層型パッケージ素子。 - 【請求項2】 前記第1半導体チップ及び前記第2半導
体チップは、物理的サイズが同一であることを特徴とす
る請求項1に記載のチップ積層型パッケージ素子。 - 【請求項3】 前記第2半導体チップの下面は、接着剤
により前記第1半導体チップの活性面に貼付けられてい
ることを特徴とする請求項1に記載のチップ積層型パッ
ケージ素子。 - 【請求項4】 前記第1半導体チップ、前記第2半導体
チップ、前記第1ボンディングワイヤ、前記第2ボンデ
ィングワイヤ、ならびに前記基板のボンディングパッド
を封止するパッケージ胴体をさらに備えることを特徴と
する請求項1に記載のチップ積層型パッケージ素子。 - 【請求項5】 複数のはんだボールが前記基板の下面に
形成され、前記はんだボールは前記ボンディングパッド
と電気的に連結されていることを特徴とする請求項1に
記載のチップ積層型パッケージ素子。 - 【請求項6】 前記第2半導体チップの下面全体に金属
層が塗布されていることを特徴とする請求項1に記載の
チップ積層型パッケージ素子。 - 【請求項7】 前記基板は、ポリイミドテープ、印刷回
路基板及びセラミック基板からなる群から選ばれること
を特徴とする請求項1に記載のチップ積層型パッケージ
素子。 - 【請求項8】 上面及び下面を有する基板と、 上面及び下面を有し、下面が前記基板の上面に貼付けら
れ、上面に複数の第1電極パッドが形成されている第1
半導体チップと、 上面及び下面を有し、下面が前記第1半導体チップの上
面に貼付けられ、上面には前記第1半導体チップの上面
の第1電極パッドに対応する位置にトレンチが形成され
ている第2半導体チップと、 を備えることを特徴とするチップ積層型パッケージ素
子。 - 【請求項9】 前記第1半導体チップ及び前記第2半導
体チップは、物理的サイズが同一であることを特徴とす
る請求項8に記載のチップ積層型パッケージ素子。 - 【請求項10】 前記基板の上面には、複数の第1ボン
ディングワイヤにより前記第1半導体チップの上面の複
数の第1電極パッドと電気的に連結された複数のボンデ
ィングパッドが形成されていることを特徴とする請求項
8に記載のチップ積層型パッケージ素子。 - 【請求項11】 前記基板の上面には、複数の第2ボン
ディングワイヤにより前記第2半導体チップの上面の複
数の第2電極パッドと電気的に連結された複数のボンデ
ィングパッドが形成されていることを特徴とする請求項
8に記載のチップ積層型パッケージ素子。 - 【請求項12】 前記基板の上面には、複数の第1ボン
ディングワイヤにより前記第1半導体チップの上面の複
数の第1電極パッドと電気的に連結され、かつ複数の第
2ボンディングワイヤにより前記第2半導体チップの上
面の複数の第2電極パッドと電気的に連結された複数の
ボンディングパッドが形成されていることを特徴とする
請求項8に記載のチップ積層型パッケージ素子。 - 【請求項13】 前記トレンチは、前記第1半導体チッ
プの上面の複数の第1電極パッドを複数の第1ボンディ
ングワイヤにより前記基板の上面に電気的に連結可能で
あることを特徴とする請求項8に記載のチップ積層型パ
ッケージ素子。 - 【請求項14】 基板の上面に第1半導体チップの下面
を貼付ける段階と、 前記第1半導体チップの上面の複数の第1電極パッドに
対応するトレンチが形成された第2半導体チップの下面
を前記第1半導体チップの上面に貼付ける段階と、 前記第1半導体チップの上面の複数の第1電極パッドを
前記基板の上面の対応するボンディングパッドとワイヤ
ボンディングする段階と、 を含むことを特徴とするチップ積層型パッケージ素子の
製造方法。 - 【請求項15】 前記第2半導体チップの上面の複数の
第2電極パッドを前記基板の上面の対応するボンディン
グパッドとワイヤボンディングする段階をさらに含むこ
とを特徴とする請求項14に記載のチップ積層型パッケ
ージ素子の製造方法。 - 【請求項16】 前記基板の上面に前記第1半導体チッ
プの下面を貼付ける段階は、前記基板の上面に前記第1
半導体チップの下面を接着剤を用いて接着する段階を含
み、 前記第1半導体チップの上面に前記第2半導体チップの
下面を貼付ける段階は、前記第1半導体チップの上面に
前記第2半導体チップの下面を接着剤を用いて接着する
段階を含むことを特徴とする請求項14に記載のチップ
積層型パッケージ素子の製造方法。 - 【請求項17】 ウェーハの下面にトレンチを形成する
段階と、 前記ウェーハを切断する段階と、 前記ウェーハを前記第2半導体チップを含む複数のチッ
プに分離する段階と、 をさらに含むことを特徴とする請求項14に記載のチッ
プ積層型パッケージ素子の製造方法。 - 【請求項18】 ウェーハの下面に整列キーを形成する
段階と、 前記整列キーを基準にして所定の位置に溝を形成する段
階と、 前記溝の表面を含む前記ウェーハの下面に金属層を塗布
する段階と、 前記ウェーハを前記第2半導体チップを含む複数のチッ
プに分離する段階と、 をさらに含むことを特徴とする請求項14に記載のチッ
プ積層型パッケージ素子の製造方法。 - 【請求項19】 ウェーハの下面に第1金属層を塗布す
る段階と、 整列キーを形成する段階と、 前記整列キーを基準にして前記ウェーハの下面の所定の
位置に溝を形成する段階と、 前記第1金属層をマスクとして使用し前記溝をエッチン
グすることにより、トレンチを形成する段階と、 前記トレンチの表面を含む前記ウェーハの下面に第2金
属層を塗布する段階と、 前記ウェーハを前記第2半導体チップを含む複数のチッ
プに分離する段階と、 をさらに含むことを特徴とする請求項14に記載のチッ
プ積層型パッケージ素子の製造方法。 - 【請求項20】 ウェーハの下面にエッチングマスク層
を塗布する段階と、 前記エッチングマスク層に感光膜パターン層を塗布する
段階と、 前記感光膜パターン層を基準にして前記エッチングマス
ク層を部分的に除去することにより、エッチングマスク
パターン層を形成する段階と、 前記感光膜パターン層を除去する段階と、 前記エッチングマスクパターン層をマスクとして使用し
前記ウェーハの下面をエッチングすることにより、トレ
ンチを形成する段階と、 前記エッチングマスクパターン層を除去する段階と、 前記トレンチの表面を含む前記ウェーハの下面に金属層
を塗布する段階と、 前記ウェーハを前記第2半導体チップを含む複数のチッ
プに分離する段階と、 をさらに含むことを特徴とする請求項14に記載のチッ
プ積層型パッケージ素子の製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0038103A KR100407472B1 (ko) | 2001-06-29 | 2001-06-29 | 트렌치가 형성된 상부 칩을 구비하는 칩 적층형 패키지소자 및 그 제조 방법 |
KR2001-38103 | 2001-06-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003078106A true JP2003078106A (ja) | 2003-03-14 |
JP4143345B2 JP4143345B2 (ja) | 2008-09-03 |
Family
ID=19711527
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002189958A Expired - Fee Related JP4143345B2 (ja) | 2001-06-29 | 2002-06-28 | チップ積層型パッケージ素子及びその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US6818998B2 (ja) |
JP (1) | JP4143345B2 (ja) |
KR (1) | KR100407472B1 (ja) |
DE (1) | DE10229182B4 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6777797B2 (en) | 2002-06-27 | 2004-08-17 | Oki Electric Industry. Co., Ltd. | Stacked multi-chip package, process for fabrication of chip structuring package, and process for wire-bonding |
JP2004356529A (ja) * | 2003-05-30 | 2004-12-16 | Renesas Technology Corp | 半導体装置および半導体装置の製造方法 |
JP2006222470A (ja) * | 2006-05-29 | 2006-08-24 | Renesas Technology Corp | 半導体装置および半導体装置の製造方法 |
US7495344B2 (en) | 2004-03-18 | 2009-02-24 | Sanyo Electric Co., Ltd. | Semiconductor apparatus |
US7626260B2 (en) | 2006-05-22 | 2009-12-01 | Samsung Electronics Co., Ltd. | Stack-type semiconductor device having cooling path on its bottom surface |
US9252126B2 (en) | 2012-04-02 | 2016-02-02 | Ps4 Luxco S.A.R.L. | Multi Chip Package-type semiconductor device |
Families Citing this family (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7332819B2 (en) * | 2002-01-09 | 2008-02-19 | Micron Technology, Inc. | Stacked die in die BGA package |
US20040026768A1 (en) * | 2002-08-08 | 2004-02-12 | Taar Reginald T. | Semiconductor dice with edge cavities |
US7049691B2 (en) * | 2002-10-08 | 2006-05-23 | Chippac, Inc. | Semiconductor multi-package module having inverted second package and including additional die or stacked package on second package |
JP2005109068A (ja) * | 2003-09-30 | 2005-04-21 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
KR100627006B1 (ko) | 2004-04-01 | 2006-09-25 | 삼성전자주식회사 | 인덴트 칩과, 그를 이용한 반도체 패키지와 멀티 칩 패키지 |
US7675153B2 (en) * | 2005-02-02 | 2010-03-09 | Kabushiki Kaisha Toshiba | Semiconductor device having semiconductor chips stacked and mounted thereon and manufacturing method thereof |
US7468284B2 (en) | 2005-02-28 | 2008-12-23 | Silverbrook Research Pty Ltd | Method of bonding substrates |
US7287831B2 (en) | 2005-02-28 | 2007-10-30 | Silverbrook Research Pty Ltd | Printhead integrated circuit adapted for adhesive bonding |
WO2006089337A1 (en) | 2005-02-28 | 2006-08-31 | Silverbrook Research Pty Ltd | Method of bonding substrates |
US7364945B2 (en) * | 2005-03-31 | 2008-04-29 | Stats Chippac Ltd. | Method of mounting an integrated circuit package in an encapsulant cavity |
JP5346578B2 (ja) | 2005-03-31 | 2013-11-20 | スタッツ・チップパック・リミテッド | 半導体アセンブリおよびその作製方法 |
US7589407B2 (en) * | 2005-04-11 | 2009-09-15 | Stats Chippac Ltd. | Semiconductor multipackage module including tape substrate land grid array package stacked over ball grid array package |
US7354800B2 (en) * | 2005-04-29 | 2008-04-08 | Stats Chippac Ltd. | Method of fabricating a stacked integrated circuit package system |
US7394148B2 (en) | 2005-06-20 | 2008-07-01 | Stats Chippac Ltd. | Module having stacked chip scale semiconductor packages |
US7687919B2 (en) * | 2005-08-10 | 2010-03-30 | Stats Chippac Ltd. | Integrated circuit package system with arched pedestal |
US7768125B2 (en) | 2006-01-04 | 2010-08-03 | Stats Chippac Ltd. | Multi-chip package system |
US7456088B2 (en) | 2006-01-04 | 2008-11-25 | Stats Chippac Ltd. | Integrated circuit package system including stacked die |
US7750482B2 (en) | 2006-02-09 | 2010-07-06 | Stats Chippac Ltd. | Integrated circuit package system including zero fillet resin |
US8704349B2 (en) | 2006-02-14 | 2014-04-22 | Stats Chippac Ltd. | Integrated circuit package system with exposed interconnects |
WO2008020810A1 (en) * | 2006-08-18 | 2008-02-21 | Wai Seng Chew | Edge bond chip connection (ebcc) |
SG150404A1 (en) * | 2007-08-28 | 2009-03-30 | Micron Technology Inc | Semiconductor assemblies and methods of manufacturing such assemblies |
US20090278262A1 (en) * | 2008-05-09 | 2009-11-12 | Boon Keat Tan | Multi-chip package including component supporting die overhang and system including same |
US8470640B2 (en) * | 2008-06-30 | 2013-06-25 | Sandisk Technologies Inc. | Method of fabricating stacked semiconductor package with localized cavities for wire bonding |
TWI416699B (zh) * | 2008-06-30 | 2013-11-21 | Sandisk Technologies Inc | 具有用於線接合的局部空腔之堆疊半導體封裝及其製造方法 |
US8294251B2 (en) * | 2008-06-30 | 2012-10-23 | Sandisk Technologies Inc. | Stacked semiconductor package with localized cavities for wire bonding |
US7863722B2 (en) * | 2008-10-20 | 2011-01-04 | Micron Technology, Inc. | Stackable semiconductor assemblies and methods of manufacturing such assemblies |
US8072044B2 (en) * | 2009-09-17 | 2011-12-06 | Fairchild Semiconductor Corporation | Semiconductor die containing lateral edge shapes and textures |
JP4979788B2 (ja) * | 2010-03-30 | 2012-07-18 | 株式会社菊池製作所 | 流量センサーおよび流量検出装置 |
US20120292788A1 (en) * | 2011-05-19 | 2012-11-22 | The University Of Hong Kong | Chip stacking |
US9209163B2 (en) | 2011-08-19 | 2015-12-08 | Marvell World Trade Ltd. | Package-on-package structures |
DE102011112659B4 (de) * | 2011-09-06 | 2022-01-27 | Vishay Semiconductor Gmbh | Oberflächenmontierbares elektronisches Bauelement |
JP2014007228A (ja) * | 2012-06-22 | 2014-01-16 | Ps4 Luxco S A R L | 半導体装置及びその製造方法 |
GB2514547A (en) * | 2013-05-23 | 2014-12-03 | Melexis Technologies Nv | Packaging of semiconductor devices |
US20160181180A1 (en) * | 2014-12-23 | 2016-06-23 | Texas Instruments Incorporated | Packaged semiconductor device having attached chips overhanging the assembly pad |
KR102525161B1 (ko) | 2018-07-16 | 2023-04-24 | 삼성전자주식회사 | 반도체 장치 및 상기 반도체 장치를 탑재한 반도체 패키지 |
KR102518803B1 (ko) | 2018-10-24 | 2023-04-07 | 삼성전자주식회사 | 반도체 패키지 |
Family Cites Families (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4670770A (en) * | 1984-02-21 | 1987-06-02 | American Telephone And Telegraph Company | Integrated circuit chip-and-substrate assembly |
IT1175541B (it) * | 1984-06-22 | 1987-07-01 | Telettra Lab Telefon | Procedimento per la connessione a terra di dispositivi planari e circuiti integrati e prodotti cosi' ottenuti |
US4622574A (en) * | 1985-07-29 | 1986-11-11 | The Perkin-Elmer Corporation | Semiconductor chip with recessed bond pads |
JPH07105370B2 (ja) * | 1986-10-08 | 1995-11-13 | ロ−ム株式会社 | 半導体ウエハの裏面加工方法 |
US4939619A (en) * | 1987-01-26 | 1990-07-03 | Northern Telecom Limited | Packaged solid-state surge protector |
US4990462A (en) * | 1989-04-12 | 1991-02-05 | Advanced Micro Devices, Inc. | Method for coplanar integration of semiconductor ic devices |
AU4242693A (en) * | 1992-05-11 | 1993-12-13 | Nchip, Inc. | Stacked devices for multichip modules |
JP2953899B2 (ja) * | 1993-02-17 | 1999-09-27 | 松下電器産業株式会社 | 半導体装置 |
US5557148A (en) * | 1993-03-30 | 1996-09-17 | Tribotech | Hermetically sealed semiconductor device |
US6005778A (en) * | 1995-06-15 | 1999-12-21 | Honeywell Inc. | Chip stacking and capacitor mounting arrangement including spacers |
US6376921B1 (en) * | 1995-11-08 | 2002-04-23 | Fujitsu Limited | Semiconductor device, method for fabricating the semiconductor device, lead frame and method for producing the lead frame |
US5952725A (en) * | 1996-02-20 | 1999-09-14 | Micron Technology, Inc. | Stacked semiconductor devices |
US5825092A (en) * | 1996-05-20 | 1998-10-20 | Harris Corporation | Integrated circuit with an air bridge having a lid |
JPH09330952A (ja) * | 1996-06-13 | 1997-12-22 | Toshiba Corp | プリント回路基板および半導体チップの積層方法 |
JP3943165B2 (ja) * | 1996-07-26 | 2007-07-11 | ハネウェル・インターナショナル・インコーポレーテッド | チップ・スタックおよびコンデンサ取付の配置 |
US5910687A (en) * | 1997-01-24 | 1999-06-08 | Chipscale, Inc. | Wafer fabrication of die-bottom contacts for electronic devices |
US6049124A (en) * | 1997-12-10 | 2000-04-11 | Intel Corporation | Semiconductor package |
US6235551B1 (en) * | 1997-12-31 | 2001-05-22 | Micron Technology, Inc. | Semiconductor device including edge bond pads and methods |
JP3670853B2 (ja) * | 1998-07-30 | 2005-07-13 | 三洋電機株式会社 | 半導体装置 |
JP3643705B2 (ja) * | 1998-07-31 | 2005-04-27 | 三洋電機株式会社 | 半導体装置とその製造方法 |
JP3501959B2 (ja) * | 1998-09-29 | 2004-03-02 | 三菱電機株式会社 | レーザー溶断方式半導体装置の製造方法および半導体装置 |
JP3447602B2 (ja) * | 1999-02-05 | 2003-09-16 | シャープ株式会社 | 半導体装置の製造方法 |
JP2000243900A (ja) * | 1999-02-23 | 2000-09-08 | Rohm Co Ltd | 半導体チップおよびそれを用いた半導体装置、ならびに半導体チップの製造方法 |
KR20000061035A (ko) * | 1999-03-23 | 2000-10-16 | 최완균 | 반도체 칩과 그의 제조 방법과 그 반도체 칩을 이용한 적층 칩패키지 및 그 적층 칩 패키지의 제조 방법 |
KR100462980B1 (ko) * | 1999-09-13 | 2004-12-23 | 비쉐이 메저먼츠 그룹, 인코포레이티드 | 반도체장치용 칩 스케일 표면 장착 패키지 및 그 제조공정 |
US6437446B1 (en) * | 2000-03-16 | 2002-08-20 | Oki Electric Industry Co., Ltd. | Semiconductor device having first and second chips |
JP2001313350A (ja) * | 2000-04-28 | 2001-11-09 | Sony Corp | チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法 |
JP3683179B2 (ja) * | 2000-12-26 | 2005-08-17 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
TW502408B (en) * | 2001-03-09 | 2002-09-11 | Advanced Semiconductor Eng | Chip with chamfer |
US20030111720A1 (en) * | 2001-12-18 | 2003-06-19 | Tan Lan Chu | Stacked die semiconductor device |
-
2001
- 2001-06-29 KR KR10-2001-0038103A patent/KR100407472B1/ko not_active IP Right Cessation
-
2002
- 2002-05-28 US US10/157,272 patent/US6818998B2/en not_active Expired - Fee Related
- 2002-06-28 DE DE10229182A patent/DE10229182B4/de not_active Expired - Fee Related
- 2002-06-28 JP JP2002189958A patent/JP4143345B2/ja not_active Expired - Fee Related
-
2004
- 2004-10-13 US US10/962,591 patent/US7115483B2/en not_active Expired - Fee Related
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6777797B2 (en) | 2002-06-27 | 2004-08-17 | Oki Electric Industry. Co., Ltd. | Stacked multi-chip package, process for fabrication of chip structuring package, and process for wire-bonding |
US7179685B2 (en) | 2002-06-27 | 2007-02-20 | Oki Electric Industry Co., Ltd. | Fabrication method for stacked multi-chip package |
JP2004356529A (ja) * | 2003-05-30 | 2004-12-16 | Renesas Technology Corp | 半導体装置および半導体装置の製造方法 |
US7148081B2 (en) | 2003-05-30 | 2006-12-12 | Renesas Technology Corp. | Method of manufacturing a semiconductor device |
US7495344B2 (en) | 2004-03-18 | 2009-02-24 | Sanyo Electric Co., Ltd. | Semiconductor apparatus |
US7626260B2 (en) | 2006-05-22 | 2009-12-01 | Samsung Electronics Co., Ltd. | Stack-type semiconductor device having cooling path on its bottom surface |
JP2006222470A (ja) * | 2006-05-29 | 2006-08-24 | Renesas Technology Corp | 半導体装置および半導体装置の製造方法 |
US9252126B2 (en) | 2012-04-02 | 2016-02-02 | Ps4 Luxco S.A.R.L. | Multi Chip Package-type semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
US7115483B2 (en) | 2006-10-03 |
JP4143345B2 (ja) | 2008-09-03 |
US6818998B2 (en) | 2004-11-16 |
KR100407472B1 (ko) | 2003-11-28 |
DE10229182B4 (de) | 2008-04-03 |
DE10229182A1 (de) | 2003-01-16 |
US20050051882A1 (en) | 2005-03-10 |
KR20030002476A (ko) | 2003-01-09 |
US20030001281A1 (en) | 2003-01-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4143345B2 (ja) | チップ積層型パッケージ素子及びその製造方法 | |
KR100626618B1 (ko) | 반도체 칩 적층 패키지 및 제조 방법 | |
US7211900B2 (en) | Thin semiconductor package including stacked dies | |
KR100716871B1 (ko) | 반도체패키지용 캐리어프레임 및 이를 이용한반도체패키지와 그 제조 방법 | |
US6239496B1 (en) | Package having very thin semiconductor chip, multichip module assembled by the package, and method for manufacturing the same | |
KR100415279B1 (ko) | 칩 적층 패키지 및 그 제조 방법 | |
KR100871709B1 (ko) | 칩 스택 패키지 및 그 제조방법 | |
US7227243B2 (en) | Semiconductor device | |
US8153516B2 (en) | Method of ball grid array package construction with raised solder ball pads | |
US20060097377A1 (en) | Flip chip bonding structure using non-conductive adhesive and related fabrication method | |
JP2001298147A (ja) | 半導体装置及びその製造方法 | |
US6855573B2 (en) | Integrated circuit package and manufacturing method therefor with unique interconnector | |
KR20030041528A (ko) | 활성면에 점퍼링 수단이 형성된 센터패드형 집적회로 칩과그 제조 방법 및 그를 이용한 멀티 칩 패키지 | |
KR100401018B1 (ko) | 반도체패키지를 위한 웨이퍼의 상호 접착 방법 | |
US20040125574A1 (en) | Multi-chip semiconductor package and method for manufacturing the same | |
JP2007059493A (ja) | 半導体装置およびその製造方法 | |
KR100549312B1 (ko) | 반도체패키지 및 그 제조 방법 | |
JP2002083923A (ja) | 半導体集積回路装置及びそれを実装した半導体モジュール | |
KR100729051B1 (ko) | 반도체패키지 및 그 제조 방법 | |
KR20020029251A (ko) | 반도체패키지 및 그 제조 방법 | |
KR100379086B1 (ko) | 반도체패키지제조방법 | |
KR100633884B1 (ko) | 반도체패키지의 제조 방법 | |
KR20050038502A (ko) | 적층 칩 패키지 제조 방법 | |
KR20040007954A (ko) | 칩 패드가 중앙에 위치하는 반도체 칩을 적층하여패키징하는 방법 | |
JP2008053755A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050117 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080130 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080430 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080526 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080616 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130620 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |