JPH09330952A - プリント回路基板および半導体チップの積層方法 - Google Patents

プリント回路基板および半導体チップの積層方法

Info

Publication number
JPH09330952A
JPH09330952A JP8152357A JP15235796A JPH09330952A JP H09330952 A JPH09330952 A JP H09330952A JP 8152357 A JP8152357 A JP 8152357A JP 15235796 A JP15235796 A JP 15235796A JP H09330952 A JPH09330952 A JP H09330952A
Authority
JP
Japan
Prior art keywords
layer
semiconductor chip
electrode
wiring board
printed wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8152357A
Other languages
English (en)
Inventor
Shinichiro Baba
慎一郎 馬場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Computer Engineering Corp
Original Assignee
Toshiba Corp
Toshiba Computer Engineering Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Computer Engineering Corp filed Critical Toshiba Corp
Priority to JP8152357A priority Critical patent/JPH09330952A/ja
Publication of JPH09330952A publication Critical patent/JPH09330952A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】ベアチップを容易にかつ安価に積層実装できる
プリント回路基板および半導体チップの積層方法を提供
することにある。 【解決手段】１層目のベアチップ１８ａは、背面２４が
プリント配線板１２に対向した状態でプリント配線板上
に固定され、その電極２０には導電性突起３４が形成さ
れ、この導電性突起は、導電性ワイヤ３２を介してプリ
ント配線板のパッド１６に電気的に接続されている。２
層目のベアチップ１８ｂは、電極形成面２２が１層目の
ベアチップの電極形成面と対向し、かつ、電極が１層目
のベアチップの導電性突起に接触した状態で、１層目の
半導体チップ上に実装されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明はプリント回路基
板、特に、プリント配線板上に複数のベアチップを積層
して配置したプリント回路基板、および電子部品の実装
方法に関する。
【０００２】
【従来の技術】近年、電子部品として、従来の半導体パ
ッケージに比べて実装面積を大幅に削減可能なベアチッ
プが注目されている。一般に、半導体パッケージは、リ
ードフレーム上に半導体チップを実装した後、樹脂パッ
ケージで覆うことにより構成されている。これに対し
て、ベアチップは、リードフレームおよび樹脂パッケー
ジを持たず半導体チップ単体で形成されていることか
ら、半導体パッケージに比較して大幅な小型化が可能と
なる。
【０００３】ベアチップをプリント配線板上に実装する
際、ベアチップの電極とプリント配線板の導体ハッドと
を電気的に接続する方法としては、ワイヤボンンディン
グ実装、あるいは、フリップチップ実装が挙げられる。
【０００４】ワイヤボンディング実装は、ベアチップ表
面に設けられた電極と、ベアチップの実装先であるプリ
ント配線板ので応対パッドとを導電性ワイヤによって接
続する方法である。この場合、ベアチップは、電極の形
成された電極形成面を上に向けた状態で、その背面が硬
化性ペーストによってプリント配線板上に固定される。
そして、ベアチップ表面の電極とプリント配線板ので応
対パッドとを導電性ワイヤによって接続し、電気的に導
通させる。
【０００５】また、フリップチップ実装は、ベアチップ
表面に設けられた電極上に導電性の突起、つまり、バン
プ、を設け、これらのバンプをプリント配線板上の導体
パッドに電気的に接続する方法である。この場合、ベア
チップは、電極の形成された電極形成面をプリント配線
板に向けて配置され、硬化性ペーストを介してプリント
配線板に固定される。そして、バンプは、プリント配線
板の導体パッド上に突き合わされ、加熱、加圧すること
によって導体パッドに電気的に接続される。
【０００６】一方、近年、電子部品の実装密度を一層向
上させるため、複数のベアチップを積層状態でプリント
配線板上に実装する構造が考えられている。例えば、ワ
イヤボンディング実装によってベアチップを積層実装す
る場合、１層目のベアチップは、上記と同様に、電極形
成面を上に向けた状態でプリント配線板上に実装され
る。そして、２層目のベアチップは、電極形成面を上に
向けた状態で、その背面側が熱硬化性ペーストを介して
１層目のベアチップの電極形成面上に固定され、電極と
プリント配線板上の導体パッドとが導電性ワイヤによっ
て電気的に接続される。ここで、２層目のベアチップの
背面周縁部には、１層目のベアチップの電極やワイヤの
破損、接触を避けるための凹所が形成されている。
【０００７】
【発明が解決しようとする課題】上述したように、プリ
ント配線板上に、複数のベアチップを積層状態で実装す
ることにより実装密度が向上し、プリント回路基板の小
型化、および多機能化が可能となる。
【０００８】しかしながら、２層目以降のベアチップの
背面周縁部を微細加工して凹所を設ける必要があり、ベ
アチップの製造工程および製造コストが増大するととも
に、ベアチップの機械的強度も低下する。
【０００９】この発明は以上の点に鑑みなされたもの
で、その目的は、ベアチップを容易に積層実装でき電子
部品の実装密度の向上を図れるとともに、安価なプリン
ト回路基板および電子部品の実装方法を提供することに
ある。
【００１０】
【課題を解決するための手段】上記目的を達成するた
め、請求項１に係るこの発明のプリント回路基板は、パ
ッドを含む導体パターンの形成されたプリント配線板
と、電極の形成された電極形成面、およびこの電極形成
面と対向した背面をそれぞれ有し、上記プリント配線板
上に積層状態で実装された複数の半導体チップと、を備
えている。
【００１１】上記半導体チップの内、１層目の半導体チ
ップは、背面が上記プリント配線板に対向した状態でプ
リント配線板上に固定されているとともに、上記１層目
の半導体チップの電極に設けられ導電性ワイヤを介して
上記プリント配線板のパッドに電気的に接続された導電
性突起を有し、２層目の半導体チップは、上記電極形成
面が上記１層目の半導体チップの電極形成面と対向し、
かつ、上記電極が上記１層目の半導体チップの導電性突
起に接触した状態で、１層目の半導体チップ上に実装さ
れていることを特徴としている。
【００１２】請求項２に係るこの発明のプリント回路基
板は、パッドを含む導体パターンの形成されたプリント
配線板と、電極の形成された電極形成面、およびこの電
極形成面と対向した背面をそれぞれ有し、上記プリント
配線板上に積層状態で実装された複数の半導体チップ
と、を備えている。
【００１３】上記半導体チップの内、１層目の半導体チ
ップは、背面が上記プリント配線板に対向した状態でプ
リント配線板上に固定されているとともに、上記１層目
の半導体チップの電極に設けられ導電性ワイヤを介して
上記プリント配線板のパッドに電気的に接続された導電
性突起を有し、２層目の半導体チップは、上記電極形成
面が上記１層目の半導体チップの電極形成面と対向し、
かつ、上記電極が上記１層目の半導体チップの導電性突
起に接触した状態で、１層目の半導体チップ上に実装さ
れている。
【００１４】３層目の半導体チップは、その背面が上記
２層目の半導体チップの背面上に固定された状態で２層
目の半導体チップ上に積層されているとともに、上記３
層目の半導体チップの電極に設けられ導電性ワイヤを介
して上記プリント配線板のパッドに電気的に接続された
導電性突起を有し、４層目の半導体チップは、上記電極
形成面が上記３層目の半導体チップの電極形成面と対向
し、かつ、上記電極が上記３層目の半導体チップの導電
性突起に接触した状態で、３層目の半導体チップ上に実
装されていることを特徴としている。
【００１５】請求項７に係るこの発明の半導体チップの
積層方法は、パッドを含む導体パターンの形成されたプ
リント配線板上に、電極の形成された電極形成面および
この電極形成面と対向した背面をそれぞれ有する複数の
半導体チップを積層実装する半導体チップの積層方法に
おいて、１層目の半導体チップを、その背面が上記プリ
ント配線板に対向した状態でプリント配線板上に固定
し、上記プリント配線板上に固定された上記１層目の半
導体チップの電極を、ワイヤボンディングによって上記
プリント配線板のパッドに電気的に接続し、上記ワイヤ
ボンディングの際、上記１層目の半導体チップの電極上
に、ボールボンディングにより導電性突起を形成し、２
層目の半導体チップを、その電極形成面が上記１層目の
半導体チップの電極形成面と対向し、かつ、上記電極が
上記１層目の半導体チップの導電性突起に接触した状態
で、１層目の半導体チップ上に実装することを特徴とし
ている。
【００１６】また、請求項８に係るこの発明の半導体チ
ップの積層方法は、パッドを含む導体パターンの形成さ
れたプリント配線板上に、電極の形成された電極形成面
およびこの電極形成面と対向した背面をそれぞれ有する
複数の半導体チップを積層実装する半導体チップの積層
方法において、１層目の半導体チップを、その背面が上
記プリント配線板に対向した状態でプリント配線板上に
固定し、上記プリント配線板上に固定された上記１層目
の半導体チップの電極を、ワイヤボンディングによって
上記プリント配線板のパッドに電気的に接続し、上記ワ
イヤボンディングの際、上記１層目の半導体チップの電
極上に、ボールボンディングにより導電性突起を形成
し、２層目の半導体チップを、その電極形成面が上記１
層目の半導体チップの電極形成面と対向し、かつ、上記
電極が上記１層目の半導体チップの導電性突起に接触し
た状態で、１層目の半導体チップ上に実装し、３層目の
半導体チップを、その背面が上記２層目の半導体チップ
の背面上に固定された状態で２層目の半導体チップ上に
積層し、上記２層目の半導体チップ上に固定された上記
３層目の半導体チップの電極を、ワイヤボンディングに
よって上記プリント配線板のパッドに電気的に接続し、
上記ワイヤボンディングの際、上記３層目の半導体チッ
プの電極上に、ボールボンディングにより導電性突起を
形成し、４層目の半導体チップを、その電極形成面が上
記１層目の半導体チップの電極形成面と対向し、かつ、
上記電極が上記３層目の半導体チップの導電性突起に接
触した状態で、３層目の半導体チップ上に実装すること
を特徴としている。
【００１７】上記のように構成されたこの発明のプリン
ト回路基板および半導体チップの積層方法によれば、１
層目および２層目の半導体チップは、電極形成面同志を
対向させた状態で積層されているとともに、１層目の半
導体チップの電極に設けられた導電性突起を端子として
用いることにより、２層目の半導体チップをプリント配
線板のパッドに電気的に導通させている。
【００１８】それにより、２層目の半導体チップに特殊
加工やワイヤ保護処理等を施すことなく、複数の半導体
チップをプリント配線板上に容易にかつ安価に積層実装
することが可能となる。
【００１９】
【発明の実施の形態】以下図面を参照しながら、この発
明の実施の形態に係るプリント回路基板について詳細に
説明する。図１および図２に示すように、プリント回路
基板１０はプリント配線板１２を備え、このプリント配
線板上には、半導体チップとして複数のベアチップが積
層実装されている。プリント配線板１２は、ポリイミド
等からなる絶縁基板１４と、絶縁基板の表面に形成され
た導体パターンと、を備え、この導体パターンは絶縁基
板１４の表面に露出した複数の導体パッド１６を有して
いる。
【００２０】本実施の形態においては、２つのベアチッ
プ１８ａ、１８ｂがプリント配線板１２上に積層状態で
実装されている。ベアチップ１８ａは半導体シリコンチ
ップであり、電源供給や信号の入出力を行うための複数
の電極２０が形成された電極形成面２２と、この電極形
成面に対向した背面２４とを有する矩形状に形成されて
いる。ベアチップ１８ｂもベアチップ１８ａと同一構造
に形成されている。
【００２１】第１層目となるベアチップ１８ａは、熱硬
化性ペースト３０により、その背面２４がプリント配線
板１２の表面に接着固定されている。それにより、電極
形成面２２は上方を向いている。
【００２２】ベアチップ１８ａの各電極２０は、ワイヤ
ボンディングにより、金ワイヤ３２を介してプリント配
線板１２上の所望の導体パッド１６に接続され、電気的
に導通している。この際、各電極２０側において、金ワ
イヤ３２はボールボンディングにより丸められて電極２
０に固定された導電性突起３４を形成し、導体パッド１
６側においては、ウェッジボンディングにより導体パッ
ドに接続されている。
【００２３】第２層目となるベアチップ１８ｂは、電極
形成面２２を第１層目のベアチップ１８ａに向けて、つ
まり、第１層目のベアチップ１８ａの電極形成面２２と
向かい合わせて、ベアチップ１８ａ上に実装されてい
る。
【００２４】ベアチップ１８ｂは、各電極２０がベアチ
ップ１８ａの導電性突起３４と接触した状態で実装さ
れ、その結果、各電極２０は導電性突起３４および金ワ
イヤ３２を介してプリント配線板１２の導体パッド１６
と電気的に導通している。この際、ベアチップ１８ｂの
電極２０と導電性突起３４との間に、導電性ペースト、
導電性フィルム、異方性導電ペースト等を介在させるこ
とにより、これらの間の導電性を向上されることができ
る。
【００２５】なお、第１層目および第２層目のベアチッ
プ１８ａ、１８ｂは、同一特性を有する電極２０同志が
互いに導通するように積層実装されている。上記のよう
に構成されたプリント回路基板１０によれば、第１層目
および第２層目のベアチップ１８ａ、１８ｂは、電極形
成面２２同志を対向させた状態で積層されているととも
に、第１層目のベアチップ１８ａの電極２０に設けられ
た導電性突起３４を端子として用いることにより、第２
層目のベアチップ１８ｂをプリント配線板１２の導体パ
ッド１６に電気的に導通させている。
【００２６】従って、第２層目のベアチップ１８ｂに、
従来のような凹所を特殊加工する必要がなく、また、金
ワイヤ保護処理等を施す必要もなくなる。そのため、複
数のベアチップを容易にかつ安価に積層実装することが
可能となり、実装密度の高いプリント回路基板を提供す
ることができる。
【００２７】図３はこの発明の第２の実施の形態に係る
プリント回路基板１０を示している。上述した実施の形
態と同様に、プリント配線板１２上に第１層目のベアチ
ップ１８ａおよび第２層目のベアチップ１８ｂが順に積
層実装されている。そして、第２の実施の形態によれ
ば、第２層目のベアチップ１８ｂ上に、更に、第３層お
よび第４層目のベアチップ１８ｃ、１８ｄが積層実装さ
れている。
【００２８】すなわち、第３層目のベアチップ１８ｃ
は、その背面２４が第２層目のベアチップ１８ｂの背面
２４上に熱硬化性ペースト３０を介して接着固定され、
電極形成面２２は上方を向いている。
【００２９】ベアチップ１８ｃの各電極２０は、ワイヤ
ボンディングにより、金ワイヤ３２を介してプリント配
線板１２上の所望の導体パッド１６に接続され、電気的
に導通している。この際、各電極２０側において、金ワ
イヤ３２はボールボンディングにより丸められて電極２
０に固定された導電性突起３４を形成し、導体パッド１
６側においては、ウェッジボンディングにより導体パッ
ドに接続されている。
【００３０】第４層目となるベアチップ１８ｄは、電極
形成面２２を第３層目のベアチップ１８ｃに向けて、つ
まり、第３層目のベアチップ１８ｃの電極形成面２２と
向かい合わせて、ベアチップ１８ｃ上に実装されてい
る。
【００３１】ベアチップ１８ｄは、各電極２０がベアチ
ップ１８ｃの導電性突起３４と接触した状態で実装さ
れ、その結果、各電極２０は導電性突起３４および金ワ
イヤ３２を介してプリント配線板１２の導体パッド１６
と電気的に導通している。この際、ベアチップ１８ｄの
電極２０と導電性突起３４との間に、導電性ペースト、
導電性フィルム、異方性導電ペースト等を介在させるこ
とにより、これらの間の導電性を向上されることができ
る。
【００３２】第３層目および第４層目のベアチップ１８
ｃ、１８ｄは、同一特性を有する電極２０同志が互いに
導通するように積層実装されている。なお、他の構成は
上述した実施の形態と同一であり、同一の部分には、同
一の参照符号を付してその詳細な説明を省略する。
【００３３】上記のように構成されたプリント回路基板
１０によれば、第１層目および第２層目のベアチップ１
８ａ、１８ｂ、並びに、第３層目および第４層目のベア
チップ１８ｃ、１８ｄは、電極形成面２２同志を対向さ
せた状態で積層されているとともに、第１、第３層目の
ベアチップ１８ａ、１８ｃの電極２０に設けられた導電
性突起３４を端子として用いることにより、第２、第４
層目のベアチップ１８ｂ、１８ｄをプリント配線板１２
の導体パッド１６にそれぞれ電気的に導通させている。
【００３４】従って、ベアチップに従来のような凹所を
特殊加工する必要がなく、また、金ワイヤ保護処理等を
施す必要もなくなる。そのため、複数のベアチップを容
易にかつ安価に積層実装することが可能となるととも
に、一層実装密度の高いプリント回路基板を提供するこ
とができる。
【００３５】図４および図５に示す第３の実施の形態に
よれば、図１および図２に示す実施の形態と同様に、プ
リント配線板１２上には、２つのベアチップ１８ａ、１
８ｂが積層実装されている。第１層目となるベアチップ
１８ａは、熱硬化性ペースト３０により、その背面２４
がプリント配線板１２の表面に接着固定されている。そ
れにより、電極形成面２２は上方を向いている。
【００３６】ベアチップ１８ａの各電極２０は、ワイヤ
ボンディングにより、金ワイヤ３２を介してプリント配
線板１２上の所望の導体パッド１６に接続され、電気的
に導通している。この際、各電極２０側において、金ワ
イヤ３２はボールボンディングにより丸められて電極２
０に固定された導電性突起３４を形成し、導体パッド１
６側においては、ウェッジボンディングにより導体パッ
ドに接続されている。
【００３７】第３の実施の形態によれば、第２層目とな
るベアチップ１８ｂの各電極上には、導電性突起、例え
ば、金バンプ４０が取り付けられている。そして、ベア
チップ１８ｂは、電極形成面２２を第１層目のベアチッ
プ１８ａに向けて、つまり、第１層目のベアチップ１８
ａの電極形成面２２と向かい合わせて、各金バンプ４０
がベアチップ１８ａの導電性突起３４と接触した状態で
実装されている。その結果、各電極２０は金バンプ４
０、導電性突起３４および金ワイヤ３２を介してプリン
ト配線板１２の導体パッド１６と電気的に導通してい
る。
【００３８】この際、ベアチップ１８ｂの金バンプ４０
と導電性突起３４との間に、導電性ペースト、導電性フ
ィルム、異方性導電ペースト等を介在させることによ
り、これらの間の導電性を向上されることができる。
【００３９】なお、他の構成は前述した実施の形態と同
一であり、同一の部分には同一の参照符号を付してその
詳細な説明を省略する。上記のように構成された第３の
実施の形態に係るプリント回路基板１０においても、図
１および図２に示すプリント回路基板と同様に、第２層
目のベアチップ１８ｂに凹所等を特殊加工する必要がな
く、また、金ワイヤ保護処理等を施す必要もなくなる。
そのため、複数のベアチップを容易にかつ安価に積層実
装することが可能となり、実装密度の高いプリント回路
基板を提供することができる。また、第２層目のベアチ
ップ１８ｂの電極２０に導電性突起としての金バンプ４
０を設けることにより、第１層目のベアチップ１８ａと
の接続性を一層向上させることができる。
【００４０】図６はこの発明の第４の実施の形態に係る
プリント回路基板１０を示すもので、第２の実施の形態
と同様に、ベアリップ１８ａないし１８ｄを４層に積層
してプラント配線板１２上に実装している。また、第２
層および第４層目のベアチップ１８ｂ、１８ｄの電極２
０には、第３の実施の形態と同様に、導電性突起として
機能する金バンプ４０が設けられている。他の構成は、
第２および第３の実施の形態と同一であり、同一の部分
には同一の参照符号を付してその詳細な説明を省略す
る。
【００４１】このように構成された第４の実施の形態に
おいても、複数のベアチップを容易にかつ安価に積層実
装することが可能となり、実装密度の高いプリント回路
基板を提供することができる。また、第２層および第４
層目のベアチップ１８ｂ、１８ｄの電極２０に導電性突
起としての金バンプ４０を設けることにより、ベアチッ
プ同志の接続性を一層向上させることができる。
【００４２】なお、この発明は上述した実施の形態に限
定されることなく、この発明の範囲内で種々変形可能で
ある。例えば、ベアチップの積層数は、２層、４層に限
らず、必要に応じて増加可能である。
【００４３】また、図７に示すように、プリント配線板
１２の両面に導体パッド１６を有する導体パターンを形
成し、プリント配線板の両面にそれぞれ複数のベアチッ
プを積層実装するようにしてもよい。この場合、ベアチ
ップの積層構造は上述した実施の形態と同一であり、２
層あるいは４層のいずれでもよく、また、金バンプ４０
を設けても設けなくてもよい。
【００４４】図８に示すように、プリント配線板１２上
に第１層目のベアチップ１８ａを複数個実装し、これら
第１層目のベアチップ１８上に、単一の第２層目のベア
チップ１８ｅを積層実装するようにしてもよい。そし
て、第２層目のベアチップ１８ｅ上に、更に、複数の第
３層目、第４層目のベアチップを順次積層実装すること
も可能である。なお、図７および図８において、前述し
た実施の形態と同一の部分には、同一の参照符号を付し
てその詳細な説明を省略する。
【００４５】
【発明の効果】以上詳述したように、この発明によれ
ば、複数のベアチップを、電極形成面同志を対向させた
状態で積層し、第１層目のベアチップの電極に設けられ
た導電性突起を端子として用いることにより、第２層目
のベアチップをプリント配線板の導体パッドに電気的に
導通させることができ、従来のようにベアチップに特殊
加工や金ワイヤ保護処理等を施す必要がなく、複数のベ
アチップを容易にかつ安価に積層実装することが可能な
実装密度の高いプリント回路基板を提供することができ
る。
【図面の簡単な説明】
【図１】この発明の実施の形態に係るプリント回路基板
において、第２層目のベアチップを積層する前の状態を
示す断面図。
【図２】上記プリント回路基板の断面図。
【図３】この発明の第２の実施の形態に係るプリント回
路基板の断面図。
【図４】この発明の第３の実施の形態に係るプリント回
路基板において、第２層目のベアチップを積層する前の
状態を示す断面図。
【図５】上記第３の実施の形態に係るプリント回路基板
の断面図。
【図６】この発明の第４の実施の形態に係るプリント回
路基板の断面図。
【図７】この発明の第５の実施の形態に係るプリント回
路基板の断面図。
【図８】この発明の第６の実施の形態に係るプリント回
路基板の断面図。
【符号の説明】
１０…プリント回路基板 １２…プリント配線板 １６…導体パッド １８ａ、１８ｂ、１８ｃ、１８ｄ、１８ｅ…ベアチップ ２０…電極 ２２…電極形成面 ２４…背面 ３０…熱硬化性ペースト ３２…金ワイヤ ３４…導電性突起 ４０…金バンプ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０５Ｋ 1/18

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】パッドを含む導体パターンの形成されたプ
    リント配線板と、 電極の形成された電極形成面、およびこの電極形成面と
    対向した背面をそれぞれ有し、上記プリント配線板上に
    積層状態で実装された複数の半導体チップと、を備え、 上記半導体チップの内、１層目の半導体チップは、背面
    が上記プリント配線板に対向した状態でプリント配線板
    上に固定されているとともに、上記１層目の半導体チッ
    プの電極に設けられ導電性ワイヤを介して上記プリント
    配線板のパッドに電気的に接続された導電性突起を有
    し、 ２層目の半導体チップは、上記電極形成面が上記１層目
    の半導体チップの電極形成面と対向し、かつ、上記電極
    が上記１層目の半導体チップの導電性突起に接触した状
    態で、１層目の半導体チップ上に実装されていることを
    特徴とするプリント回路基板。
  2. 【請求項２】パッドを含む導体パターンの形成されたプ
    リント配線板と、 電極の形成された電極形成面、およびこの電極形成面と
    対向した背面をそれぞれ有し、上記プリント配線板上に
    積層状態で実装された複数の半導体チップと、を備え、 上記半導体チップの内、１層目の半導体チップは、背面
    が上記プリント配線板に対向した状態でプリント配線板
    上に固定されているとともに、上記１層目の半導体チッ
    プの電極に設けられ導電性ワイヤを介して上記プリント
    配線板のパッドに電気的に接続された導電性突起を有
    し、 ２層目の半導体チップは、上記電極形成面が上記１層目
    の半導体チップの電極形成面と対向し、かつ、上記電極
    が上記１層目の半導体チップの導電性突起に接触した状
    態で、１層目の半導体チップ上に実装され、 ３層目の半導体チップは、その背面が上記２層目の半導
    体チップの背面上に固定された状態で２層目の半導体チ
    ップ上に積層されているとともに、上記３層目の半導体
    チップの電極に設けられ導電性ワイヤを介して上記プリ
    ント配線板のパッドに電気的に接続された導電性突起を
    有し、 ４層目の半導体チップは、上記電極形成面が上記３層目
    の半導体チップの電極形成面と対向し、かつ、上記電極
    が上記３層目の半導体チップの導電性突起に接触した状
    態で、３層目の半導体チップ上に実装されていることを
    特徴とするプリント回路基板。
  3. 【請求項３】パッドを含む導体パターンの形成されたプ
    リント配線板と、 電極の形成された電極形成面、およびこの電極形成面と
    対向した背面をそれぞれ有し、上記プリント配線板上に
    実装された複数の１層目の半導体チップと、 上記複数の１層目の半導体チップ上に積層実装された２
    層目の半導体チップと、を備え、 上記各１層目の半導体チップは、背面が上記プリント配
    線板に対向した状態でプリント配線板上に固定されてい
    るとともに、上記各１層目の半導体チップの電極に設け
    られ導電性ワイヤを介して上記プリント配線板のパッド
    に電気的に接続された導電性突起を有し、 上記２層目の半導体チップは、上記電極形成面が複数の
    上記１層目の半導体チップの電極形成面と対向し、か
    つ、上記電極が上記１層目の半導体チップの導電性突起
    に接触した状態で、複数の上記１層目の半導体チップ上
    に実装されていることを特徴とするプリント回路基板。
  4. 【請求項４】上記半導体チップの導電性突起は、ボール
    ボンディングにより形成された突起であることを特徴と
    する請求項１叉は２に記載のプリント回路基板。
  5. 【請求項５】上記２層目の半導体チップは、上記電極上
    に形成された導電性突起を有し、上記導電性突起が上記
    １層目の半導体チップの導電性突起に接触した状態で、
    上記１層目の半導体チップ上に実装されていることを特
    徴とする請求項１、３、４のいずれか１項に記載のプリ
    ント回路基板。
  6. 【請求項６】上記２層目および４層目の半導体チップ
    は、上記電極上に形成された導電性突起を有し、上記導
    電性突起が上記１層目および３層目の半導体チップの導
    電性突起に接触した状態で、上記１層目および３層目の
    半導体チップ上にそれぞれ実装されていることを特徴と
    する請求項２叉は４のいずれか１項に記載のプリント回
    路基板。
  7. 【請求項７】パッドを含む導体パターンの形成されたプ
    リント配線板上に、電極の形成された電極形成面および
    この電極形成面と対向した背面をそれぞれ有する複数の
    半導体チップを積層実装する半導体チップの積層方法に
    おいて、 １層目の半導体チップを、その背面が上記プリント配線
    板に対向した状態でプリント配線板上に固定し、 上記プリント配線板上に固定された上記１層目の半導体
    チップの電極を、ワイヤボンディングによって上記プリ
    ント配線板のパッドに電気的に接続し、 上記ワイヤボンディングの際、上記１層目の半導体チッ
    プの電極上に、ボールボンディングにより導電性突起を
    形成し、 ２層目の半導体チップを、その電極形成面が上記１層目
    の半導体チップの電極形成面と対向し、かつ、上記電極
    が上記１層目の半導体チップの導電性突起に接触した状
    態で、１層目の半導体チップ上に実装することを特徴と
    する半導体チップの積層方法。
  8. 【請求項８】パッドを含む導体パターンの形成されたプ
    リント配線板上に、電極の形成された電極形成面および
    この電極形成面と対向した背面をそれぞれ有する複数の
    半導体チップを積層実装する半導体チップの積層方法に
    おいて、 １層目の半導体チップを、その背面が上記プリント配線
    板に対向した状態でプリント配線板上に固定し、 上記プリント配線板上に固定された上記１層目の半導体
    チップの電極を、ワイヤボンディングによって上記プリ
    ント配線板のパッドに電気的に接続し、 上記ワイヤボンディングの際、上記１層目の半導体チッ
    プの電極上に、ボールボンディングにより導電性突起を
    形成し、 ２層目の半導体チップを、その電極形成面が上記１層目
    の半導体チップの電極形成面と対向し、かつ、上記電極
    が上記１層目の半導体チップの導電性突起に接触した状
    態で、１層目の半導体チップ上に実装し、 ３層目の半導体チップを、その背面が上記２層目の半導
    体チップの背面上に固定された状態で２層目の半導体チ
    ップ上に積層し、 上記２層目の半導体チップ上に固定された上記３層目の
    半導体チップの電極を、ワイヤボンディングによって上
    記プリント配線板のパッドに電気的に接続し、 上記ワイヤボンディングの際、上記３層目の半導体チッ
    プの電極上に、ボールボンディングにより導電性突起を
    形成し、 ４層目の半導体チップを、その電極形成面が上記１層目
    の半導体チップの電極形成面と対向し、かつ、上記電極
    が上記３層目の半導体チップの導電性突起に接触した状
    態で、３層目の半導体チップ上に実装することを特徴と
    する半導体チップの積層方法。
JP8152357A 1996-06-13 1996-06-13 プリント回路基板および半導体チップの積層方法 Pending JPH09330952A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8152357A JPH09330952A (ja) 1996-06-13 1996-06-13 プリント回路基板および半導体チップの積層方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8152357A JPH09330952A (ja) 1996-06-13 1996-06-13 プリント回路基板および半導体チップの積層方法

Publications (1)

Publication Number Publication Date
JPH09330952A true JPH09330952A (ja) 1997-12-22

Family

ID=15538783

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8152357A Pending JPH09330952A (ja) 1996-06-13 1996-06-13 プリント回路基板および半導体チップの積層方法

Country Status (1)

Country Link
JP (1) JPH09330952A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020020088A (ko) * 2000-09-07 2002-03-14 마이클 디. 오브라이언 반도체패키지 및 그 제조 방법
JP2004253693A (ja) * 2003-02-21 2004-09-09 Nec Corp 半導体装置
JP2006173214A (ja) * 2004-12-14 2006-06-29 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US7115483B2 (en) * 2001-06-29 2006-10-03 Samsung Electronics Co., Ltd. Stacked chip package having upper chip provided with trenches and method of manufacturing the same
US8384200B2 (en) * 2006-02-20 2013-02-26 Micron Technology, Inc. Semiconductor device assemblies including face-to-face semiconductor dice and systems including such assemblies

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020020088A (ko) * 2000-09-07 2002-03-14 마이클 디. 오브라이언 반도체패키지 및 그 제조 방법
US7115483B2 (en) * 2001-06-29 2006-10-03 Samsung Electronics Co., Ltd. Stacked chip package having upper chip provided with trenches and method of manufacturing the same
JP2004253693A (ja) * 2003-02-21 2004-09-09 Nec Corp 半導体装置
JP2006173214A (ja) * 2004-12-14 2006-06-29 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP4619104B2 (ja) * 2004-12-14 2011-01-26 パナソニック株式会社 半導体装置
US8384200B2 (en) * 2006-02-20 2013-02-26 Micron Technology, Inc. Semiconductor device assemblies including face-to-face semiconductor dice and systems including such assemblies
US8927332B2 (en) 2006-02-20 2015-01-06 Micron Technology, Inc. Methods of manufacturing semiconductor device assemblies including face-to-face semiconductor dice

Similar Documents

Publication Publication Date Title
JP2819285B2 (ja) 積層型ボトムリード半導体パッケージ
JP3526788B2 (ja) 半導体装置の製造方法
KR100523495B1 (ko) 반도체 장치 및 그 제조 방법
US7119427B2 (en) Stacked BGA packages
US5817530A (en) Use of conductive lines on the back side of wafers and dice for semiconductor interconnects
US7229850B2 (en) Method of making assemblies having stacked semiconductor chips
JP2005203775A (ja) マルチチップパッケージ
JP2001223326A (ja) 半導体装置
JP4034468B2 (ja) 半導体装置の製造方法
JP2893522B2 (ja) Ｂｇａ半導体パッケージ及びその製造方法
JPH09330952A (ja) プリント回路基板および半導体チップの積層方法
JP2004128356A (ja) 半導体装置
JPH0621328A (ja) 半導体素子の実装方法
TW200933868A (en) Stacked chip package structure
JP2001015677A (ja) 半導体装置
JP3297959B2 (ja) 半導体装置
JP2000252320A (ja) 半導体装置およびその製造方法
KR20050027384A (ko) 재배선 패드를 갖는 칩 사이즈 패키지 및 그 적층체
JP2001291821A (ja) 半導体装置およびその製造方法
JPH07273275A (ja) 半導体装置
JPH06338539A (ja) 半導体素子の接続方法
JP3645701B2 (ja) 半導体装置
JP3859045B2 (ja) 半導体チップの実装構造
JPH11340410A (ja) 集積回路の実装構造
JP2006108130A (ja) 半導体装置およびその製造方法