JP2004128356A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2004128356A
JP2004128356A JP2002292856A JP2002292856A JP2004128356A JP 2004128356 A JP2004128356 A JP 2004128356A JP 2002292856 A JP2002292856 A JP 2002292856A JP 2002292856 A JP2002292856 A JP 2002292856A JP 2004128356 A JP2004128356 A JP 2004128356A
Authority
JP
Japan
Prior art keywords
semiconductor element
wiring board
wiring
semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002292856A
Other languages
English (en)
Other versions
JP4052078B2 (ja
Inventor
Takao Nishimura
西村　隆雄
Akira Takashima
高島　晃
Kaname Ozawa
小澤　要
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2002292856A priority Critical patent/JP4052078B2/ja
Publication of JP2004128356A publication Critical patent/JP2004128356A/ja
Application granted granted Critical
Publication of JP4052078B2 publication Critical patent/JP4052078B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】本発明は、スタックドＭＣＰ（ｍｕｌｔｉ　ｃｈｉｐ　ｐａｃｋａｇｅ）構造において、他半導体素子からのノイズ等による、一部の半導体素子の誤動作防止を図り、且つ、半導体素子がワイヤーボンディングによる衝撃により破壊されるのを防止する上で、余分な部材を必要としないスタックドＭＣＰを提供することにある。
【解決手段】実装用外部端子を有する配線基板と、前記配線基板の表面側に搭載された第１の半導体回路素子と、前記第１の半導体素子を嵌合、または、内包するように、少なくとも、回路形成面とは逆面の一部に凹部が形成され、該凹部以外の前記回路形成面とは逆面の部分を接触部として、前記配線基板表面上に搭載された第２の半導体回路素子とを備え、封止用樹脂にて一体封止されていることを特徴とする半導体装置。
【選択図】　　　図１

Description

【０００１】
【発明の属する技術分野】
本発明は、複数個の半導体素子を積層させて搭載することにより実装密度を高めたパッケージ構造を有する半導体装置（以下「スタックドＭＣＰ（Ｍｕｌｔｉ　ｃｈｉｐ　ｐａｃｋａｇｅ）」という）に関し、特に、半導体素子を積層するにあたり、上側の半導体素子裏面に凹部を設け、絶縁性基板上に配線パターンを有する配線基板に下側の半導体素子を搭載後、上側の半導体素子裏面に形成された凹部に下側の半導体素子が嵌合するように上側の半導体素子を搭載することを特徴とするスタックドＭＣＰに関する。
【０００２】
【従来の技術】
近年、携帯機器及びパソコン等の小型化にともない、半導体装置の実装基板への実装に際して、高密度化が要求されている。そこで、その要望に応えるべく、半導体素子を積層して搭載する図１２に示す断面構造をもつ、従来例１のスタックドＭＣＰが実用化されている。上記の従来例１のスタックドＭＣＰにおいて、図１３に示す断面構造及び上側半導体素子と下側半導体素子の位置関係をもつように半導体素子は積層して搭載され、チップサイズが異なる場合であって、上側の半導体素子が下側の半導体素子の外縁よりはみでた場合には、上側の半導体素子のはみ出た部分の下に支持材を配置していた。（例えば、特許文献１参照）
ここで、図１２及び図１３に示すスタックドＭＣＰは下側半導体素子１ａと、上側半導体素子１ｃと、裏面に実装用外部端子（すなわち半田ボール６）を有する配線基板２と、ボンディング用のワイヤ４と、封止樹脂５と接着剤３と支持材１８から構成されており、配線基板２の表面側に下側半導体素子１ａと支持材１８を接着剤３で接着し、上側半導体素子１ｃの裏面（非回路形成面）を、下側半導体素子１ａの回路形成面上に、２０〜５０μｍ程度の厚さを有する上記接着剤３を介して接着し、下側半導体素子１ａの回路形成面上の電極パターン７及び上側半導体素子１ｃの電極パターン７と、上記配線基板２の表面側配線形成面上のワイヤーボンディング電極パターンとをボンディング用のワイヤ４で接続した後、封止樹脂５で封止することにより製造されている。
【０００３】
また、上側の半導体素子と下側の半導体素子との中間に配置された配線基板を介して、積層して搭載されている従来例２のスタックドＭＣＰ（例えば、特許文献２参照）も実用化されている。
ここで、図１４のスタックドＭＣＰは、実装用端子の役割を果たし、半導体素子の厚みより大きい粒径をもつ半田ボール６を有する配線基板２と、上記配線基板２の表面に金属性のバンプ１０により接続されている上側半導体素子１ｃと、上記配線基板２の裏面に金属性のバンプ１０により接続されている下側半導体素子１ａとが積層搭載して構成されており、実装用端子は除いて、封止樹脂５にて封止されている。
【０００４】
一方、パッケージ内に搭載された半導体素子を、他素子より発生するノイズから保護する場合には、電気的な導電性を持つ封止体を図１５に示すように配置した従来例３のパッケージ構造（例えば、特許文献３参照）が提案されている。ここで、従来例３のパッケージは、配線基板２と、上記配線基板２の表面にフェイスアップ状態で、接着されており、上部電極２１及び下部電極２０とにより電気的に配線基板２と接続されている半導体素子１と、半導体素子１を覆うように配置され、接着剤３で接着されているリッド（金属蓋）９と、さらに半導体素子１及びリッド（金属蓋）９を覆うように配置され、接着剤３で接着されている外部封止体１９から構成されている。
【０００５】
【特許文献１】
特開２００１−３２００１４号公報
【０００６】
【特許文献２】
特開２０００−３４０７３６号公報
【０００７】
【特許文献３】
特開２０００−４８９５２号公報
【０００８】
【発明が解決しようとする課題】
従来例１のスタックドＭＣＰでは、上側の半導体素子が下側の半導体素子からはみ出た部分に電極パッドが存在し、はみ出し部分へワイヤーボンディングを行う場合に、下側の半導体素子の厚さとはみ出し量との兼ね合いで、図１６に示すように半導体素子がワイヤーボンディング時の衝撃で破壊されるおそれがあり、その対策として、支持材が上側の半導体素子のはみ出し部分の下に配置されていた。従って、従来例１のスタックドＭＣＰの組み立てにおいては、上記の支持材及び上記の支持材の配置工程が余分に必要な為、コスト増及び組み立て期間の長期化を招いていた。ここで、図１６は、上側半導体素子１ｃが下側半導体素子１ａからはみ出ており、すなわち、オーバーハングを形成しており、上記オーバーハング部分に電極パターン７が存在し、ワイヤボンディングを行うボンディング装置の先端部であるキャピラリ８が上側半導体素子１ｃにあたった衝撃で半導体素子破壊、いわゆるチップクラックを起こす可能性があることを示した図である。
【０００９】
また、従来例２のスタックドＭＣＰでは、上側と下側の半導体素子の中間にある配線基板は、単に、上下の半導体素子の接続用の配線と実装端子との接続用配線のみの機能しかなく、さらに複雑な機能をスタックドＭＣＰ全体システムにもたせるには、さらに半導体素子を搭載しなければならず、小型化の要請に反する。
【００１０】
さらに、従来例３のパッケージ構造をとる場合には、他素子からのノイズ等を防止する電気的な導電性を持つリッド（金属蓋）には、何らパッケージ全体システムに寄与する機能が無い為、さらに複雑な機能をパッケージ全体システムにもたせるには、さらに半導体素子を搭載しなければならず、小型化の要請に反する。
【００１１】
そこで、本発明が解決しようとする課題は、スタックドＭＣＰの構造において、一部の半導体素子のノイズ等による誤動作防止を図り、半導体素子がワイヤーボンディングによる衝撃により破壊されるのを防止し、かつ、小型化の要請に反しない半導体素子の積層構造を提供することにある。
【００１２】
【課題を解決するための手段】
上記の課題を解決するために、第１の請求項に係わる発明は、
表面側配線層が中間絶縁層を貫通して形成された貫通孔を通じて裏面側配線層と電気的に接続され、かつ、実装用外部端子を有する配線基板と、
前記配線基板の表面側に搭載され、前記表面側配線層と電気的に接続された電極パターンを有する第１の半導体回路素子と、
前記第１の半導体素子を嵌合、または、内包するように、少なくとも、回路形成面とは逆面の一部に凹部が形成され、該凹部以外の前記回路形成面とは逆面の部分を接触部として、前記配線基板表面上に搭載され、前記配線基板の表面配線層と電気的に接続された電極パターンを有する第２の半導体回路素子とを備え、前記第１の半導体回路素子と、前記第２の半導体回路素子と、前記配線基板とが、封止用樹脂にて一体封止されていることを特徴とする半導体装置を提供する。
【００１３】
上記半導体装置によれば、上側に積層される半導体回路素子が、下側の半導体回路素子より大きかった場合に、上側の半導体素子の裏面の作成された凹部に、下側半導体回路素子がはまり込み、凹部以外の部分が上側の半導体回路素子の支持となり、上側の半導体回路素子にワイヤーボンディングをする際の衝撃によって、半導体回路素子が破損することがない。従って、余分な支持材を用いることもないので、コスト増及び工程増を招くことはない。
【００１４】
また、第２の請求項に係わる発明によれば
請求項１に記載した半導体装置であって、
前記第２の半導体回路素子は、さらに、回路形成面とは逆面に電極パターンを備え、該逆面の電極パターンは前記第２の半導体回路素子の基板を貫通して形成された貫通孔内の貫通配線を通じて回路形成面側電極パターンと電気的に接続されていることを特徴とする半導体装置を提供する。
【００１５】
上記の半導体回路素子によれば、凹部を有する半導体回路素子の上にさらに積層した半導体回路素子と、下側の半導体回路素子とを、凹部を有する半導体回路素子を介して電気的に接続することができる。また、上記の各々の半導体回路素子の表面には、電子回路を形成することができる。
従って、単なる配線基板を介して、その上下に配置された半導体回路素子を電気的に接続する半導体装置と比較し、より多くの半導体回路素子を搭載したスタックドＭＣＰを提供でき、半導体装置の小型化を推進することができる。
【００１６】
加えて、請求項３に記載した発明によれば、
請求項１に記載した半導体装置であって、
前記第２の半導体回路素子は、さらに、回路形成面と逆面に形成された凹部内に金属薄膜を形成したことを特徴とする半導体装置を提供する。
上記の半導体装置によれば、凹部を有する半導体回路素子に、電磁気的なノイズを除去する機能を追加することができ、その凹部に収められた下側の半導体回路素子は、電磁気的なノイズから保護されることになる。一方、凹部を有する半導体回路素子の表面にも電子回路を形成することができ、電磁気的なシールドとかねるとができる為、小型の半導体装置を提供できる。
【００１７】
さらに、請求項４に記載する発明によれば、
請求項１に記載した半導体装置であって、
前記配線基板は、さらに、内層に、金属薄膜層を有し、該金属薄膜層は、接地用実装端子と電気的に接続されていることを特徴とする半導体装置を提供する。上記の半導体装置によれば、配線基板の内層に形成された金属薄膜層が電気的に接地電位に接続されている為、より下側の半導体回路素子に対する電磁気的なシールドが完全なものとすることができる。
【００１８】
【発明の実施の形態】
以下に本発明に対する実施例を説明する。
図１に実施例１に係わる半導体装置の断面図をしめす。ここで、実施例１に係わる半導体装置は、上側半導体素子１ｃと、下側半導体素子１ａと、配線基板２と、接着剤３と、ワイヤ４と、封止樹脂５と、半田ボール６（実装用端子）と、バンプ１０とから構成されている。また、配線基板２は実装用端子である半田ボールを有し、その表面上に、下側半導体素子１ａはフェイスダウンで、バンプ１０を介して配線基板２と電気的な接続をとるようにして搭載されている。この時、半導体素子上のバンプは、例えば、半導体素子上の電極パッドに金属ワイヤーによるボンディングを行い、金属ワイヤーを引きちぎって形成される。その後、配線基板の配線パターンが形成されている表面上に、ペースト状またはフィルム状の熱硬化性樹脂接着剤を形成した後、この配線基板の表面に、前記バンプが形成されている半導体素子をフェイスダウンに配置して、半導体素子上に形成されたバンプと配線基板の配線パターンの位置合わせを行う。次いで、半導体チップを降下させて、半導体素子上に形成されたバンプを配線基板上に形成した樹脂接着剤中に埋入させて、半導体素子の背面より圧力と熱とを印加することにより、半導体チップ上に形成されたバンプを配線基板上の配線パターン表面に押圧し、同時に樹脂接着剤を熱硬化させて、半導体素子と配線基板との接合を完成する。この場合の半導体素子上のバンプと配線基板上の配線パターンとの電気的な接続は主に樹脂接着材の硬化収縮力と接着力によって確保維持される。なお、半導体素子を基板にフェイスダウン接続する方法は、上記の方法に限定されるものではなく、様々な方法によることも可能である。また、バンプの形成は、めっき法や転写法、印刷法といった他の技術によることも可能であり、バンプ材質として、金、銀、銅、ハンダ等の導電性材料を用いることができる。さらに、バンプは半導体素子の電極パッド上ではなく、配線基板の配線パターン上、あるいは半導体素子の電極パッド上と配線基板の配線パターン上の両方に形成することも可能である。加えて、接合方法についても、金属固相拡散を用いた方法や導電性樹脂を用いた方法等も適用可能である。その上、半導体素子と配線基板間に配設される樹脂接着剤は、半導体素子上のバンプと配線基板上の配線パターンとの接続を行った後に、半導体素子の外縁部から注入する方法によってもよい。そして、接合時には圧力と熱とを印加する方法だけではなく、所定の接合方法に応じ、圧力、熱、超音波振動のいずれかを組み合わせて用いることができる。
【００１９】
さらに、凹部を有する上側半導体素子１ｃは、下側半導体素子１ａを収めるように、フェイスアップ状態で、積層に搭載されており、配線基板２とはワイヤ４によって電気的接続がされているとともに、上側半導体素子１ｃの凹部でない部分は配線基板２と接着剤３にて接続されている。以上の状態にある、下側半導体素子１ａ及び上側半導体素子１ｃと配線基板２は封止樹脂５にて固められている。
【００２０】
上記の実施例１の半導体装置によれば、上側の半導体素子の凹部でない部分が、配線基板に接続されている為、その部分が、上側の半導体素子を支持することになり、上側の半導体素子にワイヤーによるボンディングを行う際の衝撃により、上側の半導体素子が破壊することはない。
図２に実施例２の半導体装置に係わる断面図を示す。
【００２１】
ここで、実施例２に係わる半導体装置は、上側半導体素子１ｃと、下側半導体素子１ａと、配線基板２と、接着剤３と、ワイヤ４と、封止樹脂５と、半田ボール６（実装用端子）とから構成されている。また、配線基板２は実装用端子である半田ボールを有し、その表面上に、下側半導体素子１ａはフェイスアップで、半導体素子裏面の接着剤３を介して搭載されており、下側半導体素子１ａ上の電極パッドと配線基板２上の電極パッドとは、ワイヤ４をボンディングすることにより、電気的な接続がされている。さらに、凹部を有する上側半導体素子１ｃは、下側半導体素子１ａを収めるように、フェイスアップ状態で、積層に搭載されており、配線基板２とはワイヤ４によって電気的接続がされているとともに、上側半導体素子１ｃの凹部でない部分は配線基板２と接着剤３にて接続されている。以上の状態にある、下側半導体素子１ａ及び上側半導体素子１ｃと配線基板２は封止樹脂５にて固められている。
【００２２】
上記の実施例２の半導体装置によれば、上側の半導体素子の凹部でない部分が、配線基板に接続されている為、その部分が、上側の半導体素子を支持することになり、上側の半導体素子にワイヤーによるボンディングを行う際の衝撃により、上側の半導体素子が破壊することはない。
図３に実施例３の半導体装置に係わる断面図及び上側半導体素子と下側半導体素子の搭載時の位置関係を示す。ここで、図３に示す実施例３の半導体装置は、上側半導体素子１ｃと、下側半導体素子１ａと、配線基板２と、接着剤３と、ワイヤ４と、封止樹脂５と、半田ボール６（実装用端子）とから構成されている。また、上記の配線基板２は実装用端子である半田ボール６を有し、その表面上に、上記の下側半導体素子１ａはフェイスアップで、半導体素子裏面の接着剤３を介して搭載されており、下側半導体素子１ａ上の電極パッドと配線基板２上の電極パッドとは、ワイヤ４をボンディングすることにより、電気的な接続がされている。さらに、上記の凹部を有する上側半導体素子１ｃは、図３に示す上側半導体素子１ｃと下側半導体素子１ａの搭載時の位置関係をもって、下側半導体素子１ａ上にフェイスアップ状態で、積層に搭載されており、配線基板２とはワイヤ４によって電気的接続がされているとともに、上側半導体素子１ｃの凹部でない部分は配線基板２と接着剤３にて接続されている。加えて、上記の下側半導体素子１ａ及び上記の上側半導体素子１ｃと上記の配線基板２は封止樹脂５にて固められている。
【００２３】
ところで、上記の説明中、上側半導体素子１ｃと下側半導体素子１ａの搭載時の位置関係とあるのは、下側半導体素子１ａの長辺又は短辺のうち一つの辺が上側半導体素子１ｃの対応する辺より長く、下側半導体素子１ａの電極パッドが上側半導体素子１ｃから、下側半導体素子１ａがはみ出た部分に配置されており、上側半導体素子１ｃは、裏面の凹部によって、下側半導体素子１ａを橋のように跨いだ格好になっていることを意味する。
【００２４】
上記の第３の実施例に示す半導体装置によれば、上側の半導体素子の凹部でない部分が、配線基板に接続されている為、その部分が、上側の半導体素子を支持することになり、上側の半導体素子にワイヤーによるボンディングを行う際の衝撃により、上側の半導体素子が破壊することはない。
図４に実施例４の半導体装置に係わる断面図を示す。ここで、実施例４に係わる半導体装置は、中間半導体素子１ｂと、下側半導体素子１ａと、上側半導体素子１ｃと、配線基板２と、接着剤３と、ワイヤ４と、封止樹脂５と、半田ボール６（実装用端子）とから構成されている。ここで、また、配線基板２は実装用端子である半田ボール６を有し、その表面上に、下側半導体素子１ａはフェイスダウンで、バンプ１０を介して配線基板２と電気的な接続をとるようにして搭載されている。この時、半導体素子上のバンプは、例えば、半導体素子上の電極パッドに金属ワイヤーによるボンディングを行い、金属ワイヤーを引きちぎって形成される。その後、配線基板の配線パターンが形成されている表面上に、ペースト状またはフィルム状の熱硬化性樹脂接着剤を形成した後、この配線基板の表面に、前記バンプが形成されている半導体素子をフェイスダウンに配置して、半導体素子上に形成されたバンプと配線基板の配線パターンの位置合わせを行う。次いで、半導体チップを降下させて、半導体素子上に形成されたバンプを配線基板上に形成した樹脂接着剤中に埋入させて、半導体素子の背面より圧力と熱とを印加することにより、半導体チップ上に形成されたバンプを配線基板上の配線パターン表面に押圧し、同時に樹脂接着剤を熱硬化させて、半導体素子と配線基板との接合を完成する。この場合の半導体素子上のバンプと配線基板上の配線パターンとの電気的な接続は主に樹脂接着材の硬化収縮力と接着力によって確保維持される。なお、半導体素子を基板にフェイスダウン接続する方法は、上記の方法に限定されるものではなく、様々な方法によることも可能である。また、バンプの形成は、めっき法や転写法、印刷法といった他の技術によることも可能であり、バンプ材質として、金、銀、銅、ハンダ等の導電性材料を用いることができる。さらに、バンプは半導体素子の電極パッド上ではなく、配線基板の配線パターン上、あるいは半導体素子の電極パッド上と配線基板の配線パターン上の両方に形成することも可能である。加えて、接合方法についても、金属固相拡散を用いた方法や導電性樹脂を用いた方法等も適用可能である。その上、半導体素子と配線基板間に配設される樹脂接着剤は、半導体素子上のバンプと配線基板上の配線パターンとの接続を行った後に、半導体素子の外縁部から注入する方法によってもよい。そして、接合時には圧力と熱とを印加する方法だけではなく、所定の接合方法に応じ、圧力、熱、超音波振動のいずれかを組み合わせて用いることができる。さらに、凹部を有する中間半導体素子１ｂは、下側半導体素子１ａを収めるように、フェイスアップ状態で、積層に搭載されており、配線基板２とワイヤ４によって電気的接続がされているとともに、中間半導体素子１ｂの凹部でない部分は配線基板２と接着剤３で接続されている。
加えて、上側半導体素子１ｃは、中間半導体素子１ｂの表面上に、フェイスアップ状態で、接着剤３で積層に搭載されており、ワイヤ４によって電気的に接続されている。以上の状態にある、下側半導体素子１ａ、中間半導体素子１ｂ及び上側半導体素子１ｃと配線基板２は封止樹脂５にて固められている。
【００２５】
上記の第４の実施例に示す半導体装置によれば、中間の半導体素子の凹部でない部分が、配線基板に接続されている為、その部分が、中間の半導体素子を支持することになり、中間の半導体素子にワイヤによるボンディングを行う際の衝撃により、中間の半導体素子が破壊することはない。また、中間の半導体素子の上に、上側の半導体素子をさらに積層して搭載することができ、スタックドＭＣＰに搭載されるシステムの小型化に寄与する。
【００２６】
図５に実施例５の半導体装置に係わる断面図を示す。
ここで、実施例５に係わる半導体装置は、上側半導体素子１ｃと、中間半導体素子１ｂと、下側半導体素子１ａと、配線基板２と、接着剤３と、ワイヤ４と、封止樹脂５と、半田ボール６（実装用端子）とから構成されている。また、配線基板２は実装用端子である半田ボールを有し、その表面上に、下側半導体素子１ａはフェイスアップで、半導体素子裏面の接着剤を介して搭載されており、下側半導体素子１ａ上の電極パッドと配線基板上の電極パッドとは、ワイヤ４をボンディングすることにより、電気的な接続がされている。さらに、中間半導体素子１ｂは、下側半導体素子１ａの表面上に、フェイスダウン状態で、積層に搭載されており、下側半導体素子１ａとは金属製のバンプ１０によって電気的接続がされている。凹部を有する上側半導体素子１ｃは、凹部に下側半導体素子１ａ及び中間半導体素子１ｂを収めるように、フェイスアップ状態で積層されており、上側半導体素子１ｃの凹部でない部分は配線基板と接着剤にて接続されている。以上の状態にある、下側半導体素子１ａ、中間半導体素子１ｂ及び上側半導体素子１ｃと配線基板は封止樹脂にて固められている。
【００２７】
上記の第５の実施例に示す半導体装置によれば、上側半導体素子１ｃの凹部でない部分が、配線基板２に接続されている為、その部分が、上側半導体素子１ｃを支持することになり、上側半導体素子１ｃにワイヤ４によるボンディングを行う際の衝撃により、上側半導体素子１ｃが破壊することはない。また、上側の半導体素子の凹部に、下側半導体素子１ａ及び中間半導体素子１ｂをさらに積層して凹部内に収めて搭載することができ、スタックドＭＣＰに搭載されるシステムの小型化に寄与する。
【００２８】
図６に実施例６に係わる半導体装置の断面図を示す。ここで、実施例６に係わる半導体装置は、貫通孔及び貫通配線１１を有する上側半導体素子１ａと、下側半導体素子１ｂと、配線基板２と、接着剤３と、ワイヤ４と、封止樹脂５と、半田ボール６（実装用端子）と、バンプ１０とから構成されている。また、配線基板２は実装用端子である半田ボール６を有し、その表面上に、下側半導体素子１ｂはフェイスダウンで、バンプ１０を介して配線基板２と電気的な接続をとるようにして搭載されている。この時、半導体素子上のバンプは、例えば、半導体素子上の電極パッドに金属ワイヤーによるボンディングを行い、金属ワイヤーを引きちぎって形成される。その後、配線基板の配線パターンが形成されている表面上に、ペースト状またはフィルム状の熱硬化性樹脂接着剤を形成した後、この配線基板の表面に、前記バンプが形成されている半導体素子をフェイスダウンに配置して、半導体素子上に形成されたバンプと配線基板の配線パターンの位置合わせを行う。次いで、半導体チップを降下させて、半導体素子上に形成されたバンプを配線基板上に形成した樹脂接着剤中に埋入させて、半導体素子の背面より圧力と熱とを印加することにより、半導体チップ上に形成されたバンプを配線基板上の配線パターン表面に押圧し、同時に樹脂接着剤を熱硬化させて、半導体素子と配線基板との接合を完成する。この場合の半導体素子上のバンプと配線基板上の配線パターンとの電気的な接続は主に樹脂接着材の硬化収縮力と接着力によって確保維持される。なお、半導体素子を基板にフェイスダウン接続する方法は、上記の方法に限定されるものではなく、様々な方法によることも可能である。また、バンプの形成は、めっき法や転写法、印刷法といった他の技術によることも可能であり、バンプ材質として、金、銀、銅、ハンダ等の導電性材料を用いることができる。さらに、バンプは半導体素子の電極パッド上ではなく、配線基板の配線パターン上、あるいは半導体素子の電極パッド上と配線基板の配線パターン上の両方に形成することも可能である。加えて、接合方法についても、金属固相拡散を用いた方法や導電性樹脂を用いた方法等も適用可能である。その上、半導体素子と配線基板間に配設される樹脂接着剤は、半導体素子上のバンプと配線基板上の配線パターンとの接続を行った後に、半導体素子の外縁部から注入する方法によってもよい。そして、接合時には圧力と熱とを印加する方法だけではなく、所定の接合方法に応じ、圧力、熱、超音波振動のいずれかを組み合わせて用いることができる。さらに、凹部を有する上側半導体素子１ｃは、下側半導体素子１ａを収めるように、フェイスアップ状態で、積層に搭載されており、配線基板２とは凹部でない部分に位置する貫通孔通じる貫通配線１１によって電気的接続がされているとともに、上側半導体素子１ｃの凹部でない部分は配線基板２と接着剤３にて接続されている。以上の状態にある、下側半導体素子１ａ及び上側半導体素子１ｃと配線基板２は封止樹脂５にて固められている。
【００２９】
上記の実施例６の半導体装置によれば、上側の半導体素子の凹部でない部分が、配線基板に接続されている為、その部分が、上側の半導体素子を支持することになり、且つ、その部分に作製された、貫通孔及び貫通配線により、上側の半導体素子と配線基板は電気的に接続されることになり、ワイヤーによるボンディング工程がなく、上記工程中の衝撃を上側半導体素子は受けることがないので、上側の半導体素子が破壊することはない。
【００３０】
図７に実施例７に係わる半導体装置の断面図を示す。ここで、実施例７に係わる半導体装置は、下側半導体素子１ａと、上側半導体素子１ｃと、配線基板２と、接着剤３と、ワイヤ４と、封止樹脂５と、半田ボール６（実装用端子）と、バンプ１０と、貫通配線１１と、再配線４とから構成されている。また、配線基板２は実装用端子である半田ボール６を有し、その表面上に上側半導体素子１ｃが上側１ｃの半導体の凹部でない部分の低部に塗布された接着剤３にて設置されている。さらに、上側半導体素子１ｃは、裏面の凹部分から表面まで貫通する貫通孔、貫通配線１１、表面の再配線４を有しており、下側半導体素子１ａは、上側半導体素子１ｃの凹部に納まるように配置され、金属性のバンプ１０にて、下側半導体素子１ａの表面と上側半導体素子１ｃの裏面とは接続されている。加えて、下側半導体素子１ａは、金属性のバンプ１０と、上側半導体素子１ｃの表面上の再配線４と、上側半導体素子１ｃの表面上の電極パッドと、ワイヤ４を通じて、配線基板２と電気的に接続されており、上側半導体素子１ｃは、ワイヤ４により、配線基板２と電気的に接続されている。
【００３１】
上記の実施例７の半導体装置によれば、上側半導体素子１ｃの凹部でない部分が、配線基板２に接続されている為、その部分が、上側半導体素子１ｃを支持することになり、上側半導体素子１ｃにワイヤ４によるボンディングを行う際の衝撃により、上側半導体素子１ｃが破壊することはない。
図８に実施例８に係わる半導体装置の断面図を示す。ここで、実施例８に係わる半導体装置は、下側半導体素子１ａと、凹部を有する中間の半導体素子１ｂと、上側の半導体素子１ｃと、配線基板２と、接着剤３と、ワイヤ４と、封止樹脂５と、半田ボール６（実装用端子）と、バンプ１０と、貫通配線１１と、再配線４とから構成されている。また、配線基板２は実装用端子である半田ボール６を有し、その表面上に中間の半導体素子が中間の半導体の凹部でない部分の低部に塗布された接着剤にて設置されている。さらに、中間半導体素子１ｂは、裏面の凹部分から表面まで貫通する貫通孔、貫通配線１１、表面の再配線４を有しており、下側半導体素子１ａは、中間半導体素子１ｂの凹部に納まるように配置され、金属性のバンプ１０にて、下側半導体素子１ａの表面と中間半導体素子１ｂの裏面とは接続されている。加えて、下側半導体素子１ａは、金属性のバンプ１０と、上側半導体素子１ｃの表面上の再配線４と、上側半導体素子１ｃの表面上の電極パッドと、ワイヤ４を通じて、配線基板２と電気的に接続されており、上側半導体素子１ｃは、ワイヤ４により、配線基板２と電気的に接続されている。その上、上側半導体素子１ｃはフェイスダウン状態で、中間半導体素子１ｂの表面と金属性のバンプ１０を介して接続され、積層に設置されており、上側半導体素子１ｃは、上記の金属性のバンプ１０と、中間半導体素子１ｂの表面上の再配線１２と、電極パッドと、ワイヤ４を介して、配線基板２と電気的に接続されている。
【００３２】
上記の第８の実施例に示す半導体装置によれば、中間の半導体素子の凹部でない部分が、配線基板に接続されている為、その部分が、中間の半導体素子を支持することになり、中間の半導体素子にワイヤーによるボンディングを行う際の衝撃により、中間の半導体素子が破壊することはない。また、中間の半導体素子の上に、上側の半導体素子をさらに積層して搭載することができ、スタックドＭＣＰに搭載されるシステムの小型化に寄与する。
【００３３】
図９に実施例９に係わる半導体装置の断面図をしめす。ここで、実施例９に係わる半導体装置は、裏面に凹部とその凹部面に金属薄膜１３を有する上側半導体素子１ｃと、下側半導体素子１ａと、配線基板２と、接着剤３と、ワイヤ４と、封止樹脂５と、半田ボール６（実装用端子）と、バンプ１０とから構成されている。また、配線基板２は実装用端子である半田ボールを有し、その表面上に、下側半導体素子１ａはフェイスダウンで、バンプ１０を介して配線基板２と電気的な接続をとるようにして搭載されている。この時、半導体素子上のバンプは、例えば、半導体素子上の電極パッドに金属ワイヤーによるボンディングを行い、金属ワイヤーを引きちぎって形成される。その後、配線基板の配線パターンが形成されている表面上に、ペースト状またはフィルム状の熱硬化性樹脂接着剤を形成した後、この配線基板の表面に、前記バンプが形成されている半導体素子をフェイスダウンに配置して、半導体素子上に形成されたバンプと配線基板の配線パターンの位置合わせを行う。次いで、半導体チップを降下させて、半導体素子上に形成されたバンプを配線基板上に形成した樹脂接着剤中に埋入させて、半導体素子の背面より圧力と熱とを印加することにより、半導体チップ上に形成されたバンプを配線基板上の配線パターン表面に押圧し、同時に樹脂接着剤を熱硬化させて、半導体素子と配線基板との接合を完成する。この場合の半導体素子上のバンプと配線基板上の配線パターンとの電気的な接続は主に樹脂接着材の硬化収縮力と接着力によって確保維持される。なお、半導体素子を基板にフェイスダウン接続する方法は、上記の方法に限定されるものではなく、様々な方法によることも可能である。また、バンプの形成は、めっき法や転写法、印刷法といった他の技術によることも可能であり、バンプ材質として、金、銀、銅、ハンダ等の導電性材料を用いることができる。さらに、バンプは半導体素子の電極パッド上ではなく、配線基板の配線パターン上、あるいは半導体素子の電極パッド上と配線基板の配線パターン上の両方に形成することも可能である。加えて、接合方法についても、金属固相拡散を用いた方法や導電性樹脂を用いた方法等も適用可能である。その上、半導体素子と配線基板間に配設される樹脂接着剤は、半導体素子上のバンプと配線基板上の配線パターンとの接続を行った後に、半導体素子の外縁部から注入する方法によってもよい。そして、接合時には圧力と熱とを印加する方法だけではなく、所定の接合方法に応じ、圧力、熱、超音波振動のいずれかを組み合わせて用いることができる。さらに、凹部を有する上側半導体素子１ｃは、下側半導体素子１ａを収めるように、フェイスアップ状態で、積層に搭載されており、配線基板２とはワイヤ４によって電気的接続がされているとともに、上側の半導体素子の凹部でない部分は配線基板と接着剤にて接続されている。以上の状態にある、下側半導体素子１ａ及び上側半導体素子１ｃと配線基板２は封止樹脂５にて固められている。
【００３４】
上記の実施例９の半導体装置によれば、上側半導体素子１ｃの凹部でない部分が、配線基板２に接続されている為、その部分が、上側半導体素子１ｃを支持することになり、上側半導体素子１ｃにワイヤ４によるボンディングを行う際の衝撃により、上側半導体素子１ｃが破壊することはない。また、上側半導体素子１ｃの凹部には、金属薄膜１３が配設されており、上記、金属薄膜１３を下側半導体素子１ａの電磁シールドとして使用することができる。
【００３５】
図１０に実施例１０に係わる半導体装置の断面図をしめす。ここで、実施例１０に係わる半導体装置は、裏面に凹部を有し、かつ、絶縁膜１４を介して凹部面及び凹部でない裏面の一部に金属薄膜１３が配設されている上側半導体素子１ｃと、下側半導体素子１ａと、配線基板２と、接着剤３と、ワイヤ４と、封止樹脂５と、半田ボール６（実装用端子）と、バンプ１０とから構成されている。また、配線基板２は実装用端子又はＧＮＤ端子１７である半田ボールを有し、その表面上に、下側半導体素子１ａはフェイスダウンで、バンプ１０を介して配線基板２と電気的な接続をとるようにして搭載されている。この時、半導体素子上のバンプは、例えば、半導体素子上の電極パッドに金属ワイヤーによるボンディングを行い、金属ワイヤーを引きちぎって形成される。その後、配線基板の配線パターンが形成されている表面上に、ペースト状またはフィルム状の熱硬化性樹脂接着剤を形成した後、この配線基板の表面に、前記バンプが形成されている半導体素子をフェイスダウンに配置して、半導体素子上に形成されたバンプと配線基板の配線パターンの位置合わせを行う。次いで、半導体チップを降下させて、半導体素子上に形成されたバンプを配線基板上に形成した樹脂接着剤中に埋入させて、半導体素子の背面より圧力と熱とを印加することにより、半導体チップ上に形成されたバンプを配線基板上の配線パターン表面に押圧し、同時に樹脂接着剤を熱硬化させて、半導体素子と配線基板との接合を完成する。この場合の半導体素子上のバンプと配線基板上の配線パターンとの電気的な接続は主に樹脂接着材の硬化収縮力と接着力によって確保維持される。なお、半導体素子を基板にフェイスダウン接続する方法は、上記の方法に限定されるものではなく、様々な方法によることも可能である。また、バンプの形成は、めっき法や転写法、印刷法といった他の技術によることも可能であり、バンプ材質として、金、銀、銅、ハンダ等の導電性材料を用いることができる。さらに、バンプは半導体素子の電極パッド上ではなく、配線基板の配線パターン上、あるいは半導体素子の電極パッド上と配線基板の配線パターン上の両方に形成することも可能である。加えて、接合方法についても、金属固相拡散を用いた方法や導電性樹脂を用いた方法等も適用可能である。その上、半導体素子と配線基板間に配設される樹脂接着剤は、半導体素子上のバンプと配線基板上の配線パターンとの接続を行った後に、半導体素子の外縁部から注入する方法によってもよい。そして、接合時には圧力と熱とを印加する方法だけではなく、所定の接合方法に応じ、圧力、熱、超音波振動のいずれかを組み合わせて用いることができる。さらに、凹部を有する上側半導体素子１ｃは、下側半導体素子１ａを収めるように、フェイスアップ状態で、積層に搭載されており、配線基板２とはワイヤ４によって電気的接続がされているとともに、上側半導体素子１ｃの凹部でない部分は配線基板２と接着剤３にて接続されている。なお、上側半導体素子１ｃの凹部でない部分であって、金属薄膜１３が配設されている部分は、配線基板２上の接地電位を有する電極パッドと接触するように、上側半導体素子１ｃは配置され、接着には、部分的に導電性接着剤１５が用いられる。以上の状態にある、下側半導体素子１ａ及び上側半導体素子１ｃと配線基板２は封止樹脂５にて固められている。
【００３６】
上記の実施例１０の半導体装置によれば、上側の半導体素子の凹部でない部分が、配線基板に接続されている為、その部分が、上側の半導体素子を支持することになり、上側の半導体素子にワイヤーによるボンディングを行う際の衝撃により、上側の半導体素子が破壊することはない。また、上側半導体素子の凹部には、金属箔膜が配設されており、上記、金属膜を下側半導体素子の電磁シールドとして使用することができる。さらに、電磁シールドとして用いる場合の接地電位への接続を上側半導体素子の凹部でない部分に配設された金属薄膜と、配線基板上の電極パッドを介してとることができる。
図１１に実施例１１に係わる半導体装置の断面図をしめす。ここで、実施例１１に係わる半導体装置は、裏面に凹部を有し、かつ、絶縁膜１４を介して凹部面及び凹部でない裏面の一部に金属薄膜１３が配設されている上側半導体素子１ｃと、下側半導体素子１ａと、例えば、内層に基板全体を覆うパターン（いわゆるベタパターン）形状或いはメッシュパターン形状の接地電位に接続された金属層（ＧＮＤ配線１６）を有する配線基板２と、接着剤３と、ワイヤ４と、封止樹脂５と、半田ボール６（実装用端子）と、バンプ１０とから構成されている。また、配線基板２は実装用端子及びＧＮＤ端子１７である半田ボール６を有し、その表面上に、下側半導体素子１ａはフェイスダウンで、バンプ１０を介して配線基板２と電気的な接続をとるようにして搭載されている。この時、半導体素子上のバンプは、例えば、半導体素子上の電極パッドに金属ワイヤーによるボンディングを行い、金属ワイヤーを引きちぎって形成される。その後、配線基板の配線パターンが形成されている表面上に、ペースト状またはフィルム状の熱硬化性樹脂接着剤を形成した後、この配線基板の表面に、前記バンプが形成されている半導体素子をフェイスダウンに配置して、半導体素子上に形成されたバンプと配線基板の配線パターンの位置合わせを行う。次いで、半導体チップを降下させて、半導体素子上に形成されたバンプを配線基板上に形成した樹脂接着剤中に埋入させて、半導体素子の背面より圧力と熱とを印加することにより、半導体チップ上に形成されたバンプを配線基板上の配線パターン表面に押圧し、同時に樹脂接着剤を熱硬化させて、半導体素子と配線基板との接合を完成する。この場合の半導体素子上のバンプと配線基板上の配線パターンとの電気的な接続は主に樹脂接着材の硬化収縮力と接着力によって確保維持される。なお、半導体素子を基板にフェイスダウン接続する方法は、上記の方法に限定されるものではなく、様々な方法によることも可能である。また、バンプの形成は、めっき法や転写法、印刷法といった他の技術によることも可能であり、バンプ材質として、金、銀、銅、ハンダ等の導電性材料を用いることができる。さらに、バンプは半導体素子の電極パッド上ではなく、配線基板の配線パターン上、あるいは半導体素子の電極パッド上と配線基板の配線パターン上の両方に形成することも可能である。加えて、接合方法についても、金属固相拡散を用いた方法や導電性樹脂を用いた方法等も適用可能である。その上、半導体素子と配線基板間に配設される樹脂接着剤は、半導体素子上のバンプと配線基板上の配線パターンとの接続を行った後に、半導体素子の外縁部から注入する方法によってもよい。そして、接合時には圧力と熱とを印加する方法だけではなく、所定の接合方法に応じ、圧力、熱、超音波振動のいずれかを組み合わせて用いることができる。さらに、凹部を有する上側半導体素子１ｃは、下側半導体素子１ａを収めるように、フェイスアップ状態で、積層に搭載されており、配線基板２とはワイヤ４によって電気的接続がされているとともに、上側半導体素子１ｃの凹部でない部分は配線基板２と接着剤３にて接続されている。なお、上側半導体素子１ｃの凹部でない部分であって、金属薄膜１３を配設した部分が、配線基板２上の接地電位を有する電極パッドに接触するように、上側半導体素子１ｃは配置され、接着には、部分的に導電性接着剤１５が用いられる。以上の状態にある、下側半導体素子１ａ及び上側半導体素子１ｃと配線基板２は封止樹脂５にて固められている。
【００３７】
上記の実施例１１の半導体装置によれば、上側の半導体素子の凹部でない部分が、配線基板に接続されている為、その部分が、上側の半導体素子を支持することになり、上側の半導体素子にワイヤーによるボンディングを行う際の衝撃により、上側の半導体素子が破壊することはない。また、上側半導体素子の凹部には、金属箔膜が配設されており、上記、金属薄膜を下側半導体素子の電磁シールドとして使用することができる。さらに、電磁シールドとして用いる場合の接地電位への接続を上側半導体素子の凹部でない部分に配設された金属薄膜と、配線基板上の電極パッドを介してとることができる。加えて、配線基板は、その内層に接地電位に接続された金属膜層を有するので、上記の金属膜層により、電磁シールドをより完全なものにすることができる。その上、配線基板上の信号線と、上記の金属膜層とで、伝送線路を形成することができるので、信号線を伝わる信号は距離によらず、良好に伝達する。
【００３８】
【発明の効果】
上記の発明によれば、スタックドＭＣＰ構造において、一部の半導体素子のノイズ等による誤動作防止を図れるとともに、半導体素子がワイヤーボンディングによる衝撃により破壊されるのを防止し、かつ、小型化の要請に反しない半導体素子の積層構造を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１実施例
【図２】本発明の第２実施例
【図３】本発明の第３実施例
【図４】本発明の第４実施例
【図５】本発明の第５実施例
【図６】本発明の第６実施例
【図７】本発明の第７実施例
【図８】本発明の第８実施例
【図９】本発明の第９実施例
【図１０】本発明の第１０実施例
【図１１】本発明の第１１実施例
【図１２】従来例１のスタックドＭＣＰの断面構造図
【図１３】従来例１のスタックドＭＣＰ；オーバーハングの例
【図１４】従来例２のスタックドＭＣＰの断面構造図
【図１５】従来例３のシールド用のリッド（蓋）を設けたパッケージ構造の断面図
【図１６】オーバーハング部へワイヤボンディングする際の不具合を説明する図
【符号の説明】
１　　半導体素子
１ａ　下側半導体素子
１ｂ　中間半導体素子
１ｃ　上側半導体素子
２　配線基板
３　接着剤
４　ワイヤ
５　封止樹脂
６　半田ボール
７　電極パターン
８　キャピラリ
９　リッド（金属蓋）
１０　バンプ
１１　貫通配線
１２　再配線
１３　金属薄膜
１４　絶縁膜
１５　導電性接着剤
１６　ＧＮＤ配線
１７　ＧＮＤ端子
１８　支持材
１９　外部封止体
２０　下部電極
２１　上部電極

Claims (4)

  1. 表面側配線層が中間絶縁層を貫通して形成された貫通孔を通じて裏面側配線層と電気的に接続され、かつ、実装用外部端子を有する配線基板と、
    前記配線基板の表面側に搭載され、前記表面側配線層と電気的に接続された電極パターンを有する第１の半導体回路素子と、
    前記第１の半導体素子を嵌合、または、内包するように、少なくとも、回路形成面とは逆面の一部に凹部が形成され、該凹部以外の前記回路形成面とは逆面の部分を接触部として、前記配線基板表面上に搭載され、前記配線基板の表面配線層と電気的に接続された電極パターンを有する第２の半導体回路素子とを備え、
    前記第１の半導体回路素子と、前記第２の半導体回路素子と、前記配線基板とが、封止用樹脂にて一体封止されていることを特徴とする半導体装置。
  2. 請求項１に記載した半導体装置であって、
    前記第２の半導体回路素子は、さらに、回路形成面とは逆面に電極パターンを備え、該逆面の電極パターンは前記第２の半導体回路素子の基板を貫通して形成された貫通孔内の貫通配線を通じて回路形成面側電極パターンと電気的に接続されていることを特徴とする半導体装置。
  3. 請求項１に記載した半導体装置であって、
    前記第２の半導体回路素子は、さらに、回路形成面と逆面に形成された凹部内に金属薄膜を形成したことを特徴とする半導体装置。
  4. 請求項１に記載した半導体装置であって、
    前記配線基板は、さらに、内層に、金属薄膜層を有し、該金属薄膜層は、接地用実装端子と電気的に接続されていることを特徴とする半導体装置。
JP2002292856A 2002-10-04 2002-10-04 半導体装置 Expired - Fee Related JP4052078B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002292856A JP4052078B2 (ja) 2002-10-04 2002-10-04 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002292856A JP4052078B2 (ja) 2002-10-04 2002-10-04 半導体装置

Publications (2)

Publication Number Publication Date
JP2004128356A true JP2004128356A (ja) 2004-04-22
JP4052078B2 JP4052078B2 (ja) 2008-02-27

Family

ID=32283985

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002292856A Expired - Fee Related JP4052078B2 (ja) 2002-10-04 2002-10-04 半導体装置

Country Status (1)

Country Link
JP (1) JP4052078B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005203776A (ja) * 2004-01-13 2005-07-28 Samsung Electronics Co Ltd マルチチップパッケージ、これに使われる半導体装置及びその製造方法
JP2006286824A (ja) * 2005-03-31 2006-10-19 Renesas Technology Corp 半導体装置及び撮像装置
JP2007103680A (ja) * 2005-10-05 2007-04-19 Matsushita Electric Ind Co Ltd 半導体装置
CN100416825C (zh) * 2004-12-02 2008-09-03 日月光半导体制造股份有限公司 多晶片的封装结构
US7989707B2 (en) 2005-12-14 2011-08-02 Shinko Electric Industries Co., Ltd. Chip embedded substrate and method of producing the same
CN106549009A (zh) * 2015-09-17 2017-03-29 半导体元件工业有限责任公司 层叠式半导体器件结构及其制作方法
CN107078124A (zh) * 2014-11-11 2017-08-18 德克萨斯仪器股份有限公司 用于具有半导体芯片的电子系统的封装
CN109427761A (zh) * 2017-08-28 2019-03-05 株式会社东芝 半导体装置、半导体装置的制造方法以及半导体封装的制造方法

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005203776A (ja) * 2004-01-13 2005-07-28 Samsung Electronics Co Ltd マルチチップパッケージ、これに使われる半導体装置及びその製造方法
CN100416825C (zh) * 2004-12-02 2008-09-03 日月光半导体制造股份有限公司 多晶片的封装结构
JP2006286824A (ja) * 2005-03-31 2006-10-19 Renesas Technology Corp 半導体装置及び撮像装置
JP2007103680A (ja) * 2005-10-05 2007-04-19 Matsushita Electric Ind Co Ltd 半導体装置
JP4716836B2 (ja) * 2005-10-05 2011-07-06 パナソニック株式会社 半導体装置
US9768122B2 (en) 2005-12-14 2017-09-19 Shinko Electric Industries Co., Ltd. Electronic part embedded substrate and method of producing an electronic part embedded substrate
US7989707B2 (en) 2005-12-14 2011-08-02 Shinko Electric Industries Co., Ltd. Chip embedded substrate and method of producing the same
EP2290682A3 (en) * 2005-12-14 2011-10-05 Shinko Electric Industries Co., Ltd. Package with a chip embedded between two substrates and method of manufacturing the same
US8793868B2 (en) 2005-12-14 2014-08-05 Shinko Electric Industries Co., Ltd. Chip embedded substrate and method of producing the same
US9451702B2 (en) 2005-12-14 2016-09-20 Shinko Electric Industries Co., Ltd. Chip embedded substrate and method of producing the same
US10134680B2 (en) 2005-12-14 2018-11-20 Shinko Electric Industries Co., Ltd. Electronic part embedded substrate and method of producing an electronic part embedded substrate
CN107078124A (zh) * 2014-11-11 2017-08-18 德克萨斯仪器股份有限公司 用于具有半导体芯片的电子系统的封装
JP2017535960A (ja) * 2014-11-11 2017-11-30 日本テキサス・インスツルメンツ株式会社 半導体チップを有する電子システムのためのパッケージ
EP3218930A4 (en) * 2014-11-11 2018-07-25 Texas Instruments Incorporated Package for electronic system having semiconductor chips
CN107078124B (zh) * 2014-11-11 2020-11-06 德克萨斯仪器股份有限公司 用于具有半导体芯片的电子系统的封装
CN106549009A (zh) * 2015-09-17 2017-03-29 半导体元件工业有限责任公司 层叠式半导体器件结构及其制作方法
CN106549009B (zh) * 2015-09-17 2021-07-27 半导体元件工业有限责任公司 层叠式半导体器件结构及其制作方法
CN109427761A (zh) * 2017-08-28 2019-03-05 株式会社东芝 半导体装置、半导体装置的制造方法以及半导体封装的制造方法
KR20190024634A (ko) * 2017-08-28 2019-03-08 가부시끼가이샤 도시바 반도체 장치, 반도체 장치의 제조 방법 및 반도체 패키지의 제조 방법
US10510726B2 (en) 2017-08-28 2019-12-17 Kabushiki Kaisha Toshiba Semiconductor device, method for manufacturing semiconductor device, and method for manufacturing semiconductor package
KR102122271B1 (ko) * 2017-08-28 2020-06-15 가부시끼가이샤 도시바 반도체 장치, 반도체 장치의 제조 방법 및 반도체 패키지의 제조 방법
CN109427761B (zh) * 2017-08-28 2022-10-21 株式会社东芝 半导体装置、半导体装置的制造方法以及半导体封装的制造方法

Also Published As

Publication number Publication date
JP4052078B2 (ja) 2008-02-27

Similar Documents

Publication Publication Date Title
JP4058642B2 (ja) 半導体装置
US9760754B2 (en) Printed circuit board assembly forming enhanced fingerprint module
JP2008204462A (ja) 半導体パッケージ、半導体パッケージを備える集積回路カード及びその製造方法
JP2002373969A (ja) 半導体装置及び半導体装置の製造方法
JP2008166527A (ja) 半導体装置およびその製造方法
JP4876618B2 (ja) 半導体装置および半導体装置の製造方法
JP2004134669A (ja) Ｉｃチップ内蔵多層基板及びその製造方法
JP2006310649A (ja) 半導体装置パッケージおよびその製造方法、ならびに半導体装置パッケージ用一括回路基板
US20030183944A1 (en) Semiconductor device and manufacturing method for the same, circuit board, and electronic device
JP4052078B2 (ja) 半導体装置
JP2000138317A (ja) 半導体装置及びその製造方法
JP3693057B2 (ja) 半導体装置の製造方法
US7847414B2 (en) Chip package structure
JP2005311293A (ja) 半導体チップ、半導体装置、半導体装置の製造方法及び電子機器
JP2004087936A (ja) 半導体装置及び半導体装置の製造方法並びに電子機器
JP3800910B2 (ja) 半導体装置およびその製造方法ならびに電子機器
JP2004288815A (ja) 半導体装置及びその製造方法
JPH09330952A (ja) プリント回路基板および半導体チップの積層方法
JP4310631B2 (ja) 半導体装置、回路基板並びに電子機器
JP2007234683A (ja) 半導体装置およびその製造方法
US20090179326A1 (en) Semiconductor device package
JP3033541B2 (ja) Ｔａｂテープ、半導体装置及び半導体装置の製造方法
JPH11354580A (ja) 半導体装置及びその製造方法
JP2008034762A (ja) 回路装置
JP2005228901A (ja) 半導体装置

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040610

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040610

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050816

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070522

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070828

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071023

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071126

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101214

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4052078

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101214

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111214

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111214

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111214

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111214

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121214

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121214

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131214

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees