JP2008166527A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2008166527A
JP2008166527A JP2006355025A JP2006355025A JP2008166527A JP 2008166527 A JP2008166527 A JP 2008166527A JP 2006355025 A JP2006355025 A JP 2006355025A JP 2006355025 A JP2006355025 A JP 2006355025A JP 2008166527 A JP2008166527 A JP 2008166527A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor chip
semiconductor device
opening
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006355025A
Other languages
English (en)
Inventor
Masanori Onodera
正徳 小野寺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Spansion LLC
Original Assignee
Spansion LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Spansion LLC filed Critical Spansion LLC
Priority to JP2006355025A priority Critical patent/JP2008166527A/ja
Priority to US12/004,920 priority patent/US8598717B2/en
Priority to TW96149657A priority patent/TWI376781B/zh
Priority to US12/005,870 priority patent/US20090020885A1/en
Priority to PCT/US2007/026472 priority patent/WO2008082644A1/en
Publication of JP2008166527A publication Critical patent/JP2008166527A/ja
Priority to US14/067,717 priority patent/US8765529B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1076—Shape of the containers
    • H01L2225/1088—Arrangements to limit the height of the assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】製造コストの増加を抑制し半導体装置を小型化することが可能な半導体装置およびその製造方法を提供すること。
【解決手段】本発明は、第１基板１０と、第１基板１０上に搭載された第１半導体チップ２０を有する突出部２８と、第１基板１０上に設けられ、第１基板１０と電気的に接続された第２基板３０と、第２基板３０上に搭載された第２半導体チップ４０と、を具備し、第２基板３０は開口部５２を有し、突出部２８が開口部５２内に配置されている半導体装置およびその製造方法である。
【選択図】図４

Description

本発明は半導体装置およびその製造方法に関し、特に内蔵半導体装置を積層した半導体装置およびその製造方法に関する。
近年、例えば、移動体電話機のような携帯型電子機器やＩＣメモリカードの不揮発性記憶媒体等に用いられる半導体装置はその小型化が求められている。そのためには、半導体チップを効率的にパッケージングする技術が求められている。その１つの手法として、半導体チップを搭載したパッケージ（内蔵半導体装置）を積層させるパッケージ・オン・パッケージ（ＰｏＰ）を用いた技術がある。
図１は従来例１に係るＰｏＰを用いた半導体装置を示した断面図である。図１を参照に、ガラスエポキシ基板等の第１基板１０に第１半導体チップ２０がダイ付け材２２を用い複数積層され搭載されている。第１半導体チップ２０のパッド電極２４と第１基板１０のパッド電極１８とはワイヤ２６を用い電気的に接続されている。第１半導体チップ２０はエポキシ樹脂等の樹脂封止部２８（突出部）により樹脂封止されている。第１基板１０の第１半導体チップ２０が搭載された面には第２基板３０ａと接続するための半田ボール３４を設けるランド電極１６が設けられている。第１基板１０の第１半導体チップ２０が搭載された面と反対の面には、ランド電極１２が設けられ、ランド電極１２には半田ボール１４が設けられている。第１基板１０にはパッド電極１８を接続する配線やランド電極１６とランド電極１２を接続する接続部も設けられているが、説明を省略する。
第１基板１０の第１半導体チップ２０側にはガラスエポキシ基板等の第２基板３０ａが設けられている。第２基板３０ａの第１基板１０側にはランド電極３２が設けられている。第２基板３０ａはランド電極３２に設けられた半田ボール３４により第１基板１０と電気的に接続されている。第２基板３０ａの第１基板１０と反対側には第２半導体チップ４０がダイ付け材４２を用い複数積層され搭載されている。第２半導体チップ４０のパッド電極４４と第２基板３０ａのパッド電極３６とはワイヤ４６を用い電気的に接続されている。第２半導体チップ４０はエポキシ樹脂等の樹脂封止部４８により樹脂封止されている。第２基板３０ａにはパッド電極３６を接続する配線やパッド電極３６とランド電極３２を接続する接続部も設けられているが、説明を省略する。
図２は従来例２に係るＰｏＰを用いた半導体装置の断面図である。図２を参照に、図１の従来例１と比較し、樹脂封止部２８の上面が接着剤５０を用い第２基板３０ａに固着されている。その他の構成は従来例１と同じであり、同じ部材は同じ符号を付し説明を省略する。図３は従来例３に係るＰｏＰを用いた半導体装置の断面図である。図３を参照に、図１の従来例１に対し、第１半導体チップ６０は積層されておらず、バンプ６２を用い第１基板１０のパッド電極１７にフリップチップ実装（フェースダウン実装）されている。第１基板１０と第１半導体チップ６０との間はエポキシ樹脂からなるアンダーフィル材６４が設けられている。その他の構成は従来例１と同じであり同じ部材は同じ符号を付し説明を省略する。
特許文献１には、基板に開口部を設け、基板の開口部の一面にサポートテープを設け、半導体チップを開口部内に設けるようにサポートテープに搭載する技術が開示されている。また、特許文献２には、積層された基板の間に、基板に搭載された半導体チップが配置される開口部を有する中間基板を備える技術が開示されている。
特開２００３−１３３５２１号公報 特開２００３−７９７２号公報
特許文献１に記載の技術を用いることにより従来例１から従来例３に示した半導体装置の小型化が可能となる。しかしながら、特許文献１の技術では、半導体チップをサポートテープに搭載するため、製造コストが増加する。
本発明は、上記課題に鑑みなされたものであり、製造コストの増加を抑制し半導体装置を小型化することが可能な半導体装置およびその製造方法を提供することを目的とする。
本発明は、第１基板上と、該第１基板上に搭載された第１半導体チップを有する突出部と、前記第１基板上に設けられ、前記第１基板と電気的に接続された第２基板と、前記第２基板上に搭載された第２半導体チップと、を具備し、前記第２基板は中央部に開口部を有し、前記突出部が前記開口部内に配置されている半導体装置である。本発明によれば、製造コストの増加を抑制し半導体装置を小型化することができる。
上記構成において、前記第２半導体チップが搭載された前記第２基板の領域は前記開口部の領域を含む構成とすることができる。この構成によれば、第２半導体チップの周囲が完全に第２基板に搭載されることにより、耐衝撃性を向上させることができる。
上記構成において、前記第２半導体チップは、前記第２基板と接続するための電極を有し、前記電極は前記第２基板の直上に配置された構成とすることができる。この構成によれば、ワイヤボンディングの際、第２基板に加えた熱または超音波を効率的に電極に伝えることができる。よって、ワイヤボンディング時の良品率を維持することができる。
上記構成において、前記突出部の上面と前記第２半導体チップの下面とを固着する固着部を有する構成とすることができる。この構成によれば、機械的な衝撃を受けた場合も損傷を受けやすい最下層の第２半導体チップを保護することができる。
上記構成において、前記固着部は前記開口部内に充満している構成とすることができる。この構成によれば、最下層の第２半導体チップ下の開口部を固着部で完全に覆うことができる。これにより、第２半導体チップの機械的ストレスに対する耐性を大幅に向上させることができる。
上記構成において、前記固着部はシリコーンを含有する接着剤を含む構成とすることができる。この構成によれば、第２半導体チップと樹脂封止部との熱応力を緩和することができる。
上記構成において、前記突出部は前記第１半導体チップを封止する樹脂封止部を含む構成とすることができる。また、上記構成において、前記１半導体チップは前記第１基板上にフェースダウン実装され、前記突出部は前記第１半導体チップである構成とすることができる。この構成によれば、第１半導体チップをチップ厚が厚くなるフェースダウン実装した場合においても半導体装置を小型化させることができる。
上記構成において、前記第１半導体チップは積層された複数の半導体チップを有する構成とすることができる。この構成によれば、第１半導体チップが積層された場合においても半導体装置を小型化させることができる。
上記構成において、前記第１基板と前記第２基板とを接続する接続端子を具備する構成とすることができる。この構成によれば、第１基板と第２基板との間隔を狭くできるため、接続端子の横方向の間隔を狭くすることができる。
本発明は、第１基板上に第１半導体チップを搭載する工程と、開口部を有する第２基板上に第２半導体チップを搭載する工程と、前記第２基板の前記開口部に前記第１半導体チップを有する突出部が配置されるように、前記第１基板と前記第２基板とを接続させる工程と、を有する半導体装置の製造方法である。本発明によれば、製造コストの増加を抑制し半導体装置を小型化することができる。
本発明によれば、製造コストの増加を抑制し半導体装置を小型化することが可能な半導体装置およびその製造方法を提供することができる。
以下、図面を用い本発明に係る実施例について説明する。
実施例１は、第１半導体チップを有する突出部が樹脂封止部２８であり、樹脂封止部２８の上面が第２半導体チップ４０の背面に接着剤５０を用い固着された例である。図４を参照に、実施例１に係る半導体装置は、従来例２の図２に比較し、第２基板３０がその中央部に開口部５２を有し、第１半導体チップ２０を有する樹脂封止部２８（突出部）が開口部５２内に配置されている。突出部である樹脂封止部２８の上面と第２半導体チップの下面とは、ダイ付け材４２および接着剤５０により固着されている。その他の構成は図２と同じであり同じ部材は同じ符号を付し説明を省略する。
図５は第２基板３０に設けられた開口部５２と第２半導体チップ４０および第２半導体チップ４０のパッド電極４４との位置関係を示す平面図である。第２半導体チップ４０は開口部５２を含むように設けられている。つまり、第２基板３０に第２半導体チップ４０が搭載された領域は開口部５２を含む。また、第２基板３０と電気的に接続するためのパッド電極４４は第２基板３０の直上に設けられている。つまり、パッド電極４４を第２基板３０の上面に投影した領域は第２基板３０の開口部５２にはない。
図６（ａ）から図７（ｃ）を用い、実施例１に係る半導体装置の製造方法について説明する。図６（ａ）を参照に、中央部に開口部５２を有する第２基板３０に例えば金や銅等の金属よりなるランド電極３２およびパッド電極３６を形成する。第２基板３０の厚さは例えば３００μｍである。図６（ｂ）を参照に、第２基板３０上に例えばポリイミド樹脂からなるダイアタッチフィルム等のダイ付け材４２を用い、第２半導体チップ４０を搭載する。さらにダイ付け材４２を用い第２半導体チップ４０を複数積層し搭載する。第２半導体チップ４０のパッド電極４４と第２基板３０のパッド電極３６とを金属ワイヤ４６を用い接続する。図６（ｃ）を参照に、第２半導体チップ４０を例えばエポキシ樹脂からなる樹脂封止部４８を用い封止する。図６（ｄ）を参照に、第２基板３０のランド電極３２に半田ボール３４を形成する。
図７（ａ）を参照に、第１基板１０に第１半導体チップ２０を複数積層し搭載する。第１半導体チップ２０を例えばエポキシ樹脂からなる樹脂封止部２８を用い封止する。これにより、第１半導体チップ２０を有する突出部である樹脂封止部２８が形成される。第１基板１０のランド電極１２に半田ボール１４を形成する。樹脂封止部２８の上面に、デスペンサ５４を用い、シリコーン系の接着剤５０を設ける。図７（ｂ）を参照に、第２基板３０の開口部５２に突出部である樹脂封止部２８を配置する。図７（ｃ）を参照に、半田ボール３４をリフローすることにより、半田ボール３４により第１基板１０と第２基板３０とが電気的に接続される。また、接着剤５０により、第２半導体チップ４０と樹脂封止部２８とがダイ付け材４２および接着剤５０により機械的に接続され固着される。以上により、実施例１に係る半導体装置が完成する。
実施例１によれば、樹脂封止部２８が開口部５２内に配置されている。開口部５２内に突出している樹脂封止部２８を配置することにより、半導体装置の高さを低くすることができる。例えば、第２基板３０の厚さが３００μｍの場合、接着剤５０の厚さが約５０μｍとすると、従来例２に比べ、半導体装置の高さを約２５０μｍ低くすることができる。さらに、半田ボール３４を小さくすることができるため、横方向の半導体装置の寸法を小さくすることもできる。第２半導体チップ４０は第２基板３０上に搭載されているため、特許文献１のようにサポートテープを用いる必要がなく製造コストを抑制することができる。さらに、第２半導体チップ４０が第２基板３０に保持されることより、耐衝撃性を向上させることができる。
また、図５のように、第２半導体チップ４０が開口部５２を含むように第２基板３０に搭載されている。つまり、第２半導体チップ４０が搭載された第２基板３０の領域は、第２基板３０の開口部５２の領域を含んでいる。これにより、第２半導体チップ４０の周囲が第２基板３０に完全に保持されることより、耐衝撃性をより向上させることができる。さらに、第２半導体チップ４０は、第２基板３０と接続するためのパッド電極４４を有し、パッド電極４４は第２基板３０の直上に配置されている。これにより、第２基板３０に開口部５２を設けた場合もワイヤ４６を形成する際、第２基板３０に加えた熱または超音波を効率的にパッド電極４４に伝えることができる。よって、ワイヤ４６のワイヤボンディング時の良品率を維持することができる。
さらに、図４のように、樹脂封止部２８の上面と第２半導体チップ４０の下面とは固着部であるダイ付け材４２および接着剤５０により固着されている。これにより、最下層の第２半導体チップ４０が樹脂封止部２８の上面により保護される。よって、機械的な衝撃を受けた場合も損傷を受けやすい最下層の第２半導体チップ４０を保護することができる。特に第２半導体チップ４０の膜厚が１００μｍ以下となった場合は、機械的な衝撃を受けた場合も損傷を受けやすく、実施例１のように、樹脂封止部２８の上面と第２半導体チップ４０の下面とを固着させることが有効である。
接着剤５０はシリコーンを含有する弾性接着剤であり、固着部はシリコーンを含有する弾性接着剤を含んでいる。シリコーンを含有する弾性接着剤は半田が溶融する温度においても変質が生じない。第２半導体チップ４０と樹脂封止部２８とは温度変化等により熱応力を受ける。しかし、接着剤５０としてシリコーンを含有する弾性接着剤を用いることにより。この熱応力を緩和することができる。また、シリコーンを含有する弾性接着剤は熱伝導性に優れることから、第２半導体チップ４０において発生した熱を効率的に放出させることができる。
さらに、第１半導体チップ２０は積層された複数の第１半導体チップ２０を有している。第１半導体チップ２０が積層された場合、第１基板１０と第２基板３０との高さは高くなり半導体装置が大型化する。そこで、実施例１を用いることにより、有効に半導体装置を小型化させることができる。なお、第１半導体チップ２０は１層であっても、半導体装置を小型化させる効果を奏することができる。
実施例２は、第１半導体チップ６０を有する突出部がフェースダウン実装された第１半導体チップ６０であり、第１半導体チップ６０の上面（すなわち、第１半導体チップ６０の回路が設けられていない面）が第２半導体チップ４０の背面に接着剤５０を用い固着された例である。図８を参照に、第１半導体チップ２０は、バンプ６２を用い第１基板１０のパッド電極１７にフリップチップ実装（フェースダウン実装）されている。第１基板１０と第１半導体チップ６０との間はエポキシ樹脂からなるアンダーフィル材６４が設けられている。その他の構成は実施例１と同じであり、同じ部材は同じ符号を付し説明を省略する。
実施例２のように、第１半導体チップ６０は第１基板１０上にフェースダウン実装され、開口部５２に第１半導体チップ６０を配置することもできる。フェースダウン実装する場合、第１半導体チップ６０の膜厚は例えば１５０μｍとフェースアップ実装した場合より厚くなる。そこで、実施例２によれば、有効に半導体装置を小型化させることができる。
実施例３は、第１半導体チップを有する突出部が樹脂封止部２８であり、樹脂封止部２８の上面が第２半導体チップ４０の背面に固着されていない例である。図９を参照に、樹脂封止部２８の上面が第２半導体チップ４０の背面に固着されていない。つまり、第２半導体チップ４０は樹脂封止部２８から空間を隔てて設けられている。その他の構成は、実施例１と同じであり同じ部材は同じ符号を付し説明を省略する。
実施例４は、第１半導体チップ６０を有する突出部がフェースダウン実装された第１半導体チップ６０であり、第１半導体チップ６０の上面が第２半導体チップ４０の背面に固着されていない例である。図１０を参照に、第１半導体チップ６０の上面が第２半導体チップ４０の背面に固着されていない。つまり、第２半導体チップ４０は第１半導体チップ２０から空間を隔てて設けられている。その他の構成は、実施例２と同じであり同じ部材は同じ符号を付し説明を省略する。
実施例３および実施例４によれば、最下層の第２半導体チップ４０が樹脂封止部２８または第１半導体チップ６０に保護されていないため、機械的強度は低下するものの、樹脂封止部２８または第１半導体チップ６０の上面を第２半導体チップ４０の下面に固着させないため、製造コストを抑制することができる。
実施例５は、第１半導体チップを有する突出部が樹脂封止部２８であり、開口部５２内に接着剤５０ａが充満している例である。図１１を参照に、開口部５２内に接着剤５０ａが充満している。言い換えれば、突出部である樹脂封止部２８の側面と開口部５２の側面の間にも接着剤５０ａが設けられている。その他の構成は、実施例１と同じであり同じ部材は同じ符号を付し説明を省略する。
実施例６は、第１半導体チップ６０を有する突出部がフェースダウン実装された第１半導体チップ６０であり、開口部５２内に接着剤５０ａが充満している例である。図１１を参照に、開口部５２内に接着剤５０ａが充満している。その他の構成は、実施例２と同じであり同じ部材は同じ符号を付し説明を省略する。
実施例５および実施例６によれば、最下層の第２半導体チップ４０下の開口部５２を接着剤５０を含む固着部で完全に覆うことができる。これにより、第２半導体チップ４０の機械的ストレスに対する耐性を大幅に向上させることができる。さらに、上下のパッケージ間の接着面積が増すため、例えば半導体装置の落下に対する耐性が大幅に改善する。よって、実施例５および実施例６に係る半導体装置は、特に落下への耐性が要求される電子機器において有利となる。
実施例１から実施例６において、第１基板１０と第２基板３０とを接続する半田ボール（接続端子）を有している。半田としては、例えば鉛錫（ＰｂＳｎ）半田、鉛フリー半田（ＳｎＡｇＣｕ等）、錫亜鉛（ＳｎＺｎ）半田等を用いることができる。半田以外の金属であっても、例えばＡｕやＣｕ等の金属ならなるバンプを用いることもできる。このように、接続端子は第１基板１０と第２基板３０とを電気的に接続する機能を有する突起状の導体であれば良い。本発明によれば、第１基板１０と第２基板３０との間隔を狭くできるため、接続端子の横方向の間隔を狭くでき、半導体装置を小型化することができる。
第２半導体チップ４０は第２基板３０にフェースアップ実装された場合を例に説明したがフェースダウンで実装されていてもよい。突出部として樹脂封止部２８またはフェースダウン実装された第１半導体チップ６０の例を説明したが、例えば、フェースダウン実装された第１半導体チップ６０を封止する樹脂封止部であってもよい。このように、突出部は第１半導体チップを有し、第１基板より突出している部分であれば良い。固着部としてダイ付け材４２および接着剤５０の例を説明したが、固着部は突出部と第２半導体チップとを固着する機能を有していれば良い。
以上、本発明の好ましい実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
図１は従来例１に係る半導体装置の断面図である。 図２は従来例２に係る半導体装置の断面図である。 図３は従来例３に係る半導体装置の断面図である。 図４は実施例１に係る半導体装置の断面図である。 図５は実施例１に係る半導体装置の第２基板の平面図である。 図６は実施例１に係る半導体装置の製造方法を示す断面図（その１）である。 図７は実施例１に係る半導体装置の製造方法を示す断面図（その２）である。 図８は実施例２に係る半導体装置の断面図である。 図９は実施例３に係る半導体装置の断面図である。 図１０は実施例４に係る半導体装置の断面図である。 図１１は実施例５に係る半導体装置の断面図である。 図１２は実施例６に係る半導体装置の断面図である。
符号の説明
１０ 第１基板
２０ 第１半導体チップ
２８ 樹脂封止部
３０ 第２基板
４０ 第２半導体チップ
５０ 接着剤
５２ 開口部
６０ 第１半導体チップ

Claims (11)

  1. 第１基板上と、
    該第１基板上に搭載された第１半導体チップを有する突出部と、
    前記第１基板上に設けられ、前記第１基板と電気的に接続された第２基板と、
    前記第２基板上に搭載された第２半導体チップと、を具備し、
    前記第２基板は中央部に開口部を有し、前記突出部が前記開口部内に配置されている半導体装置。
  2. 前記第２半導体チップが搭載された前記第２基板の領域は前記開口部の領域を含む請求項１記載の半導体装置。
  3. 前記第２半導体チップは、前記第２基板と接続するための電極を有し、
    前記電極は前記第２基板の直上に配置された請求項１または２記載の半導体装置。
  4. 前記突出部の上面と前記第２半導体チップの下面とを固着する固着部を有する請求項１から３のいずれか一項記載の半導体装置。
  5. 前記固着部は前記開口部内に充満している請求項４記載の半導体装置。
  6. 前記固着部はシリコーンを含有する接着剤を含む請求項４または５記載の半導体装置。
  7. 前記突出部は前記第１半導体チップを封止する樹脂封止部を含む請求項１から６のいずれか一項記載の半導体装置。
  8. 前記第１半導体チップは前記第１基板上にフェースダウン実装され、
    前記突出部は前記第１半導体チップである請求項１から６のいずれか一項記載の半導体装置。
  9. 前記第１半導体チップは積層された複数の半導体チップを有する請求項１から６のいずれか一項記載の半導体装置。
  10. 前記第１基板と前記第２基板とを接続する接続端子を具備する請求項１から９のいずれか一項記載の半導体装置。
  11. 第１基板上に第１半導体チップを搭載する工程と、
    開口部を有する第２基板上に第２半導体チップを搭載する工程と、
    前記第２基板の前記開口部に前記第１半導体チップを有する突出部が配置されるように、前記第１基板と前記第２基板とを接続させる工程と、を有する半導体装置の製造方法。
JP2006355025A 2006-12-27 2006-12-28 半導体装置およびその製造方法 Pending JP2008166527A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2006355025A JP2008166527A (ja) 2006-12-28 2006-12-28 半導体装置およびその製造方法
US12/004,920 US8598717B2 (en) 2006-12-27 2007-12-21 Semiconductor device and method for manufacturing the same
TW96149657A TWI376781B (en) 2006-12-28 2007-12-24 Semiconductor device and method of manufacturing the same
US12/005,870 US20090020885A1 (en) 2006-12-28 2007-12-28 Semiconductor device and method of manufacturing the same
PCT/US2007/026472 WO2008082644A1 (en) 2006-12-28 2007-12-28 Semiconductor device and method of manufacturing the same
US14/067,717 US8765529B2 (en) 2006-12-27 2013-10-30 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006355025A JP2008166527A (ja) 2006-12-28 2006-12-28 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2008166527A true JP2008166527A (ja) 2008-07-17

Family

ID=39327199

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006355025A Pending JP2008166527A (ja) 2006-12-27 2006-12-28 半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US20090020885A1 (ja)
JP (1) JP2008166527A (ja)
TW (1) TWI376781B (ja)
WO (1) WO2008082644A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8426956B2 (en) 2009-10-22 2013-04-23 Samsung Electronics Co., Ltd. Semiconductor package structure having plural packages in a stacked arrangement
KR20150055438A (ko) * 2013-11-13 2015-05-21 삼성전기주식회사 인쇄회로기판, 이를 포함하는 반도체 패키지 및 인쇄회로기판 제조 방법
TWI491018B (zh) * 2012-08-01 2015-07-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
JP2016511552A (ja) * 2013-03-15 2016-04-14 クアルコム，インコーポレイテッド 低減された高さのパッケージオンパッケージ構造
KR101930689B1 (ko) * 2012-05-25 2018-12-19 삼성전자주식회사 반도체 장치
JP2019519103A (ja) * 2016-06-30 2019-07-04 マイクロン テクノロジー，インク． １つ以上の窓を含むパッケージオンパッケージ半導体デバイスアセンブリ並びに関連する方法及びパッケージ
US10879219B2 (en) 2010-12-16 2020-12-29 Intel Corporation Lower IC package structure for coupling with an upper IC package to form a package-on-package (PoP) assembly and PoP assembly including such a lower IC package structure
US11508688B2 (en) 2016-03-24 2022-11-22 Shinkawa Ltd. Bonding apparatus including a heater and a cooling flow path used for stacking a plurality of semiconductor chips

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101131138B1 (ko) * 2006-01-04 2012-04-03 삼성전자주식회사 다양한 크기의 볼 패드를 갖는 배선기판과, 그를 갖는반도체 패키지 및 그를 이용한 적층 패키지
US8704350B2 (en) * 2008-11-13 2014-04-22 Samsung Electro-Mechanics Co., Ltd. Stacked wafer level package and method of manufacturing the same
JP5259369B2 (ja) * 2008-12-16 2013-08-07 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
US20100327419A1 (en) * 2009-06-26 2010-12-30 Sriram Muthukumar Stacked-chip packages in package-on-package apparatus, methods of assembling same, and systems containing same
KR20110074135A (ko) * 2009-12-24 2011-06-30 삼성전자주식회사 내장 회로 기판을 구비한 시스템 인 패키지
TWI501380B (zh) * 2010-01-29 2015-09-21 Nat Chip Implementation Ct Nat Applied Res Lab 多基板晶片模組堆疊之三維系統晶片結構
US9105647B2 (en) * 2010-05-17 2015-08-11 Stats Chippac, Ltd. Method of forming perforated opening in bottom substrate of flipchip pop assembly to reduce bleeding of underfill material
US9123555B2 (en) * 2013-10-25 2015-09-01 Invensas Corporation Co-support for XFD packaging
US9627367B2 (en) * 2014-11-21 2017-04-18 Micron Technology, Inc. Memory devices with controllers under memory packages and associated systems and methods
WO2017188944A1 (en) * 2016-04-27 2017-11-02 Intel Corporation High density multiple die structure
TWI611542B (zh) * 2016-08-24 2018-01-11 矽品精密工業股份有限公司 電子封裝結構及其製法
US10388637B2 (en) * 2016-12-07 2019-08-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a 3D interposer system-in-package module
US10797039B2 (en) * 2016-12-07 2020-10-06 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a 3D interposer system-in-package module

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5869894A (en) * 1997-07-18 1999-02-09 Lucent Technologies Inc. RF IC package
TW472330B (en) * 1999-08-26 2002-01-11 Toshiba Corp Semiconductor device and the manufacturing method thereof
JP2001077293A (ja) * 1999-09-02 2001-03-23 Nec Corp 半導体装置
JP2001156251A (ja) * 1999-11-25 2001-06-08 Mitsubishi Electric Corp 半導体装置
TWI239611B (en) * 2004-04-19 2005-09-11 Advanced Semiconductor Eng Multi chip module with embedded package configuration and method for manufacturing the same
KR100635066B1 (ko) * 2004-06-03 2006-10-16 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그의 제조 방법
US7106636B2 (en) * 2004-06-22 2006-09-12 Intel Corporation Partitionable memory device, system, and method
US7279786B2 (en) * 2005-02-04 2007-10-09 Stats Chippac Ltd. Nested integrated circuit package on package system
JP2006216911A (ja) * 2005-02-07 2006-08-17 Renesas Technology Corp 半導体装置およびカプセル型半導体パッケージ
US7528474B2 (en) * 2005-05-31 2009-05-05 Stats Chippac Ltd. Stacked semiconductor package assembly having hollowed substrate
US20070216008A1 (en) * 2006-03-20 2007-09-20 Gerber Mark A Low profile semiconductor package-on-package
US20080042265A1 (en) * 2006-08-15 2008-02-21 Merilo Leo A Chip scale module package in bga semiconductor package

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8426956B2 (en) 2009-10-22 2013-04-23 Samsung Electronics Co., Ltd. Semiconductor package structure having plural packages in a stacked arrangement
US10879219B2 (en) 2010-12-16 2020-12-29 Intel Corporation Lower IC package structure for coupling with an upper IC package to form a package-on-package (PoP) assembly and PoP assembly including such a lower IC package structure
KR101930689B1 (ko) * 2012-05-25 2018-12-19 삼성전자주식회사 반도체 장치
TWI491018B (zh) * 2012-08-01 2015-07-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US9153542B2 (en) 2012-08-01 2015-10-06 Advanced Semiconductor Engineering, Inc. Semiconductor package having an antenna and manufacturing method thereof
JP2016511552A (ja) * 2013-03-15 2016-04-14 クアルコム，インコーポレイテッド 低減された高さのパッケージオンパッケージ構造
KR20150055438A (ko) * 2013-11-13 2015-05-21 삼성전기주식회사 인쇄회로기판, 이를 포함하는 반도체 패키지 및 인쇄회로기판 제조 방법
KR102107034B1 (ko) 2013-11-13 2020-05-07 삼성전기주식회사 인쇄회로기판, 이를 포함하는 반도체 패키지 및 인쇄회로기판 제조 방법
US11508688B2 (en) 2016-03-24 2022-11-22 Shinkawa Ltd. Bonding apparatus including a heater and a cooling flow path used for stacking a plurality of semiconductor chips
JP2019519103A (ja) * 2016-06-30 2019-07-04 マイクロン テクノロジー，インク． １つ以上の窓を含むパッケージオンパッケージ半導体デバイスアセンブリ並びに関連する方法及びパッケージ
US10777530B2 (en) 2016-06-30 2020-09-15 Micron Technology, Inc. Package-on-package semiconductor device assemblies including one or more windows and related methods and packages

Also Published As

Publication number Publication date
TWI376781B (en) 2012-11-11
TW200834874A (en) 2008-08-16
US20090020885A1 (en) 2009-01-22
WO2008082644A1 (en) 2008-07-10

Similar Documents

Publication Publication Date Title
JP2008166527A (ja) 半導体装置およびその製造方法
JP5095074B2 (ja) パッケージ積層構造
JP2644711B2 (ja) 金属の回路基板を有するチップスケールのパッケージ
US7579690B2 (en) Semiconductor package structure
US7723836B2 (en) Chip stack structure having shielding capability and system-in-package module using the same
US8026584B2 (en) Semiconductor package, module, system having solder ball coupled to chip pad and manufacturing method thereof
US8269328B2 (en) Stacked die package for peripheral and center device pad layout device
US7256072B2 (en) Semiconductor device, electronic device, electronic apparatus, and method of manufacturing semiconductor device
US20080211079A1 (en) Heat dissipation methods and structures for semiconductor device
JP2008166438A (ja) 半導体装置およびその製造方法
US20070257348A1 (en) Multiple chip package module and method of fabricating the same
WO1997020347A1 (en) Semiconductor device, process for producing the same, and packaged substrate
US11869829B2 (en) Semiconductor device with through-mold via
US20070166882A1 (en) Methods for fabricating chip-scale packages having carrier bonds
US7187070B2 (en) Stacked package module
US20050110166A1 (en) Semiconductor device, electronic device, electronic apparatus, method of manufacturing semiconductor device, and method of manufacturing electronic device
WO2007051101A2 (en) Closed loop thermally enhanced flip chip bga
US7847414B2 (en) Chip package structure
JP2007150346A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2007234683A (ja) 半導体装置およびその製造方法
JPH11176873A (ja) Ｂｇａ形半導体装置およびその実装構造体
JP2003133509A (ja) 半導体パッケージ及びその製造方法
JP2000232198A (ja) 半導体集積回路装置およびその製造方法
JP2002270762A (ja) 半導体装置
US7759791B2 (en) High density IC module