JP2002270762A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2002270762A
JP2002270762A JP2001067456A JP2001067456A JP2002270762A JP 2002270762 A JP2002270762 A JP 2002270762A JP 2001067456 A JP2001067456 A JP 2001067456A JP 2001067456 A JP2001067456 A JP 2001067456A JP 2002270762 A JP2002270762 A JP 2002270762A
Authority
JP
Japan
Prior art keywords
semiconductor device
interposer
motherboard
semiconductor
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001067456A
Other languages
English (en)
Inventor
Keisuke Matsunami
敬祐 松波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001067456A priority Critical patent/JP2002270762A/ja
Priority to US10/275,792 priority patent/US20030164538A1/en
Priority to EP02702745A priority patent/EP1309004A1/en
Priority to PCT/JP2002/002039 priority patent/WO2002073693A1/ja
Publication of JP2002270762A publication Critical patent/JP2002270762A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

(57)【要約】 【課題】 コストの増加を招くことなく、更なる小型化
及び高密度化を可能とする。 【解決手段】 マザーボード２０上にバンプ１９を介し
て実装されるインターポーザ２のベース基板２０と対向
する面２ａに半導体チップ１５を設ける。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、高密度実装を実現
するためのパッケージ形態を有する半導体装置に関す
る。
【０００２】
【従来の技術】近年、モービルエレクトロニクスと言わ
れるように、人間が持ち運び可能な小型電子機器が多く
登場し、それに伴う機器内部における実装スペースの制
約も益々厳しいものとなってきている。すなわち、小型
電子機器では、このような限られた実装スペースの中
で、半導体チップや受動素子等といった機能部品をマザ
ーボード上に高密度実装することが求められている。
【０００３】そこで、マザーボード上に高密度実装する
ために、例えばチップサイズパッケージ（ＣＳＰ）やボ
ールグリッドアレイ（ＢＧＡ）等といったパッケージ形
態を有する半導体装置が注目されている。
【０００４】例えば図５に示すＣＳＰでは、半導体装置
１００のパッケージサイズを半導体チップ１０１に限り
なく近づけるために、半導体チップ１０１と中間基板
（インターポーザ）１０２とをフリップチップ接続し、
高さ方向の寸法を抑えた構造となっている。フリップチ
ップ接続は、半導体チップ１０１の表面の電極上に突起
電極であるバンプ１０３を形成し、表裏逆にしてインタ
ーポーザ１０２側の電極１０４とバンプ１０３とを位置
合わせし、いわゆるフェースダウンボンディングで接続
する実装方法である。また、半導体チップ１０１とイン
ターポーザ１０２との間が樹脂１０５により封止されて
いる。
【０００５】半導体装置１００は、このようなパッケー
ジ形態とすることにより、バンプ１０６を介してマザー
ボード１０７上に高密度実装されることとなる。
【０００６】
【発明が解決しようとする課題】ところで、上述した高
密度実装の要求は留まるところを知らず、半導体装置１
００の更なる小型化及び高密度化が求められている。
【０００７】一般に、半導体装置１００は、半導体チッ
プ１０１とインターポーザ１０２とをフリップチップ接
続することで一体化し、これらを一つの機能部品とし
て、受動素子等のチップ部品とは個別にマザーボード１
０７上に実装している。
【０００８】また、半導体装置のなかには、半導体チッ
プと受動素子とを中間基板上に一体化したものもある
が、その大きさ自体はＣＳＰ等のパッケージサイズとは
同じサイズになっておらず、そのパッケージサイズ、特
に高さ方向の寸法増加により、上述した小型電子機器の
制約された実装スペースに収めることが非常に困難とな
っている。
【０００９】また、半導体装置を特殊なモジュールとす
ることで高密度実装を実現する方法も考えられるが、モ
ジュールに組み込まれる部品のコストが増加してしま
い、結果として半導体装置のコストの増加を招いてしま
う。
【００１０】そこで、本発明はこのような従来の事情に
鑑みて提案されたものであり、コストの増加を招くこと
なく、更なる小型化及び高密度化を可能とした半導体装
置を提供することを目的とする。
【００１１】
【課題を解決するための手段】この目的を達成するため
に本発明に係る半導体装置は、ベース基板上にバンプを
介して実装される中間基板のベース基板と対向する面に
チップ部品が設けられていることを特徴としている。
【００１２】以上のように本発明に係る半導体装置で
は、バンプにより中間基板とベース基板との間に形成さ
れる空間を有効に利用することで、高さ方向の寸法の増
加を抑制しながら、チップ部品を中間基板のベース基板
と対向する面に実装することができる。これにより、コ
ストの増加を招くことなく、半導体装置の更なる小型化
及び高密度化が実現される。
【００１３】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。
【００１４】本発明を適用した半導体装置の一構成例を
図１及び図２に示す。なお、図１は、この半導体装置１
の構造を示す断面図であり、図２は、この半導体装置１
をマザーボードと対向する面側から見た平面図である。
【００１５】この半導体装置１は、マザーボード２０に
対する高密度実装を実現するためのパッケージ形態を有
するものであり、中間基板であるインターポーザ２を備
え、このインターポーザ２自体が一つの機能部品として
動作している。
【００１６】具体的に、このインターポーザ２は、誘電
材料からなる有機基板３ａ，３ｂ，３ｃがプリプレグ
（図示せず）を介して貼り合わされてなり、このうち有
機基板３ａの外層側の主面（マザーボード２０と対向す
る面２ａ）、有機基板３ｂの両主面、及び有機基板３ｃ
の外層側の主面（マザーボード２０と対向する面２ａと
は反対側の面２ｂ）に金属配線層が形成された４層ビル
トアップ構造を有している。
【００１７】ここで、金属配線層は、例えば共振器（フ
ィルタ）４や、キャパシタ５、インダクタ６等の機能素
子と、これらを繋ぐ配線パターン７及びグランドパター
ン８とが薄膜形成されてなるものである。また、各機能
素子は、これらを繋ぐ配線パターン７やグランドパター
ン８と、有機基板３ａ，３ｂ，３ｃを貫通して形成され
たビアホール９やスルーホール１０を介して電気的に接
続されている。
【００１８】また、このインターポーザ２には、マザー
ボード２０と対向する面と反対側の面２ｂに位置して、
半導体チップ１１がフリップチップ接続により搭載され
ている。ここで、フリップチップ接続は、チップ側の電
極上にバンプと呼ばれる突起電極を形成し、表裏逆にし
て基板側の電極とバンプとを位置合わせし、いわゆるフ
ェースダウンボンディングで接続する実装方法である。
本例でも、半導体チップ１１にバンプ１２を形成し、こ
れをインターポーザ２の電極１３と位置合わせし、加熱
溶融することでフェースダウンボンディングされてい
る。このフリップチップ接続によれば、例えばワイヤー
ボンディングの比べてワイヤーの引き回し空間が不要と
なり、特に高さ方向の寸法を大幅に削減することができ
る。
【００１９】また、このインターポーザ２には、マザー
ボード２０と対向する面とは反対側の面２ｂに位置し
て、受動素子等のチップ部品１４が搭載されている。
【００２０】一方、このインターポーザ２には、マザー
ボード２０と対向する面２ａに位置して、半導体チップ
１５がフリップチップ接続により搭載されている。
【００２１】具体的に、この半導体チップ１５は、研磨
加工等により、例えば５０〜１００μｍ程度の厚みまで
薄くしたものを用い、この半導体チップ１５にバンプ１
６を形成し、これをインターポーザ２の電極１７と位置
合わせし、加熱溶融することでフェースダウンボンディ
ングされている。これにより、高さ方向の寸法を大幅に
削減することができる。また、半導体チップ１５とイン
ターポーザ２との間が樹脂１８により封止されている。
【００２２】また、このインターポーザ２には、マザー
ボード２０と対向する面２ａに位置して、上述した半導
体チップ１５の周囲を囲むように、複数の（はんだ）バ
ンプ１９が配設されている。
【００２３】このバンプ１９は、半導体装置１をマザー
ボード２０上に実装するためのものであり、このバンプ
１９の厚みが上述した半導体チップ１５の厚みよりも大
となるように形成されている。なお、ここでのバンプ１
９の厚みは、２００〜２５０μｍ程度である。
【００２４】これにより、半導体装置１がマザーボード
２０上に実装された際に、インターポーザ２のマザーボ
ード２０と対向する面２ａに設けられた半導体チップ１
５がマザーボード２０に接触してしまうのを防ぐことが
できる。すなわち、バンプ１９の厚みを半導体チップ１
９の厚みよりも大とすることで、インターポーザ２とマ
ザーボード２０との間に半導体チップ１５を配設するの
に十分な空間２１を形成することができる。
【００２５】以上のように構成される半導体装置１は、
一つの機能部品としてマザーボード２０上にバンプ１９
を介して実装されることとなる。なお、このマザーボー
ド２０上に実装された半導体装置１の全体の厚みは、
１．２ｍｍ程度である。
【００２６】この半導体装置１では、上述したように、
バンプ１９を介して実装されるインターポーザ２のマザ
ーボード２０と対向する面２ａに半導体チップ１５が設
けられている。
【００２７】この場合、バンプ１９によりインターポー
ザ２とマザーボード２０との間に形成される空間２１を
有効に利用することで、この半導体装置１の高さ方向の
寸法増加を抑制しながら、半導体チップ１５をインター
ポーザ２のマザーボード２０と対向する面２ａに実装す
ることができる。
【００２８】したがって、この半導体装置１によれば、
コストの増加を招くことなく、更なる小型化及び高密度
化が可能となり、小型電子機器の制約された実装スペー
スに収めることが可能となる。
【００２９】また、この半導体装置１では、インターポ
ーザ２の内層或いは外層に形成された金属配線層からな
る受動素子等とは別に、インターポーザ２の両面２ａ，
２ｂにチップ部品からなる受動素子等を設けることが可
能なことから、このインターポーザ２に形成される金属
配線層にかかる負担を大幅に低減することができる。
【００３０】また、本発明は、図３及び図４に示すよう
な半導体装置３０にも適用可能である。なお、図３は、
この半導体装置３０の構造を示す断面図であり、図４
は、この半導体装置３０をマザーボード２０と対向する
面側から見た平面図である。
【００３１】なお、以下の説明において半導体装置１と
同等な部位については説明を省略するとともに、図面に
おいて同じ符号を付すものとする。
【００３２】この半導体装置３０には、インターポーザ
２のマザーボード２０と対向する面２ａに位置して、半
導体チップ２２，２３がフリップチップ接続により搭載
されている。
【００３３】具体的に、半導体チップ２２，２３は、研
磨加工等により、例えば５０〜１００μｍ程度の厚みま
で薄くしたものを用い、これら半導体チップ２２，２３
にバンプ２４，２５を形成し、これらをインターポーザ
２の電極２６，２７と位置合わせし、加熱溶融すること
でフェースダウンボンディングされている。これによ
り、高さ方向の寸法を大幅に削減することができる。ま
た、半導体チップ２２，２３とインターポーザ２との間
が樹脂２８，２９により封止されている。
【００３４】また、このインターポーザ２には、マザー
ボード２０と対向する面２ａに位置して、上述した半導
体チップ２２，２３の周囲を囲むように、複数の（はん
だ）バンプ１９が配設されている。
【００３５】このバンプ１９は、半導体装置３０をマザ
ーボード２０上に実装するためのものであり、このバン
プ１９の厚みが上述した半導体チップ２２，２３の厚み
よりも大となるように形成されている。なお、ここでの
バンプ１９の厚みは、２００〜２５０μｍ程度である。
【００３６】これにより、半導体装置３０がマザーボー
ド２０上に実装された際に、インターポーザ２のマザー
ボード２０と対向する面２ａに設けられた半導体チップ
２２，２３がマザーボード２０に接触してしまうのを防
ぐことができる。すなわち、バンプ１９の厚みを半導体
チップ２２，２３の厚みよりも大とすることで、インタ
ーポーザ２とマザーボード２０との間に半導体チップ２
２，２３を配設するのに十分な空間２１を形成すること
ができる。
【００３７】以上のように構成される半導体装置３０
は、一つの機能部品としてマザーボード２０上にバンプ
１９を介して実装されることとなる。なお、このマザー
ボード２０上に実装された半導体装置３０の全体の厚み
は、１．２ｍｍ程度である。
【００３８】この半導体装置３０では、上述したよう
に、バンプ１９を介して実装されるインターポーザ２の
マザーボード２０と対向する面２ａに半導体チップ２
２，２３が設けられている。
【００３９】この場合、バンプ１９によりインターポー
ザ２とマザーボード２０との間に形成される空間２１を
有効に利用することで、この半導体装置３０の高さ方向
の寸法増加を抑制しながら、半導体チップ２２，２３を
インターポーザ２のマザーボード２０と対向する面２ａ
に実装することができる。
【００４０】したがって、この半導体装置３０によれ
ば、上述した半導体装置１と同様に、コストの増加を招
くことなく、更なる小型化及び高密度化が可能となり、
小型電子機器の制約された実装スペースに収めることが
可能となる。
【００４１】また、この半導体装置３０では、インター
ポーザ２の内層或いは外層に形成された金属配線層から
なる受動素子等とは別に、インターポーザ２の両面２
ａ，２ｂにチップ部品からなる受動素子等を設けること
が可能なことから、このインターポーザ２に形成される
金属配線層にかかる負担を大幅に低減することができ
る。
【００４２】なお、本発明を適用した半導体装置１，３
０において、インターポーザ２は、上述した有機基板３
ａ，３ｂ，３ｂを貼り合わせたものに限定されず、例え
ばシリコン基板等であってもよい。また、インターポー
ザ２のマザーボード２０と対向する面２ａには、上述し
た半導体チップ１５，２２，２３に限らず、受動素子等
のチップ部品を搭載することも可能である。
【００４３】
【発明の効果】以上詳細に説明したように、本発明に係
る半導体装置によれば、ベース基板上にバンプを介して
実装される中間基板のベース基板と対向する面にチップ
部品が設けられていることから、コストの増加を招くこ
となく、更なる小型化及び高密度化が可能である。した
がって、小型電子機器の制約された実装スペースに収め
ることが可能である。
【図面の簡単な説明】
【図１】本発明を適用した半導体装置の構造を示す断面
図である。
【図２】上記半導体装置をマザーボード２０と対向する
面側から見た平面図である。
【図３】本発明を適用した他の半導体装置の構造を示す
断面図である。
【図４】上記他の半導体装置をマザーボード２０と対向
する面側から見た平面図である。
【図５】従来の半導体装置の構造を示す断面図である。
【符号の説明】
１ 半導体装置、２ インターポーザ、４ フィルタ、
５ キャパシタ、６インダクタ、７ 配線パターン、８
グランドパターン、９ ビアホール、１０スルーホー
ル、１１ 半導体チップ、 １４ チップ部品、１５
半導体チップ、１９ バンプ、２０ マザーボード、２
１ 空間、２２，２３ 半導体チップ、３０ 半導体装
置

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 ベース基板上にバンプを介して実装され
    る中間基板の上記ベース基板と対向する面にチップ部品
    が設けられていることを特徴とする半導体装置。
  2. 【請求項２】 上記バンプの厚みが上記チップ部品の厚
    みよりも大となることを特徴とする請求項１記載の半導
    体装置。
  3. 【請求項３】 上記中間基板の上記ベース配線基板と対
    向する面とは反対側の面にチップ部品が設けられている
    ことを特徴とする請求項１記載の半導体装置。
JP2001067456A 2001-03-09 2001-03-09 半導体装置 Withdrawn JP2002270762A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2001067456A JP2002270762A (ja) 2001-03-09 2001-03-09 半導体装置
US10/275,792 US20030164538A1 (en) 2001-03-09 2002-03-05 Semiconductor device
EP02702745A EP1309004A1 (en) 2001-03-09 2002-03-05 Semiconductor device
PCT/JP2002/002039 WO2002073693A1 (fr) 2001-03-09 2002-03-05 Dispositif à semi-conducteurs

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001067456A JP2002270762A (ja) 2001-03-09 2001-03-09 半導体装置

Publications (1)

Publication Number Publication Date
JP2002270762A true JP2002270762A (ja) 2002-09-20

Family

ID=18925804

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001067456A Withdrawn JP2002270762A (ja) 2001-03-09 2001-03-09 半導体装置

Country Status (4)

Country Link
US (1) US20030164538A1 (ja)
EP (1) EP1309004A1 (ja)
JP (1) JP2002270762A (ja)
WO (1) WO2002073693A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100632587B1 (ko) * 2005-07-01 2006-10-09 삼성전기주식회사 주기판 및 보조기판으로 모듈부품이 분리 내장된패키지내장시스템
JP2016535462A (ja) * 2014-09-26 2016-11-10 インテル コーポレイション ワイヤボンディングされたマルチダイスタックを有する集積回路パッケージ

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101160733B (zh) * 2005-04-18 2011-10-05 株式会社村田制作所 高频模块

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5200362A (en) * 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
US5438224A (en) * 1992-04-23 1995-08-01 Motorola, Inc. Integrated circuit package having a face-to-face IC chip arrangement
US5616958A (en) * 1995-01-25 1997-04-01 International Business Machines Corporation Electronic package
GB9502178D0 (en) * 1995-02-03 1995-03-22 Plessey Semiconductors Ltd MCM-D Assemblies
US6667560B2 (en) * 1996-05-29 2003-12-23 Texas Instruments Incorporated Board on chip ball grid array
JP3490303B2 (ja) * 1997-09-16 2004-01-26 松下電器産業株式会社 半導体装置の実装体
US6137164A (en) * 1998-03-16 2000-10-24 Texas Instruments Incorporated Thin stacked integrated circuit device
JP3109477B2 (ja) * 1998-05-26 2000-11-13 日本電気株式会社 マルチチップモジュール
US5854507A (en) * 1998-07-21 1998-12-29 Hewlett-Packard Company Multiple chip assembly
JP2000340736A (ja) * 1999-05-26 2000-12-08 Sony Corp 半導体装置及びその実装構造、並びにこれらの製造方法
JP3798597B2 (ja) * 1999-11-30 2006-07-19 富士通株式会社 半導体装置
US6437990B1 (en) * 2000-03-20 2002-08-20 Agere Systems Guardian Corp. Multi-chip ball grid array IC packages
JP2001339043A (ja) * 2000-05-30 2001-12-07 Mitsubishi Electric Corp 半導体装置及びそれを用いた半導体モジュール
US6525413B1 (en) * 2000-07-12 2003-02-25 Micron Technology, Inc. Die to die connection method and assemblies and packages including dice so connected

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100632587B1 (ko) * 2005-07-01 2006-10-09 삼성전기주식회사 주기판 및 보조기판으로 모듈부품이 분리 내장된패키지내장시스템
JP2016535462A (ja) * 2014-09-26 2016-11-10 インテル コーポレイション ワイヤボンディングされたマルチダイスタックを有する集積回路パッケージ
US10249598B2 (en) 2014-09-26 2019-04-02 Intel Corporation Integrated circuit package having wirebonded multi-die stack

Also Published As

Publication number Publication date
EP1309004A1 (en) 2003-05-07
US20030164538A1 (en) 2003-09-04
WO2002073693A1 (fr) 2002-09-19

Similar Documents

Publication Publication Date Title
US6084308A (en) Chip-on-chip integrated circuit package and method for making the same
US6734553B2 (en) Semiconductor device
US6756668B2 (en) Semiconductor package having thermal interface material (TIM)
US11600545B2 (en) Semiconductor devices including a lower semiconductor package, an upper semiconductor package on the lower semiconductor package, and a connection pattern between the lower semiconductor package and the upper semiconductor package
JP2005175423A (ja) 半導体パッケージ
KR20010104217A (ko) 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기
US6552267B2 (en) Microelectronic assembly with stiffening member
JPH0964099A (ja) 半導体装置及びその実装構造
JP2002252303A (ja) 成型チップ・スケール・パッケージにおけるフリップ・チップ半導体装置および組み立て方法
US8154125B2 (en) Chip package structure
JP2001298115A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
EP1744362B1 (en) Semiconductor device and electronic apparatus
JP3565090B2 (ja) 半導体装置の製造方法
JP4395166B2 (ja) コンデンサを内蔵した半導体装置及びその製造方法
KR20120058118A (ko) 적층 패키지의 제조 방법, 및 이에 의하여 제조된 적층 패키지의 실장 방법
JP2006228897A (ja) 半導体装置
US7151317B2 (en) Multi-chip package structure
JP2002270762A (ja) 半導体装置
JP2004363319A (ja) 実装基板及び半導体装置
KR20050027384A (ko) 재배선 패드를 갖는 칩 사이즈 패키지 및 그 적층체
KR100779345B1 (ko) 반도체패키지
JP2003133509A (ja) 半導体パッケージ及びその製造方法
JP2000232198A (ja) 半導体集積回路装置およびその製造方法
JP2003142652A (ja) 半導体装置およびその製造方法
KR100370851B1 (ko) 반도체패키지

Legal Events

Date Code Title Description
A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20050207