JP3109477B2 - マルチチップモジュール - Google Patents

マルチチップモジュール

Info

Publication number
JP3109477B2
JP3109477B2 JP10144120A JP14412098A JP3109477B2 JP 3109477 B2 JP3109477 B2 JP 3109477B2 JP 10144120 A JP10144120 A JP 10144120A JP 14412098 A JP14412098 A JP 14412098A JP 3109477 B2 JP3109477 B2 JP 3109477B2
Authority
JP
Japan
Prior art keywords
substrate
chip module
acoustic wave
filter element
surface acoustic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10144120A
Other languages
English (en)
Other versions
JPH11340416A (ja
Inventor
栄一 吹春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP10144120A priority Critical patent/JP3109477B2/ja
Priority to US09/317,968 priority patent/US6285559B1/en
Priority to GB9912300A priority patent/GB2337852B/en
Publication of JPH11340416A publication Critical patent/JPH11340416A/ja
Application granted granted Critical
Publication of JP3109477B2 publication Critical patent/JP3109477B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0723—Shielding provided by an inner layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、セラミック基板に
半導体素子と弾性表面波フィルタ素子が接続されたマル
チチップモジュールに関する。
【０００２】
【従来の技術】携帯電話機に実装される素子は、年々、
小型軽量化、高機能化、高集積化が求められてきてい
る。本発明は、このような時代の要請に応えんとするも
のである。
【０００３】図１５は、従来のマルチチップモジュール
の断面図である。図１５において、セラミック基板７０
の上に半導体素子８０、弾性表面波フィルタ素子７８が
実装され、半導体素子８０と弾性表面波フィルタ素子７
８の上には入出力電極７５，７９，交叉指状電極７７が
設けられ、セラミック基板７０の下面に設けられた外部
端子７３はスルーホール７２を介して入出力電極７５に
電気的に接続されている。
【０００４】図１５に示されるマルチチップモジュール
においては、入出力電極７５，７９、交叉指状電極７
７、半導体素子８０等の複数の素子が気密容器に横に並
べられて配置されているので、実装面積が小さくならな
いという問題点があった。また、上記の素子以外に、外
来ノイズの遮断を目的としたシームリング７４や金属カ
バー８１を必要とするので、原価が高く、重量も重く、
同一空間に素子を配置し、ボンディングワイヤ７６で接
続しているので、素子間の電気的接続がとりずらいとい
う問題点があった。
【０００５】また、さらに別の従来のマルチチップモジ
ュールとしては、特開平７−１５３９０３号公報に記載
されているものがある。これは、半導体チップを搭載す
るＭＣＭ（Multi Chip Module:マルチチップモジュー
ル）基板と、半導体チップの内側を囲むようにＭＣＭ基
板に設けられた枠と、枠の内側に充填されて半導体チッ
プを封止する封止樹脂と、枠のＭＣＭ基板の反対側の面
に配列されて電気的にＭＣＭ基板の回路に接続された突
起状の半田または導電ペーストを設けた電極端子とから
構成され、マザーボードに取り付けるＭＣＭ基板の片面
に半導体チップを搭載し、さらに枠に電極端子を設ける
ことにより半導体チップを搭載したＭＣＭ基板を有する
半導体パッケージを多段に積層して半導体チップの実装
効率を高めようとするものである。
【０００６】
【発明が解決しようとする課題】上述した従来の技術の
うち、図１５に示したものにおいては実装面積が小さく
ならない、原価が高い、重量が重い等の問題点があっ
た。また、特開平７−１５３９０３号公報に記載されて
いるものにおいては、ＭＣＭ基板の片面にだけＬＳＩチ
ップを実装する構成が採られていることから、実装効率
が悪いという問題点があった。
【０００７】本発明は上述のような従来の技術の問題点
に鑑みなされたものであって、素子の実装効率を高める
とともに、素子間の電気的絶縁を容易にとることのでき
るマルチチップモジュールを実現することを目的とす
る。
【０００８】
【課題を解決するための手段】上記の問題点を解決する
ために、シールド電極を内装するとともにスルーホール
を備える第１の基板と、第１の基板の一方の面に設けら
れ、第１の基板と第１の導電性物質を介して電気的およ
び機械的に接続される半導体素子と、スルーホールを備
える第２の基板と、第１の基板の他方の面に設けられ、
第１の基板と第２の導電性物質を介して電気的および機
械的に接続されるフィルタ素子と、第１の基板の他方の
面に設けられ、スルーホールおよび第１の導電性物質を
介して半導体素子と電気的に接続される外部端子を備え
る第２の基板と、を有することを特徴とする。
【０００９】また、半導体素子は、第１の基板の一方の
面に２個設けられていることを特徴とする。
【００１０】また、フィルタ素子は、第１の基板の他方
の面に２個設けられていることを特徴とする。
【００１１】また、第１の基板と半導体素子との間およ
び第１の基板とフィルタ素子との間に樹脂が充填されて
いることを特徴とする。
【００１２】また、フィルタ素子は弾性表面波フィルタ
素子であることを特徴とする。
【００１３】また、フィルタ素子の代わりに水晶素子を
用いたことを特徴とする。
【００１４】上記のような構成をとることにより、本発
明において、セラミック基板の両面に素子を実装したの
で、実装効率を向上させることができる。
【００１５】また、セラミック基板に外部端子を有する
基板を設けたので、素子と外部回路との電気的接続を容
易に行うことができる。
【００１６】
【発明の実施の形態】図１は、本発明の第１の実施例の
上面図、図３および図４のそれぞれは第１実施例の分解
斜視図と半導体素子および弾性表面波フィルタ素子を実
装後の状態を示す斜視図である。
【００１７】本実施例は携帯電話機の無線受信部に用い
られるマルチチップモジュールであり、図３に示すよう
に、本実施例は、セラミック基板１の上面に半導体素子
１１、下面に弾性表面波フィルタ素子５が実装されてい
る。セラミック基板１下面の弾性表面波フィルタ素子５
が実装されていない部分にはセラミック基板２が実装さ
れる。図４に示すように、セラミック基板２の四隅には
外部回路（図示せず）と接続される８つの外部端子３a
〜３ｈが設けられている。
【００１８】なお、基板は、例えばガラスエポキシ等の
セラミック以外のものでも構わない。セラミック基板１
に実装される素子は半導体素子、弾性表面波フィルタ素
子等の圧電素子とし、半導体素子、誘電体素子、または
圧電素子のみでも構わないが、セラミック基板１の上に
実装される素子は1個以上実装する必要がある。また、
実装方法としては、金属バンプの他、導電性接着剤等の
導電性の物質を用いる。ここで、金属バンプとは、半導
体チップまたは配線用リードのために形成された突起状
の接続電極のことである。
【００１９】図２は、図１のマルチチップモジュールを
一点鎖線Ａ−Ａ'に沿って切った断面図である。
【００２０】図２において、シールド電極８が内装され
たセラミック基板１の両面に半導体素子１１と弾性表面
波フィルタ素子５が金属バンプ７ａ，７ｂを用いて電気
的および物理的に接続されている。セラミック基板１の
下面で、かつ、弾性表面波フィルタ素子５が実装されて
いない部分には、セラミック基板２が取り付けられてい
る。セラミック基板１の両面には入出力電極９ａ，９
ｄ，９ｅが設けられている。セラミック基板２の下面に
は、外部回路と接続される複数の外部端子３ｅ，３ｆ，
３ｇ，３ｈが設けられており、外部端子３ｅ，３ｆ，３
ｇ，３ｈと半導体素子１１および弾性表面波フィルタ素
子５は、セラミック基板１とセラミック基板２に設けら
れた導電性パターン１２やスルーホール６ａを介して電
気的に接続されている。
【００２１】また、セラミック基板１と半導体素子１１
の間には樹脂１０ａが充填され、弾性表面波フィルタ素
子５の交叉指状電極（Interdigital Electrode）１４
が存在する面はＳｉＯ２（酸化ケイ素）等の保護膜１３
で覆われている。さらに、セラミック基板１と弾性表面
波フィルタ素子５の間で、かつ、交叉指状電極１４が存
在しない部分には樹脂１０ｂが充填されている。なお、
交叉指状電極１４は、圧電体や誘電体の上に２つのくし
が互い違いに配置された電極構造を持つのでこの名があ
る。
【００２２】半導体素子１１の実装表面は、半導体素子
１１が実装されているセラミック基板１によって分離さ
れており、セラミック基板１に内装されたシールド電極
８で上下の電界が遮断されている。
【００２３】ここで、セラミック基板２と外部端子３
ｇ，３ｈで決定される距離Ｂの方が、弾性表面波フィル
タ素子５と金属バンプ７ａおよび入出力電極９ａ，９ｃ
によって決定される距離Ａより長くなるように設計され
ている。これは、マルチチップモジュールとして実装す
る際、距離Ａの方が距離Ｂより長ければ弾性表面波フィ
ルタ素子５がセラミック基板２よりも突出して実装面に
当たってしまい、実装できなくなるからである。
【００２４】図５（ａ）および図８は、本実施例が実装
された携帯電話機の無線送受信部のブロックであり、図
１ないし図２に示した実施例は図中のマルチチップモジ
ュール２５に相当する。また、図５（ａ）は受信時の電
気信号の流れを、図８は送信時の電気信号の流れを示す
図である。図５（ｂ）は本実施例のマルチチップモジュ
ールを縦から見た図である。
【００２５】図中、点線で囲まれた部分が本実施例を実
装した箇所である。
【００２６】図２と図５を参照して本発明の第１の実施
例の動作を受信時と送信時に分けて説明する。
【００２７】（１）受信時 飛来電波はアンテナ２０ａ，２０ｂのいずれかにて受信
されることにより電気信号に変換される。アンテナ２０
ｂによる電気信号は、送受信時に共用できる共用器３０
と増幅器２２ｂおよびスイッチ２４を通って、マルチチ
ップモジュール２５の外部端子３ｆに入力される、アン
テナ２０ａによる電気信号は中心周波数が、例えば、８
４７．５ＭＨｚの受信フィルタ２１とスイッチ２４を通
ってマルチチップモジュール２５の外部端子３ｆに入力
される。
【００２８】マルチチップモジュール２５の外部端子３
ｆに入力された信号はスルーホール６ａと導電性パター
ン１２とセラミック基板１の入出力電極９ｃと金属バン
プ７ｂおよび弾性表面波フィルタ素子５上の入出力電極
９ｄを通って交叉指状電極１４に入力される。ここで、
図６に示すように、電気信号が弾性表面波に変換され、
交叉指状電極１４を伝播した後、再び電気信号に変換さ
れて入出力電極１９ｅに入力される。弾性表面波フィル
タ素子５、頭文字をとってＳＡＷ(Surface Acoustic
Wave)フィルタを用いるのは周波数特性が急峻（周波数
の選択性が良い）であるためである。このとき、弾性表
面波フィルタ素子５の入力信号に対する出力信号の特性
は、主に交叉指状電極１４のパターン設計により決定さ
れる。この弾性表面波フィルタ素子５は、所定の周波数
帯域のみを通過させるバンドパスフィルタであり、その
中心周波数は、例えば、８４７．５ＭＨｚである。弾性
表面波フィルタ素子５から出力された電気信号は金属バ
ンプ７ｂと導電性パターン１２およびスルーホール６ｂ
とを通って混合機能を有する半導体素子１１に入力され
る。また、半導体素子１１には第一局部発振器２６ａか
ら出力された局部発振信号がマルチチップモジュール２
５の外部端子２５ａ、スルーホール６ａ、導電性パター
ン１２ａ、金属バンプ７ａを介して入力される。図７に
示すように、今、ここで、アンテナ２０ａまたは２０ｂ
から入力した受信信号の周波数をｆ１、第一局部発振器
２６ｂの周波数をｆ２とすると、これを第一混合器７ａ
で混合すると、ｆ１＜ｆ２の関係なら、中間周波の出力
はその差分をとったｆ２−ｆ１となる。第一混合器７ａ
では、スーパーヘテロダイン受信器等で周知の、いわゆ
る、うなり作用を利用してアンテナ２０ａまたは２０ｂ
から入力した受信信号と第一局部発振器２６ａから入力
した信号との差分信号を取り出している。
【００２９】なお、第一局部発振器２６ａの発振周波数
は、例えば、７１７．５ＭＨｚである。
【００３０】第一混合器２７ｃから出力された信号は、
第一中間フィルタ８ａを通って再び第二混合器７ａに入
る、ここで、第一混合器７ａと同様に第一中間フィルタ
２８ａから入力した周波数成分と第二局部発振器２６ｂ
の差分信号をとって、その差分信号を２つの第二中間フ
ィルタ２８ｂに出力する。
【００３１】なお、第一中間フィルタ２８ａの中心周波
数は、例えば、１３０ＭＨｚ、第二中間フィルタ２８ｂ
の中心周波数は、例えば、４５０ＫＨｚ、第二局部発振
器２６ｂの発振周波数は、例えば、１２９．５５ＭＨｚ
である。
【００３２】第二中間フィルタ２８ｂを通った信号は増
幅器２２ｃで増幅されて、直交変調復調器（ＤＥＭ）２
９に入力する。直交変調は直角２相変調ともいい、位相
が９０°異なる２つの搬送波をそれぞれ異なる信号で振
幅変調した後で合成する復調方法である。なお、直交変
調復調器２９からは直交変調されたＩ，Ｑ信号が出力さ
れる。ここで、Ｉ，Ｑはデジタル信号変調後のベースバ
ンド信号の同相成分（Ｉ）と直交成分（Ｑ）である。
【００３３】（２）送信時 図８は、本実施例が実装された携帯電話機の無線送受信
部の送信時の信号の流れを示すブロック図である。
【００３４】送信時の動作は本発明には直接関係がない
ので簡単に説明する。
【００３５】送信信号はＡＧＣ（Automatic Gain Con
trol:自動利得制御）３２で一定の利得が得られるよう
に増幅される。ＡＧＣとは入力信号の大きさが変動して
も、一定出力が得られるように増幅器の利得を自動的に
制御する回路である。ＡＧＣ３２から弾性表面波フィル
タ素子２５ｂを通って電力増幅器３１で増幅した後、共
用器３０を経てアンテナ２０ｂから空間に送出される。
【００３６】なお、送信側の弾性表面波フィルタ素子２
５ｃの発振周波数は、例えば、９４２．５ＭＨｚであ
る。
【００３７】以上のように、本発明の第１の実施例で
は、セラミック基板１の両面に半導体素子１１と弾性表
面波フィルタ素子５を実装したので、実装効率が向上
し、かつセラミック基板２に外部端子３ａ〜３ｈを設け
てあるので、外部回路との接続を容易に行うことができ
る。
【００３８】図９は、本発明の第２の実施例の断面図で
ある。図９に示すように、セラミック基板上１に２個の
半導体素子１１ａ，１１ｂを設けたものである。半導体
素子が２個になった以外は第１の実施例と同じである。
【００３９】図１０は、本発明の本実施例が実装された
携帯電話機の無線送受信部のブロック図であり、図９に
示した実施例は、図中のマルチチップモジュール２５'
に相当する。
【００４０】なお、本実施例の動作は第１の実施例とほ
ぼ同じなので詳しい説明は省略する。
【００４１】以上のように、本発明の第２の実施例で
は、セラミック基板１の上面に複数の半導体素子１１
ａ，１１ｂを実装したので、モジュール化する際の実装
効率が向上し、モジュール化する範囲の選択度が広が
る。
【００４２】図１１は、本発明の第３の実施例の断面図
である。
【００４３】図１１に示すように、本実施例はセラミッ
ク基板１の上面に２個の弾性表面波フィルタ素子２５
ａ，２５ｂが実装され、下面に半導体素子１１が実装さ
れた構造になっている。
【００４４】図１２は、本実施例が実装された携帯電話
機の無線送受信部のブロック図であり、図１１に示した
実施例は、図中のマルチチップモジュール２５''に相当
する。
【００４５】なお、本実施例の動作は第２の実施例とほ
ぼ同じなので詳しい説明は省略する。
【００４６】以上のように、本発明の第３の実施例によ
れば、セラミック基板１の上面に複数の弾性表面波フィ
ルタ素子２５ａ，２５ｂを実装したので、モジュール化
する際の実装効率が向上し、モジュール化する範囲の選
択度が広がる。
【００４７】図１３は、本発明の第４の実施例の断面図
である。
【００４８】図１３に示すように、本実施例では、図２
の第１の実施例の弾性表面波フィルタ素子５を水晶素子
５０に置き換えたものである。水晶を使用した発振回路
は携帯電話機で基準発振周波数源として一般に用いられ
ている。ただし、この場合、発振器は高安定である必要
があるので、普通、温度補償された発振器（ＴＣＸＯ）
を用いる。水晶素子５０を用いる場合、水晶片両面の励
振電極の酸化を防止するため気密封止が必要になってく
るため、金属カバー５５で封止する。
【００４９】図１４は、図１３の水晶素子５０の等価回
路を示す図である。図１４の点線で囲んだ抵抗６０ａ，
６０ｂ、インバータ６１、バッファアンプ６２、コンデ
ンサ６５ａ，６５ｂから成る部分が水晶素子５０以外の
発振回路が半導体素子１１で構成される。
【００５０】
【発明の効果】以上のように、本発明によれば、以下の
ような顕著な効果を奏する。
【００５１】（１）素子を上下に配置した状態で実装す
ることができるので、実装効率を向上させることができ
る。
【００５２】（２）素子以外の部材を極力小さくした構
造であるので、軽量化が可能である。
【００５３】（３）上下に配置された素子の実装空間
は、素子が実装されている基板によって分離されてお
り、基板の内部にシールド電極を内装すれば、上下の電
界から遮断することができるので、素子間の電気的絶縁
がとりやすい。
【図面の簡単な説明】
【図１】本発明の第１の実施例の上面図である。
【図２】図１のマルチチップモジュールを一点鎖線Ａ−
Ａ'に沿って切った断面図である。
【図３】本発明の第１の実施例の分解斜視図を示す図で
ある。
【図４】本発明の第１の実施例の半導体素子と弾性表面
波フィルタ素子実装後の状態を示す斜視図である。
【図５】（ａ）は、本発明の第１の実施例が実装された
携帯電話機の無線送受信部の受信時の信号の流れを示す
ブロック図である。（ｂ）は、第１の実施例のマルチチ
ップモジュールを縦から見た図である。
【図６】弾性表面波フィルタ素子の構成例と動作を示す
図である。
【図７】本発明の第１の実施例の受信時の第一の混合器
の動作を示す図である。
【図８】本発明の第１の実施例が実装された携帯電話機
の無線送受信部の送信時の信号の流れを示すブロック図
である。
【図９】本発明の第２の実施例の断面図である。
【図１０】本発明の第２の実施例が実装された携帯電話
機の無線送受信部のブロック図である。
【図１１】本発明の第３の実施例の断面図である。
【図１２】本発明の第３の実施例が実装された携帯電話
機の無線送受信部のブロック図である。
【図１３】本発明の第４の実施例の断面図である。
【図１４】図１３の水晶素子の等価回路を示す図であ
る。
【図１５】従来のマルチチップモジュールの断面図であ
る。
【符号の説明】
１，２，７０ セラミック基板 ３ａ，３ｂ，３ｃ，３ｄ，３ｅ，３ｆ，３ｇ，３ｈ，７
３ 外部端子 ４，１２ａ，１２ｂ 導電性パターン ５，２５ａ，２５ｂ，２５ｃ 弾性表面波フィルタ素子 ６ａ，６ｂ，７２ スルーホール ７ａ，７ｂ 金属バンプ ８ シールド電極 ９ａ，９ｂ，９ｃ，９ｄ，７５，７９ 入出力電極 １０ａ，１０ｂ 樹脂 １１，８０ 半導体素子 １３ ＳｉＯ２膜 １４，７７ 交叉指状電極 ２０ａ，２０ｂ アンテナ ２１ 受信フィルタ ２２ａ，２２ｂ，２２ｃ 増幅器 ２４ スイッチ ２５，２５'，２５'' マルチチップモジュール ２５ａ，２５ｂ，２５ｃ，７８ 弾性表面波フィルタ素
子 ２７ａ 第一混合器 ２７ｂ 第二混合器 ２８ａ 第一中間フィルタ ２８ｂ 第二中間フィルタ ２９ 直交変調復調器（ＤＥＭ） ３０ 共用器 ３１ 電力増幅器 ３２ ＡＧＣ ４０ 弾性表面波 ５０ 水晶素子 ５１ 引き出し電極 ５２ａ，５２ｂ 入出力電極 ５３ 導電性接着剤 ５４ 励振電極 ６０ａ，６０ｂ 抵抗 ６１ インバータ ６２ バッファアンプ ６３ バイアス端子 ６４ 出力端子 ６５ａ，６５ｂ コンデンサ ７４ シームリング ７２ ボンディングワイヤ ８１ 金属カバー

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】 シールド電極を内装するとともにスルー
    ホールを備える第１の基板と、 前記第１の基板の一方の面に設けられ、該第１の基板と
    第１の導電性物質を介して電気的および機械的に接続さ
    れる半導体素子と、 スルーホールを備える第２の基板と、 前記第１の基板の他方の面に設けられ、該第１の基板と
    第２の導電性物質を介して電気的および機械的に接続さ
    れる少なくとも１つ以上のフィルタ素子と、 前記第１の基板の他方の面に設けられ、前記スルーホー
    ルおよび第１の導電性物質を介して前記半導体素子と電
    気的に接続される外部端子を備える第２の基板と、を有
    することを特徴とするマルチップモジュール。
  2. 【請求項２】 請求項１記載のマルチチップモジュール
    において、 前記半導体素子は、前記第１の基板の一方の面に２個設
    けられていることを特徴とするマルチチップモジュー
    ル。
  3. 【請求項３】 請求項１または請求項２記載のマルチチ
    ップモジュールにおいて、 前記フィルタ素子は、前記第１の基板の他方の面に２個
    設けられていることを特徴とするマルチチップモジュー
    ル。
  4. 【請求項４】 請求項１ないし請求項３のいずれかに記
    載のマルチップモジュールにおいて、 前記第１の基板と前記半導体素子との間および前記第１
    の基板と前記フィルタ素子との間に樹脂が充填されてい
    ることを特徴とするマルチチップモジュール。
  5. 【請求項５】 請求項１ないし請求項４のいずれかに記
    載のマルチチップモジュールにおいて、 前記フィルタ素子は弾性表面波フィルタ素子であること
    を特徴とするマルチチップモジュール。
  6. 【請求項６】 請求項１ないし請求項４のいずれかに記
    載のマルチチップモジュールにおいて、 前記フィルタ素子の代わりに水晶素子を用いたことを特
    徴とするマルチチップモジュール。
JP10144120A 1998-05-26 1998-05-26 マルチチップモジュール Expired - Fee Related JP3109477B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP10144120A JP3109477B2 (ja) 1998-05-26 1998-05-26 マルチチップモジュール
US09/317,968 US6285559B1 (en) 1998-05-26 1999-05-25 Multichip module
GB9912300A GB2337852B (en) 1998-05-26 1999-05-26 Multichip Module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10144120A JP3109477B2 (ja) 1998-05-26 1998-05-26 マルチチップモジュール

Publications (2)

Publication Number Publication Date
JPH11340416A JPH11340416A (ja) 1999-12-10
JP3109477B2 true JP3109477B2 (ja) 2000-11-13

Family

ID=15354666

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10144120A Expired - Fee Related JP3109477B2 (ja) 1998-05-26 1998-05-26 マルチチップモジュール

Country Status (3)

Country Link
US (1) US6285559B1 (ja)
JP (1) JP3109477B2 (ja)
GB (1) GB2337852B (ja)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11127055A (ja) * 1997-10-23 1999-05-11 Murata Mfg Co Ltd 複合電子部品
JP3704442B2 (ja) * 1999-08-26 2005-10-12 株式会社日立製作所 無線端末
US6678167B1 (en) * 2000-02-04 2004-01-13 Agere Systems Inc High performance multi-chip IC package
US7102892B2 (en) * 2000-03-13 2006-09-05 Legacy Electronics, Inc. Modular integrated circuit chip carrier
TW511409B (en) * 2000-05-16 2002-11-21 Hitachi Aic Inc Printed wiring board having cavity for mounting electronic parts therein and method for manufacturing thereof
CN1543298A (zh) 2000-06-27 2004-11-03 ���µ�����ҵ��ʽ���� 陶瓷叠层器件
JP2002057278A (ja) * 2000-08-14 2002-02-22 Niigata Seimitsu Kk チューナ装置
JP4049239B2 (ja) * 2000-08-30 2008-02-20 Ｔｄｋ株式会社 表面弾性波素子を含む高周波モジュール部品の製造方法
JP2002076589A (ja) * 2000-08-31 2002-03-15 Hitachi Ltd 電子装置及びその製造方法
US6700061B2 (en) * 2000-10-17 2004-03-02 Murata Manufacturing Co., Ltd. Composite electronic component
US6550664B2 (en) * 2000-12-09 2003-04-22 Agilent Technologies, Inc. Mounting film bulk acoustic resonators in microwave packages using flip chip bonding technology
JP2002261190A (ja) * 2001-02-28 2002-09-13 Sony Corp 半導体装置、その製造方法及び電子機器
JP2002270762A (ja) * 2001-03-09 2002-09-20 Sony Corp 半導体装置
JP2002359522A (ja) * 2001-05-31 2002-12-13 Kinseki Ltd 圧電発振器とその製造方法
US6787916B2 (en) 2001-09-13 2004-09-07 Tru-Si Technologies, Inc. Structures having a substrate with a cavity and having an integrated circuit bonded to a contact pad located in the cavity
TWI237354B (en) * 2002-01-31 2005-08-01 Advanced Semiconductor Eng Stacked package structure
KR100435042B1 (ko) * 2002-04-27 2004-06-07 엘지이노텍 주식회사 듀플렉스 패키지 제조방법
US7087988B2 (en) 2002-07-30 2006-08-08 Kabushiki Kaisha Toshiba Semiconductor packaging apparatus
JP2004193404A (ja) * 2002-12-12 2004-07-08 Alps Electric Co Ltd 回路モジュール、及びその製造方法
US6833628B2 (en) * 2002-12-17 2004-12-21 Delphi Technologies, Inc. Mutli-chip module
JP4416432B2 (ja) * 2003-05-12 2010-02-17 シチズン電子株式会社 電源回路装置
JP4703104B2 (ja) * 2003-06-06 2011-06-15 株式会社東芝 通信端末装置
DE10348620A1 (de) * 2003-10-15 2005-06-02 Infineon Technologies Ag Halbleitermodul mit Gehäusedurchkontakten
JP2005198051A (ja) * 2004-01-08 2005-07-21 Hitachi Ltd 高周波モジュール
US8077478B2 (en) * 2005-03-17 2011-12-13 Panasonic Corporation Module board
JP2007013716A (ja) * 2005-06-30 2007-01-18 Kyocera Kinseki Corp 圧電発振器の製造方法
US20070158811A1 (en) * 2006-01-11 2007-07-12 James Douglas Wehrly Low profile managed memory component
DE102006047427B4 (de) * 2006-10-06 2012-10-25 Epcos Ag Substrat mit HF-tauglicher Leitung
US20110175218A1 (en) * 2010-01-18 2011-07-21 Shiann-Ming Liou Package assembly having a semiconductor substrate
US20110186960A1 (en) * 2010-02-03 2011-08-04 Albert Wu Techniques and configurations for recessed semiconductor substrates
US9385055B2 (en) * 2010-08-20 2016-07-05 Ati Technologies Ulc Stacked semiconductor chips with thermal management
US8514576B1 (en) * 2011-06-14 2013-08-20 Juniper Networks, Inc. Dual sided system in a package
KR101274460B1 (ko) 2011-11-22 2013-06-18 삼성전기주식회사 반도체 패키지 및 그 제조 방법
DE102011089415A1 (de) * 2011-12-21 2013-06-27 Siemens Aktiengesellschaft Schaltungsträger mit einem Leitpfad und einer elektrischen Schirmung und Verfahren zu dessen Herstellung
US9058455B2 (en) 2012-01-20 2015-06-16 International Business Machines Corporation Backside integration of RF filters for RF front end modules and design structure
JP6074167B2 (ja) * 2012-06-12 2017-02-01 太陽誘電株式会社 フィルタモジュール及び分波器モジュール
USD759022S1 (en) * 2013-03-13 2016-06-14 Nagrastar Llc Smart card interface
USD758372S1 (en) 2013-03-13 2016-06-07 Nagrastar Llc Smart card interface
JP6105358B2 (ja) * 2013-04-02 2017-03-29 太陽誘電株式会社 回路基板
KR101983142B1 (ko) * 2013-06-28 2019-08-28 삼성전기주식회사 반도체 패키지
KR20150025129A (ko) * 2013-08-28 2015-03-10 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
EP2887776A1 (en) * 2013-12-18 2015-06-24 Advanced Digital Broadcast S.A. A PCB with RF signal paths
US9392695B2 (en) * 2014-01-03 2016-07-12 Samsung Electro-Mechanics Co., Ltd. Electric component module
US9496248B2 (en) * 2014-01-06 2016-11-15 Fujitsu Limited Interposer for integrated circuit chip package
USD864968S1 (en) 2015-04-30 2019-10-29 Echostar Technologies L.L.C. Smart card interface
WO2017090460A1 (ja) * 2015-11-27 2017-06-01 ソニー株式会社 基板装置、および基板装置の製造方法
US11152308B2 (en) 2018-11-05 2021-10-19 Ii-Vi Delaware, Inc. Interposer circuit

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5438305A (en) * 1991-08-12 1995-08-01 Hitachi, Ltd. High frequency module including a flexible substrate
US5239448A (en) 1991-10-28 1993-08-24 International Business Machines Corporation Formulation of multichip modules
US5422615A (en) * 1992-09-14 1995-06-06 Hitachi, Ltd. High frequency circuit device
KR0171921B1 (ko) * 1993-09-13 1999-03-30 모리시타 요이찌 전자부품과 그 제조방법
JPH07131129A (ja) 1993-11-05 1995-05-19 Nippon Telegr & Teleph Corp <Ntt> 両面実装形マルチチップモジュール
JP2541487B2 (ja) 1993-11-29 1996-10-09 日本電気株式会社 半導体装置パッケ―ジ
JPH0878616A (ja) 1994-09-02 1996-03-22 Fujitsu Ltd マルチチップ・モジュール
US5579207A (en) 1994-10-20 1996-11-26 Hughes Electronics Three-dimensional integrated circuit stacking
JP2570637B2 (ja) 1994-11-28 1997-01-08 日本電気株式会社 Ｍｃｍキャリア
EP0794616B1 (en) * 1996-03-08 2003-01-29 Matsushita Electric Industrial Co., Ltd. An electronic part and a method of production thereof
JP3123477B2 (ja) * 1997-08-08 2001-01-09 日本電気株式会社 表面弾性波素子の実装構造および実装方法
US6057600A (en) * 1997-11-27 2000-05-02 Kyocera Corporation Structure for mounting a high-frequency package

Also Published As

Publication number Publication date
GB2337852A (en) 1999-12-01
GB9912300D0 (en) 1999-07-28
US6285559B1 (en) 2001-09-04
JPH11340416A (ja) 1999-12-10
GB2337852B (en) 2002-11-20

Similar Documents

Publication Publication Date Title
JP3109477B2 (ja) マルチチップモジュール
US7053731B2 (en) Duplexer using surface acoustic wave filters
KR100240007B1 (ko) 필터장치 및 이를 사용한 무선장치(filter device and dual-band radio system in which the filter device is used)
JP2006203652A (ja) 高周波モジュール及びそれを用いた通信機器
CN213585766U (zh) 高频模块和通信装置
JP2001119315A (ja) 受信モジュール及び受信機
CN216162714U (zh) 高频模块和通信装置
JP2022024343A (ja) 高周波モジュール及び通信装置
US11881879B2 (en) Radio-frequency module and communication device
JP2003101432A (ja) 無線通信モジュールおよび無線通信機器
CN116034548A (zh) 高频模块以及通信装置
US7088983B2 (en) Semiconductor device for radio communication device, and radio communication device using said semiconductor device
US7763960B2 (en) Semiconductor device, method for manufacturing semiconductor device, and electric equipment system
CN214707693U (zh) 高频模块和通信装置
US11483023B2 (en) Radio-frequency module and communication device
WO2022102197A1 (ja) 高周波モジュール及び通信装置
JP2021136514A (ja) 高周波モジュール及び通信装置
US20230380120A1 (en) Radio frequency module and communication device
JP2002158449A (ja) 高周波電子回路モジュールおよびモジュール用多層基板
US11368177B2 (en) Radio frequency module and communication device
WO2022215547A1 (ja) 高周波モジュール及び通信装置
WO2022209736A1 (ja) 高周波モジュール及び通信装置
WO2022209728A1 (ja) 高周波モジュール及び通信装置
JP2001060839A (ja) ３端子フィルタ、受信モジュール及び携帯無線機
JPH0595204A (ja) 分波器

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees