JP4310631B2 - 半導体装置、回路基板並びに電子機器 - Google Patents
半導体装置、回路基板並びに電子機器 Download PDFInfo
- Publication number
- JP4310631B2 JP4310631B2 JP2003332762A JP2003332762A JP4310631B2 JP 4310631 B2 JP4310631 B2 JP 4310631B2 JP 2003332762 A JP2003332762 A JP 2003332762A JP 2003332762 A JP2003332762 A JP 2003332762A JP 4310631 B2 JP4310631 B2 JP 4310631B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor
- semiconductor device
- semiconductor substrate
- wiring pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
半導体チップが基板にフェースダウンボンディングされた構造の半導体装置が知られている。この構造の半導体装置では、半導体チップの剥離を防止することが重要である。半導体チップの剥離防止のために、半導体チップ全体を金型でモールディングしてもよいが、モールド用金型の準備は製作費及び製作日数を要するので手間であった。
本発明の目的は、半導体装置及びその製造方法、回路基板並びに電子機器に関して、半導体基板の剥離を防止して信頼性の向上を図ることにある。
特開平５−２１６３７号公報
（１）本発明に係る半導体装置は、第１の基板と、
前記第１の基板にオーバーラップしてなる第２の基板と、
前記第１の基板と前記第２の基板との間に介在してなる半導体基板と、
を含み、
前記第１の基板と前記第２の基板とは、前記半導体基板の周辺領域で互いに接着されてなる。本発明によれば、第１及び第２の基板が半導体基板を挟み込みつつ互いに接着されているので、半導体基板と第１の基板（又は第２の基板）との剥離を防止することができる。また、第１及び第２の基板の間に半導体基板を介在させることができるので、半導体基板を湿気などの外部環境から保護することができ、半導体装置の信頼性が向上する。さらに、モールド用金型などが不要になり低コストの半導体装置を提供することができる。
（２）この半導体装置において、
前記第１の基板と前記第２の基板とは、前記半導体基板の全周を囲む領域で互いに接着されていてもよい。こうすることで半導体基板の封止が可能になるとともに、より確実に半導体基板の剥離を防止することができる。
（３）この半導体装置において、
前記第２の基板は、前記第１の基板よりも屈曲しやすい性質を有してもよい。これによって、第２の基板と半導体基板との密着性を向上させることが可能になる。
（４）この半導体装置において、
前記第２の基板には貫通穴が形成されていてもよい。こうすることで第１及び第２の基板の間の排気を行うことができ、第２の基板と半導体基板との密着性を高めることができる。
（５）この半導体装置において、
前記第１の基板は配線パターンを有し、
前記半導体基板は、前記第１の基板にフェースダウンの向きに搭載されていてもよい。
（６）この半導体装置において、
前記第２の基板は配線パターンを有し、
前記半導体基板は、前記第２の基板にフェースダウンの向きに搭載されていてもよい。
（７）この半導体装置において、
前記第１の基板と前記第２の基板との間に複数の前記半導体基板が介在していてもよい。
（８）この半導体装置において、
前記第１の基板は配線パターンを有し、
前記第２の基板は配線パターンを有し、
前記複数の半導体基板は、第１の半導体基板と、前記第１の半導体基板にスタックされた第２の半導体基板と、を含み、
前記第１の半導体基板は、前記第１の基板にフェースダウンの向きに搭載され、
前記第２の半導体基板は、前記第２の基板にフェースダウンの向きに搭載されていてもよい。
（９）この半導体装置において、
前記配線パターンに電気的に接続された外部端子をさらに含んでもよい。
（１０）本発明に係る回路基板には上記半導体装置が実装されている。
（１１）本発明に係る電子機器は、上記半導体装置を有する。
（１２）本発明に係る半導体装置の製造方法は、（ａ）第１の基板と前記第１の基板にオーバーラップする第２の基板との間に半導体基板を介在させること、
（ｂ）前記第１の基板と前記第２の基板とを前記半導体基板の周辺領域で互いに接着することを含む。本発明によれば、第１及び第２の基板を、半導体基板を挟み込みつつ互いに接着するので、半導体基板と第１の基板（又は第２の基板）との剥離を防止することができる。また、第１及び第２の基板の間に半導体基板を介在させることができるので、半導体基板を湿気などの外部環境から保護することができ、半導体装置の信頼性が向上する。
（１３）この半導体装置の製造方法において、
前記（ｂ）工程で、前記第１の基板と前記第２の基板とを前記半導体基板の全周を囲む領域で互いに接着してもよい。こうすることで半導体基板の封止が可能になるとともに、より確実に半導体基板の剥離を防止することができる。
（１４）この半導体装置の製造方法において、
前記（ｂ）工程で、前記第２の基板にエネルギーを供給することで粘着力を発現させ、前記第２の基板を前記第１の基板に圧着してもよい。
（１５）この半導体装置の製造方法において、
前記（ａ）工程は、複数の半導体基板を前記第１の基板に並べて搭載することを含み、
前記（ｂ）工程終了後、前記第１及び第２の基板を切削することをさらに含んでもよい。
前記第１の基板にオーバーラップしてなる第２の基板と、
前記第１の基板と前記第２の基板との間に介在してなる半導体基板と、
を含み、
前記第１の基板と前記第２の基板とは、前記半導体基板の周辺領域で互いに接着されてなる。本発明によれば、第１及び第２の基板が半導体基板を挟み込みつつ互いに接着されているので、半導体基板と第１の基板（又は第２の基板）との剥離を防止することができる。また、第１及び第２の基板の間に半導体基板を介在させることができるので、半導体基板を湿気などの外部環境から保護することができ、半導体装置の信頼性が向上する。さらに、モールド用金型などが不要になり低コストの半導体装置を提供することができる。
（２）この半導体装置において、
前記第１の基板と前記第２の基板とは、前記半導体基板の全周を囲む領域で互いに接着されていてもよい。こうすることで半導体基板の封止が可能になるとともに、より確実に半導体基板の剥離を防止することができる。
（３）この半導体装置において、
前記第２の基板は、前記第１の基板よりも屈曲しやすい性質を有してもよい。これによって、第２の基板と半導体基板との密着性を向上させることが可能になる。
（４）この半導体装置において、
前記第２の基板には貫通穴が形成されていてもよい。こうすることで第１及び第２の基板の間の排気を行うことができ、第２の基板と半導体基板との密着性を高めることができる。
（５）この半導体装置において、
前記第１の基板は配線パターンを有し、
前記半導体基板は、前記第１の基板にフェースダウンの向きに搭載されていてもよい。
（６）この半導体装置において、
前記第２の基板は配線パターンを有し、
前記半導体基板は、前記第２の基板にフェースダウンの向きに搭載されていてもよい。
（７）この半導体装置において、
前記第１の基板と前記第２の基板との間に複数の前記半導体基板が介在していてもよい。
（８）この半導体装置において、
前記第１の基板は配線パターンを有し、
前記第２の基板は配線パターンを有し、
前記複数の半導体基板は、第１の半導体基板と、前記第１の半導体基板にスタックされた第２の半導体基板と、を含み、
前記第１の半導体基板は、前記第１の基板にフェースダウンの向きに搭載され、
前記第２の半導体基板は、前記第２の基板にフェースダウンの向きに搭載されていてもよい。
（９）この半導体装置において、
前記配線パターンに電気的に接続された外部端子をさらに含んでもよい。
（１０）本発明に係る回路基板には上記半導体装置が実装されている。
（１１）本発明に係る電子機器は、上記半導体装置を有する。
（１２）本発明に係る半導体装置の製造方法は、（ａ）第１の基板と前記第１の基板にオーバーラップする第２の基板との間に半導体基板を介在させること、
（ｂ）前記第１の基板と前記第２の基板とを前記半導体基板の周辺領域で互いに接着することを含む。本発明によれば、第１及び第２の基板を、半導体基板を挟み込みつつ互いに接着するので、半導体基板と第１の基板（又は第２の基板）との剥離を防止することができる。また、第１及び第２の基板の間に半導体基板を介在させることができるので、半導体基板を湿気などの外部環境から保護することができ、半導体装置の信頼性が向上する。
（１３）この半導体装置の製造方法において、
前記（ｂ）工程で、前記第１の基板と前記第２の基板とを前記半導体基板の全周を囲む領域で互いに接着してもよい。こうすることで半導体基板の封止が可能になるとともに、より確実に半導体基板の剥離を防止することができる。
（１４）この半導体装置の製造方法において、
前記（ｂ）工程で、前記第２の基板にエネルギーを供給することで粘着力を発現させ、前記第２の基板を前記第１の基板に圧着してもよい。
（１５）この半導体装置の製造方法において、
前記（ａ）工程は、複数の半導体基板を前記第１の基板に並べて搭載することを含み、
前記（ｂ）工程終了後、前記第１及び第２の基板を切削することをさらに含んでもよい。
以下、本発明の実施の形態について図面を参照して説明する。
図１は、本発明の実施の形態に係る半導体装置の断面図であり、図２及び図３は、本実施の形態の変形例に係る半導体装置の断面図である。
半導体装置は半導体基板（例えば半導体チップ又は半導体ウエハ）１０を含む。半導体基板１０には集積回路１２が形成されている。半導体基板１０には、それが半導体ウエハである場合には、複数の集積回路１２が形成されている。
半導体基板１０には、複数の電極１４が形成されている。電極１４は、半導体基板１０における集積回路１２側の面に形成されていてもよい。電極１４は、集積回路１２に電気的に接続された配線の一部（端部）であってもよい。電極１４は、半導体基板１０の表面の周縁部（端部）に形成されていてもよい。例えば、複数の電極１４は、半導体基板１０の表面の４辺に沿って配列されていてもよいし、２辺に沿って配列されていてもよい。電極１４は、薄く平らに形成されたパッド（例えばＡｌパッド）を含み、パッド上のバンプ（例えばＡｕバンプ）をさらに含んでもよい。
半導体基板１０における電極１４の形成された面には、パッシベーション膜（図示しない）が形成されていてもよい。パッシベーション膜は電気的絶縁膜である。パッシベーション膜は、樹脂でない材料（例えばＳｉＯ２又はＳｉＮ）のみで形成してもよいし、その上に樹脂（例えばポリイミド樹脂）からなる膜をさらに含んでもよい。パッシベーション膜は、電極１４を避けて形成されている。
半導体装置は第１の基板２０を含む。第１の基板２０は、半導体装置のインターポーザであってもよい。第１の基板２０は、有機系（例えば樹脂基板）、無機系（例えばセラミック基板、ガラス基板）又はそれらの複合構造（例えばガラスエポキシ基板）で形成されていてもよい。第１の基板２０は、リジッド基板であってもよい。あるいは、第１の基板２０は、フレキシブル基板（フィルム（例えばラミネートフィルム））であってもよい。第１の基板２０は配線パターン２２を有してもよい。配線パターン２２は、例えばインクジェット方式を適用して導電材料を吐出することによって形成することができる。配線パターン２２は、複数の配線から構成され、複数の電気的接続部（例えばランド）を有する。配線パターン２２は、第１の基板２０の両面に配置され両面配線基板を構成してもよいし（図１参照）、第１の基板２０の片面に配置され片面配線基板を構成してもよい。スルーホール（図示しない）を形成することによって、第１の基板２０の両面の電気的接続を図ってもよい。あるいは、配線パターン２２は、第１の基板２０の内部に配置されてもよい。第１の基板２０は、多層配線基板であってもよい。なお、第１の基板２０は、配線パターン２２の一部を覆う絶縁膜（図示しない）を有してもよい。
半導体基板１０は、第１の基板２０にフェースダウンの向きに搭載されていてもよい。すなわち、半導体基板１０における電極１４の形成された面が第１の基板２０に対向するように、半導体基板１０を搭載する。電極１４と配線パターン２２との電気的接続は、異方性導電材料（例えばＡＣＦ又はＡＣＰ）１６によって図ってもよい。異方性導電材料１６は、接着剤に複数の導電粒子が混入されたもので、導電粒子が電極１４と配線パターン２２との間に介在することによって両者間の電気的接続を図ることができる。異方性導電材料１６は、半導体基板１０と第１の基板２０との間に充填され、その一部が半導体基板１０の周囲にはみ出ていてもよい。異方性導電材料１６は、半導体基板１０の一部（例えば電極１４とは反対の面）を避けて設けられてもよい。その他の電気的接続形態として、導電樹脂ペーストによるもの、金属接合（例えばＡｕ−Ａｕ接合、Ａｕ−Ｓｎ接合又はハンダ接合）、絶縁樹脂の収縮力による形態などを適用してもよい。金属接合の場合には、半導体基板１０と第１の基板２０との間に樹脂（アンダーフィル樹脂）を充填してもよい。その場合、樹脂は、半導体基板１０の一部（例えば電極１４とは反対の面）を避けて設けられてもよい。
半導体装置は第２の基板３０を含む。第２の基板３０の材料は、第１の基板２０の内容を適用することができる。第２の基板３０は、フレキシブル基板（フィルム（例えばラミネートフィルム））であってもよい。詳しくは、第２の基板３０は、第１の基板２０よりも屈曲しやすい性質（又は変形しやすい性質）を有してもよい。第２の基板３０は、半導体基板１０よりも屈曲しやすい性質（又は変形しやすい性質）を有してもよい。
図１に示すように、第２の基板３０は第１の基板２０にオーバーラップして配置され、第１の基板２０と第２の基板３０との間には、半導体基板１０が介在している。第１の基板２０と第２の基板３０とは、半導体基板１０の周辺領域（外側の領域）で互いに接着されている。第１及び第２の基板２０，３０の少なくとも一方が粘着力を有して両者が接着されていてもよいし、第１及び第２の基板２０，３０の間に接着材料が介在していてもよい。図１に示すように、第２の基板３０がフレキシブル基板である場合には、第２の基板３０は半導体基板１０の外形に沿って屈曲する。こうすることで、第２の基板３０と半導体基板１０との密着性が向上する。あるいは、第２の基板３０の一部に半導体基板１０がめり込んでいてもよい。第２の基板３０は半導体基板１０にも接着する。
この半導体装置によれば、第１及び第２の基板２０，３０が半導体基板１０を挟み込みつつ互いに接着されているので、半導体基板１０と第１の基板２０（又は第２の基板３０）との剥離を防止することができる。また、第１及び第２の基板２０，３０の間に半導体基板１０を介在させることができるので、半導体基板１０（特に電気的に接続されている部分）を湿気などの外部環境から保護することができ、半導体装置の信頼性が向上する。さらに、モールド用金型などが不要になり低コストの半導体装置を提供することができる。
第１及び第２の基板２０，３０によって半導体基板１０を封止（密封）してもよい。第１及び第２の基板２０，３０は、半導体基板１０の全周を囲む領域（枠状をなす領域）で互いに接着されていてもよく、こうすることで半導体基板１０の封止が可能になるとともに、より確実に半導体基板１０の剥離を防止することができる。あるいは、第１及び第２の基板２０，３０は、半導体基板１０の周辺領域において、複数個所で接着されていてもよい。
図１に示すように、第２の基板３０には貫通穴３２が形成されていてもよい。貫通穴３２は半導体基板１０の周辺領域に配置してもよい。貫通穴３２は複数形成されていてもよい。貫通穴３２は、丸穴であってもよいし、長穴であってもよい。第２の基板３０の一部にメッシュを形成することで、複数の貫通穴３２を形成してもよい。貫通穴３２を形成することで第１及び第２の基板２０，３０の間の排気を行うことができ、第２の基板３０と半導体基板１０との密着性を高めることができる。
変形例として、第１及び第２の基板は互いに接続され、折り曲げられることによって、両者がオーバーラップしていてもよい。その場合、第１の基板（又は第２の基板）は、オーバーラップ部分を指す。
図１に示す例では、半導体装置は配線パターン２２に電気的に接続された外部端子４０を含む。外部端子４０は、ろう材から形成してもよい。ろう材は、導電性を有する金属（例えば合金）であって、溶融させて電気的な接続を図るためのものである。ろう材は、軟ろう（soft solder）又は硬ろう（hard solder）のいずれであってもよい。
図２に示す変形例では、第２の基板５０は配線パターン５２を有する。配線パターン５２の詳細は、上述した内容を適用することができる。半導体基板１０は、第２の基板５０にフェースダウンの向きに搭載されている。すなわち、半導体基板１０における電極１４の形成された面が第２の基板３０に対向するように、半導体基板１０が搭載されている。半導体基板１０は、第１の基板２０にフェースアップの向きに搭載されているということもできる。電極１４と配線パターン５２との電気的接続は、異方性導電材料１６によって図ってもよい。配線パターン５２は、第１の基板２０の配線パターン２２に電気的に接続されている。こうして、半導体基板１０と外部端子４０との電気的導通を図ることができる。
第２の基板５０は絶縁膜５４を有してもよい。絶縁膜５４は、配線パターン５２の一部を覆って設けられ、配線パターン５２の電気的接続部を避けて設けられている。絶縁膜５４によって配線パターン５２の電気的ショート（例えば半導体基板１０のエッジショート）を防止することができる。
図３に示す変形例では、第１の基板２０と第２の基板５０との間に複数の半導体基板（第１及び第２の半導体基板６０，７０）が介在している。第１及び第２の半導体基板６０，７０はスタックされていてもよい。第１及び第２の半導体基板６０，７０は、上述の半導体基板１０の内容を適用することができる。詳しくは、第１の半導体基板６０は集積回路６２及び電極６４を有し、第２の半導体基板７０は集積回路７２及び電極７４を有する。第１の基板２０は配線パターン２２を有し、第２の基板５０は配線パターン５２を有する。それらの詳細は上述した通りである。
第１の半導体基板６０は、第１の基板２０にフェースダウンの向きに搭載されている。第１の半導体基板６０における電極６４の形成された面が第１の基板２０に対向している。第２の半導体基板７０は、第２の基板５０にフェースダウンの向きに搭載されている。第２の半導体基板７０における電極７４の形成された面が第２の基板５０に対向している。電極６４（電極７４）と配線パターン２２（配線パターン５２）との電気的接続は、異方性導電材料６６（異方性導電材料７６）によって図ってもよい。その他の詳細は、図２の変形例で示した内容を適用することができる。
図４（Ａ）及び図４（Ｂ）は、本実施の形態に係る半導体装置の製造方法を示す図である。第１及び第２の基板２０，３０の間に半導体基板１０を介在させる。例えば、半導体基板１０を第１の基板２０に搭載し、その後、第２の基板３０を第１の基板２０にオーバーラップさせ、第１及び第２の基板２０，３０を半導体基板１０の周辺領域で互いに接着してもよい。図４（Ａ）に示すように、複数の半導体基板１０を第１の基板２０に平面的に並べて搭載してもよい。半導体基板１０は、第１の基板２０の配線パターン２２に電気的に接続する。
次に、第１の基板２０と第２の基板３０とを半導体基板１０の周辺領域で互いに接着する。第２の基板３０にエネルギー（例えば熱、光など）を供給して、第２の基板３０の粘着力を発現させ、第２の基板３０を第１の基板２０に圧着してもよい。各半導体基板１０の全周を囲む領域で、第１の基板２０と第２の基板３０とを接着してもよい。
図４（Ｂ）に示す例では、第１及び第２の基板２０，３０の接着工程後に、第１及び第２の基板２０，３０を切削する。切削ツール（例えばカッタ、ブレード）８０を使用して機械的に切削してもよい。こうして、複数の個片（半導体装置）を得ることができる。外部端子の形成は、切削工程前後のいずれに行ってもよい。半導体装置のマーキングは、第１及び第２の基板２０，３０のいずれかに施してもよい。
本実施の形態に係る半導体装置の製造方法のその他の詳細は、上述の半導体装置の構成から導き出される内容であり、半導体基板は第２の基板に電気的に接続してもよいし（図２参照）、複数のスタックされた半導体基板を第１及び第２の基板の間に介在させてもよい（図３参照）。
図５には、本実施の形態に係る半導体装置が実装された回路基板１０００が示されている。本実施の形態に係る電子機器として、図６にはノート型パーソナルコンピュータ２０００が示され、図７には携帯電話３０００が示されている。
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
１０…半導体基板、 １２…集積回路、 １４…電極、 １６…異方性導電材料、
２０…第１の基板、 ２２…配線パターン、 ３０…第２の基板、 ３２…貫通穴、
４０…外部端子、 ５０…第２の基板、 ５２…配線パターン、 ５４…絶縁膜、
６０…第１の半導体基板、 ７０…第２の半導体基板
２０…第１の基板、 ２２…配線パターン、 ３０…第２の基板、 ３２…貫通穴、
４０…外部端子、 ５０…第２の基板、 ５２…配線パターン、 ５４…絶縁膜、
６０…第１の半導体基板、 ７０…第２の半導体基板
Claims (7)
- 第１の基板と、
前記第１の基板にオーバーラップしてなる第２の基板と、
前記第１の基板と前記第２の基板との間に介在してなる半導体基板と、
を含み、
前記第１の基板と前記第２の基板とは、前記半導体基板の周辺領域で互いに接着されてなり、
前記第２の基板は、前記第１の基板よりも屈曲しやすい性質を有し、
前記第１の基板は配線パターンを有し、
前記半導体基板には、複数の電極が形成されており、
前記半導体基板は、前記半導体基板における前記複数の電極が形成された面が前記第１の基板に対向するように、前記第１の基板にフェースダウンの向きに搭載されてなり、
前記第２の基板は、前記半導体基板の前記複数の電極が形成された面と反対側の面に接し、かつ、前記半導体基板の外形に沿って屈曲しており、
前記第２の基板は、前記第１の基板の全面に対してオーバーラップしており、
前記第２の基板には貫通穴が形成されており、
前記貫通穴は、前記第２の基板の前記半導体基板および前記第１基板と離間している部分に設けられている、半導体装置。 - 請求項１記載の半導体装置において、
前記半導体基板は、前記第２の基板の一部にめり込んでいる半導体装置。 - 請求項１又は請求項２記載の半導体装置において、
前記第１の基板と前記第２の基板とは、前記半導体基板の全周を囲む領域で互いに接着されてなる半導体装置。 - 請求項１から請求項３のいずれかに記載の半導体装置において、
前記貫通穴は、前記半導体基板の周辺領域に配置されており、
前記貫通穴は、前記半導体基板とオーバーラップしていない半導体装置。 - 請求項１から請求項４のいずれかに記載の半導体装置において、
前記配線パターンに電気的に接続された外部端子をさらに含む半導体装置。 - 請求項１から請求項５のいずれかに記載の半導体装置が実装された回路基板。
- 請求項１から請求項５のいずれかに記載の半導体装置を有する電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003332762A JP4310631B2 (ja) | 2003-09-25 | 2003-09-25 | 半導体装置、回路基板並びに電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003332762A JP4310631B2 (ja) | 2003-09-25 | 2003-09-25 | 半導体装置、回路基板並びに電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005101250A JP2005101250A (ja) | 2005-04-14 |
| JP4310631B2 true JP4310631B2 (ja) | 2009-08-12 |
Family
ID=34460968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003332762A Expired - Fee Related JP4310631B2 (ja) | 2003-09-25 | 2003-09-25 | 半導体装置、回路基板並びに電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4310631B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4544044B2 (ja) * | 2005-06-08 | 2010-09-15 | Ｔｄｋ株式会社 | 半導体装置 |
| JP2007227609A (ja) * | 2006-02-23 | 2007-09-06 | Seiko Epson Corp | 半導体装置および半導体装置の製造方法 |
-
2003
- 2003-09-25 JP JP2003332762A patent/JP4310631B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005101250A (ja) | 2005-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3633559B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US6621172B2 (en) | Semiconductor device and method of fabricating the same, circuit board, and electronic equipment | |
| JP3994262B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3838331B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2000133672A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2006060128A (ja) | 半導体装置 | |
| JP2001298115A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3654116B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2000082722A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2009135391A (ja) | 電子装置およびその製造方法 | |
| JP3972209B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2005340448A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3695458B2 (ja) | 半導体装置、回路基板並びに電子機器 | |
| JP2005311293A (ja) | 半導体チップ、半導体装置、半導体装置の製造方法及び電子機器 | |
| JP4310631B2 (ja) | 半導体装置、回路基板並びに電子機器 | |
| JP2001015629A (ja) | 半導体装置及びその製造方法 | |
| JP3666462B2 (ja) | 半導体装置の製造方法 | |
| JP2002026071A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2004128356A (ja) | 半導体装置 | |
| JP2007150346A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2008166711A (ja) | 半導体装置およびその製造方法並びに半導体装置の実装構造 | |
| JP4364181B2 (ja) | 半導体装置の製造方法 | |
| JP2004288815A (ja) | 半導体装置及びその製造方法 | |
| JP2003152021A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2005116881A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060112 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060627 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080820 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080827 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081016 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090204 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090324 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090415 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090428 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120522 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130522 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |