JP2006310649A - 半導体装置パッケージおよびその製造方法、ならびに半導体装置パッケージ用一括回路基板 - Google Patents

半導体装置パッケージおよびその製造方法、ならびに半導体装置パッケージ用一括回路基板 Download PDF

Info

Publication number
JP2006310649A
JP2006310649A JP2005133210A JP2005133210A JP2006310649A JP 2006310649 A JP2006310649 A JP 2006310649A JP 2005133210 A JP2005133210 A JP 2005133210A JP 2005133210 A JP2005133210 A JP 2005133210A JP 2006310649 A JP2006310649 A JP 2006310649A
Authority
JP
Japan
Prior art keywords
semiconductor device
circuit board
electrode
connection
device package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005133210A
Other languages
English (en)
Inventor
Kazuo Tamaoki
和雄 玉置
Yoshiki Soda
義樹 曽田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2005133210A priority Critical patent/JP2006310649A/ja
Publication of JP2006310649A publication Critical patent/JP2006310649A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Abstract

【課題】 半導体装置パッケージの薄型化を実現する。
【解決手段】 半導体装置パッケージは、回路基板１３に第１および第２半導体装置１・２を順に重ねて実装している。回路基板１３は、第１および第２の半導体装置１・２が設けられる側の面に、第１および第２の接続パッド５・６が形成されている。第１の半導体装置１は、第２の半導体装置２の側の面において、第２の半導体装置２と対向しない領域に第１の電極３が形成されている。第２の半導体装置２は、回路基板１３および第１の半導体装置１の側の面において、１辺付近または隣合う２辺付近であって、第１の半導体装置１と対向せず、かつ第２の接続パッド６と対向する領域に第２の電極４が形成されている。第１の電極３は、第１の接続パッド５とワイヤボンディング方式で接続され、第２の電極４は、第２の接続パッド６とフリップチップ方式で接続されている。
【選択図】 図１

Description

本発明は、複数の半導体装置を基板に重ねて実装する半導体装置パッケージおよびその製造方法、ならびに半導体装置パッケージ用一括回路基板に関するものである。特に、本発明は、フリップチップ方式とワイヤボンディング方式との併用によるＣＳＰ(Chip Size Package)やＢＧＡ（Ball Grid Array）に利用される半導体装置パッケージなどに関するものである。
従来、パッケージ内に半導体装置（半導体チップ）を収納した半導体装置パッケージが利用されている。近年、携帯情報機器などの電子機器の小型化、軽量化に伴い、半導体装置の高密度実装が要求されている。この要求に応えるべく、単一のパッケージ内に複数の半導体装置（半導体チップ）を積層した半導体装置パッケージが提案されており、例えば、特許文献１〜特許文献３に記載されている。
図２３〜図２５は、それぞれ、特許文献１〜特許文献３に記載の半導体装置パッケージの構造を示す断面図である。
図２３に示される半導体装置パッケージ１００では、回路基板１１１の上面に第１の半導体装置１０１が第１の接着用樹脂１０８を介して積層され、第１の半導体装置１０１の上面に第２の半導体装置１０２が第２の接着用樹脂１１０を介して積層されている。
第２の半導体装置１０２は、第１の半導体装置１０１に対しずれた位置に設けられている。これにより、第１の半導体装置１０１の上面には、第２の半導体装置１０２と重ならない領域が存在し、該領域に第１の電極１０３が形成されている。また、第２の半導体装置１０２の上面に第２の電極１０４が形成されている。一方、回路基板１１１の上面には、第１の半導体装置１０１が設けられる領域以外の領域に第１および第２の接続パッド１０５・１０６が形成されている。
第１の半導体装置１０１に形成された第１の電極１０３と、回路基板１１１に形成された第１の接続パッド１０５とが、ワイヤボンディング方式により金属細線１０７を介して接続されている。また、第２の半導体装置１０２に形成された第２の電極１０４と、回路基板１１１に形成された第２の接続パッド１０６とが、ワイヤボンディング方式により金属細線１０９を介して接続されている。
回路基板１１１の下面には、第３の接続パッド１１２が形成されており、第３の接続パッド１１２は、第１および第２の接続パッド１０５・１０６と電気的に接続されている。また、第３の接続パッド１１２上にはハンダボール１１３が形成されており、第３の接続パッド１１２およびハンダボール１１３は、半導体装置パッケージ１００の外部入出力端子として機能する。そして、回路基板１１１上に形成された第１および第２の半導体装置１０１・１０２は、被覆用樹脂１１４により全体が覆われている。
一方、図２４に示される半導体装置パッケージ２００では、回路基板２１３上に第１の半導体装置２０１と第２の半導体装置２０２とが搭載されている。第１の半導体装置２０１の下面の周辺部には複数の第１の電極２０３が形成され、第１の半導体装置２０１の上面と第２の半導体装置２０２の下面とは接着用樹脂２１０により互いに接着され、第２の半導体装置２０２の上面の周辺部には複数の第２の電極２０４が形成されている。
また、回路基板２１３の上面には、第１の接続パッド２０５が形成され、この第１の接続パッド２０５と、第１の半導体装置２０１に形成された第１の電極２０３とは、金属部材２１１およびハンダ２１２を介してフリップチップ方式により接続されている。そして、第１の半導体装置２０１と回路基板２１３との間隙部分には、封止用樹脂２０８が介在している。また、回路基板２１３の上面には、第２の接続パッド２０６が形成され、この第２の接続パッド２０６と、第２の半導体装置２０２に形成された第２の電極２０４とは、金属細線２０７を介してワイヤボンディング方式により接続されている。
また、回路基板２１３の下面には、第３の接続パッド２１４が形成されており、第３の接続パッド２１４は、第１および第２の接続パッド２０５・２０６と電気的に接続されている。また、第３の接続パッド２１４上にはハンダボール２１５が形成されており、第３の接続パッド２１４およびハンダボール２１５は、半導体装置パッケージ２００の外部入出力端子として機能する。そして、回路基板２１３上に形成された第１および第２の半導体装置２０１・２０２は、被覆用樹脂２０９により全体が覆われている。
一方、図２５に示される半導体装置パッケージ３００は、回路基板３０１と、該回路基板３０１上に上下に積み重ねてフリップチップ方式で接続された複数の半導体装置３０３〜３０５と、各半導体装置３０３〜３０５の縁部に配置された入出力電極３０３ａ〜３０５ａを、回路基板３０１上の配線電極３０２ａ〜３０２ｃ上に接続する導電性接続部材３０３ｂ〜３０５ｂとから構成されている。半導体装置３０３〜３０５と回路基板３０１との間隙には、封止樹脂により封止部３０６が形成されている。
半導体装置３０３〜３０５に関する入出力電極３０３ａ〜３０５ａ、導電性接続部材３０３ｂ〜３０５ｂ、および配線電極３０２ａ〜３０２ｃは、それぞれ、下方に近接する半導体装置の外縁よりも外側に配列している。すなわち、第２の半導体装置３０４に関する入出力電極３０４ａ、導電性接続部材３０４ｂ、および配線電極３０２ｂは、下方に近接する第１の半導体装置３０３の外縁よりも外側に配列している。また、第３の半導体装置３０５に関する入出力電極３０５ａ、導電性接続部材３０５ｂ、および配線電極３０２ｃは、下方に近接する第２の半導体装置３０４の外縁よりも外側に配列している。
特開２００４−２２１２１５号公報（２００４年８月５日公開） 特開平１１−２１９９８４号公報（１９９９年８月１０日公開） 特開２００２−３７３９６６号公報（２００２年１２月２６日公開）
近時、半導体装置の更なる高密度実装が要求されている。このため、半導体装置パッケージを薄くすることが要望されている。従来の半導体装置パッケージ１００・２００・３００を薄くするには、上述の半導体装置１０１・１０２・２０１・２０２・３０１〜３０３を薄くすることが考えられるが、技術的な難易度が高い。
また、図２３に示される半導体装置パッケージ１００の場合、第２の半導体装置１０２を薄くすると、金属配線１０７・１０９どうしのクリアランスが狭くなって、金属配線１０７・１０９どうしが接触する虞がある。この問題を回避するため、図２３に破線で示されるように、第２の電極１０４を第１の電極１０３から離間した位置に設けることが考えられる。しかしながら、この場合、第２の接続パッド１０６も第１の接続パッド１０５から離間した位置に設ける必要があり、回路基板１１１を大型化する必要があり、その結果半導体装置パッケージ１００が大型化することになる。
ところで、図２３および図２４に示されるように、金属細線１０９・２０７は、第２の半導体装置１０２・２０２に形成された第２の電極１０４・２０４から、回路基板１１１・２１３に形成された第２の接続パッド１０６・２０６にアーチ状に設けられており、被覆用樹脂１１４・２０９は、金属細線１０９・２０７が露出しないように設けられている。すなわち、半導体装置パッケージの高さは、アーチ状の金属細線１０９・２０７における頂部１０９ａ・２０７ａの高さによって定まることになる。このことから、半導体装置パッケージを薄くするには、金属細線１０９・２０７の頂部１０９ａ・２０７ａを低くすることが考えられるが、半導体装置の薄型化と同様に技術的な難易度が高い。
一方、図２５に示される半導体装置パッケージ３００では、全てフリップチップ方式で接続されているため、金属細線１０９・２０７が不要であり、その分の薄型化が可能である。しかしながら、半導体装置パッケージ３００において、半導体装置３０３〜３０５の片側にのみ入出力電極３０３ａ〜３０５ａ、導電性接続部材３０３ｂ〜３０５ｂ、および配線電極３０２ａ〜３０２ｃを設けた場合には、半導体装置３０３〜３０５が傾いて搭載される問題点が発生する。このため、半導体装置パッケージ３００は、半導体装置３０３〜３０５の両側に入出力電極３０３ａ〜３０５ａ、導電性接続部材３０３ｂ〜３０５ｂ、および配線電極３０２ａ〜３０２ｃを設ける必要があり、図２３および図２４に示される半導体装置パッケージ１００・２００に比べて幅が広くなる。
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、簡便な手法で薄型化を実現できる半導体装置パッケージおよびその製造方法を提供することにある。
本発明に係る半導体装置パッケージは、上記課題を解決するために、回路基板上に第１および第２の半導体装置を順に重ねて実装した半導体装置パッケージであって、前記回路基板は、第１および第２の半導体装置が設けられる側の面に、複数の第１の接続電極と複数の第２の接続電極とが形成されており、第１の半導体装置は、第２の半導体装置が設けられる側の面において、第２の半導体装置と対向しない領域に複数の第１の電極が形成されており、第２の半導体装置は、前記回路基板および第１の半導体装置が設けられる側の面における一方向の片側領域であって、第１の半導体装置と対向せず、かつ前記回路基板の第２の接続電極と対向する領域に複数の第２の電極が形成されており、複数の第２の電極が形成された領域の重心は、第２の半導体装置の重心と異なっており、第１の半導体装置の第１の電極は、前記回路基板の第１の接続電極とワイヤボンディング方式で接続されており、第２の半導体装置の第２の電極は、前記回路基板の第２の接続電極とフリップチップ方式で接続されていることを特徴としている。
上記の構成によると、回路基板から遠い方の第２の半導体装置の第２の電極と、回路基板の第２の電極とが、ワイヤボンディング方式ではなく、フリップチップ方式で接続される。これにより、ワイヤボンディングによる金属細線の突出が無くなるので、半導体装置パッケージを薄くすることができる。
ところで、図２４および図２５に示されるように、回路基板および半導体装置をフリップチップ方式で接続する場合、回路基板および半導体装置の間に接続部材が設けられることになり、接続部材の高さだけ高くなることになる。
これに対し、本発明では、第１の半導体装置における第１の電極と、回路基板における第１の接続電極とが、フリップチップ方式ではなく、ワイヤボンディング方式で接続されるので、上記接続部材の高さだけ高くなることを回避できる。したがって、半導体装置パッケージを薄くすることができる。
ところで、第２の半導体装置において、例えば、第２の電極の設けられる面が矩形であり、該矩形面の１辺付近に複数の第２の電極が設けられるように、回路基板および第１の半導体装置が設けられる側の面における一方向の片側領域に複数の第２の電極が設けられる場合がある。この場合、第２の半導体装置の第２の電極と回路基板の第２の接続電極とがフリップチップ方式で接続されるときに第２の半導体装置が傾く虞がある。
これに対し、本発明では、第２の半導体装置は、第２の電極とフリップチップ方式で接続される部分と、第１の半導体装置に配置される部分とで支持されるので、第２の半導体装置が傾くことを防止できる。したがって、第２の半導体装置の片側に複数の第２の電極が偏在して設けられていても、フリップチップ方式で接続するときに第２の半導体装置が傾くことを防止できる。
さらに、第２の半導体装置において、例えば、第２の電極の設けられる面が矩形であり、該矩形面の隣合う２辺付近に複数の第２の電極が設けられるように、回路基板および第１の半導体装置が設けられる側の面における一方向の片側領域および別方向の片側領域に複数の第２の電極が設けられる場合がある。この場合でも、第２の半導体装置の第２の電極と回路基板の第２の接続電極とがフリップチップ方式で接続されるときに第２の半導体装置が傾く虞がある。
これに対し、本発明では、第２の半導体装置は、第２の電極とフリップチップ方式で接続される部分と、第１の半導体装置に配置される部分とで支持されるので、第２の半導体装置が傾くことを防止できる。したがって、第２の半導体装置の異なる２方向の片側に複数の第２の電極が偏在して設けられていても、フリップチップ方式で接続するときに第２の半導体装置が傾くことを防止できる。
なお、第２の半導体装置の第２の電極と同様に、第１の電極が第１の半導体装置に偏在して設けられていてもよい。この場合でも、回路基板に配置される第１の半導体装置は、第１の電極と回路基板の第１の接続電極とが、フリップチップ方式ではなく、ワイヤボンディング方式で接続されるので、第１の半導体装置が傾くことを防止できる。
ところで、上記の構成によると、第２の半導体装置は、第１の半導体装置に対して突出しているので、この突出部分に負荷が加わることにより第２の半導体装置が割れる虞がある。
そこで、前記フリップチップ方式で接続した部分を被覆して充填するフリップチップ接続部被覆用樹脂をさらに備えることが望ましい。この場合、第２の半導体装置の突出部分に負荷が加わっても、フリップチップ接続部被覆用樹脂により緩和されるので、第２の半導体装置が割れることを防止できる。
さらに、前記フリップチップ接続部被覆用樹脂と共に、前記ワイヤボンディング方式で接続された部分を被覆するワイヤボンディング接続部被覆用樹脂をさらに備えることが好ましい。この場合、第２の半導体装置が割れることを防止できると共に、ワイヤボンディング方式で接続した部分が露出することにより短絡したり破損したりすることを防止できる。
なお、前記フリップチップ接続部被覆用樹脂と前記ワイヤボンディング接続部被覆用樹脂とは、同じ樹脂でもよいし、異なる樹脂でも良い。同じ樹脂であれば、１つの製造工程で両方の樹脂を形成できるため、製造効率を向上させることができる。
また、半導体装置パッケージの信頼性を向上させるため、第１および第２の前記半導体装置における全部または一部を覆うモールド用樹脂をさらに備えてもよい。
また、第１および第２の半導体装置を接着する接着用樹脂をさらに備えることが好ましい。この場合、第２の半導体装置をフリップチップ方式で接続する場合に、比較的強い超音波を印加したり、比較的大きな荷重を加えたりすることにより、第１および第２の半導体装置の対向面が損傷することを防止できる。
なお、前記接着用樹脂と前記フリップチップ接続部被覆用樹脂とは同じ樹脂であってもよい。この場合、異種材料の界面が発生しないので、信頼性の点で有利である。
また、第１の半導体装置は、第２の半導体装置に比べて、前記回路基板の法線方向の厚さが小さいことが好ましい。この場合、第２の半導体装置の第２の電極と、回路基板の第２の接続電極との間隔が狭くなるので、フリップチップ方式の接続が容易となる。また、第２の電極がより細かいピッチである場合にも対応することができる。また、第１の電極にワイヤボンディング方式で接続される金属細線の長さが短くなり、ループ形状を低く抑えることができる。これにより、ワイヤボンディングの接続部を被覆する樹脂の量を抑えることができる。
また、第２の半導体装置の第２の電極と、前記回路基板の第２の電極とは、第１の金属からなる第１接続部材と、第２の金属からなる第２接続部材とを介して、前記フリップチップ方式で接続していることが好ましい。この場合、第１の半導体装置の厚さに影響されることなくフリップチップ接続を行うことが可能となる。
なお、第１の金属がＡｕを主成分とする金属であり、第２の金属がハンダであれば、第２の接続部材のハンダを熔かすことで、第１の接続部材のＡｕと接続するので、大きな荷重や超音波の過剰な印加が不要となる。これにより、第２の半導体装置が薄くても、荷重や超音波による損傷が発生し難くなる。また、第１および第２の半導体装置の間に接着用樹脂を介在させることなくフリップチップ接続できるので、パッケージの高さをより低くできる。
一方、第１および第２の金属がＡｕを主成分とする金属であれば、第１および第２の接続部材の接続方法として、ＡＣＦやＮＣＦ（Non Conducdive Film）を用いた圧接、超音波やプラズマ洗浄を用いた金属接合など、多種多様な接続方法を利用できるので、第２の半導体装置の上記厚さや電極のデザインに適合した接続方法を選択することができる。また、Ａｕ−Ａｕの金属接合の場合、拡散層を作らないので、信頼性の点で有利である。
また、前記回路基板は、基板面の法線方向の厚い領域と薄い領域とが存在し、前記薄い領域上には、第１の半導体装置が設けられており、前記厚い領域には、第２の接続電極が形成されていてもよい。この場合、上記と同様に、第１の半導体装置の厚さに影響されることなくフリップチップ接続を行うことが可能となる。
また、前記回路基板において第２の接続電極が形成されている領域には、嵩上げ用基板が設けられており、前記嵩上げ用基板には、前記回路基板の第２の接続電極と対向する第３の電極と、第２の半導体装置の第２の電極と対向する第４の電極とが形成されており、第３および第４の電極は電気的に接続されており、第２の半導体装置の第２の電極は、前記嵩上げ用基板の第４の電極とフリップチップ方式で接続してもよい。
この場合、第１の半導体装置の厚みに影響されることなくフリップチップ接続を行うことが可能となる。また、第１の回路基板の第２の接続電極の領域を嵩上げした基板を作製する必要がなくなり、回路基板の作製の簡略化が可能となる。さらに、導電性材料がハンダの場合、第１の回路基板の第２の接続パッドのみに選択的にハンダを供給する必要がなくなり、２色メッキ（第１の接続電極にＡｕメッキ、第２の接続電極にハンダ）や、選択的なスーパーソルダやスーパージャフィットでハンダを供給する必要なくなる。したがって、製造が簡略化できる。
また、前記回路基板の第２の接続電極と、前記嵩上げ用基板の第３の電極との間、および、第２の半導体装置の第２の電極と、前記嵩上げ用基板の第４の電極との間には、導電性材料が設けられていることが好ましい。前記導電性材料がハンダであり、第２の接続部材もハンダであれば、嵩上げ用基板の両面の第３および第４の電極に、同時にハンダを供給でき、かつ、回路基板の第２接続電極のみにハンダを供給する工程が不要になるため、製造工程が簡略化できる。
なお、フリップチップ接続部被覆用樹脂の注入時間や未充填の防止といった観点から、前記回路基板に配備された第１の半導体装置と、前記嵩上げ用基板との間隔は、５０μｍ以上であることが好ましい。
また、第１の半導体装置と第２の半導体装置との間に、１または複数の半導体装置を設けてもよい。この場合でも、第２の半導体装置が回路基板から最も離れた半導体装置となるので、上述のように薄型化が可能である。なお、追加された半導体装置の電極と回路基板の接続電極とは、フリップチップ方式で接続しても、ワイヤボンディング方式で接続してもよい。何れの方式で接続しても、上述のように、追加された半導体装置が傾くことを防止できる。これにより、第２の半導体装置が傾くことも防止できる。
また、前記回路基板において、第１および第２の半導体装置が設けられる面の反対側の面には、複数の第３の接続電極が形成されており、各第３の接続電極上には、ハンダボールが形成されており、第３の接続電極および前記ハンダボールが外部入出力端子として機能することが好ましい。この場合、本発明に係る半導体装置パッケージを通常のＳＭＤ（Surface Mount Device）と同様に一括してリフロー接続することができる。
さらに、前記回路基板において、第１および第２の半導体装置が設けられる面には、別の半導体装置パッケージの前記ハンダボールが接続する複数の第４の接続電極が形成されてもよい。この場合、本発明に係る半導体装置パッケージを積層することができる。上述のように、本発明に係る半導体装置パッケージは、従来よりも薄型化できるので、本発明に係る半導体装置パッケージを積層した積層体も、従来よりも薄型化できる。
本発明に係る一括回路基板は、上記構成の半導体装置パッケージに利用される回路基板を複数個備えた半導体装置パッケージ用一括回路基板であって、該一括回路基板は、切断面にて切断することにより複数の回路基板を生成できるものであり、前記回路基板は、切断面に対して対称となるように配置されていることを特徴としている。
上記の構成によると、複数の半導体装置パッケージを一括して製造できるので、製造効率が向上する。また、回路基板が切断面に対して対称となるように配置されているので、回路基板の第２の接続電極の領域における嵩上げ部分や嵩上げ用基板をまとめて形成でき、製造効率が向上する。
本発明に係る半導体装置パッケージの製造方法は、回路基板上に第１および第２半導体装置を順に重ねて実装した半導体装置パッケージの製造方法であって、前記回路基板は、或る面に、複数の第１の接続電極と複数の第２の接続電極とが形成されており、第１の半導体装置は、或る面に複数の第１の電極が形成されており、第２の半導体装置は、或る面における一方向の片側領域に複数の第２の電極が形成されている。上記半導体装置パッケージの製造方法は、上記課題を解決するため、前記回路基板に第１の半導体装置を搭載する工程であって、第１の半導体装置にて第１の電極が形成された面を、前記回路基板が設けられる側の反対側として、前記回路基板にて第１および第２の接続電極が形成される側の面に第１の半導体装置を搭載する工程と、第１の半導体装置上に第２の半導体装置を配置する工程であって、第２の半導体装置にて第２の電極が形成された面を、前記回路基板および第１の半導体装置が設けられる側とし、第２の電極が、第１の半導体装置と対向せず、かつ前記回路基板の第２の接続電極と対向するように配置する工程と、第２の半導体装置の第２の電極と前記回路基板の第２の接続電極とをフリップチップ方式で接続する工程とを含んでおり、前記第１の半導体装置を搭載する工程以降に、第１の半導体装置の第１の電極と前記回路基板の第１の接続電極とをワイヤボンディング方式により接続する工程を含むことを特徴としている。
上記の方法によると、回路基板から遠い方の第２の半導体装置の第２の電極と、回路基板の第２の電極とが、ワイヤボンディング方式ではなく、フリップチップ方式で接続される。これにより、ワイヤボンディングによる金属細線の突出が無くなるので、半導体装置パッケージを薄くすることができる。
また、第１の半導体装置における第１の電極と、回路基板における第１の接続電極とが、フリップチップ方式ではなく、ワイヤボンディング方式で接続されるので、上記接続部材の高さだけ高くなることを回避できる。したがって、半導体装置パッケージを薄くすることができる。
なお、第１の半導体装置の第１の電極と前記回路基板の第１の接続電極とをワイヤボンディング方式により接続する工程は、第１の半導体装置を搭載する工程以降の任意の時点で行うことができる。例えば、第１の半導体装置を搭載する工程の直後に行ってもよいし、フリップチップ方式で接続する工程の後に行ってもよい。
ところで、第２の半導体装置において、例えば、第２の電極の設けられる面が矩形であり、該矩形面の１辺付近に複数の第２の電極が設けられるように、或る面における一方向の片側領域に複数の第２の電極が設けられる場合がある。この場合でも、第２の半導体装置は、第２の電極とフリップチップ方式で接続される部分と、第１の半導体装置に配置される部分とで支持されるので、フリップチップ方式で接続するときに傾くことを防止できる。
また、第２の半導体装置において、例えば、第２の電極の設けられる面が矩形であり、該矩形面の隣合う２辺付近に複数の第２の電極が設けられるように、或る面における一方向の片側領域および別方向の片側領域に複数の第２の電極が設けられる場合がある。この場合でも、第２の半導体装置は、第２の電極とフリップチップ方式で接続される部分と、第１の半導体装置に配置される部分とで支持されるので、フリップチップ方式で接続するときに傾くことを防止できる。
なお、第２の半導体装置の第２の電極と同様に、第１の電極が第１の半導体装置に偏在して形成されてもよい。この場合でも、回路基板に配置される第１の半導体装置は、第１の電極と回路基板の第１の接続電極とが、フリップチップ方式ではなく、ワイヤボンディング方式で接続されるので、第１の半導体装置が傾くことを防止できる。
なお、前記フリップチップ方式で接続した部分をフリップチップ接続部被覆用樹脂で被覆する工程をさらに含むことが望ましい。この場合、第２の半導体装置の突出部分に負荷が加わっても、フリップチップ接続部被覆用樹脂により緩和されるので、第２の半導体装置が割れることを防止できる。
さらに、前記ワイヤボンディング方式で接続した部分をワイヤボンディング接続部被覆用樹脂で被覆する工程をさらに含むことが好ましい。この場合、第２の半導体装置が割れることを防止できると共に、ワイヤボンディング方式で接続した部分が露出することにより短絡したり破損したりすることを防止できる。
なお、前記フリップチップ接続部被覆用樹脂と前記ワイヤボンディング接続部被覆用樹脂とは、同じ樹脂であることが好ましい。この場合、１つの製造工程で両方の樹脂を形成できるため、製造効率を向上させることができる。
また、第１および第２の半導体装置における全部または一部を、モールド用樹脂で被覆する工程をさらに含んでもよい。この場合、半導体装置パッケージの外形をモールド樹脂で定型化することができる。
また、第１の半導体装置上に第２の半導体装置を配置する工程において、第１および第２の半導体装置の間に接着用樹脂を配置することが好ましい。この場合、フリップチップ方式で接続する工程において、比較的強い超音波を印加したり、比較的大きな荷重を加えたりすることにより、第１および第２の半導体装置の対向面が損傷することを防止できる。
また、前記回路基板に第１の半導体装置を搭載する工程の後に、少なくとも、前記回路基板の第２の接続電極と第１の半導体装置とに樹脂を配置する工程をさらに含んでもよい。この場合、フリップチップ方式で接続する工程において、第１および第２の半導体装置の間に樹脂が介在するので、上述のように、第１および第２の半導体装置の対向面が損傷することを防止できる。また、第２の接続電極に配置した樹脂が、フリップチップ方式で接続する部分を被覆することになるので、該部分が露出することにより短絡したり破損したりすることを防止できる。また、第１および第２の半導体装置の間に介在する樹脂と、フリップチップ方式で接続する部分を被覆する樹脂とを１つの工程で形成できるので、製造工程を簡略化できる。
また、第２の半導体装置の第２の電極には、第１の接続部材が予め形成されており、前記回路基板に第１の半導体装置を搭載する工程の前に、前記回路基板の第２の接続電極に第２の接続部材を形成する工程とさらに含んでおり、前記フリップチップ方式により接続する工程は、第１および第２の接続部材をフリップチップ方式により接続する工程であることが好ましい。この場合、第１の半導体装置の厚さに影響されることなくフリップチップ接続を行うことが可能となる。
さらに、第２の接続部材はハンダであり、前記フリップチップ方式により接続する工程は、第２の接続部材を加熱熔融させることで、第１の接続部材と接続する工程であることが好ましい。この場合、第２の接続部材のハンダを熔かすことで、第１の接続部材と接続するので、大きな荷重や超音波の過剰な印加が不要となる。これにより、第２の半導体装置が薄くても、荷重や超音波による損傷が発生し難くなる。
或いは、第１および第２の接続部材は金属バンプであり、前記フリップチップ方式により接続する工程は、超音波の印加により、または超音波の印加と加温もしくは加重との併用により、第１および第２の接続部材を金属接合させる工程であってもよい。この場合、超音波接合を用いることにより、短時間かつ低応力で接続できるので、接続時に第１のおよび第２の半導体装置が損傷することを防止できる。
また、前記回路基板に第１の半導体装置を搭載する工程の前に、前記回路基板における第２の接続電極が形成される領域に、嵩上げ用基板を設ける工程をさらに含んでおり、前記嵩上げ用基板には、前記回路基板の第２の接続電極と対向する第３の電極と、第２の半導体装置の第２の電極と対向する第４の電極とが形成されており、第３および第４の電極は電気的に接続されており、前記嵩上げ用基板を設ける工程は、前記回路基板の第２の接続電極に、異方性導電材料を配置する工程と、前記回路基板の第２の接続電極と、嵩上げ用基板の第３の電極とを前記異方性導電材料により電気的に接続する工程とを含むことが好ましい。この場合、第１の半導体装置と嵩上げ用基板とを同一工程で搭載でき、かつ嵩上げ用基板の第４の電極と回路基板の第２の接続電極との電気的接続を容易に行うことができる。
また、前記回路基板として、上記構成の一括回路基板を用いており、第１および第２の半導体装置が搭載された前記一括回路基板を切断することにより、個々の半導体装置パッケージとする工程をさらに含むことが好ましい。この場合、複数の半導体装置パッケージを一括して製造できるので、製造効率が向上する。また、回路基板が切断面に対して対称となるように配置されているので、回路基板の第２の接続電極の領域における嵩上げ部分や嵩上げ用基板をまとめて形成でき、製造効率が向上する。
本発明に係る半導体装置パッケージは、以上のように、第２の半導体装置が、第１の半導体装置に比べて回路基板から遠くに配置され、第２の半導体装置の第２の電極が、回路基板の第２の接続電極とフリップチップ方式で接続しているので、ワイヤボンディングによる金属細線の突出が無くなるので、半導体装置パッケージを薄型化できるという効果を奏する。また、第１の半導体装置における第１の電極と、回路基板における第１の接続電極とが、フリップチップ方式ではなく、ワイヤボンディング方式で接続されるので、回路基板および第１の半導体装置の間に接続部材を設ける必要が無く、半導体装置パッケージを薄型化できるという効果を奏する。また、第２の半導体装置の片側に複数の第２の電極が偏在して設けられていても、第２の半導体装置は、第２の電極とフリップチップ方式で接続される部分と、第１の半導体装置に配置される部分とで支持されるので、フリップチップ方式で接続するときに第２の半導体装置が傾くことを防止できるという効果を奏する。
〔実施の形態１〕
本発明の実施の一形態について図１〜図１２に基づいて説明すると以下の通りである。図１は、本実施形態に係る半導体装置パッケージを示している。図示のように、本実施形態の半導体装置パッケージでは、回路基板１３に第１および第２の半導体装置１・２が設けられている。
第１の半導体装置１は、複数の第１の電極３が表面に形成されたＩＣ（集積回路）チップである。以下では、第１の半導体装置１に関して、第１の電極３が形成された面１ａを表面とし、その反対側の面１ｂを裏面とする。
また、第２の半導体装置２は、複数の第２の電極４が表面に形成されたＩＣチップである。以下では、第２の半導体装置２に関して、第２の電極４が形成された面を表面２ａとし、その反対側の面を裏面２ｂとする。
第１および第２の半導体装置１・２は、表面が矩形の板状部材であり、該矩形表面の１辺付近または隣合う２辺付近に、それぞれ複数の第１の電極３および複数の第２の電極４が形成されている。また、第１および第２の半導体装置１・２は、それぞれの表面１ａ・２ａが対向し、第１の電極３が第２の半導体装置２の表面と重ならず、かつ、第２の電極４が第１の半導体装置１の表面と重ならないように設けられている。
第１の半導体装置１は、回路基板１３上に第１の接着用樹脂８を介して積層されている。これにより、第１の半導体装置１よりも第２の半導体装置２の方が、回路基板１３から離れた位置に設けられることになる。
回路基板１３の上面には、第１の半導体装置１に形成された複数の第１の電極３にそれぞれ接続するための複数の第１の接続パッド（第１の接続電極）５と、第２の半導体装置２に形成された複数の第２の電極４にそれぞれ接続するための複数の第２の接続パッド（第２の接続電極）６とが形成されている。第１および第２の接続パッド５・６は、回路基板１３において、第１の半導体装置１が設けられる領域以外の領域に形成される。
第１の接続パッド５は、第１の半導体装置１の第１の電極３に近い位置に形成されている。第１の電極３と第１の接続パッド５とは、スタッドバンプ（金属部材）９および金属細線７を介してワイヤボンディング方式により接続されている。以下では、ワイヤボンディング方式により接続された第１の電極３、スタッドバンプ９、金属細線７、および第１の接続パッドを含む部分を「ワイヤボンディング接続部」と称する。そして、ワイヤボンディング接続部を覆うように被覆用樹脂１０が設けられている。
一方、第２の接続パッド６は、第２の半導体装置２の第２の電極４と対向する位置に形成されている。第２の電極４と第２の接続パッド６とは、スタッドバンプ（第１の接続部材）１１およびハンダ（第２の接続部材）１２を介してフリップチップ方式により接続されている。以下では、フリップチップ方式により接続された第２の電極４、スタッドバンプ１１、ハンダ１２、および第２の接続パッド６を含む部分を「フリップチップ接続部」と称する。そして、フリップチップ接続部を覆うように被覆用樹脂１０が設けられている。
ところで、図１に示されるように、第２の半導体装置２において第２の電極を設けた部分は、第１の半導体装置１から突出しているため、負荷が加わると割れる虞がある。そこで、被覆用樹脂１０は、図１に示されるように、第２の半導体装置２において第２の電極を設けた領域と回路基板１３とが対向する部分を充填するように設けられることが望ましい。これにより、第２の半導体装置２において第２の電極を設けた部分に負荷が加わって割れることを防止できる。
また、回路基板１３の下面には、第３の接続パッド（第３の接続電極）１４が形成されており、第３の接続パッド１４は、回路基板１３のスルーホールおよび配線（図示せず）を介して第１および第２の接続パッド５・６と電気的に接続されている。また、第３の接続パッド１４上にはハンダボール１５が形成されており、第３の接続パッド１４およびハンダボール１５は、半導体装置パッケージの外部入出力端子として機能する。
上記の構成によると、第２の半導体装置２の第２の電極４と回路基板１３の第２の接続パッド６とが、ワイヤボンディング方式ではなく、フリップチップ方式で接続されるので、ワイヤボンディング接続による金属細線が突出しなくなる。したがって、図２３および図２４に示される従来の半導体装置パッケージの高さα・βに比べて、本実施形態の半導体装置パッケージの高さγの方が低くすることができる。すなわち、半導体装置パッケージを薄型化することができる。
ところで、図２４および図２５に示されるように、回路基板および半導体装置をフリップチップ方式で接続する場合、回路基板および半導体装置の間に接続部材が設けられることになり、接続部材の高さだけ高くなることになる。
これに対し、本実施形態では、第１の半導体装置１における第１の電極３と、回路基板１３における第１の接続パッド５とが、フリップチップ方式ではなく、ワイヤボンディング方式で接続されるので、上記接続部材の高さだけ高くなることを回避できる。したがって、半導体装置パッケージを薄型化することができる。
なお、本実施形態では、第２の半導体装置２は、表面の１辺付近または隣合う２辺付近に複数の第２の電極４が偏在している。この場合、第２の半導体装置２の第２の電極４と回路基板１３の第２の接続パッド６とがフリップチップ方式で接続されると、第２の半導体装置２が傾く虞がある。しかしながら、本実施形態では、第２の半導体装置２は、第２の電極４とフリップチップ方式で接続される部分と、第１の半導体装置１に配置される部分とで支持されるので、第２の半導体装置２が傾くことを防止できる。
また、本実施形態では、第１の半導体装置１は、表面の１辺付近または隣合う２辺付近に複数の第２の電極４が偏在している。しかしながら、回路基板１３に配置される第１の半導体装置１は、第１の電極３と回路基板１３の第１の接続パッド５とが、フリップチップ方式ではなく、ワイヤボンディング方式で接続されるので、第１の半導体装置１が傾くことを防止できる。
次に、上記半導体装置パッケージの製造方法の一例を図２〜図６に基づいて説明する。図２〜図６は、上記半導体装置パッケージの製造工程における構造を示している。
まず、公知の方法により製造された第１および第２の半導体装置１・２と回路基板１３とを用意する。次に、図２に示されるように、回路基板１３の第２の接続パッド６にハンダ１２を配置する。
第２の接続パッド６にハンダ１２を供給する方法の例としては、Ｓｎ−Ａｇのハンダペーストを用いた印刷法によりハンダ１２を供給して配置する方法や、ハンダの金属細線を用いたボールボンディングによりハンダバンプを形成する方法が挙げられる。また、別の方法として、２色メッキ法、昭和電工株式会社のスーパージャフィット法、または古河電気工業株式会社やハリマ化成株式会社のスーパーソルダ法により、部分的にハンダを供給することで、第２の接続パッド６のみにハンダ１２を供給することもできる。
次に、第１の半導体装置１の裏面１ｂに、接着用樹脂８としてのダイボンドシートを予め配置しておき、図３に示されるように、回路基板１３に第１の半導体装置１をダイボンダーにより搭載する。なお、ダイボンドシートの代わりに、ダイボンドペーストを回路基板１３に予め塗布しておいても良い。その後、接着用樹脂８を熱硬化させるため、オーブンで加熱する。このとき、ハンダ１２の融点以上まで加熱することにより、ハンダ１２を第２の接続パッド６に濡れ広がらせることができる。
次に、図４に示されるように、第１の半導体装置１の第１の電極３と、回路基板１３の第１の接続パッド５とを、ワイヤボンディング方式により金属細線７を介して接続する。
なお、第２の半導体装置２を回路基板１３に搭載する前に、第２の半導体装置２の第２の電極４に、Ａｕの金属細線を用いてボールボンドすることにより、金属部材としてスタッドバンプ１１を形成しておく。ただし、金属部材は、Ａｕのスタッドバンプに限るわけではなく、Ａｕのメッキを用いて形成してもよいし、他の金属を用いてもよい。
次に、図５に示されるように、スタッドバンプ１１を形成した第２の半導体装置２の表面２ａを、回路基板１３に搭載した第１の半導体装置１の表面１ａと対向させ、回路基板１３の第２の接続パッド６上に形成したハンダ１２とスタッドバンプ１１との位置合せを行って、フリップチップ方式により第２の半導体装置２を回路基板１３に実装する。このとき、第２の半導体装置２を加熱することで、ハンダ１２を熔かし、スタッドバンプ１１と接続する。
なお、フリップチップ方式による接続は上述の方法に限らず、Ａｕスタッドバンプ１１にフラックスを転写し、第２の接続パッド６に形成されたハンダ１２と位置合せを行って、第２の半導体装置２を回路基板１３に搭載した後、リフロー炉で加熱することにより接続してもよい。ただし、この場合には、図５に示されるフリップチップ工程の後に、図４に示されるワイヤボンディング工程を行って、第１の半導体装置１と第１の回路基板１３とを金属細線７により接続することが好ましい。このように、図４に示されるワイヤボンディング工程は、図３に示されるように、回路基板１３に第１の半導体装置１を搭載する工程の後であれば任意の時点で行ってもよい。
次に、図６に示されるように、ディスペンサ１７により液状の被覆用樹脂１０を滴下することにより、前記ワイヤボンディング接続部および前記フリップチップ接続部を被覆用樹脂１０で覆う。そして、被覆用樹脂１０の熱硬化を行うことにより、被覆用樹脂１０で覆われた部分を保護することができる。
なお、第２の半導体装置２の裏面２ｂに被覆用樹脂１０を設けてもよいし、設けなくてもよい。被覆用樹脂１０を設けない場合には、半導体装置パッケージの高さを極力低く抑えることができる。一方、被覆用樹脂１０を設けた場合には、第２の半導体装置２を保護することができ、半導体装置パッケージの信頼性が向上する。
最後に、回路基板１３の下面に形成された第３の接続パッド１４にフラックスを転写し、ハンダボール１５を搭載し、リフローソルダリング処理を行うことにより、外部入出力端子が形成されて、図１に示される半導体装置パッケージが完成する。
なお、本実施形態では、前記ワイヤボンディング接続部および前記フリップチップ接続部を同じ被覆用樹脂１０で覆っているが、別々の樹脂で覆うこともできる。また、液状の被覆用樹脂１０を滴下して封止する代わりに、トランスファーモールド法を用いてモールド樹脂で封止することもできる。この場合、半導体装置パッケージを定型化することができる。また、第１の半導体装置１と第２の半導体装置２との間に、接着用樹脂を介在させることもできるし、被覆用樹脂を延在させても良い。
例えば、図７は、図１に示される半導体装置パッケージの変形例を示している。図７に示される半導体装置パッケージでは、図１に示される半導体装置パッケージに比べて、ワイヤボンディング接続部を覆う被覆用樹脂が、モールド樹脂１６となっており、該モールド樹脂１６が回路基板１３の上面全体を覆っている点が異なり、その他の構成は同様である。この場合でも、図２３および図２４に示される従来の半導体装置パッケージに比べて、第２の半導体装置２を覆うモールド樹脂１６の高さを低くすることができるので、従来よりも薄型化することができる。
また、図８は、図７に示される半導体装置パッケージの他の変形例を示している。図８に示される半導体装置パッケージでは、図７に示される半導体装置パッケージに比べて、第２の半導体装置２の裏面２ｂが露出するようにモールド樹脂１６が形成されている点と、前記フリップチップ接続部を覆う被覆用樹脂１０が、第１のおよび第２の半導体装置１・２の間に延在している点が異なり、その他の構成は同様である。モールド樹脂１６は第２の半導体装置２の裏面２ｂを被覆しないので、図７に示される半導体装置パッケージよりも薄型化することができる。
なお、第１および第２の半導体装置１・２の間に被覆用樹脂１０を延在させるには、下記の方法により実現できる。すなわち、図４に示されるようなワイヤボンディング方式による接続を行った後に、被覆用樹脂１０を、第２の接続パッド６、ハンダ１２、および第１の半導体装置１の表面１ａに、未硬化の状態で配置しておく。そして、図５に示されるように、フリップチップ方式で第２の半導体装置２を回路基板１３に実装するときに、被覆用樹脂１０を硬化させる。
また、本実施形態では、図１に示されるように、第１および第２の半導体装置１・２は同程度の厚さであるが、異なる厚さとすることもできる。
例えば、図９は、図１に示される半導体装置パッケージのさらに他の変形例を示している。図９に示される半導体装置パッケージでは、図１に示される半導体装置パッケージに比べて、第１の半導体装置１の厚さεが、第２の半導体装置２の厚さδよりも小さくなっている（ε＜δ）。第１の半導体装置１が薄いと、第２の電極４および第２の接続パッド６の間が狭くなるので、第２の接続パッド６上に形成されたハンダ１２の量を少なくすることができる。これにより、ハンダ１２の広がりを抑えることができるので、隣り合う第２の接続パッド６の間隔を狭くでき、したがって、隣り合う第２の電極４の間隔を狭くできる。すなわち、電極ピッチの狭い半導体装置も、第２の半導体装置２として利用することができる。
ところで、半導体装置パッケージのさらなる薄型化を実現するには、第１および第２の半導体装置１・２の厚さε・δをさらに小さくすることが考えられる。しかしながら、例えば、第１および第２の半導体装置１・２の厚さε・δを共に４０〜５０μｍ程度にすると、フリップチップ接続時に第２の半導体装置２の割れが発生しやすくなる。また、第２の半導体装置２の厚さδを薄くすると、ワイヤボンディング接続部における金属細線７を被覆用樹脂１０で完全に覆うことができない虞がある。
そこで、第２の半導体装置２の厚さδは、１００μｍ程度であることが望ましい。一方、第１の半導体装置１の厚さεは、５０μｍ程度でもよく、２５μｍ程度であることが望ましい。なお、半導体装置の厚さの下限は、薄化チップのアセンブリ技術に制約される。すなわち、現状では、上述のように４０〜５０μｍ程度であるが、将来的には、ワイヤボンド高さの下限値である２０μｍ程度になると考えられる。
なお、第１および第２の半導体装置１・２の厚さε・δを共に５０μｍ程度にしても、第１および第２の半導体装置１・２の間に厚さ１０〜２０μｍのダイボンドシートを接着のために設けている場合には、上記割れの発生を抑えることができる。また、第２の半導体装置２の裏面研磨時に微細クラックや歪みを取り除く処理（ストレスリリーフ処理）を実施すると上記割れの発生は減少する。
また、図１０は、図１に示される半導体装置パッケージのさらに他の変形例を示している。図１０に示される半導体装置パッケージでは、図１に示される半導体装置パッケージに比べて、第１の半導体装置１の厚さεが、第２の半導体装置２の厚さδよりも大きくなっている（ε＞δ）。この場合、第２の電極４および第２の接続パッド６の間が広くなるので、フリップチップ方式による接続が困難となる。
そこで、図１０に示される半導体装置パッケージでは、嵩上げ用基板２０を、第２の接続パッド６上に設けて、第２の電極４と、嵩上げ用基板２０の接続パッド２１とをフリップチップ方式により接続している。この場合、第２の電極４と、嵩上げ用基板２０の接続パッド２１との間を狭くできるので、フリップチップ方式による接続が容易となる。なお、詳細は後述の実施形態にて説明する。
また、第１の半導体装置１における第１の電極３は、第２の半導体装置２と重ならない領域で有れば、任意の領域に形成することができる。同様に、第２の半導体装置２における第２の電極４は、第１の半導体装置１と重ならない領域で有れば、任意の領域に形成することができる。具体例を図１１および図１２に基づいて説明する。
図１１は、図１に示される半導体装置パッケージの一例を示しており、同図（ａ）は図１と同様の断面図であり、同図（ｂ）は平面図である。図示の場合では、第１および第２の半導体装置１・２は、長手方向にずれた位置に設けられている。このため、第１および第２の半導体装置１・２において互いに重ならない領域は、長手方向の端部に存在する。したがって、第１の半導体装置１の第１の電極３は、長手方向の一方の側（図示では右側）の端部にのみ設けることができる。一方、第２の半導体装置２の第２の電極４は、長手方向の他方の側（図示では左側）の端部にのみ設けることができる。
図１２は、図１に示される半導体装置パッケージの他の例を示しており、同図（ａ）は図１と同様の断面図であり、同図（ｂ）は平面図である。図示の場合では、第１および第２の半導体装置１・２は、長手方向および短手方向にずれた位置に設けられている。このため、第１および第２の半導体装置１・２において互いに重ならない領域は、長手方向および短手方向の端部に存在する。したがって、第１の半導体装置１の第１の電極３は、長手方向の一方の側（図示では右側）の端部と、短手方向の一方の側（図示では上側）の端部とに設けることができる。一方、第２の半導体装置２の第２の電極４は、長手方向の一方の側（図示では左側）の端部と、短手方向の一方の側（図示では下側）の端部とに設けることができる。
図１１および図１２に示される半導体装置パッケージを比較すると、図１１に示される半導体装置パッケージでは、第１および第２の半導体装置１・２の設置領域が狭いので回路基板１３のサイズが小さくなることが理解できる。一方、図１２に示される半導体装置パッケージでは、第１および第２の電極３・４の設置領域が広いので第１および第２の電極３・４の設置可能な電極数が多くなることが理解できる。
〔実施の形態２〕
本発明の他の実施形態に係る半導体装置パッケージおよびその製造方法について、図１３および図１４に基づいて説明すると以下の通りである。なお、説明の便宜上、上記実施の形態にて示した各部材と同一の機能を有する部材には、同一の符号を付記し、その説明を省略する。
図１３は、本実施形態に係る半導体装置パッケージを示している。本実施形態の半導体装置パッケージは、図７に示される半導体装置パッケージに比べて、回路基板１３の第２の接続パッド６上に、ハンダ１２に代えてスタッドバンプ（第２の接続部材）１８が設けられている点と、第１および第２の半導体装置１・２の間にシート状樹脂１９が介在している点が異なり、その他の構成は同様である。本実施形態の半導体装置パッケージは、以下のように製造される。
スタッドバンプ１８は、回路基板１３の第２の接続パッド６上に、Ａｕの金属細線を用いてボールボンドすることにより形成できる。なお、この方法に限らず、回路基板１３の形成時に、第２の接続パッド６上にメッキ法やエッチング法でスタッドバンプ１８を形成してもよい。
また、第１および第２の半導体装置１・２の間にシート状樹脂１９を介在させるには、図３に示されるように、第１の半導体装置１を回路基板１３にダイボンドにより実装した後、第１の半導体装置１の表面１ａにリール状のシートから繰り出した部分を打ち抜いた樹脂シートを貼り付ければよい。
そして、第２の半導体装置２の第２の電極４に、Ａｕのスタッドバンプ１１を形成し、回路基板１３の第２の接続パッド６上のスタッドバンプ１８と位置あわせし、超音波の印加、もしくは加温、加重との併用により、第２の電極４と第２の接続パッド６とをフリップチップ接続する。この場合、超音波接合を用いることにより、短時間かつ低応力で金属接続できる。また、シート状樹脂１９の存在により、比較的強い超音波が印加されたり、荷重が加わったりしても、第１および第２の半導体装置１・２の表面１ａ・２ａが損傷することを防止できる。
なお、上述のように、フリップチップ接続部を被覆する被覆用樹脂１０は、前記フリップチップ接続の後に注入してもよいし、前記フリップチップ接続の前に液状の被覆用樹脂１０を塗布しておき、フリップチップ接続において超音波による接続と同時に加熱することにより封止し硬化させてもよい。
また、超音波や荷重が比較的弱くても金属接続が可能である場合には、シート状樹脂１９を省略することができる。上記の場合の例としては、フリップチップ接続を行う前に、スタッドバンプ１１・１８の表面にプラズマ処理等を施した場合が挙げられる。
図１４は、本実施形態に係る半導体装置パッケージの変形例を示している。図１４に示される半導体装置パッケージは、図１３に示される半導体装置パッケージに比べて、ワイヤボンディング接続部と回路基板１３の上面全体とを覆うモールド樹脂１６の代わりに、ワイヤボンディング接続部を覆う被覆用樹脂１０を使用している点と、第１および第２の半導体装置１・２の間にシート状樹脂１９を設けていない点とが異なり、その他の構成は同様である。図示のように、フリップチップ接続においてスタッドバンプ１１・１８どうしを接続する場合であっても、シート状樹脂１９を設ける必要がない場合もあるし、回路基板１３の上面全体をモールド樹脂１８で覆う必要はない。
〔実施の形態３〕
本発明のさらに他の実施形態に係る半導体装置パッケージおよびその製造方法について、図１５〜図２０に基づいて説明すると以下の通りである。なお説明の便宜上、上記の実施形態にて示した各部材と同一の機能を有する部材には、同一の符号を付記し、その説明を省略する。
図１５は、本実施形態に係る半導体装置パッケージを示している。本実施形態の半導体装置パッケージは、図１に示される半導体装置パッケージに比べて、回路基板１３において第２の接続パッド６が設けられる領域が、他の領域に比べて基材が厚く形成されている。これにより、第２の接続パッド６と第２の半導体装置２の第２の電極４との間が狭くなるため、第１の半導体装置１が厚い場合でも、第２の接続パッド６に第２の半導体装置２の第２の電極４をフリップチップ方式で良好に接続することができる。
図１６は、本実施形態に係る半導体装置パッケージの変形例を示している。図示の半導体装置パッケージは、図１５に示される半導体装置パッケージに比べて、回路基板１３において第２の接続パッド６が設けられる領域の基材厚を大きくする代わりに、嵩上げ用基板２０を設けている。嵩上げ用基板２０は、下面に第４の接続パッド２１が形成され、上面に第５の接続パッド２２が形成されている。第４の接続パッド２１は、回路基板１３の第２の接続パッド６と対向する位置に形成され、第５の接続パッド２２は、第２の半導体装置２の第２の電極４と対向する位置に形成されている。また、第４および第５の接続パッド２２はスルーホール２３を介して電気的に接続されている。
嵩上げ用基板２０の第４の接続パッド２１と回路基板１３の第２の接続パッド６との間には異方性導電材料（ＡＣＦ（Anisotropic Conductive Film：異方性導電フィルム））２４が設けられ、嵩上げ用基板２０の第５の接続パッド２２と第２の半導体装置２の第２の電極４との間にはＡＣＦ２５が設けられている。これにより、回路基板１３に第２の半導体装置２をフリップチップ方式で実装すると、回路基板１３の第２の接続パッド６と、第２の半導体装置２の第２の電極４とが、スタッドバンプ１１、第４および第５の接続パッド２１・２２、スルーホール２３、およびＡＣＦ２４・２５を介して電気的に接続することになる。
また、図１に示される半導体装置パッケージのように第２の接続パッド６上にハンダ１２を設ける必要が無いので、図２に示されるようなハンダ付け工程を省略することができる。
図１７（ａ）は、本実施形態に係る半導体装置パッケージの他の変形例を示しており、同図（ｂ）は、本変形例に用いられる嵩上げ用基板を示している。図示の半導体装置パッケージは、図１６に示される半導体装置パッケージに比べて、嵩上げ用基板２０の第４および第５の接続パッド２１・２２にＡＣＦ２４・２５を設ける代わりに、ハンダ２６・２７を設けている。これは、例えば、嵩上げ用基板２０の第４および第５の接続パッド２１・２２に、Ｓｎ−Ａｇ合金メッキまたは、スーパーソルダまたはスーパージャフィットでＳｎ−Ａｇハンダを供給することにより行われる。
そして、回路基板１３の第２の接続パッド６に、嵩上げ用基板２０の第４の接続パッド２１を位置合わせして加熱することにより、第２および第４の接続パッド６・２１を電気的に接続することができる。
上記構成の半導体装置パッケージでは、嵩上げ用基板２０にハンダ２６・２７が予め設けられているので、図２に示されるようなハンダ付け工程を省略することができる。また、後述の一括回路基板３０で嵩上げ用基板２０を一括して搭載しリフロー接続すれば、工程が簡略化できる。
図１８（ａ）・（ｂ）および図１９（ａ）・（ｂ）は、本実施形態の半導体装置パッケージの製造工程において、嵩上げ部を有する複数の回路基板１３、または複数の回路基板１３および嵩上げ用基板２０をマトリクス状に配置した一括回路基板３０を示している。一括回路基板３０を図示の２点鎖線にて切断することにより、多数の回路基板３０を一括して製造することができる。
図１８は、長手方向の一端部に電極３・４が形成された半導体装置１・２が実装される一括回路基板３０を示している。図示の一括回路基板３０では、図示の長手方向に隣り合う回路基板１３は、二点鎖線で示される境界線に対して対称に形成されている。これにより、回路基板１３の嵩上げ部または嵩上げ用基板２０を偏在させることができるので、回路基板の作成を簡略化できる。
図１９は、長手方向の一端部と短手方向の一端部とに電極３・４が形成された半導体装置１・２が実装される一括回路基板３０を示している。図示の一括回路基板３０では、図示の長手方向および短手方向に隣り合う回路基板１３は、二点鎖線で示される境界線に対して対称に形成されている。これにより、回路基板１３の嵩上げ部または嵩上げ用基板２０を偏在させることができるので、回路基板の作成を簡略化できる。
図２０（ａ）・（ｂ）は、本実施形態に係る半導体装置パッケージの変形例を示している。図示の半導体装置パッケージは、図１５に示される半導体装置パッケージに比べて、第２の半導体装置２の第２の電極４に、スタッドバンプ１１の代わりにＡｕメッキバンプ４０が形成されており、第２の電極４とメッキバンプ４０との間にシード層としてＴｉが形成されている点が異なり、その他の構成は同様である。
第２の半導体装置２を、図１３および図１４に示される半導体装置パッケージのように超音波印加、もしくは加温、加重との併用でフリップチップ接続を行う。このとき、接続高さを十分確保できないと、被覆用樹脂１０で封止する際、樹脂の注入に時間がかかり、最悪の場合、被覆用樹脂１０が未充填となる問題が発生する。
この問題点を回避するには、第１の半導体装置１と回路基板１３の嵩上げ部との間隙４２を十分にして、図２０（ｂ）に示される樹脂注入方向から被覆用樹脂１０を注入すればよい。なお、実験の結果、前記間隙４２が５０μｍ以上であれば、被覆用樹脂１０が未充填となる問題は発生しなかった。
〔実施の形態４〕
本発明のさらに他の実施形態に係る半導体装置パッケージおよびその製造方法について、図２１、図２２、および図２６に基づいて説明すると以下の通りである。なお説明の便宜上、上記の実施形態にて示した各部材と同一の機能を有する部材には、同一の符号を付記し、その説明を省略する。
図２６は、従来の半導体装置パッケージを積層した積層体を示している。図示のように、積層体４００は、３個の半導体装置パッケージ４０１を積層してなる構造体である。半導体装置パッケージ４０１は、回路基板４０２の上面に複数の半導体装置４０３が実装されている。さらに、回路基板４０２の上面には、上段に積層する半導体装置パッケージ４０１と電気的に接続するための複数の接続パッド４０４が形成されている。また、回路基板４０２の下面には、下段に積層した半導体装置パッケージ４０１と電気的に接続するための複数の接続パッド４０５が形成され、接続パッド４０５には、ハンダボール４０６が形成されている。
上記構成の積層体４００は、下記のように製造される。すなわち、下段の半導体装置パッケージ４０１における回路基板４０２の上面に形成された接続パッド４０４に、例えば、フラックスの塗布や、ハンダペーストの印刷を行い、それから中段の半導体装置パッケージ４０１のハンダボール４０６を載置する。これにより、下段の半導体装置パッケージ４０１に中段の半導体装置パッケージ４０１が搭載されることになる。同様にして、中段の半導体装置パッケージ４０１に上段の半導体装置パッケージ４０１を搭載し、リフロー炉で加熱することで電気的に接続され、積層体４００が完成する。
上記構成の積層体４００では、回路基板４０２どうしの間隔ｈを、複数の半導体装置４０３の高さθよりも大きくする必要がある。したがって、積層体４００の高さを低くするには、複数の半導体装置４０３の高さθを低くする必要がある。
これに対し、図２１および図２２は、それぞれ図１および図７に示されるような、上記実施形態に係る半導体装置パッケージを用いた積層体６０を示している。図示のように、上記実施形態に係る半導体装置パッケージを上記積層体６０に適用することにより、複数の半導体装置１・２の高さγを従来よりも低くできるので、回路基板６２の間隔Ｈを狭くできる。したがって、積層体６０の高さを低くすることができる。また、ハンダボール１５のサイズを小さくできるので、接続パッド６４どうしの間隔と、接続パッド６５どうしの間隔を狭くできる。これにより、回路基板６２のサイズを小さくすることができ、積層体６０のサイズを小さくすることができる。
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
例えば、上記実施形態では、回路基板１３に２つの半導体装置１・２を設けた構成としているが、第１の半導体装置１と第２の半導体装置２との間に１または複数の半導体装置を介在させることもできる。
また、上記実施形態では、半導体装置１・２は、表面が矩形である板状部材としているが、多角形、円形など任意形状の部材を利用することができる。また、半導体装置１・２の寸法は互いに異なっていても良い。
回路基板に直接配置される半導体装置をワイヤボンディング方式で接続し、回路基板から遠い方の半導体装置をフリップチップ方式で接続することにより薄型化できるので、複数の半導体装置を高密度に実装したＣＳＰ（Chip Size Package）やＢＧＡ（Ball Grid Array）に利用される半導体装置パッケージにも適用できる。
本発明の一実施形態に係る半導体装置パッケージの構造を示す断面図である。 上記半導体装置パッケージの製造工程における構造を示す断面図である。 上記半導体装置パッケージの製造工程における構造を示す断面図である。 上記半導体装置パッケージの製造工程における構造を示す断面図である。 上記半導体装置パッケージの製造工程における構造を示す断面図である。 上記半導体装置パッケージの製造工程における構造を示す断面図である。 上記半導体装置パッケージの変形例の構造を示す断面図である。 上記半導体装置パッケージの他の変形例の構造を示す断面図である。 上記半導体装置パッケージのさらに他の変形例の構造を示す断面図である。 上記半導体装置パッケージのさらに他の変形例の構造を示す断面図である。 上記半導体装置パッケージの一例を示す図であり、同図（ａ）は断面図であり、同図（ｂ）は平面図である。 上記半導体装置パッケージの他の例を示す図であり、同図（ａ）は断面図であり、同図（ｂ）は平面図である。 本発明の他の実施形態に係る半導体装置パッケージの構造を示す断面図である。 上記半導体装置パッケージの変形例の構造を示す断面図である。 本発明のさらに他の実施形態に係る半導体装置パッケージの構造を示す断面図である。 上記半導体装置パッケージの変形例の構造を示す断面図である。 同図（ａ）は、上記半導体装置パッケージの他の変形例の構造を示す断面図であり、同図（ｂ）は、本変形例に用いられる嵩上げ用基板の構造を示す断面図である。 上記半導体装置パッケージの製造工程において利用される一括回路基板の一例を示す図であり、同図（ａ）は断面図であり、同図（ｂ）は平面図である。 上記半導体装置パッケージの製造工程において利用される一括回路基板の他の例を示す図であり、同図（ａ）は断面図であり、同図（ｂ）は平面図である。 上記半導体装置パッケージのさらに他の変形例を示す図であり、同図（ａ）は断面図であり、同図（ｂ）は平面図である。 本発明に係る半導体装置パッケージを複数個積層した積層体の構造を示す断面図である。 本発明に係る別の半導体装置パッケージを複数個積層した積層体の構造を示す断面図である。 従来の半導体装置パッケージの構造を示す断面図である。 従来の半導体装置パッケージの構造を示す断面図である。 従来の半導体装置パッケージの構造を示す断面図である。 従来の半導体装置パッケージを複数個積層した積層体の構造を示す断面図である。
符号の説明
１ 第１の半導体装置
２ 第２の半導体装置
３ 第１の電極
４ 第２の電極
５ 第１の接続パッド（第１の接続電極）
６ 第２の接続パッド（第２の接続電極）
７ 金属細線
１０ 被覆用樹脂
１１ スタッドバンプ（第１の接続部材）
１２ ハンダ（第２の接続部材）
１４ 第３の接続パッド（第３の接続電極）
１５ ハンダボール
１６ モールド用樹脂
１８ スタッドバンプ（第２の接続部材）
１９ 接着用樹脂
２０ 嵩上げ用基板
２１ 第３の電極
２２ 第４の電極
２４・２５ 導電性材料
３０ 一括回路基板
４２ 第１の半導体装置と嵩上げ用基板との間隔
ε 第１の半導体装置の厚さ
δ 第２の半導体装置の厚さ

Claims (33)

  1. 回路基板上に第１および第２の半導体装置を順に重ねて実装した半導体装置パッケージであって、
    前記回路基板は、第１および第２の半導体装置が設けられる側の面に、複数の第１の接続電極と複数の第２の接続電極とが形成されており、
    第１の半導体装置は、第２の半導体装置が設けられる側の面において、第２の半導体装置と対向しない領域に複数の第１の電極が形成されており、
    第２の半導体装置は、前記回路基板および第１の半導体装置が設けられる側の面における一方向の片側領域であって、第１の半導体装置と対向せず、かつ前記回路基板の第２の接続電極と対向する領域に複数の第２の電極が形成されており、
    第１の半導体装置の第１の電極は、前記回路基板の第１の接続電極とワイヤボンディング方式で接続されており、
    第２の半導体装置の第２の電極は、前記回路基板の第２の接続電極とフリップチップ方式で接続されていることを特徴とする半導体装置パッケージ。
  2. 第２の半導体装置は、さらに、前記回路基板および第１の半導体装置が設けられる側の面における別方向の片側領域であって、第１の半導体装置と対向せず、かつ前記回路基板の第２の接続電極と対向する領域に複数の第２の電極が形成されていることを特徴とする請求項１に記載の半導体装置パッケージ。
  3. 前記フリップチップ方式で接続された部分を被覆して充填するフリップチップ接続部被覆用樹脂をさらに備えることを特徴とする請求項１に記載の半導体装置パッケージ。
  4. 前記ワイヤボンディング方式で接続された部分を被覆するワイヤボンディング接続部被覆用樹脂をさらに備えることを特徴とする請求項３に記載の半導体装置パッケージ。
  5. 前記フリップチップ接続部被覆用樹脂と前記ワイヤボンディング接続部被覆用樹脂とは、同じ樹脂であることを特徴とする請求項４に記載の半導体装置パッケージ。
  6. 第１および第２の半導体装置における全部または一部を覆うモールド用樹脂をさらに備えることを特徴とする請求項３ないし５の何れか１項に記載の半導体装置パッケージ。
  7. 第１および第２の半導体装置を接着する接着用樹脂をさらに備えることを特徴とする請求項１に記載の半導体装置パッケージ。
  8. 前記フリップチップ方式で接続した部分を被覆するフリップチップ接続部被覆用樹脂をさらに備えており、
    前記接着用樹脂と前記フリップチップ接続部被覆用樹脂とは同じ樹脂であることを特徴とする請求項７に記載の半導体装置パッケージ。
  9. 第１の半導体装置は、第２の半導体装置に比べて、前記回路基板の法線方向の厚さが小さいことを特徴とする請求項１に記載の半導体装置パッケージ。
  10. 第２の半導体装置の第２の電極と、前記回路基板の第２の接続電極とは、第１の金属からなる第１接続部材と、第２の金属からなる第２接続部材とを介して、前記フリップチップ方式で接続していることを特徴とする請求項１に記載の半導体装置パッケージ。
  11. 第１の金属は、Ａｕを主成分とする金属であり、第２の金属は、ハンダであることを特徴とする請求項１０に記載の半導体装置パッケージ。
  12. 第１および第２の金属は、Ａｕを主成分とする金属であることを特徴とする請求項１０に記載の半導体装置パッケージ。
  13. 前記回路基板は、基板面の法線方向の厚さが厚い領域と薄い領域とが存在し、
    前記薄い領域上には、第１の半導体装置が設けられており、
    前記厚い領域には、第２の接続電極が形成されていることを特徴とする請求項１に記載の半導体装置パッケージ。
  14. 前記回路基板において第２の接続電極が形成されている領域には、嵩上げ用基板が設けられており、
    前記嵩上げ用基板には、前記回路基板の第２の接続電極と対向する第３の電極と、第２の半導体装置の第２の電極と対向する第４の電極とが形成されており、第３および第４の電極は電気的に接続されており、
    第２の半導体装置の第２の電極は、前記嵩上げ用基板の第４の電極とフリップチップ方式で接続していることを特徴とする請求項１に記載の半導体装置パッケージ。
  15. 前記回路基板の第２の接続電極と、前記嵩上げ用基板の第３の電極との間、および、第２の半導体装置の第２の電極と、前記嵩上げ用基板の第４の電極との間には、導電性材料が設けられていることを特徴とする請求項１４に記載の半導体装置パッケージ。
  16. 前記回路基板に設けられた第１の半導体装置と、前記嵩上げ用基板との間隔は、５０μｍ以上であることを特徴とする請求項１４に記載の半導体装置パッケージ。
  17. 第１の半導体装置と第２の半導体装置との間には、１または複数の半導体装置が設けられていることを特徴とする請求項１に記載の半導体装置パッケージ。
  18. 前記回路基板において、第１および第２の半導体装置が設けられる面の反対側の面には、複数の第３の接続電極が形成されており、
    各第３の接続電極上には、ハンダボールが形成されており、
    第３の接続電極および前記ハンダボールが外部入出力端子として機能することを特徴とする請求項１に記載の半導体装置パッケージ。
  19. 前記回路基板において、第１および第２の半導体装置が設けられる面には、別の半導体装置パッケージの前記ハンダボールが接続する複数の第４の接続電極が形成されていることを特徴とする請求項１８に記載の半導体装置パッケージ。
  20. 請求項１３ないし１６の何れか１項に記載の半導体装置パッケージに利用される回路基板を複数個備えた半導体装置パッケージ用一括回路基板であって、
    該一括回路基板は、切断面にて切断することにより複数の回路基板を生成できるものであり、
    前記回路基板は、切断面に対して対称となるように配置されていることを特徴とする半導体装置パッケージ用一括回路基板。
  21. 回路基板上に第１および第２半導体装置を順に重ねて実装した半導体装置パッケージの製造方法であって、
    前記回路基板は、或る面に、複数の第１の接続電極と複数の第２の接続電極とが形成されており、
    第１の半導体装置は、或る面に複数の第１の電極が形成されており、
    第２の半導体装置は、或る面における一方向の片側領域に複数の第２の電極が形成されており、
    前記回路基板に第１の半導体装置を搭載する工程であって、第１の半導体装置にて第１の電極が形成された面を、前記回路基板が設けられる側の反対側として、前記回路基板にて第１および第２の接続電極が形成される側の面に第１の半導体装置を搭載する工程と、
    第１の半導体装置上に第２の半導体装置を配置する工程であって、第２の半導体装置にて第２の電極が形成された面を、前記回路基板および第１の半導体装置が設けられる側とし、第２の電極が、第１の半導体装置と対向せず、かつ前記回路基板の第２の接続電極と対向するように配置する工程と、
    第２の半導体装置の第２の電極と前記回路基板の第２の接続電極とをフリップチップ方式で接続する工程とを含んでおり、
    前記第１の半導体装置を搭載する工程以降に、第１の半導体装置の第１の電極と前記回路基板の第１の接続電極とをワイヤボンディング方式により接続する工程を含むことを特徴とする半導体装置パッケージの製造方法。
  22. 第２の半導体装置は、さらに、前記面における別方向の片側領域に複数の第２の電極が形成されていることを特徴とする請求項２１に記載の半導体装置パッケージの製造方法。
  23. 前記フリップチップ方式により接続した部分をフリップチップ接続部被覆用樹脂で被覆する工程をさらに含むことを特徴とする請求項２１に記載の半導体装置パッケージの製造方法。
  24. 前記ワイヤボンディング方式で接続した部分をワイヤボンディング接続部被覆用樹脂で被覆する工程をさらに含むことを特徴とする請求項２３に記載の半導体装置パッケージの製造方法。
  25. 前記フリップチップ接続部被覆用樹脂と前記ワイヤボンディング接続部被覆用樹脂とは、同じ樹脂であることを特徴とする請求項２４に記載の半導体装置パッケージの製造方法。
  26. 第１および第２の半導体装置における全部または一部を、モールド用樹脂で被覆する工程をさらに含むことを特徴とする請求項２３ないし２５の何れか１項に記載の半導体装置パッケージの製造方法。
  27. 第１の半導体装置上に第２の半導体装置を配置する工程において、第１および第２の半導体装置の間に接着用樹脂を配置することを特徴とする請求項２１に記載の半導体装置パッケージの製造方法。
  28. 前記回路基板に第１の半導体装置を搭載する工程の後に、少なくとも、前記回路基板の第２の接続電極と第１の半導体装置とに樹脂を配置する工程をさらに含むことを特徴とする請求項２１に記載の半導体装置パッケージの製造方法。
  29. 第２の半導体装置の第２の電極には、第１の接続部材が予め形成されており、
    前記回路基板に第１の半導体装置を搭載する工程の前に、前記回路基板の第２の接続電極に第２の接続部材を形成する工程をさらに含んでおり、
    前記フリップチップ方式により接続する工程は、第１および第２の接続部材をフリップチップ方式により接続する工程であることを特徴とする請求項２１に記載の半導体装置パッケージの製造方法。
  30. 第２の接続部材はハンダであり、
    前記フリップチップ方式により接続する工程は、第２の接続部材を加熱熔融させることで、第１および第２の接続部材を接続する工程であることを特徴とする請求項２９に記載の半導体装置パッケージの製造方法。
  31. 第１および第２の接続部材は金属バンプであり、
    前記フリップチップ方式により接続する工程は、超音波の印加により、または超音波の印加と加温もしくは加重との併用により、第１および第２の接続部材を金属接合させる工程であることを特徴とする請求項２９に記載の半導体装置パッケージの製造方法。
  32. 前記回路基板に第１の半導体装置を搭載する工程の前に、前記回路基板における第２の接続電極が形成される領域に、嵩上げ用基板を設ける工程をさらに含んでおり、
    前記嵩上げ用基板には、前記回路基板の第２の接続電極と対向する第３の電極と、第２の半導体装置の第２の電極と対向する第４の電極とが形成されており、第３および第４の電極は電気的に接続されており、
    前記嵩上げ用基板を設ける工程は、
    前記回路基板の第２の接続電極に、異方性導電材料を配置する工程と、
    前記回路基板の第２の接続電極と、嵩上げ用基板の第３の電極とを前記異方性導電材料により電気的に接続する工程とを含むことを特徴とする請求項２１に記載の半導体装置パッケージの製造方法。
  33. 前記回路基板として、請求項２０に記載の一括回路基板を用いており、
    第１および第２の半導体装置が搭載された前記一括回路基板を切断することにより、個々の半導体装置パッケージとする工程をさらに含むことを特徴とする請求項２１に記載の半導体装置パッケージの製造方法。
JP2005133210A 2005-04-28 2005-04-28 半導体装置パッケージおよびその製造方法、ならびに半導体装置パッケージ用一括回路基板 Pending JP2006310649A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005133210A JP2006310649A (ja) 2005-04-28 2005-04-28 半導体装置パッケージおよびその製造方法、ならびに半導体装置パッケージ用一括回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005133210A JP2006310649A (ja) 2005-04-28 2005-04-28 半導体装置パッケージおよびその製造方法、ならびに半導体装置パッケージ用一括回路基板

Publications (1)

Publication Number Publication Date
JP2006310649A true JP2006310649A (ja) 2006-11-09

Family

ID=37477176

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005133210A Pending JP2006310649A (ja) 2005-04-28 2005-04-28 半導体装置パッケージおよびその製造方法、ならびに半導体装置パッケージ用一括回路基板

Country Status (1)

Country Link
JP (1) JP2006310649A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008109121A (ja) * 2006-09-28 2008-05-08 Stats Chippac Ltd 集積回路パッケージシステム
JP2008159607A (ja) * 2006-12-20 2008-07-10 Fujitsu Ltd 半導体装置及びその製造方法
JP2008211126A (ja) * 2007-02-28 2008-09-11 Matsushita Electric Ind Co Ltd 半導体モジュールおよびカード型情報装置
JP2011054800A (ja) * 2009-09-02 2011-03-17 Renesas Electronics Corp 半導体装置、半導体装置の製造方法、及びリードフレーム
JP2012064983A (ja) * 2006-12-09 2012-03-29 Stats Chippac Ltd 積み重ねられた集積回路パッケージインパッケージシステムおよびその製造方法
TWI466196B (zh) * 2010-12-10 2014-12-21 Toshiba Kk 半導體裝置之製造方法、製造程式及製造裝置
CN110199579A (zh) * 2017-09-14 2019-09-03 新电元工业株式会社 电子模块以及电子模块的制造方法
CN111739862A (zh) * 2020-05-14 2020-10-02 甬矽电子(宁波)股份有限公司 半导体封装结构和半导体封装结构制作方法
CN116153870A (zh) * 2023-04-21 2023-05-23 江苏长晶浦联功率半导体有限公司 一种堆叠封装结构及其制造方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6384128A (ja) * 1986-09-29 1988-04-14 Oki Electric Ind Co Ltd 混成集積回路装置
JPH1084076A (ja) * 1996-09-05 1998-03-31 Hitachi Ltd 半導体装置およびその製造方法
JPH10242380A (ja) * 1997-02-27 1998-09-11 Hitachi Ltd 半導体装置およびその製造方法
JPH11312712A (ja) * 1998-04-30 1999-11-09 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2000299431A (ja) * 1999-04-14 2000-10-24 Sharp Corp 半導体装置及びその製造方法
JP2001111232A (ja) * 1999-10-06 2001-04-20 Sony Corp 電子部品実装多層基板及びその製造方法
JP2002270760A (ja) * 2001-03-07 2002-09-20 Sony Corp 電子部品、そのアセンブリ及びその製造方法
JP2002359345A (ja) * 2001-03-30 2002-12-13 Toshiba Corp 半導体装置及びその製造方法
JP2002373966A (ja) * 2001-06-13 2002-12-26 Matsushita Electric Ind Co Ltd 半導体チップの実装構造体及びその製造方法
JP2004006482A (ja) * 2002-05-31 2004-01-08 Renesas Technology Corp 半導体装置およびその製造方法
JP2004235310A (ja) * 2003-01-29 2004-08-19 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6384128A (ja) * 1986-09-29 1988-04-14 Oki Electric Ind Co Ltd 混成集積回路装置
JPH1084076A (ja) * 1996-09-05 1998-03-31 Hitachi Ltd 半導体装置およびその製造方法
JPH10242380A (ja) * 1997-02-27 1998-09-11 Hitachi Ltd 半導体装置およびその製造方法
JPH11312712A (ja) * 1998-04-30 1999-11-09 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2000299431A (ja) * 1999-04-14 2000-10-24 Sharp Corp 半導体装置及びその製造方法
JP2001111232A (ja) * 1999-10-06 2001-04-20 Sony Corp 電子部品実装多層基板及びその製造方法
JP2002270760A (ja) * 2001-03-07 2002-09-20 Sony Corp 電子部品、そのアセンブリ及びその製造方法
JP2002359345A (ja) * 2001-03-30 2002-12-13 Toshiba Corp 半導体装置及びその製造方法
JP2002373966A (ja) * 2001-06-13 2002-12-26 Matsushita Electric Ind Co Ltd 半導体チップの実装構造体及びその製造方法
JP2004006482A (ja) * 2002-05-31 2004-01-08 Renesas Technology Corp 半導体装置およびその製造方法
JP2004235310A (ja) * 2003-01-29 2004-08-19 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8642383B2 (en) 2006-09-28 2014-02-04 Stats Chippac Ltd. Dual-die package structure having dies externally and simultaneously connected via bump electrodes and bond wires
JP2008109121A (ja) * 2006-09-28 2008-05-08 Stats Chippac Ltd 集積回路パッケージシステム
JP2012064983A (ja) * 2006-12-09 2012-03-29 Stats Chippac Ltd 積み重ねられた集積回路パッケージインパッケージシステムおよびその製造方法
TWI396271B (zh) * 2006-12-20 2013-05-11 Fujitsu Semiconductor Ltd 半導體裝置及其製造方法
US7906852B2 (en) 2006-12-20 2011-03-15 Fujitsu Semiconductor Limited Semiconductor device and manufacturing method of the same
JP2008159607A (ja) * 2006-12-20 2008-07-10 Fujitsu Ltd 半導体装置及びその製造方法
JP2008211126A (ja) * 2007-02-28 2008-09-11 Matsushita Electric Ind Co Ltd 半導体モジュールおよびカード型情報装置
JP2011054800A (ja) * 2009-09-02 2011-03-17 Renesas Electronics Corp 半導体装置、半導体装置の製造方法、及びリードフレーム
US8753922B2 (en) 2009-09-02 2014-06-17 Renesas Electronics Corporation Method of manufacturing a semiconductor device
US8772914B2 (en) 2009-09-02 2014-07-08 Renesas Electronics Corporation Semiconductor device
TWI466196B (zh) * 2010-12-10 2014-12-21 Toshiba Kk 半導體裝置之製造方法、製造程式及製造裝置
CN110199579A (zh) * 2017-09-14 2019-09-03 新电元工业株式会社 电子模块以及电子模块的制造方法
CN111739862A (zh) * 2020-05-14 2020-10-02 甬矽电子(宁波)股份有限公司 半导体封装结构和半导体封装结构制作方法
CN116153870A (zh) * 2023-04-21 2023-05-23 江苏长晶浦联功率半导体有限公司 一种堆叠封装结构及其制造方法

Similar Documents

Publication Publication Date Title
JP5018483B2 (ja) 電子デバイスパッケージ、モジュール、および電子機器
US8653655B2 (en) Semiconductor device and manufacturing method thereof
US7420814B2 (en) Package stack and manufacturing method thereof
JP2006310649A (ja) 半導体装置パッケージおよびその製造方法、ならびに半導体装置パッケージ用一括回路基板
KR100586208B1 (ko) 반도체 장치 및 그 제조방법
TWI724744B (zh) 半導體裝置及半導體裝置之製造方法
KR20030083553A (ko) 반도체 장치 및 그 제조 방법
JP2002359345A (ja) 半導体装置及びその製造方法
US20070020812A1 (en) Circuit board structure integrated with semiconductor chip and method of fabricating the same
JP3654116B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR20140029268A (ko) 반도체 장치의 제조 방법
JP3731378B2 (ja) 半導体素子の製造方法、および半導体素子、ならびに実装モジュール
JP3972209B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4910408B2 (ja) 半導体装置
JP3847602B2 (ja) 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法
JP2004128356A (ja) 半導体装置
JP2002026073A (ja) 半導体装置およびその製造方法
EP1848029A1 (en) Carrying structure of electronic components
JP4324773B2 (ja) 半導体装置の製造方法
JP4561969B2 (ja) 半導体装置
JP2001127102A (ja) 半導体装置およびその製造方法
JP4591715B2 (ja) 半導体装置の製造方法
JP4090906B2 (ja) 半導体装置及びその製造方法
JPH11204565A (ja) 半導体装置
US7759791B2 (en) High density IC module

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070822

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080327

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100928

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110208