TWI396271B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI396271B
TWI396271B TW096137062A TW96137062A TWI396271B TW I396271 B TWI396271 B TW I396271B TW 096137062 A TW096137062 A TW 096137062A TW 96137062 A TW96137062 A TW 96137062A TW I396271 B TWI396271 B TW I396271B
Authority
TW
Taiwan
Prior art keywords
semiconductor
semiconductor wafer
wiring board
semiconductor device
adhesive
Prior art date
Application number
TW096137062A
Other languages
English (en)
Other versions
TW200828559A (en
Inventor
Takao Nishimura
Yoshiaki Narisawa
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Publication of TW200828559A publication Critical patent/TW200828559A/zh
Application granted granted Critical
Publication of TWI396271B publication Critical patent/TWI396271B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/26145—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H01L2224/29015—Shape in top view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85447—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85455—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Description

半導體裝置及其製造方法 發明領域
本發明大致有關於半導體裝置及其製造方法，更特別地，是有關於一種半導體裝置及其製造方法，在該半導體裝置中，數個半導體元件是堆疊在一個佈線板上。
 發明背景
一種可以被稱為堆疊式封裝體的晶片堆疊型半導體裝置是眾所周知。在該晶片堆疊型半導體裝置中，數個具有不同功能的半導體晶片(半導體元件)或者數個具有相同功能的半導體晶片(半導體元件)是堆疊在一個佈線板或者一個導線架的晶粒焊墊上。該等半導體晶片之電極焊墊中之每一者和在該佈線板或者該導線架之內引腳上的焊墊是由接合導線(bonding wire)彼此連接。或者，該接合導線把該等電極焊墊彼此連接。
在這結構中，由於數個半導體晶片是設置在一個單一半導體裝置中，要響應一個像是具有半導體裝置之多功能或者大容量記憶體般之電子裝置的要求是有可能的。
另一方面，在像是行動電話或者數位相機般的小尺寸電子裝置中，設置在該電子裝置內之輕薄或者高密度配置半導體裝置近期是被需求。
習知晶片堆疊型半導體裝置之第一例子的結構是顯示在第1圖中。第1(a)圖顯示沿著第1(b)圖之線X－X’的橫截面。在第1(b)圖中，密封樹脂10的描繪被省略。
在該晶片堆疊型半導體裝置1中，一個第一半導體晶片4是經由第一黏著物5來設置在一個佈線板3上。該佈線板3具有一個主表面，數個外部連接電極2是形成在該主表面上。此外，一個第二半導體晶片6是經由第二黏著物7來設置在該第一半導體晶片4上。
該第二半導體晶片6比該第一半導體晶片4小。該第一半導體晶片4和該第二半導體晶片6是以所謂的面向上狀態設置，第一半導體晶片4和第二半導體晶片6的電子電路形成表面(主表面)並非面向該佈線板3。第一半導體晶片4和第二半導體晶片6的外部連接電極焊墊(未在第1圖描繪)是設置在該第一半導體晶片4和該第二半導體晶片6的主表面上。
該第一半導體晶片4和該第二半導體晶片6的電極焊墊以及在佈線板3上的焊墊(未在第1圖中描繪)是分別由接合導線8和9彼此連接。該第一半導體晶片4和該第二半導體晶片6與該等接合導線8和9一起是由密封樹脂10密封在該佈線板3上。
然而，在第1圖中所示的結構中，要堆疊具有相同晶片尺寸的半導體晶片是不可能的。因此，設計堆疊在佈線板3上之半導體晶片之組合的自由程度是低的。
由於這樣，為了改進堆疊於佈線板上之半導體晶片之組合的設計自由程度，在第2圖至第4圖中所示的結構業已被提出。在第2圖至第4圖中，與在第1圖中所示之部件相同的部件是由相同的標號標示，而且其之說明是被省略。
另一種習知晶片堆疊型半導體裝置的例子是在第2圖中顯示。第2(a)圖顯示由第2(b)圖中之箭頭Y所示之方向觀看的橫截面，第2(b)圖是為一個平面圖。在第2(b)圖中，密封樹脂10的描繪被省略。
在該晶片堆疊型半導體裝置11中，一個第一半導體晶片14是經由第一黏著物5來設置在該佈線板3上。此外，一個第二半導體晶片16是經由第二黏著物7來設置在該第一半導體晶片14上。
該第一半導體晶片14和該第二半導體晶片16具有長方形形狀構形。該半導體晶片16是設置於該第一半導體晶片14上以致於該第一半導體晶片14和該第二半導體晶片16彼此相交。電極焊墊(在第2圖中未描繪)是設置於在第一半導體晶片14和第二半導體晶片16之主表面上之彼此面對的短側末端部份而且是經由接合導線8和9來連接到設置在佈線板3上的焊墊(在第2圖中未描繪)。
該第一半導體晶片14和該第二半導體晶片16與該等接合導線8和9一起由密封樹脂10密封在該佈線板3上。例如，見日本早期公開專利申請案公告第2－312265號案。
另一種習知晶片堆疊型半導體裝置的例子是顯示在第3圖中。第3(a)圖顯示沿著第3(b)圖之線X－X’的橫截面，第3(b)圖是為一個平面圖。在第3(b)圖中，密封樹脂10的描繪被省略。
在該晶片堆疊型半導體裝置21中，一個第一半導體晶片24是以所謂的面向下(覆晶)狀態設置在該佈線板3上，該第一半導體晶片24的電子電路形成表面(主表面)面向該佈線板3。此外，一個第二半導體晶片26是經由第二黏著物7來設置在該第一半導體晶片24上，該第二半導體晶片26的電子電路形成表面(主表面)面向上。
金(Au)凸塊22是形成在第一半導體晶片24的電極焊墊(在第3圖中未描繪)上。該第一半導體晶片24的金(Au)凸塊22是連接到該佈線板3的焊墊(在第3圖中未描繪)。填膠材料23充填在第一半導體晶片24與佈線板3之間。
另一方面，第二半導體晶片26的電極焊墊和在佈線板3上的焊墊是由接合導線9來互相連接。此外，第一半導體晶片24和第二半導體晶片26與接合導線9一起是由密封樹脂10密封在佈線板3上。例如，見日本早期公開專利申請案公告第3－255657號案。
在這結構中，與在第1圖和第2圖中所示的結構比較起來，由於對堆疊半導體晶片的結構和尺寸較少限制，該等半導體晶片之組合的設計自由程度是高的。
另一種習知晶片堆疊型半導體裝置的例子是顯示在第4圖中。第4(a)圖顯示沿著第4(b)圖之線X－X’的橫截面，第4(b)圖是為一個平面圖。在第4(b)圖中，密封樹脂10的描繪是被省略。
在該晶片堆疊型半導體裝置31中，一個第一半導體晶片34是經由第一黏著物5來設置在該佈線板3上。此外，一個第二半導體晶片36是經由第二黏著物7來設置在該第一半導體晶片34上而且是相對於該第一半導體晶片34移位。
設置在第一半導體晶片34和第二半導體晶片36之電子電路形成表面(主表面)之末端部份的電極焊墊(在第4圖中未描繪)是分別經由接合導線8和9來連接到在佈線板3上的焊墊(在第4圖中未描繪)。此外，該第一半導體晶片34和該第二半導體晶片36與該等接合導線8和9一起是由密封樹脂10密封在該佈線板3上。例如，見日本早期公開專利申請案公告第6－224362號案。
然而，在第1圖至第4圖中所示的習知技術中，位於上層的第二半導體晶片6,16,26,和36及對應的佈線板3是由對應的接合導線9互相連接。
由於這樣，必須為對應於接合導線9之導線環之高度的部份，即，對應於從在第1圖至第4圖中所示之結構之中之第二半導體晶片6,16,26,和36之上表面起之高度α的部份準備密封樹脂10。據此，在這些結構中，是難以響應於使半導體裝置變薄的要求。
另一方面，響應於使半導體裝置變薄的需求，是會試圖使半導體晶片變薄。然而，如果半導體晶片變薄的話，良率會由於半導體晶片之強度的降級而降低或者半導體裝置的可靠度會降低。再者，製造成本會由於加入使半導體裝置變薄的製造步驟而增加。
 發明概要
據此，本發明的實施例會提供一種解決以上所述之問題中之一者或者多者之新且有用的半導體裝置及其製造方法。
更特別地，本發明的實施例會提供一種具有一個結構的半導體裝置及其製造方法，藉著該結構，該半導體裝置能夠在維持疊置在一個像是佈線板般之支承板上之數個半導體晶片之結構和尺寸的高度設計自由或者在沒有使半導體晶片變薄下時變薄。
本發明之一特徵會是提供一種半導體裝置，包括：一個佈線板；一個安裝於該佈線板上的第一半導體元件；一個安裝於該第一半導體元件上的第二半導體元件，該第二半導體元件的位置是相對於該第一半導體元件的位置移位；其中，該第二半導體元件之主表面的一個部份面向該第一半導體元件；且一個設置在該第二半導體元件之主表面上的電極焊墊是由一個連接部件來連接至該佈線板的第二半導體元件連接焊墊。
本發明的另一特徵會是提供一種半導體裝置，包括：一個佈線板；一個安裝於該佈線板上的板；一個安裝於該板上的第一半導體晶片；一個安裝於該第一半導體晶片上的第二半導體晶片，該第二半導體晶片的位置是相對於該第一半導體晶片的位置移位；其中，該第二半導體晶片之主表面的一個部份面向該第一半導體晶片；且一個設置在該第二半導體晶片之主表面上的電極焊墊是由一個連接部件來連接至一個第二半導體晶片連接焊墊。
本發明之另一特徵會是提供一種半導體裝置製造方法，包括：一個把一個第一半導體晶片固定在一個佈線板上的第一步驟；及一個把一個第二半導體晶片堆疊且固定在該第一半導體晶片上的第二步驟，該第二半導體晶片之主表面的一個部份面向該第一半導體晶片；其中，在該第二步驟中，藉由使用黏著物來使該第一半導體元件與該第二半導體元件固定在一起以及藉由凸塊使該第二半導體元件與該佈線板的第二半導體元件連接焊墊互相連接是同時被執行。
根據本發明的實施例，是有可能提供一種具有一個結構的半導體裝置及其製造方法，藉著該結構，該半導體裝置能夠在維持疊置在一個像是佈線板般之支承板上之數個半導體晶片之結構和尺寸的高度設計自由或者在沒有使半導體晶片變薄下時變薄。
本發明之其他目的、特徵、和優點將會由於後面配合該等附圖閱讀的詳細描述而變得更顯而易見。
圖式簡單說明
第1圖是為顯示習知晶片堆疊型半導體裝置之第一例子的一個橫截面圖和一個平面圖；第2圖是為顯示習知晶片堆疊型半導體裝置之第二例子的一個橫截面圖和一個平面圖；第3圖是為顯示習知晶片堆疊型半導體裝置之第三例子的一個橫截面圖和一個平面圖；第4圖是為顯示習知晶片堆疊型半導體裝置之第四例子的一個橫截面圖和一個平面圖；第5圖是為顯示本發明之第一實施例之半導體裝置的一個橫截面圖和一個平面圖；第6圖是為一個顯示本發明之第一實施例之半導體裝置之第一變化例子的橫截面圖；第7圖是為一個顯示本發明之第一實施例之半導體裝置之第二變化例子的橫截面圖；第8圖是為一個顯示本發明之第一實施例之半導體裝置之第三變化例子的橫截面圖；第9圖是為一個顯示本發明之第一實施例之半導體裝置之第四變化例子的橫截面圖；第10圖是為一個顯示本發明之第一實施例之半導體裝置之第五變化例子的橫截面圖；第11圖是為顯示本發明之第一實施例之半導體裝置之第六變化例子(第1部份)的一個橫截面圖和一個平面圖；第12圖是為顯示本發明之第一實施例之半導體裝置之第六變化例子(第2部份)的一個橫截面圖和一個平面圖；第13圖是為一個顯示本發明之第一實施例之半導體裝置之第六變化例子(第3部份)的平面圖；第14圖是為一個顯示本發明之第一實施例之半導體裝置之電極焊墊之佈置與變更結構的平面圖；第15圖是為本發明之第二實施例之半導體裝置的橫截面圖；第16圖是為本發明之第三實施例之半導體裝置的橫截面圖；第17圖是為本發明之第四實施例之半導體裝置的橫截面圖；第18圖是為一個顯示本發明之半導體裝置之第一應用例子之結構的平面圖；第19圖是為本發明之半導體裝置之第二應用例子之結構的一個平面圖和橫截面圖；第20圖是為本發明之半導體裝置之第三應用例子之結構的一個橫截面圖和一個平面圖；第21圖是為一個顯示本發明之半導體裝置之第四應用例子之結構的平面圖；第22圖是為本發明之半導體裝置之第五應用例子之結構的一個平面圖和橫截面圖；第23圖是為本發明之半導體裝置之第六應用例子之結構的一個平面圖和橫截面圖；第24圖是為本發明之第七應用例子之半導體裝置的橫截面圖；第25圖是為本發明之第八應用例子之半導體裝置的橫截面圖；第26圖是為本發明之第九應用例子之半導體裝置的橫截面圖；第27圖是為本發明之第十應用例子之半導體裝置的橫截面圖；第28圖是為本發明之第十一應用例子之半導體裝置的橫截面圖；第29圖是為一個顯示本發明之第一實施例之半導體裝置之製造方法的第一橫截面圖；第30圖是為一個顯示本發明之第一實施例之半導體裝置之製造方法的第二橫截面圖；第31圖是為一個顯示本發明之第一實施例之半導體裝置之製造方法的第三橫截面圖；第32圖是為一個顯示本發明之第一實施例之半導體裝置之製造方法的第四橫截面圖；第33圖是為一個顯示本發明之第二實施例之半導體裝置之製造方法的第一橫截面圖；第34圖是為一個顯示本發明之第二實施例之半導體裝置之製造方法的第二橫截面圖；第35圖是為一個顯示在本發明之第二實施例之半導體裝置之製造中在一個佈線板上之黏著物之佈置之第一例子的圖示；第36圖是為一個顯示在本發明之第二實施例之半導體裝置之製造中在一個佈線板上之黏著物之佈置之第二例子的圖示；第37圖是為一個顯示在本發明之第二實施例之半導體裝置之製造中在一個佈線板上之黏著物之佈置之第三例子的圖示；第38圖是為一個顯示本發明之第一實施例之半導體裝置之製造方法的第三橫截面圖；第39圖是為一個顯示本發明之第一實施例之半導體裝置之製造方法的第四橫截面圖；第40圖是為一個顯示本發明之第一實施例之半導體裝置之製造方法的第五橫截面圖；第41圖是為一個顯示本發明之第三實施例之半導體裝置之製造方法的第一橫截面圖；第42圖是為一個顯示本發明之第三實施例之半導體裝置之製造方法的第二橫截面圖；第43圖是為一個顯示本發明之第三實施例之半導體裝置之製造方法的第三橫截面圖；第44圖是為一個顯示本發明之第三實施例之半導體裝置之製造方法的第四橫截面圖；及第45圖是為一個顯示本發明之第四實施例之半導體裝置之製造方法的橫截面圖。
 較佳實施例之詳細說明
本發明之實施例的描述是配合第5圖至第45圖來在下面提供。
首先，本發明之實施例之半導體裝置的結構是作討論，而然後該等半導體裝置的製造方法再作探討。
[半導體裝置]
首先，本發明之實施例之半導體裝置的基本結構是作討論，而然後以該等基本結構為基礎的應用例子(變化例子)再作討論。
[第一實施例]
第5圖顯示本發明之第一實施例的半導體裝置。第5(a)圖顯示沿著第5(b)圖之線X－X’的橫截面。在第5(b)圖中，密封樹脂的描繪被省略。
本發明之第一實施例的半導體裝置40具有所謂的BGA(球形柵狀陣列)結構。
換句話說，一個第一半導體晶片(第一半導體元件)42是經由第一黏著物43來被設置及固定在一個佈線板41的主表面上。此外，一個第二半導體晶片(第二半導體元件)44是經由第二黏著物45以所謂的面向下(覆晶)狀態來被設置及固定在該第一半導體晶片42上。
在佈線板41之以上所述的主表面上，用於連接至第一半導體元件的數個第一焊墊47－1是對應於第一半導體晶片42的電極焊墊46來被設置，而用於連接至第二半導體元件的數個第二焊墊47－2是對應於第二半導體晶片44的電極焊墊48來被設置。
另一方面，作為外部連接電極的數個錫球49是設置在佈線板41的另一個主表面(後表面)上。
在這裡，佈線板41是由，例如，玻璃－環氧樹脂、玻璃－BT(雙順丁烯二酸醯亞胺/三氮阱)、聚醯亞胺、陶瓷、玻璃、或者矽(Si)製成。此外，該等第一焊墊47－1和該等第二焊墊47－2是由，例如，銅(Cu)形成，而鍍鎳(Ni)和金(Au)是自下層應用到第一焊墊47－1和第二焊墊47－2的表面上。
一個用於連接該等焊墊或者該等外部連接電極的佈線層(在第5圖中未顯示)是設置在該佈線板41的表面上及/或在該佈線板41內部。
在所謂LGA(島形柵狀陣列)型半導體裝置的情況中，一個有應用鍍鎳(Ni)和金(Au)的銅(Cu)島是被供應作為外部連接電極49。
在這結構下，於第一半導體晶片42中，一個像是MOS電晶體般的主動元件、一個像是電容性元件般的被動元件、及一個把這些元件互相連接的佈線層是形成在一個矽(Si)半導體基體的主表面上以致於一個電子電路被形成。
該第一半導體晶片42是經由第一黏著物43以所謂面向上形式來被設置和固定在該佈線板41上，該第一半導體晶片42的主表面(電子電路形成表面)面向上。連接至未被顯示之佈線層的數個電極焊墊46是形成在第一半導體晶片42的主表面(電子電路形成表面)上。該等電極焊墊46是由鋁(Al)、銅(Cu)、或者包括鋁(Al)或銅(Cu)的合金製成。
該等第一焊墊47－1是設置在佈線板41上俾可對應於該等電極焊墊46。該第一半導體晶片42的電極焊墊46和該佈線板41的第一焊墊47－1是由接合導線50互相連接。該等接合導線50是由，例如，金(Au)、鋁(Al)、銅(Cu)、或者包括金(Au)、鋁(Au)、或銅(Cu)的合金製成而且具有大約15到30 μm的直徑。
作為第一黏著物43，一種熱固性或者熱塑性絕緣樹脂黏著物會被使用。更特別地，作為第一黏著物43，環氧樹脂、聚醯亞胺樹脂、丙烯酸樹脂、或者矽樹脂會被使用。
另一方面，在該第二半導體晶片44以及該第一半導體晶片42中，一個電子電路是形成在該第二半導體晶片44的主表面上。
該第二半導體晶片44是以所謂的面向下(覆晶)狀態來被設置和固定在該第一半導體晶片42上，該第二半導體晶片44的電子電路形成表面面向該第一半導體晶片42和該佈線板41。
該第二半導體晶片44是經由第二黏著物45來設置和固定在第一半導體晶片42上。
連接至未被顯示之佈線層的數個電極焊墊48是形成在第二半導體晶片44的主表面(電子電路形成表面)上。該等電極焊墊48是由鋁(Al)、銅(Cu)、或者包括鋁(Au)或銅(Cu)的合金製成。
該等第二焊墊47－2是設置在該佈線板41上俾可對應於第二半導體晶片44的電極焊墊48。
該第二半導體晶片44的電極焊墊48和該佈線板42的第二焊墊47－2是由凸塊5l互相連接。凸塊51是由金(Au)、鋁(Al)、銅(Cu)、鎳(Ni)、包括這些金屬的合金、由錫(Sn)－銀(Ag),錫(Sn)－銀(Ag)－銅(Cu)或其類似製成的焊料、或含像是銀(Ag)粒子般之金屬的導電樹脂製成。凸塊51是由球黏著法(ball bonding method)、電鍍法、印刷法、轉印法、或其類似來形成。
在這實施例中，把第二半導體晶片44固定到第一半導體晶片42的第二黏著物是設置在第二半導體晶片44與佈線板41之間，俾可覆蓋設置在電極焊墊48與第二焊墊47－2之間之凸塊51的週緣。
在這裡，第二黏著物45不僅是用作黏著物且亦是所謂的填膠材料。換句話說，覆蓋在第二半導體晶片44與佈線板41之間之凸塊51之週緣的填膠材料以及把第第二半導體晶片44固定在第一半導體晶片42上的第二黏著物是由相同材料製成。據此，要減少形成半導體裝置40的元件數目以致於半導體裝置40的製造成本能夠降低是有可能的。
作為該第二黏著物45，熱固性或者熱塑性絕緣樹脂黏著物會被使用。更特別地，作為該第二黏著物45，環氧樹脂、丙烯酸樹脂、或者矽樹脂會被使用。第二黏著物45會由與第一黏著物43之材料相同的材料或者不同的材料製成。
在這結構下，第二半導體晶片44是相對於該第一半導體晶片42沿著第一半導體晶片42之主表面之外部週緣的兩面向側移位，以致於該第二半導體晶片44的整個主表面不面向該第一半導體晶片42的主表面，即，第二半導體晶片44的整個主表面不重疊在第一半導體晶片42的主表面上。
因此，第一半導體晶片42的電極焊墊46和第二半導體晶片44的電極焊墊48是成一直線地設置在第一半導體晶片42之主表面和第二半導體晶片44之主表面之一個在它那裡第一半導體晶片42和第二半導體晶片不彼此面向的區域中。
該佈線板41的焊墊47亦成一直線地設置俾可對應於這些電極焊墊46和48。
密封樹脂52是設置在佈線板41的主表面上俾可覆蓋以及密封該等堆疊的半導體晶片42和44、該等接合導線50、黏著物45的露出表面、及等等。熱固性環氧樹脂，例如，是用作密封樹脂52。
藉著以上所述的樹脂密封，第一半導體晶片42和第二半導體晶片44是由密封樹脂52密封在一個殼體內俾可免於受到機械外力、濕氣等等的損害。
因此，在本發明之第一實施例的半導體裝置中，該第二半導體晶片44是以面向下(覆晶)狀態安裝於該安裝在佈線板41上的第一半導體晶片42上。此外，該第二半導體晶片44和該佈線板41是藉著凸塊51來互相連接。
因此，與在第1圖至第4圖中所示的習知技術不同，不必把接合導線連接到第二半導體晶片的電極焊墊。此外，不必對應於該等接合導線之導線環的高度來設置該密封樹脂。
據此，是有可能提供一種具有一個結構的半導體裝置，藉著該結構，該半導體裝置能夠在安裝於佈線板41上之數個半導體晶片42和44之結構之尺寸之設計自由度被維持時或者在沒有使半導體晶片42和44變薄下被完成。
此外，在該半導體裝置40中，佈線板41的第二焊墊47－2是被設置俾可面向第二半導體晶片44的電極焊墊48，即，在一個與佈線板41之主表面垂直的方向上重疊。因此，不必擴張焊墊的佈置面積或者提供與第二半導體晶片44分開的焊墊。據此，不必使佈線板41變大且是有可能使佈線板41的尺寸比在第4圖中所示之習知半導體裝置的尺寸小。
在這半導體裝置中，該第一半導體晶片42和該第二半導體晶片44可以是相同類型的半導體元件，例如，像是快閃記憶體或者DRAM(動態隨機存取記憶體)般的儲存元件。再者，該第一半導體晶片42和該第二半導體晶片44可以是不同類型的半導體元件以致於其中一個是為像是快閃記憶體般的儲存元件而另一者是為像是微處理器般的邏輯電路元件。該等半導體元件之組合或者選擇是對應於一個應用有這些半導體元件的電子裝置來被決定。
另一方面，如上所述，在該半導體裝置40中，該密封樹脂52是設置在佈線板41的主表面上俾可密封該等堆疊半導體元件、該等接合導線、黏著物的露出表面等等。然而，本發明不受限為如此的結構。換句話說，例如，在第6圖至第10圖中所示的結構可以被應用如樹脂密封結構、發射天線的佈置結構、凸塊的佈置結構、或其類似。
在這裡，第6圖至第10圖顯示本發明之第一實施例之半導體裝置的第一至第五變化例子。在第6圖至第10圖中，與在第5圖中所示之部件相同的部件是由相同的標號標示，而且其之說明是被省略。
[第一變化例子]本發明之第一實施例之第一變化例子的半導體裝置60是顯示在第6圖中。
在該半導體裝置60中，像是第一焊墊47－1、接合導線50、以及第一半導體晶片42的電極焊墊46般的最少部件是以由，例如，熱固性環氧樹脂製成的密封樹脂62覆蓋。
因此，藉由以樹脂覆蓋該最少部件，這部件會受保護免於機械外力、濕氣等等的損害而且密封樹脂62的使用量能夠被降低。因此，有可能降低半導體裝置60的製造成本。作為用於選擇地覆蓋密封樹脂62的方法，糊狀樹脂是透過澆注法(potting method)供應的一種方法可以被使用。
在以上所述的半導體裝置60中，密封樹脂62不設置在第二半導體晶片44的後表面(在第6圖中的上表面)上以致於該第二半導體晶片44的後表面被曝露。因此，在這例子中，與在第5圖中所示的例子比較起來，是有可能使該半導體裝置變薄。此外，由於該第二半導體晶片44的後表面被曝露，是有可能提升散熱效果。
[第二變化例子]本發明之第一實施例之第二變化例子的半導體裝置70是顯示在第7圖中。
在該半導體裝置70中，第一焊墊47－1、接合導線50、第一半導體晶片42的電極焊墊46、第一半導體晶片42的例表面、第二半導體晶片44、和第二黏著物45是由密封樹脂72覆蓋。另一方面，第二半導體晶片44的上表面未由密封樹脂72覆蓋俾可被曝露在外部。
因此，該第一半導體晶片42和該第二半導體晶片44是由密封樹脂72密封在一個殼體內俾可受保護免於機械外力、濕氣等等的損害。
再者，在這例子中，與在第6圖中所示的第一變化例子比較起來，是有可能高精準地形成該外部結構且輕易處理這事。
在以上所述的半導體裝置70以及第一變化例子的半導體裝置60中，密封樹脂72未設置在第二半導體晶片44的後表面上以致於該第二半導體晶片44的後表面被曝露。因此，是有可能使該半導體裝置變薄。此外，由於該第二半導體晶片44的後表面被曝露，是有可能提升散熱效果。
[第三變化例子]本發明之第一實施例之第三變化例子的半導體裝置80是顯示在第8圖中。在該半導體裝置80中，一個散熱器85是設置俾可從第二半導體晶片44的後表面延伸到密封樹脂72的上表面。
該散熱器85是由，例如，由銅(Cu)、鋁(Al)、鎢(W)、鉬(Mo)、銀(Ag)、金(Au)、或者這些金屬之合金製成的金屬材料、像是AlSiCu或氮化鋁(AlN)般的陶瓷材料、或者這些材料的化合物材料形成。
該散熱器85是事先形成成板形狀或者箔片且是固定於在殼體內之第二半導體晶片44的後表面和密封樹脂72上。或者，散熱器85是藉由金屬的沉積或者藉由在密封樹脂72形成之時設置在殼體內來被佈置。
藉由設置如此的散熱器85，與第二變化例子的半導體裝置70比較起來，半導體裝置80具有較高的散熱率。
[第四變化例子]本發明之第一實施例之第四變化例子的半導體裝置90是顯示在第9圖中。
在該半導體裝置90中，第二半導體晶片44的電極焊墊8和佈線板41之對應於電極焊墊48的第二焊墊47－2是由堆疊的凸塊來互相連接。
換句話說，在半導體裝置90中，凸塊51－1和51－2是堆疊在第二半導體晶片44的電極焊墊48和佈線板41的第二焊墊47－2之間。
該等凸塊51－1和51－2是由金(Au)凸塊製成，該等金凸塊是藉由球接合一條金(Au)導線而然後撕下該導線來被形成。在金(Au)凸塊的情況中，是有可能輕易把它們堆疊，即，以數個步驟形成堆疊。因此，對應於第一半導體晶片42的厚度，是有可能輕易調整該凸塊51的高度(厚度)。此外，即使第二半導體晶片44之第二電極焊墊48的面積是小，是有可能輕易形成高(厚)的凸塊51以致於有可能輕易與電極焊墊48相符合。
在第6圖至第8圖中所示的結構可以應用到這變化例子的密封樹脂52。
[第五變化例子]本發明之第一實施例之第五變化例子的半導體裝置100是顯示在第10圖中。
在該半導體裝置100中，表面保護薄膜101－1和101－2是設置在第一半導體晶片42的電子電路形成表面和第二半導體晶片44的電子電路形成表面上俾可選擇地覆蓋在其那裡第一半導體晶片42和第二半導體晶片44是彼此面向的區域。
該等表面保護薄膜101－1和101－2是由，例如，由聚醯亞胺類、矽類等等形成的絕緣有機樹脂薄膜製成。該等表面保護薄膜101－1和101－2是藉著作為第一半導體晶片42和第二半導體晶片44之半導體晶圓製程之一部份的選擇覆蓋法或其類似來被形成。該等表面保護薄膜101－1和101－2具有，例如，大約5 μm到20 μm的薄膜厚度。
因此，藉由設置該等表面保護薄膜101－1和101－2，在半導體裝置100的製造過程中當第二半導體晶片44是設置於第一半導體晶片42上且該第二半導體晶片44是以覆晶方式連接到佈線板41時，即使像是矽塊般的外來粒子進入第一半導體晶片42與第二半導體晶片44之間，是有可能防止第一半導體晶片42和第二半導體晶片44的電子電路形成表面由於該外來粒子而受損。
此外，在這例子中，於覆晶連接之時，是有可能擴張施加到第二半導體晶片44之力量之條件的可允許範圍以致於半導體裝置100的良率能夠被提升。
在第6圖至第10圖中所示的結構可以被應用到第五變化例子的密封樹脂而在第9圖中所示的結構可以被應用到第五變化例子的凸塊。
另一方面，於第5圖中所示的例子中，為了防止第二黏著物45的不必要擴張，一個所謂堰堤結構會被選擇地設置在第一半導體晶片42的電子電路形成表面及/或佈線板41的主表面上。這結構被顯示如本發明之第一實施例的第六變化例子。
第11圖至第13圖顯示該堰堤的例子。第11(a)圖是為沿著第11(b)圖之線X－X’的橫截面圖而第12(a)圖是為沿著第12(b)圖之線X－X’的橫截面圖。在第11圖至第13圖中，與在第5圖中所示之部件相同的部件是由相同的標號標示，而其之說明是被省略。
[第六變化例子(第1部份)]於第11圖中所示的半導體裝置110中，一個具有實質凸面形狀橫截面的線性堰堤105是沿著在第二半導體晶片44之末端部份與電極焊墊46之間之第二半導體晶片44的末端部份設置於第一半導體晶片42的電子電路形成表面上。
該堰堤105是由，例如，由環氧樹脂、聚醯亞胺、矽、或其類似製成的樹脂、鋁(Al)、銅(Cu)、錫(Sn)、銀(Ag)、或這些金屬的合金形成。該堰堤105可以藉由作為第一半導體晶片42之半導體晶圓製程之一部份之光刻法、電鍍、或者貼附所作用的圖案形成來被形成。
藉由選擇地設置該堰堤105，當第二半導體晶片44是在半導體裝置110的製造處理時經由第二黏著物45來堆疊在第一半導體晶片42上時，即使第二黏著物45流動，第二黏著物45的流動是被防止溢出該堰堤105。據此，是有可能把接合導線50連接到焊墊46。
該堰堤105的高度是被選擇俾可防止第二黏著物45的溢出。例如，堰堤105的高度可以是大約5 μm到10 μm。
[第六變化例子(第2部份)]在這例子之第12圖中所示的半導體裝置120以及該第六變化例子(第1部份)中，一個具有實質上凸面形狀橫截面的線性堰堤105是沿著在第二半導體晶片44之末端部份與電極焊墊46之間之第二半導體晶片44的末端部份設置在第一半導體晶片42的電子電路形成表面上。
另一方面，一個具有實質上凸面形狀橫截面的線性堰堤106是沿著在佈線板41之末端部份與第二焊墊47－2之間的該列第二焊墊47－2設置在佈線板41之設置有第一半導體晶片42的主表面上。這是以第二黏著物45之流動量是大的情況為基礎。
堰堤106以及堰堤105是由，例如，由環氧樹脂、聚醯亞胺、矽、或其類似製成的樹脂、鋁(Al)、銅(Cu)、錫(Sn)、銀(Ag)、或這些金屬的合金來形成。該堰堤106可以藉由光刻法、電鍍、或者貼附所作用的圖案形成來形成。
藉由設置該堰堤106，當該第二半導體晶片44在半導體裝置110的製造過程中是經由第二黏著物45來堆疊在該第一半導體晶片42上時，即使該第二黏著物45在佈線板41的末端部份方向上流動，該第二黏著物45的流動是由堰堤106阻止。據此，在該半導體裝置120中，是有可能使該佈線板41變小。堰堤106的高度被選擇俾可防止第二黏著物45的溢出。例如，堰堤106的高度可以是大約15 μm到70 μm。
[第六變化例子(第3部份)]在這例子之第13圖中所示的半導體裝置125以及第六變化例子(第2部份)中，一個具有實質上凸面形狀橫截面的線性堰堤105是沿著在第二半導體晶片44之末端部份與電極焊墊46之間之第二半導體晶片44的末端部份設置在第一半導體晶片42的電子電路形成表面上。
此外，一個具有實質上凸面形狀橫截面的U形堰堤107是與該列第二焊墊47－2平行地設置於安裝有第一半導體晶片42之佈線板41的主表面上，在佈線板41之末端部份與第二焊墊47－2之間的末端部份。
該堰堤107是設置在第二焊墊47－2與佈線板41的末端部份之間俾可沿著佈線板41之外週緣的三個邊形成一個少一個邊的實質長方形形狀。
藉由設置該堰堤107，即使第二黏著物45在佈線板41的末端部份方向上流動，第二黏著物45的流動是由堰堤107有效地阻止。據此，在該半導體裝置125中，是有可能使佈線板41變小。堰堤107的高度是被選擇俾可防止第二黏著物45的溢出。例如，堰堤107的高度可以是大約15 μm到70 μm。
在第6圖至第8圖中所示的結構可以被應用到在第11圖到第13圖中所示之變化例子中的密封樹脂。
再者，在第9圖中所示的結構可以是凸塊的結構。此外，如在第10圖中所示的變化例子中所示，該等表面保護薄膜101－1和101－2是設置在第一半導體晶片42的電子電路形成表面和第二半導體晶片44的電子電路形成表面上。
另一方面，於第5圖至第13圖中所示的半導體裝置中，電極焊墊46是沿著電子電路形成表面的一個邊設置在第一半導體晶片42的電子電路形成表面上。該等第一焊墊47－1是設置在佈線板41上俾可對應於該等電極焊墊46。
此外，電極焊墊48是沿著電子電路形成表面的一個邊設置在第二半導體晶片44的電子電路形成表面上。該等第二焊墊47－2是設置在該佈線板41上俾可對應於該等電極焊墊48。
換句話說，在這些半導體晶片中，外部連接用的電極焊墊是沿著電子電路形成表面之被選擇的邊設置。
設定或者改變電極焊墊之位置的佈置可以藉著，例如，後面的方法實現。
第14圖是為一個顯示在第5圖中所示之半導體裝置之電極焊墊之變更結構和佈置的平面圖。
換句話說，一般來說電極焊墊46(48)是沿著第一半導體晶片42(第二半導體晶片44)之電子電路形成表面的四個邊佈置成一列。
在本發明的實施例中，沿著半導體晶片之被選擇的一個邊的電極焊墊是用作外部連接焊墊。沿著電子電路形成表面之其他三個邊的電極焊墊111是遭遇位置變更。見第14(a)圖。
換句話說，沿著電子電路形成表面之其他三個邊佈置且經歷重佈置的電極焊墊111是經由一個重佈置層112來連接到設置在該等沿著電子電路形成表面之被選擇之一個邊佈置之電極焊墊46a(48a)之間的電極焊墊46b(48b)。由於這樣，外部連接能夠被實現。見第14(b)圖。
換句話說，連接有重佈置層112的電極焊墊46b(48b)和電極焊墊46(48)是實質上沿著半導體晶片之被選擇的一個邊(在第14圖中所示之例子中的右邊)佈置成一列。
該重佈置層112是由銅(Cu)、鋁(Al)、銀(Ag)、或者這些金屬的合金製成。該重佈置層112可以如半導體晶圓製程的一部份、電鍍法、或者噴墨法一樣形成在第一半導體晶片42(第二半導體晶片44)的電子電路形成表面上。
因此，該等電極焊墊111是經由該重佈置層112來重佈置在一個適於堆疊第一半導體晶片42(第二半導體晶片44)的位置，即，在設置有電極焊墊46(48)之電子電路形成表面的一個邊，俾可連接到佈線板41的焊墊47－1(47－2)。
據此，在半導體晶片42或44中之電極焊墊之佈置的設計自由度是高的。
接著，該半導體裝置之填膠材料和黏著物之佈置的其他實施例是配合第15圖至第17圖來作討論。在這裡，第15圖至第17圖是為本發明之第二至第四實施例之半導體裝置的橫截面圖。
[第二實施例]
第15圖顯示本發明之第二實施例的半導體裝置。在第15圖中，與在第5圖中所示之部件相同的部件是由相同的標號標示，而且其之說明是被省略。
在該第二實施例的半導體裝置130中，用於把第一半導體晶片42固定到佈線板41的第一黏著物43是被設置俾可包圍連接第二焊墊47－2與第二半導體晶片44之電極焊墊48的凸塊51。
在這結構下，該第一黏著物43不僅用作黏著物且亦作為所謂的填膠材料。換句話說，覆蓋該凸塊51之週緣的填膠材料與把第二半導體晶片42固定在佈線板41上的第一黏著物43是由共同的材料製成。據此，是有可能減少形成半導體裝置130的元件數目以致於半導體裝置130的製造成本能夠降低。
在這實施例中，於第6圖至第14圖中所示的結構可以應用到密封樹脂52。
[第三實施例]
第16圖顯示本發明之第三實施例的半導體裝置。在第16圖中，與在第5圖中所示之部件相同的部件是由相同的標號標示，而且其之說明是被省略。
在本發明之第三實施例的半導體裝置135中，第二半導體晶片44的電極焊墊48和佈線板41的第二焊墊47－2是藉由凸塊51與導電元件131來互相連接。包圍由凸塊51與導電元件131所形成之連接部件之週緣的第三黏著物133是設置在第二半導體晶片44與佈線板41之間作為填膠材料。
作為該第三黏著物133，熱固性或者熱塑性絕緣樹脂黏著物可以被使用。更特別地，作為該第三黏著物133，環氧樹脂、聚醯亞胺樹脂、丙烯酸樹脂、或者矽樹脂可以被使用。
再者，雖然第三黏著物133可以由與第一黏著物43或者第二黏著物45之材料相同的材料製成，在考量應力的緩和或者抗濕氣時，該第三黏著物133可以由與第一黏著物43或者第二黏著物45之材料不同的材料製成。
在這實施例中，於第6圖至第14圖中所示的結構可以被應用到密封樹脂52。
[第四實施例]
第17圖顯示本發明之第四實施例的半導體裝置。在第17圖中，與在第5圖中所示之部件相同的部件是由相同的標號標示，而且其之說明是被省略。
在本發明之第四實施例的半導體裝置140中，該密封樹脂52是設置在第二半導體晶片44的電極焊墊48與佈線板41的第二焊墊47－2之間。該密封樹脂52亦包圍由凸塊51與導電元件131所形成的連接部件而且是設置在第二半導體晶片44與佈線板41之間作為填膠材料。
換句話說，密封樹脂52不僅覆蓋第一半導體晶片42的側表面、第一焊墊47－1、接合導線50、電極焊墊48、第二黏著物與第二半導體晶片44的露出表面、和在佈線板之主表面上之第二半導體晶片44的上表面且亦在由凸塊51與導電元件131所形成的連接部件四周。換句話說，密封樹脂52是設置在第二半導體晶片44與佈線板41之間作為填膠材料。
據此，是有可能減少形成半導體裝置140的元件數目以致於半導體裝置140的製造成本能夠降低。
在這實施例中，於第6圖至第14圖中所示的結構可以應用到密封樹脂52。
接著，本發明之半導體裝置之第一至第六應用例子的結構是配合圖式來討論。
第18圖顯示在應用例子1中安裝於佈線板上之第一半導體晶片與堆疊在第一半導體晶片上之第二半導體晶片在水平方向的位置相互關係，即，在一個與佈線板之主表面平行的方向上。第19圖顯示在應用例子2中安裝於佈線板上之第一半導體晶片與堆疊在第一半導體晶片上之第二半導體晶片在水平方向的位置相互關係，即，在一個與佈線板之主表面平行的方向上。
[應用例子1]於第5圖至第13圖和第15圖至第17圖中所示的半導體裝置中，第二半導體晶片44是沿著第一半導體晶片42之主表面之外週緣的兩個面向邊相對於第一半導體晶片42移位。
然而，第二半導體晶片的安裝方式不被限制為這樣。一個應用例子1，即，一個半導體裝置150，在其中，第二半導體晶片44被安裝俾可沿著在第一半導體晶片42之主表面上之對角線方向移位，即，一個傾斜方向，是顯示在第18圖中。在第18圖中，與在第5圖中所示之部件相同的部件是由相同的標號標示，而且其之說明是被省略。
在該半導體裝置150中，該第一半導體晶片42是安裝於具有長方形結構之佈線板41的主表面上俾可移位到及接近一個角落部份(在第18圖中所示之例子中的右下角部份)。
在該第一半導體晶片42上，該第二半導體晶片44是藉著覆晶法來安裝俾可在一個角落方向上(在第18圖中所示之例子中的左上角落)沿著第一半導體晶片42之主表面的對角線方向移位。
因此，兩個半導體晶片被堆疊且相對於彼此在對角方向上移位而藉此數個電極焊墊會沿著兩個非彼此面向的邊成L形狀地設置在第二半導體晶片上。沿著該等半導體晶片中之被選擇之兩個邊之成L形狀之電極焊墊的佈置能夠藉著配合第14圖所討論的重佈置方式來被實現。
另一方面，設置於佈線板41上的焊墊47－1和47－2是佈置成實質L形狀俾可對應於第一半導體晶片42和第二半導體晶片44之電極焊墊的佈置。由於這樣，這些焊墊47－1和47－2是沿著佈線板41的兩個邊設置。
該第一半導體晶片42的電極焊墊46和該佈線板41的第一焊墊47－1是藉著接合導線50來彼此連接。第二半導體晶片44的電極焊墊48和佈線板41的第二焊墊47－2是藉著凸塊51來連接。
因此，兩個半導體晶片被堆疊且在佈線板41上之對角線方向上彼此相對地移位而藉此數個電極焊墊能夠沿著兩個非彼此面向的邊成L形狀地設置在第二半導體晶片上。因此，與在第5圖中所示的結構比較起來，電極焊墊之佈置的設計自由度被提升以致於半導體晶片之電子電路的設計自由度被提升。
在佈線板41的尺寸或者電極焊墊的數目無法被減少的情況中，該等電極焊墊的L形佈置會是必要的。在這情況中，於佈線板41上之焊墊的佈置是被設定且半導體晶片之電極焊墊的佈置是被設定俾可對應於該等焊墊的佈置。在這情況中，沿著半導體晶片之被選擇之兩個邊之電極焊墊的L形佈置可以由在第14圖中所示的重佈置法來實現。
在這例子中，於第6圖至第17圖中所示的結構可以被應用。
在這應用例子和後面的應用例子中，第一半導體晶片42和第二半導體晶片44可以是相同類型的半導體元件，例如，像是快閃記憶體或者DRAM(動態隨機存取記憶體)般的儲存元件。再者，第一半導體晶片42和第二半導體晶片44可以是不同類型的半導體元件以致於其中一個是為像是快閃記憶體般之儲存元件而另一個是為像是微處理器般的邏輯電路。該等半導體元件的選擇或者組合是對應於應用有這些半導體元件的電子裝置來被決定。
[應用例子2]一個應用例子2，即，一個半導體裝置155，在其中，第二半導體晶片44是安裝於第一半導體晶片42上俾可與該第一半導體晶片42相交，是顯示在第19圖中。在是為平面圖的第19(a)圖中，密封樹脂的描繪是被省略。第19(b)圖是為一個沿著第19(a)圖之線X－X’的橫截面圖。第19(c)圖是為一個沿著第19(a)圖之線Y－Y’的橫截面圖。在第19圖中，與在第5圖中所示之部件相同的部件是由相同的標號標示，而且其之說明是被省略。
在該半導體裝置155中，第一半導體晶片42是安裝於具有長方形形狀構形之佈線板41之主表面的實質中央部份上。數個電極焊墊46是設置在第一半導體晶片42之被選擇的兩末端部份附近(在大多數情況中在縱長方向上的兩末端部份)。
該第二半導體晶片44是藉著覆晶法安裝於第一半導體晶片42上俾可與第一半導體晶片42相交。第二半導體晶片44的兩末端部份是設置在第一半導體晶片42外部但不面向該第一半導體晶片42。數個電極焊墊48是設置在兩末端部份。
因此，藉由堆疊兩個半導體晶片42和44以致於該等半導體晶片42和44相交，是有可能在半導體晶片中沿著兩個不彼此面向的邊設置數個電極焊墊。
據此，佈置在佈線板41上的焊墊47－1和47－2是被設置俾可對應於半導體晶片42和44的電極焊墊。由於這樣，這些焊墊是沿著佈線板41之兩個彼此面向的邊設置。
該第一半導體晶片42的電極焊墊46和該佈線板41的第一焊墊47－1是藉著接合導線50來彼此連接。該第二半導體晶片44的電極焊墊48和該佈線板41的第二焊墊47－2是由凸塊51連接。
在這例子中，於第6圖至第17圖中所示的結構可以被應用。
另一方面，在以上所述的兩個應用例子中，一個單一半導體晶片是被應用作為第一半導體晶片42與第二半導體晶片44中之每一者。然而，本發明不受限制為這些結構。
如在下面所述，本發明可以被應用到一種情況，在其中，數個半導體晶片被應用到藉著覆晶法安裝於佈線板41上之第一半導體晶片或者安裝於第一半導體晶片上之第二半導體晶片中之任一者或者同時應用到藉著覆晶法安裝於佈線板41上的第一半導體晶片與安裝於第一半導體晶片上的第二半導體晶片。
[應用例子3]一個應用例子3，即，一個半導體裝置155，在其中，兩個第一半導體晶片160是設置在佈線板41上，是顯示在第20圖中。在是為一個平面圖的第20(b)圖中，密封樹脂的描繪被省略。第20(a)圖是為一個沿著第20(b)圖之線X－X’的橫截面圖。在第20圖中，與在第5圖中所示之部件相同的部件是由相同的標號標示，而且其之說明是被省略。
在該半導體裝置160中，第一半導體晶片42－1和42－2是設置在長方形形狀之佈線板41的主表面上以致於在該佈線板41上是彼此接近。數個電極焊墊是設置在第一半導體晶片42－1和42－2之被選擇的末端部份附近，即，遠離另一個半導體晶片之邊的末端部份。
該等第一半導體晶片42－1和42－2是彼此分隔。一個單一第二半導體晶片44是藉覆晶法安裝在該等第一半導體晶片42－1和42－2的部份上。
數個電極焊墊48是成一列地設置在第二半導體晶片44的中央。該等電極焊墊48是位於該等第一半導體晶片42－1與42－2之間。
因此，設置在佈線板41上的焊墊47－1是被佈置俾可對應於第一半導體晶片42－1和42－2之電極焊墊46的佈置。由於這樣，這些焊墊是沿著佈線板41之兩個彼此面向的邊設置。
另一方面，該等焊墊47－2是設置在半導體晶片42－1與42－2之間。
該第一半導體晶片42－1的電極焊墊46－1和該第二半導體晶片42－2的電極焊墊46－2是藉著接合導線50來彼此連接。該第二半導體晶片44的電極焊墊48和該佈線板41的第二焊墊47－2是藉著凸塊51來連接。
數個電極焊墊48是成一列地設置在第二半導體晶片44的中央。因此，藉由使用至少一個電極焊墊48作為電源供應電極，是有可能達成第二半導體晶片44之電源供應的均一性並且防止電壓降(IR降)。由於這樣，是有可能穩定地運作該半導體晶片44。
此外，在半導體裝置160的製造中，由於第一半導體晶片42－1和42－2一般具有相同的厚度，是有可能在沒有使第二半導體晶片44傾斜下安裝及佈置該第二半導體晶片44而因此防止半導體裝置160之良率的降級。
在這例子中，於第6圖至第17圖中所示的結構可以被應用。
因此，在三個或者多個半導體晶片安裝於佈線板上的情況中，第一半導體晶片42和第二半導體晶片44可以是相同類型的半導體元件，例如，像是快閃記憶體或者DRAM(動態隨機存取記憶體)般的儲存元件，而藉此一個具有大儲存容量的半導體裝置能夠被形成。
再者，該第一半導體晶片42和該第二半導體晶片44可以是不同類型的半導體元件以致於其中一者是為像是快閃記憶體般的儲存元件而另一者是為像是微處理器般的邏輯電路元件或者類比元件。這些元件的組合能夠被設置俾可形成一個系統。該半導體元件的選擇或者組合是對應於一個應用有這些半導體元件的電子裝置來被決定。
[應用例子4]一個應用例子4，即，一個半導體裝置165，在其中，四個第一半導體晶片165是設置在佈線板41上，是顯示在第21圖中。在是為一個平面圖的第21(a)圖中，密封樹脂的描繪被省略。在第21圖中，與在第5圖中所示之部件相同的部件是由相同的標號標示，而且其之說明是被省略。
在該半導體裝置165中，第一半導體晶片42－1,42－2,42－3,和42－4是設置在佈線板41的主表面上，它們各具有一個長方形結構俾可彼此分隔且接近佈線板41之四個角落中之對應之一者。
一個單一第二半導體晶片44是藉著覆晶法來安裝於該等第一半導體晶片42上俾可被定位在該等第一半導體晶片42之佈置的實質中央部份。
因此，藉由堆疊及定位該第二半導體晶片44在四個第一半導體晶片42之佈置的中央，第一半導體晶片42的數個電極焊墊46能夠沿著兩個不面向第二半導體晶片44的邊成L形狀地佈置。
電極焊墊46之沿著第一半導體晶片中之被選擇之兩個邊成L形狀的佈置可以藉著配合第14圖所討論的重佈置方式來實現。
數個電極焊墊48是成十字線地設置在第二半導體晶片44的中央部份俾可對應於在四個第一半導體晶片42之間的間隙。該等電極焊墊48是定位在該四個第一半導體晶片42的間隙內。
另一方面，設置在佈線板41上的焊墊47－1和47－2是佈置成實質L形狀俾可對應於該四個第一半導體晶片42之電極焊墊46的佈置。由於這樣，這些焊墊47－1是設著佈線板41的四個邊設置。
設置在佈線板41上的焊墊47－2是佈置在由四個第一半導體晶片42所形成的間隙內而且該等焊墊47－2的佈置具有十字形狀結構。
四個第一半導體晶片42的電極焊墊46和佈線板41的焊墊47－1是藉著接合導線50來彼此連接。該第二半導體晶片44的電極焊墊48和該佈線板41的焊墊47－2是藉著凸塊51來連接。
因此，在這例子中，數個第一半導體晶片42是被設置以致於是彼此隔開而且該第二半導體晶片44是安裝於該等第一半導體晶片42上，而藉此數個電極焊墊能夠沿著兩個不彼此面向的邊成L形狀地設置在該等第一半導體晶片42上。
因此，與在第5圖中所示的結構比較起來，電極焊墊之佈置的設計自由度被提升以致於半導體晶片之電子電路的設計能夠被改進。
該等電極焊墊的L形狀佈置在佈線板41的尺寸或者電極焊墊的數目無法縮減的情況中會是必要的。在這情況中，於佈線板41上之焊墊的佈置被設定且半導體晶片之電極焊墊的佈置被設定以致於是對應於該等焊墊的佈置。在這情況中，沿著該等半導體晶片之被選擇之兩個邊之電極焊墊的L形佈置能夠藉著在第14圖中所示的重佈置法實現。
數個電極焊墊48是以十字線形式設置於該第二半導體晶片44的中央。因此，藉由使用該等電極焊墊48中之至少一者作為一個電源供應電極，是有可能達成第二半導體晶片44之電源供應的均稱性並且防止電壓降(IR降)。由於這樣，是有可能穩定地運作該半導體晶片44。
此外，在半導體裝置165的製造中，由於第一半導體晶片42標準地具有相同的厚度，是有可能在沒有使第二半導體晶片44傾斜之下安裝及佈置該第二半導體晶片44而因此防止該半導體裝置165之良率的降級。
因此，在該半導體裝置165中，與在第5圖和第20圖中所示的例子比較起來，是有可能增加該等半導體元件的數目俾可實現較高的半導體裝置集積度。在這例子中，於第6圖至第17圖中所示的結構可以被應用。
[應用例子5]一個應用例子5，即，一個半導體裝置170，在其中，兩個第二半導體晶片是安裝在一個安裝於佈線板41上的單一第一半導體晶片上，是顯示在第22圖中。在是為一個平面圖的第22(a)圖中，密封樹脂的描繪被省略。第22(b)圖是為一個沿著第22(a)圖之線X－X’的橫截面圖。第22(c)圖是為一個沿著第22(a)圖之線Y－Y’的橫截面圖。在第22圖中，與在第5圖中所示之部件相同的部件是由相同的標號標示，而且其之說明是被省略。
在該半導體裝置170中，第一半導體晶片42是安裝於具有長方形形狀結構之佈線板41之主表面的實質中央部份上。在第一半導體晶片42之被選擇的兩末端部份上(在大多數情況中是為在縱長方向上的兩末端部份)，數個電極焊墊46被提供。
兩個第二半導體晶片44－1和44－2是藉覆晶法來安裝於第一半導體晶片42上。該等第二半導體晶片44－1和44－2是彼此分隔且在一個與第一半導體晶片42之縱長方向相交的方向上佈置。兩個第二半導體晶片44－1和44－2的部份是堆疊在第一半導體晶片42上而且數個電極焊墊48是設置在不面向第一半導體晶片42之電極焊墊46的末端部份附近。
因此，在這例子中，該等第二半導體晶片44－1和44－2是堆疊在該第一半導體晶片42上而且第二半導體晶片44－1和44－2與該第一半導體晶片42相交。因此，在這三個半導體晶片中，數個電極焊墊會沿著兩個不彼此面向的邊設置。
據此，設置於佈線板41上的焊墊47－1和47－2是被佈置以致於是對應於該等半導體晶片42和44的電極焊墊。由於這樣，這些焊墊是沿著佈線板41之兩個不彼此面向的邊設置。
四個第一半導體晶片42的電極焊墊46和佈線板41的焊墊47－1是藉接合導線50來彼此連接。該等第二半導體晶片44－1和44－2的電極焊墊48與佈線板41的第二焊墊47－2是藉著凸塊51來連接。
因此，在這應用例子的半導體裝置170中，是有可能安裝數個半導體元件而且與在第5圖中所示之例子比較起來較高的集積度與較高的功能性能夠被達成。
在這例子中，於第6圖至第17圖中所示的結構可以被應用。
[應用例子6]一個應用例子6，即，一個半導體裝置175，在其中，兩個第二半導體晶片是設置在兩個安裝於佈線板41上的第一半導體晶片上，是顯示在第23圖中。在是為一個平面圖的第23(a)圖中，密封樹脂的描繪被省略。第23(b)圖是為一個沿著第23(a)圖之線X－X’的橫截面圖。第23(c)圖是為一個沿著第23(a)圖之線Y－Y’的橫截面圖。在第23圖中，與在第5圖中所示之部件相同的部件是由相同的標號標示，而且其之說明是被省略。
在該半導體裝置175中，兩個第一半導體晶片42－1和42－2是安裝在具有長方形結構之佈線板41的主表面上以致於是接近佈線板41之彼此面向的邊。數個電極焊墊是設置在第一半導體晶片42－1和42－2之被選擇的末端部份附近，即，遠離其他半導體晶片之邊的末端部份。
兩個第二半導體晶片44－1和44－2是藉著覆晶法來安裝於該等第一半導體晶片42－1和42－2上。該等第二半導體晶片44－1和44－2是彼此分隔且是在一個與第一半導體晶片42之佈置方向相交的方向上佈置。兩個第二半導體晶片44－1和44－2的部份是堆疊在該等第一半導體晶片42－1和42－2上而數個電極焊墊48是設置在第一半導體晶片42之不面向電極焊墊46的末端部份附近。
因此，在這例子中，該等第二半導體晶片44－1和44－2是堆疊在該等第一半導體晶片42－1和42－2上而第二半導體晶片44－1和44－2與第一半導體晶片42－1和42－2相交。因此，在這四個半導體晶片中，數個電極焊墊能夠沿著兩個不彼此面向的邊設置。
據此，設置在佈線板41上的焊墊47－1和47－2被佈置以致於是對應於該等半導體晶片42和44的電極焊墊。由於這樣，這些焊墊是沿著佈線板41之兩個不互相面向的邊設置。
四個第一半導體晶片42－1和42－2的電極焊墊46以及佈線板41的焊墊47－1是藉著接合導線50來彼此連接。第二半導體晶片44－1和44－2的電極焊墊48以及佈線板41的第二焊墊47－2是藉著凸塊51來連接。
因此，在這應用例子的半導體裝置175中，與在第5圖和第22圖中所示的例子比較起來，要安裝之半導體元件的數目是較多而且較高的集積度和較高的功能性能夠被達成。
此外，由於該等第一半導體晶片42－1和42－2具有相同的厚度(在垂直方向上的長度)，在沒有使第二半導體晶片44傾斜之下把第二半導體晶片44－1和44－2安裝及佈置於第一半導體晶片42－1和42－2上是有可能的而因此防止半導體裝置175之良率的降級。
在這例子中，於第6圖至第17圖中所示的結構能夠被應用。
接著，本發明之半導體裝置的其他結構，在其中，數個半導體晶片被堆疊，是在應用例子7到應用例子11中作討論。
第24圖至第28圖是為本發明之第七至第十一應用例子之半導體裝置的橫截面圖而且顯示與佈線板之主表面垂直之方向的橫截面，即，第一半導體晶片安裝於佈線板上和第二半導體晶片安裝於第一半導體晶片上的堆疊方向。
[應用例子7]一個應用例子7，即，一個半導體裝置180，在其中，第一半導體晶片和第二半導體晶片是經由一個第二佈線板來安裝，是被顯示在第24圖中。在第24圖中，與在第5圖中所示之部件相同的部件是由相同的標號標示，而且其之說明是被省略。
在該半導體裝置180中，一個副佈線板181是經由一個第四黏著物182來安裝及固定在具有長方形結構之佈線板41的主表面。一個佈線層183是設置在該副佈線板181內部或者表面上。
該第一半導體晶片42是經由黏著物43來安裝在該副佈線板181的主表面上。此外，第二半導體晶片44是藉覆晶法，即，面向下形式，經由黏著物45來安裝於第一半導體晶片42上。
第一半導體晶片42的電極焊墊46和佈線板41的焊墊47－1是藉著接合導線50－1來互相連接。
另一方面，第二半導體晶片44的電極焊墊48是經由兩個疊置的凸塊51－1和51－2來連接到設置於副佈線板181上的焊墊184。設置在從焊墊184延伸出來之佈線層183之末端部份的焊墊185以及設置在佈線板41之主表面上的焊墊47－3是藉著接合導線50－2來互相連接。
在這結構下，副佈線板181是由，例如，玻璃環氧樹脂、玻璃－BT(雙順丁烯二酸醯亞胺/三氮阱)、聚醯亞胺、陶瓷、玻璃、或者矽(Si)製成。
此外，設置在副佈線板181之表面上的佈線層183和該等焊墊184和185是由，例如，銅(Cu)形成而且鎳(Ni)與金(Au)電鍍是應用到其之表面上。
在副佈線板181是由矽(Si)製成的情況中，這些部份可以由鋁(Al)、銅(Cu)、及包括這些金屬的合金形成。
因此，設置在佈線板41之主表面上的該等半導體晶片42和44、該等接合導線50、該等凸塊51、和該副佈線板181是由密封樹脂52密封俾可被保護免於受到機械外力、濕氣等等的損害。
數個作為外部連接電極的錫球是設置在佈線板41的後表面上。
因此，在這應用例子的半導體裝置180中，副佈線板181作用如一個重佈置板。因此，提升設置在佈線板41之上表面上之焊墊47之佈置的設計自由度是有可能的。
在副佈線板181由矽(Si)製成的情況中，佈線層183或者焊墊184能夠由所謂的半導體晶圓製程形成。因此，是有可能輕易精製焊墊184以致於是對應於第二半導體晶片44之電極焊墊48的精製佈置間距。根據這例子，是有可能提升具有不同尺寸之半導體晶片之組合的設計自由度。
在這例子中，於第6圖至第8圖、第10圖至第13圖、以及第15圖至第17圖中所示的結構可以被應用。
[應用例子8]一個應用例子8，即，一個半導體裝置190，在其中，該第一半導體晶片和該第二半導體晶片是經由一個第二佈線板來安裝於該佈線板上，是顯示在第25圖中。在第25圖中，與在第5圖中所示之部件相同的部件是由相同的標號標示，而且其之說明是被省略。
在該半導體裝置190中，一個副佈線板181A是經由第四黏著物182來安裝及固定在具有長方形結構之佈線板41的主表面。一個佈線層183是設置於該副佈線板181A的表面上及/或內部而且，如果必須的話，一個電容元件或者一個像是電感器般的被動元件191是安裝在該副佈線板181A上。
由於該被動元件191是接近該等半導體晶片42和44，改進該等半導體晶片的運作特性並且達成穩定的運作是有可能的。用於連接第二半導體晶片44之電極焊墊48和副佈線板181A之焊墊184的凸塊51－1和51－2是藉著導電元件131來互相連接。此外，第三黏著物133是用作填膠材料俾可覆蓋凸塊51－1和51－2以及導電元件131的週緣。
在這例子中，於第6圖至第17圖中所示的結構可以被應用。
[應用例子9]一個應用例子9，即，一個半導體裝置200，在其中，第一半導體晶片和第二半導體晶片是經由第三半導體晶片來安裝，是顯示在第26圖中。在第26圖中，與在第5圖中所示之部件相同的部件是由相同的標號標示，而且其之說明是被省略。
在該半導體裝置200中，取代副佈線板181或181A的半導體晶片201是經由第四黏著物202來安裝及固定在具有長方形結構之佈線板41的主表面。與半導體晶片42和44一樣，一個電子電路是形成在半導體晶片201的主表面上。
該第一半導體晶片42是經由黏著物43來安裝於該半導體晶片201的主表面上。此外，第二半導體晶片44是經由黏著物45以覆晶法(以面向下形式)安裝於該第一半導體晶片42上。
該第一半導體晶片42的電極焊墊46和該佈線板41的焊墊47－1是藉著接合導線50－1來互相連接。另一方面，第二半導體晶片44的電極焊墊48是藉著疊置的凸塊51－1和51－2以及導電元件131來連接到設置於半導體晶片201上的焊墊203。
連接到從焊墊203延伸出來之佈線層(在第26圖中未顯示)的焊墊204與設置在佈線板41之主表面上的焊墊47－3是藉著接合導線50－2來互相連接。
因此，在這應用例子的半導體裝置200中，半導體晶片201作用如一個重佈置板。因此，提升設置在佈線板41之上表面上之焊墊47之佈置的設計自由度是有可能的。此外，由於半導體晶片201的功能被改進，較高的功能性以及半導體裝置200的較大容量能夠被達成。
在這例子中，於第6圖至第17圖中所示的結構可以被應用。
例如，表面保護薄膜101－1和101－2可以形成於在第一半導體晶片42之電子電路形成表面和第二半導體晶片44之電子電路形成表面上之第一半導體晶片42之電子電路形成表面是與第二半導體晶片44之電子電路形成表面彼此面向的區域中。此外，堰堤105可以設置在第一半導體晶片42的電子電路形成表面上。
設置在佈線板41之主表面上的該等半導體晶片201,42和44、接合導線50、凸塊51等等是由密封樹脂52密封俾可受保護免於受到機械外力、濕氣等等的損害。數個作為外部連接電極的錫球49是設置於佈線板41的後表面上。
[應用例子10]一個應用例子10，即，一個半導體裝置210，在其中，第一半導體晶片和第二半導體晶片是經由一個副佈線板和一個第三半導體晶片來安裝，是顯示在第27圖中。在第27圖中，與在第5圖中所示之部件相同的部件是由相同的標號標示，而且其之說明是被省略。
在半導體裝置210中，一個第三半導體晶片211是經由第四黏著物212來安裝及固定在具有長方形結構之佈線板41的主表面。一個副佈線板181是經由第三黏著物182來安裝於半導體晶片211上。
與半導體晶片42和44一樣，電子電路是形成於半導體晶片211的主表面上。該等電極焊墊213是設置於半導體晶片211的表面部份上。
在這結構下，副佈線板181是堆疊在第三半導體晶片211上俾可沿著第三半導體晶片211之主表面之兩個彼此面向的邊相對於第三半導體晶片211移位以致於第三半導體晶片211的整個主表面不面向該副佈線板181。因此，第三半導體晶片211的電極焊墊213和副佈線板181的電極焊墊185是位在一個區域，在該區域中，於第三半導體晶片211和副佈線板181之主表面上的電極焊墊213和185不彼此面向。
該第一半導體晶片42是藉著黏著物43來安裝於副佈線板181的主表面上。該第二半導體晶片44是經由黏著物45藉著覆晶法(以面向下形式)來安裝於該第一半導體晶片42上。
在這結構下，該第一半導體晶片42是安裝及固定到該副佈線板181，俾可自該副佈線板181的一個位置在水平方向伸出，即，在一個與佈線板42之主表面平行的方向，而且是設置在第三半導體晶片211之上。該等電極焊墊46是位於該伸出區域附近。
第一半導體晶片42的電極焊墊46和佈線板41的焊墊47－1是藉著接合導線50－1來互相連接。另一方面，第二半導體晶片44的電極焊墊48是藉著疊置的凸塊51－1和51－2以及導電元件131來連接至設置在副佈線板181上的焊墊184。
連接到從焊墊184延伸出來之佈線層183的焊墊185和設置於佈線板41之主表面上的焊墊47－3是藉著接合導線50－2來互相連接。另一方面，第三半導體晶片211的電極焊墊213和佈線板41的焊墊47－4是藉著接合導線50－3來互相連接。
接合導線50－3的一部份會與第一半導體晶片42之伸出部份的下部重疊。
凸塊51－1和51－2會堆疊在第二半導體晶片44的電極焊墊48與副佈線板181的焊墊183之間俾可連接該等電極焊墊48和183。
設置在佈線板41之主表面上的該等半導體晶片211,42和44、副佈線板181、接合導線50、凸塊51等等是由密封樹脂52密封俾可受到保護不會受到機械外力、濕氣等等的損害。數個作為外部連接電極的錫球49是設置在佈線板41的後表面上。
在這例子中，該副佈線板181形成一個空間在第一半導體晶片42與第三半導體晶片215之間俾可確保接合導線50－3的佈置區域。換句話說，設置於第一半導體晶片42與第三半導體晶片211之間的副佈線板181被定位以致於不與半導體晶片211的電極焊墊213重疊。此外，第一半導體晶片42是在第一半導體晶片42是與半導體晶片211分隔一個指定長度(高度)的狀態下與半導體晶片211的電極焊墊213重疊。
因此，接合導線50－3可以在沒有接觸位於接合導線50－3之上的第一半導體晶片42之下連接該第三半導體晶片211和該副佈線板181。據此，是有可能使半導體裝置210的尺寸變小。
此外，該副佈線板181作用如一個間隙子。因此，即使在半導體元件211之外部結構之位置是等同於第一半導體元件之電極焊墊之佈置的情況中，要把該半導體元件211與該第一半導體元件42堆疊起來是有可能的。據此，是有可能使半導體裝置210的尺寸變小。
在這例子中，於第6圖至第8圖、第10圖至第13圖、以及第15圖至第17圖中所示的結構可以被應用。
[應用例子11]一個應用例子11，即，一個半導體裝置230，在其中，第一半導體晶片和第二半導體晶片是經由一個第二佈線板和一個半導體晶片來安裝於佈線板上，是顯示在第28圖中。這例子是為以上所述之應用例子10的變化例子。在第28圖中，與在第5圖中所示之部件相同的部件是由相同的標號標示，而且其之說明是被省略。
在半導體裝置230中，一個半導體晶片211是經由第四黏著物212來安裝及固定到具有長方形結構之佈線板41的主表面。一個副佈線板181是經由第三黏著物182來安裝於該半導體晶片211上。與半導體晶片42和44一樣，電子電路是形成在半導體晶片211的主表面上。該等電極焊墊212是設置在半導體晶片211的表面部份上。
在這結構下，該副佈線板181是堆疊在該半導體晶片211上以致於是沿著半導體晶片211之主表面之兩個彼此面向的邊來相對於第三半導體晶片211移位以致於第三半導體晶片211的整個主表面不面向該副佈線板181。因此，半導體晶片211的電極焊墊212和副佈線板181的電極焊墊184是位在一個區域中，在該區域中，於半導體晶片211和副佈線板181之主表面上的電極焊墊212和184不彼此面向。
該第一半導體晶片42是藉著黏著物43來安裝於副佈線板181的主表面上。該第二半導體晶片44是藉著黏著物45以覆晶法(以面向下方式)來安裝於該第一半導體晶片42上。
在這例子中，第一半導體晶片42是安裝並固定到副佈線板181，俾可在一個水平方向上，即，在一個與佈線板41之主表面平行的方向上，從副佈線板181的一個位置伸出，並且設置在半導體晶片211之上。該等電極焊墊46是位在該伸出區域附近。
第一半導體晶片42的電極焊墊46和佈線板41的焊墊47－1是藉著接合導線50－1來互相連接。
另一方面，第二半導體晶片44的電極焊墊48是藉著疊置的凸塊51－1和51－2以及導電元件131來連接至設置在副佈線板181上的焊墊184。
連接到從焊墊184延伸出來之佈線層183的焊墊185與設置在副佈線板181之另一主表面上的焊墊187是藉著一個設置於一個刺穿孔內的導電層186來互相連接。該刺穿孔是藉由刺穿在電極焊墊185下面之副佈線板181的一部份來形成。
焊墊187是經由導電元件188和設置於電極焊墊187上的凸塊51－3來連接至設置在佈線板41上的焊墊47－3。另一方面，半導體晶片211的電極焊墊48和佈線板41的焊墊47－3是藉著接合導線50－3來互相連接。
在這例子中，佈線板41的第三焊墊47－3可以被佈置在副佈線板181的伸出部份下面而藉此該半導體裝置230的尺寸能夠變小。
[半導體裝置的製造方法]
接著，以上所述之半導體裝置的製造方法是作討論。在這裡，該等半導體裝置40,130,135,和140的製造方法是主要地作討論。
[半導體裝置40等的製造方法]本發明之第一實施例之半導體裝置的製造方法是配合第29圖至第32圖來作討論。
首先，第一半導體晶片42是經由第一黏著物43以第一半導體晶片42之電子電路形成表面被曝露之所謂的面向上形式來固定(晶粒黏著)到佈線板41的主表面(見第29(a)圖)。在具有長方形結構之佈線板41的主表面上，第一焊墊47－1和第二焊墊47－2是沿著彼此面向的邊設置。
作為用於固定第一半導體晶片42於佈線板41上的第一黏著物43，例如，熱固性或者熱塑性絕緣樹脂黏著物會被使用。更特別地，環氧樹脂、聚醯亞胺樹脂、再烯酸樹脂、或者矽樹脂可以被用作第一黏著物43。一個作為第一黏著物43的薄膜黏著物可以事先形成在第一半導體晶片42的後表面上或者可以事先施加到佈線板41上。
接著，糊狀第二黏著物45是藉由使用噴嘴300來施加到第一半導體晶片42之上表面的一部份、佈線板41之第二焊墊47－2的一部份、和在第二焊墊47－2與第一半導體晶片42之間(見第29(b)圖)。
另一方面，事先有凸塊51形成於電極焊墊48上的第二半導體晶片44是經由一個抽吸孔310藉著吸力來被固持到一個加熱黏著工具305。
在第二半導體晶片44被定位以致於藉著黏著形式(圖中未示)來合併和保持的凸塊51和佈線板41的第二焊墊47－2是彼此面向之後，該工具305被降低以致於凸塊51推進到且與第二焊墊47－2接觸而第二黏著物45被硬化(見第30(c)圖)。
作為加熱溫度，黏著工具305的溫度會是大約250℃到300℃而佈線板的溫度會是大約50℃到100℃。另一方面，作為該施加力量，例如，大約5 gf/凸塊到30 gf/凸塊會被選擇。
一種所謂的球黏著法可以用於把凸塊51佈置於第二半導體晶片44的電極焊墊48上。換句話說，在球被形成在金(Au)導線之頭末端的情況中，一個毛細管(capillary)被降低以致於該球變成與電極焊墊48接觸。當該球是由一個凹槽固持時，熱、力或者超音波振動是施加到該球以致於凸塊51被形成。
在那之後，當該球與該導線維持時，該毛細管上升而一個導線夾鉗是合起來以致於該導線被切斷。
於第30(c)圖中所示的步驟中，具有數個設置有凸塊51之電極焊墊48的第二半導體晶片44是經由第二黏著物45以面向下形式安裝於第一半導體晶片42上。此外，凸塊51的週緣是由第二黏著物45覆蓋。
接著，一個加熱製程是藉著一個固定溫度爐(圖中未示)來施加以致於第二黏著物45被硬化。由於這樣，第二半導體晶片44是固定到第一半導體晶片42且覆晶連接至佈線板41(見第31(d)圖)。
這時，加熱溫度會是大約120℃到180℃而且加熱時間會是大約30分鐘到90分鐘。
在第二黏著物45於第30(c)圖中所示之步驟中是以80%或者更高的硬化速率來硬化的情況中，如此的加熱步驟可以被省略。端視該黏著物的組合物而定，加熱步驟是因為它而被省略的硬化速率會產生變化。
接著，第一半導體晶片42的電極焊墊46和佈線板41的第一焊墊47－1是藉著打線方法來互相連接(見第31(e)圖)。換句話說，第一半導體晶片42的電極焊墊46與佈線板41的第一焊墊47－1是藉著接合導線50來互相連接。
接著，藉由使用轉移樹脂模鑄法或其類似，安裝在佈線板41之主表面上的該等半導體晶片42和44等是由密封樹脂52覆蓋與密封(見第32(f)圖)。
在那之後，數個形成外部連接電極的錫球49是形成在佈線板41的另一個主表面(後表面)上，以致於該半導體裝置40被形成(見第32(g)圖)。
因此，根據以上所述的製造方法，第二半導體晶片44的電極焊墊48和焊墊47－2可以與把第二半導體晶片44固定到第一半導體晶片42同時地由凸塊51連接。此外，凸塊51的週緣可以由第二黏著物45覆蓋。因此，要以簡單方法形成半導體裝置40是有可能的。
在其他實施例之半導體裝置的製作中，部份步驟是與以上所述之方法不同的方法是被應用。
至於安裝和固定第一半導體晶片於在第29(a)圖中所示的佈線板上，在半導體裝置100的製作中(見第10圖)，表面保護薄膜101－1是在第一半導體晶片42的半導體晶圓製程中藉著覆蓋法事先形成在第一半導體晶片42的表面上。
此外，在半導體裝置110的製作中(見第11圖)，堰堤105是在第一半導體晶片42的半導體晶圓製程中藉著利用光刻法、電鍍法或貼附法的圖案形成來事先形成在第一半導體晶片42上。
再者，在半導體裝置120的製作中(見第12圖和第13圖)，堰堤105至107是藉著利用光刻法、電鍍法或者貼附法的圖案形成來事先形成在第一半導體晶片42和佈線板41上。
在半導體裝置160的製作中(見第20圖)，兩個半導體晶片42－1和42－2是以電子電路形成表面被曝露的面向上形式安裝且固定到(晶粒黏著)佈線板41的主表面。在半導體裝置165和175的製作中(見第21圖和第23圖)，四個半導體晶片42－1至42－4是以電子電路形成表面被曝露的面向上形式安裝且固定到(晶粒黏著)佈線板41的主表面。
在半導體裝置180,190和200的製作中(見第24圖至第26圖)，該等板181,181A,或201是經由第四黏著物183來固定到佈線板41的主表面，而然後第一半導體晶片42是以電子電路形成表面被曝露的面向上形式安裝且固定到(晶粒黏著)佈線板41的主表面。
在半導體裝置210的製作中(見第27圖)，第三半導體晶片211是經由黏著物212來固定在佈線板41上而且佈線板41的第四焊墊47－4和第三半導體晶片211的第四電極焊墊213是藉著接合導線50－3來互相連接。
接著，該板181是經由黏著物182來固定到第三半導體晶片211而然後第一半導體晶片42是以電子電路形成表面被曝露的面向上形式安裝在該板181上。
在半導體裝置230的製作中(見第28圖)，第三半導體晶片211是經由黏著物212來固定在佈線板41上而且佈線板41的第四焊墊47－4和第三半導體晶片211的第四電極焊墊213是藉著接合導線50－3來互相連接。
接著，該板181是經由黏著物182來固定到第三半導體晶片211而該板181的電極焊墊187與該佈線板41的第二焊墊47－2是藉著凸塊51－3來互相連接。
此外，第一半導體晶片42是以電子電路形成表面被曝露的面向上形式來安裝在該板181上。
至於在第30(c)圖中安裝和固定該第二半導體晶片，在半導體裝置90的製作中(見第9圖)，凸塊51－1是事先設置在第二半導體晶片44的電極焊墊48上而第二凸塊51－2是形成且堆疊在凸塊51－1上，以致於被構築來把第二半導體晶片44之電極焊墊48與佈線板41之第二焊墊47－2作連接的凸塊51被形成。
在半導體裝置100的製作中(見第10圖)，表面保護薄膜101－2是在第二半導體晶片44的半導體晶圓製程中藉著覆蓋法來事先形成在第二半導體晶片44的表面上。在那之後，凸塊51是設置在第二電極焊墊48上。
在半導體裝置150的製作中(見第18圖)，該第二半導體晶片44是安裝在第一半導體晶片42的主表面上俾可沿著第一半導體晶片42之主表面的對角線移位。
在半導體裝置115的製作中(見第19圖)，第二半導體晶片44是安裝在第一半導體晶片42上以致於該等半導體晶片42和44彼此相交。在半導體裝置170的製作中(見第22圖)，兩個第二半導體晶片44－1和44－2是安裝在第一半導體晶片42上以致於是彼此分隔。
在半導體裝置175的製作中(見第23圖)，兩個第一半導體晶片42－1和42－2是被設置以致於是彼此分隔。此外，兩個第二半導體晶片44－1和44－2是安裝在該等第一半導體晶片42上以致於是彼此分隔。
在半導體裝置190,200,210和230的製作中(見第25圖至第28圖)，凸塊51－1是設置於第二半導體晶片44的電極焊墊48上而凸塊51－2是設置於板185的第二焊墊47－2上。
在半導體裝置180,190,200和210的製作中(見第24圖至第27圖)，在第31(d)圖中所示之安裝第二半導體晶片44的步驟之後，板185的電極焊墊187和佈線板41的第三焊墊47－3是藉著接合導線50－2來互相連接。
此外，至於在第32(f)圖中所示的樹脂密封步驟或者樹脂覆蓋步驟，在半導體裝置60的製作中(見第6圖)，像是第一焊墊47－1、接合導線50、電極焊墊46等般的必要最少部件是藉由使用澆注法來由糊狀樹脂覆蓋。
在製造半導體裝置70中(見第7圖)，第一焊墊47－1、接合導線50、電極焊墊46、第一半導體晶片42、第二黏著物45的露出部份、和第二半導體晶片44的側表面是由密封樹脂72完封。另一方面，第二半導體晶片44的後表面未由密封樹脂72覆蓋以致於是曝露在半導體裝置70外部。
[半導體裝置130等的製造方法]本發明之第二實施例之半導體裝置130(見第15圖)的製造方法是配合第33圖、第34圖、第38圖至第40圖來作討論。
首先，第二黏著物45是設置到一個在設置有第一半導體晶片42之電子電路形成表面之第一電極焊墊46之部份之外的部份。更特別地，該薄片狀第二黏著物45是設置到一個在一個設置有第一半導體晶片42之電子電路形成表面之第一電極焊墊46之部份之外的部份。這時，該第二黏著物45是處於B階段，在B階段中，第二黏著物45是半硬化且乾燥可觸摸(見第33(a)圖)。
另一方面，凸塊51是設置在設置於第二半導體晶片44之電子電路形成表面上的電極焊墊48上。凸塊51可以由以上所述的球黏著法形成(見第33(b)圖)。
在那之後，第一半導體晶片42被定位以致於由黏著工具305所固持之第一半導體晶片42的電子電路形成表面面向藉黏著(圖中未示)所固持之第二半導體晶片44的電子電路形成表面而第二半導體晶片44的電極焊墊48與第一半導體晶片42的電極焊墊46被曝露。
該第一半導體晶片42被降低以致於該第一半導體晶片42和該第二半導體晶片44是藉著第二黏著物45來彼此固定。該第一半導體晶片42是經由黏著工具305的真空抽吸孔110藉著吸力來被固持。
在這情況中，黏著工具305的溫度是為室溫而第二半導體晶片44是在大約50℃到200℃下加熱。
在第一半導體晶片42被固定到第二半導體晶片44之後，第二黏著物45變成半硬化或者完全硬化。
凸塊51的高度是比第二黏著物45之薄膜厚度與第一半導體晶片42之厚度的總和大。換句話說，凸塊的上表面從第一半導體晶片42之後表面的一個位置突出。
據此，在下面所討論的步驟中，當第二半導體晶片44是覆晶連接到佈線板41時，凸塊51會被穩固地連接到佈線板41的第二焊墊47－2(見第33(c)圖)。
在這結構下，沒有必要使焊墊47－2變厚以供連接該凸塊51與該第二焊墊47－2。因此，焊墊47－2的設計自由度被提升。
在第二半導體晶片44之電極焊墊48與佈線板41之第二焊墊47－2即使如同在第16圖中所示之半導體裝置135一樣是藉著導電元件131來互相連接的情況中，凸塊51的高度會是低的。
在那之後，一個加熱處理是藉一個固定溫度爐(圖中未示)來應用到整個結構以致於第二黏著物45被硬化。這時，加熱溫度會是大約120℃到180℃而加熱時間會是大約30分鐘到90分鐘。由於第二黏著物45是在後面的步驟最終硬化，這步驟的加熱處理可以被省略。
接著，該糊狀第一黏著物43是經由噴嘴300來施加到在佈線板41上的部份，即，第一半導體晶片42之固定預期位置的一個部份以及包括第二焊墊47－2之第二半導體晶片44之固定預期位置的一個部份(見第34(d)圖)。第一黏著物43不受限制為糊狀黏著物而可以是薄片狀黏著物。
在這裡，於佈線板41上之第一黏著物43之佈置的例子是配合第35圖至第37圖來作討論。
第35(a)圖顯示一個狀態，在其中，第二半導體晶片44是安裝及固定在它上面的第一半導體晶片42是安裝在佈線板41上。在第35(b)圖中，長方形虛線表示在佈線板41上之第一半導體晶片42的安裝預期位置；有一個點之虛線表示在佈線板41上之第二半導體晶片44的安裝預期位置；而圓形虛線表示凸塊51的連接預期位置。第35(c)圖顯示一個狀態，在其中，糊狀第一黏著物43是設置在佈線板41上。第35(d)圖顯示一個狀態，在其中，薄片(薄膜)狀第一黏著物43－1和43－2是堆疊在佈線板41上。
換句話說，第一黏著物43是選擇地設置在佈線板41上，因此在一個具有寬度A之區域中之第一黏著物43的高度是最高，該區域是在第一半導體晶片42之固定預期位置之第二焊墊47－2之一側的末端部份與在第二焊墊47－2上之凸塊51的連接預期位置之間。
第一黏著物43之分佈(高度)變化的原因是為第一黏著物43適當地設置在凸塊51之週緣的必要性。
第一黏著物43之分佈(高度)變化的結構是可以藉著在第36圖中所示的佈置例子來達成。
於第36(a)圖中所示的例子中，第一黏著物43是設置於該在第一半導體晶片42之固定預期位置之第二焊墊47－2之一側之末端部份與在第二焊墊47－2上之凸塊51之連接預期位置之間的區域內以致於是沿著第二焊墊47－2之佈置的方向連續地佈置。
該第一黏著物43亦是選擇地成對角線地設置在第一半導體晶片42的佈置預期位置及在第一半導體晶片42之佈置預期位置的中央。因此，當第一半導體晶片42是安裝在及固定到佈線板41時，適足量的第一黏著物43是設置在佈線板41與第一半導體晶片42之間。
於第36(b)圖中所示的例子中，第一黏著物43是設置於在第一半導體晶片42之固定預期位置之第二焊墊47－2之一側之末端部份與在第二焊墊47－2上之凸塊51之連接預期位置之間的區域內以致於是沿著第二焊墊47－2之佈線的方向連續地佈置。
該第一黏著物43亦設置在第一半導體晶片42之佈置預期位置的四個角落而數個第一黏著物43亦設置在第一半導體晶片42之佈置預期位置的中央內。因此，當第一半導體晶片42是安裝在且固定到佈線板41時，適足量的第一黏著物43是設置在佈線板41與第一半導體晶片42之間。
在第35(d)圖中所示的結構能夠藉著在第37圖中所示的佈置例子來達成。
於第37圖中所示的例子中，薄片(薄膜)狀第一黏著物43是設置於佈線板41的主表面上，在第一半導體晶片42之第一焊墊47－1之一側之末端部份與第二半導體晶片44之第二焊墊47－2之一側之末端部份之間的區域內。
此外，該薄片(薄膜)狀第一黏著物43－2是堆疊在該位於第一半導體晶片42之第一焊墊47－1之一側之末端部份與在第二焊墊47－2上之凸塊51之連接預期位置之間的第一黏著物43－1上。
因此，位於第一半導體晶片42之固定預期位置之第二焊墊47－2之一側之末端部份與第二焊墊47－2上之凸塊51之連接預期位置之間之區域內之第一黏著物43的高度是最高。
藉著這步驟，是有可能藉著第一黏著物43來穩固地使第二半導體晶片44與佈線板41互相固定並且防止第一黏著物43溢出到第一半導體晶片42的外週緣部份。
接著，固定在第一半導體晶片42上之第二半導體晶片44的後表面是由一個加熱黏著工具抽吸以致於第二半導體晶片44被固持。
該第二半導體晶片44被定位以致於第二半導體晶片44的凸塊51面向由黏著台(圖中未示)所固持之佈線板41的第二焊墊47－2。
該黏著工具30被降低以致於第二半導體晶片44的凸塊51推進佈線板41的第二焊墊47－2而且第一半導體晶片42是由第一黏著物45固定在佈線板41上。
在同一時間，第二半導體晶片44的電極焊墊48與佈線板41的第二焊墊47－2是藉著凸塊51來互相連接而且凸塊51的週緣是由第一黏著物43覆蓋(見第38(e)圖)。
在那之後，第一黏著物43被加熱和硬化。在這情況中，黏著工具305的溫度會是大約250℃到300℃而佈線板的溫度會是大約50℃到100℃。另一方面，一個施加力量，例如，大約5 gf/凸塊到30 gf/凸塊會被選擇。
由於這樣，具有數個電極焊墊48的第二半導體晶片44是經由第二黏著物45以面向下形式固定到第一半導體晶片42。此外，第一半導體晶片42是經由第一黏著物43來固定到佈線板41。
此外，第二半導體晶片的電極焊墊48和佈線板的第二焊墊47－2是藉著形成在第二電極焊墊48上的凸塊51來互相連接。再者，凸塊51的週緣是由第一黏著物43覆蓋。
在那之後，一個加熱處理是藉一個固定溫度爐(圖中未示)來施加以致於第一黏著物43被硬化以致於第一半導體晶片42是覆晶連接到佈線板41(見第39(f)圖)。在這步驟中，加熱溫度會是大約120℃到180℃而且加熱時間會是大約30分鐘到90分鐘。
在第一黏著物43是在第38(e)圖中所示之步驟中以大約80%或者更高的硬化速率來硬化的情況中，於第39(f)圖中所示的步驟可以被省略。
接著，第一半導體晶片42的第一電極焊墊46和佈線板41的第一焊墊47－1是藉著接合導線50來互相連接(見第39(g)圖)。
然後，藉由使用轉移樹脂模鑄法或其類似，設置於佈線板41之主表面上的半導體晶片是由密封樹脂52覆蓋與密封(見第40(h)圖)。
在那之後，形成外部連接電極的數個錫球49是形成在佈線板41的另一個主表面上(後表面)，因此半導體裝置130被形成(見第40(i)圖)。
因此，根據以上所述的製造方法，藉著用來把第一半導體晶片42固定到佈線板41的第一黏著物43，覆蓋佈線板41之焊墊47－2與第二半導體晶片44之凸塊51之連接部份的週緣是有可能的。因此，以簡單的方法形成半導體裝置130是有可能的。
[半導體裝置135等的製造方法]本發明之第二實施例之半導體裝置135(見第16圖)的製造方法是配合第41圖至第44圖來作討論。
第一半導體晶片42是藉著第一黏著物43以電子電路形成表面被曝露的面向上形式來固定(晶粒黏著)到佈線板41的主表面，第一焊墊47－1和第二焊墊47－2是沿著彼此面向的邊設置在該主表面上(見第41(a)圖)。
作為該第一黏著物43，例如，熱固性或者熱塑性絕緣樹脂黏著物會被使用。更特別地，環氧樹脂、聚醯亞胺樹脂、丙烯酸樹脂、或者矽樹脂可以被用作該第一黏著物43。一個作為第一黏著物43的薄膜黏著物可以事先形成在第一半導體晶片42的後表面上或者可以事先施加到佈線板41上。
佈線板41的第二焊墊47－2是藉著由錫或其類似事先製成的導電元件131覆蓋。
接著，糊狀第二黏著物45是藉由使用噴嘴300來施加到第一半導體晶片42的電子電路形成表面(見第41(b)圖)。
接著，事先有凸塊51形成在第二電極焊墊48上的第二半導體晶片44是經由該抽吸孔310由該加熱黏著工具305吸住和固持，而藉此該第二半導體晶片44被定位以致於由黏著台(圖中未示)所吸住與固持之佈線板41的第二焊墊47－2和凸塊51是彼此面向。
該黏著工具305被降低以致於凸塊51變成與覆蓋在第二焊墊47－2上的導電元件131接觸，該導電元件131變成熔化，而該凸塊51與焊墊47－2是互相連接(見第42(c)圖)。
在這情況中，黏著工具305的溫度會是大約250℃到300℃而佈線板的溫度會是大約50℃到100℃。另一方面，作為施加力量，例如，大約1 gf/凸塊到8 gf/凸塊會被選擇。
由於這樣，具有數個電極焊墊48的第二半導體晶片44是經由第二黏著物45來固定到第一半導體晶片42。此外，第二半導體晶片的電極焊墊48和佈線板的第二焊墊47－2是藉著凸塊51與導電元件131來互相連接。
如上所述，該球黏著法可以用於形成凸塊51在第二半導體晶片44的電極焊墊48上。
在那之後，一個加熱處理是藉一個固定溫度爐(圖中未示)來施加以致於第二黏著物45被硬化以致於第二半導體晶片44是覆晶連接到該佈線板41(見第42(d)圖)。在這步驟中，加熱溫度會是大約120℃到180℃而加熱時間會是大約30分鐘到90分鐘。
在第一黏著物43是在第42(c)圖中所示之步驟中以大約80%或更高的硬化速率來硬化的情況中，在第42(d)圖中所示的步驟可以被省略。
接著，經由噴嘴400，糊狀第三黏著物133是施加到導電元件131與凸塊的週緣。由於毛細管作用，第三黏著物133不僅充填導電元件131與凸塊的週緣且亦充填在第二半導體晶片44與佈線板41之間的間隙部份，因此該第二半導體晶片44被固定到該佈線板41(見第43(e)圖)。
在那之後，一個加熱處理是藉一個固定溫度爐(圖中未示)來施加以致於該第三黏著物133被硬化以致於第二半導體晶片44是覆晶連接到該佈線板41(見第43(f)圖)。在這步驟中，加熱溫度會是大約120℃到180℃而加熱時間會是大約30分鐘到90分鐘。
接著，第一半導體晶片42的第一電極焊墊46和佈線板41的第一焊墊47－1是藉著接合導線50來互相連接(見第44(g)圖)。
然後，藉由使用轉移樹脂模鑄法或其類似，佈線板41的上部份是由密封樹脂52覆蓋與密封(見第44(h)圖)。
在那之後，形成外部連接電極的數個錫球49是形成於佈線板41的另一個主表面上(後表面)，因此半導體裝置135被形成(見第44(i)圖)。
因此，根據以上所述的製造方法，藉著該第三黏著物133，是有可能把佈線板41連接到第二半導體晶片44並且覆蓋導電元件131與凸塊51的週緣。因此，與半導體裝置130或135的製造方法比較起來，在這方法中，是有可能選擇一個適於強化導電元件131與凸塊51之週緣的材料。
在這情況中，第三黏著物133覆蓋該導電元件131與該凸塊51的週緣而且是僅設置在該第二半導體晶片42與該佈線板41是彼此面向的一個區域內。因此，第三黏著物133的使用量受到限制。
再者，為了在覆晶連接之後供應第三黏著物133，是有可能提升凸塊51之材料或結構、導電元件131與凸塊51之結構、佈線板41之第二焊墊47－2之結構與材料之組合、經由凸塊51與導電元件131之覆晶連接法等的設計自由度。
[半導體裝置140等的製造方法]本發明之第二實施例之半導體裝置140(見第17圖)的製造方法是配合第41圖、第42圖和第45圖來作討論。
首先，在第41圖和第42圖中所示的製造步驟被實現。藉著在第42(d)圖中所示的步驟，導電元件131與凸塊的週緣未被覆蓋。
接著，第一半導體晶片42的電極焊墊46和佈線板41的第一焊墊47－1是藉著接合導線50來互相連接(見第45(a)圖)。
然後，藉由使用轉移樹脂模鑄法或其類似，安裝在佈線板41之主表面上的半導體晶片等是由密封樹脂52覆蓋與密封。這時，在第二半導體晶片44與佈線板41之間之導電元件131與凸塊51的週緣是由密封樹脂52密封(見第45(d)圖)。
在那之後，形成外部連接電極的數個錫球49是形成在佈線板41的另一個主表面上(後表面)，因此該半導體裝置140被形成(見第45(c)圖)。
在這製造方法中，藉由使用該密封樹脂52作為黏著物，不必提供黏著物在第二半導體晶片44與佈線板41之間。因此，是有可能以簡單的製程製作該半導體裝置140。
本發明不被限制為這些實施例，在沒有離開本發明的範圍之下，改變和變化會被完成。
本專利申請案是以在2006年12月20日提申之日本早前專利申請案第2006－343093號案為基礎，茲將其之整個內容併入於此中作為參考。
1．．．半導體裝置
2．．．外部連接電極
3．．．佈線板
4．．．第一半導體晶片
5．．．第一黏著物
6．．．第二半導體晶片
7．．．第二黏著物
8．．．接合導線
9．．．接合導線
10．．．密封樹脂
11．．．半導體裝置
14．．．第一半導體晶片
16．．．第二半導體晶片
21．．．半導體裝置
22．．．金凸塊
23．．．填膠材料
24．．．第一半導體晶片
26．．．第二半導體晶片
31．．．半導體裝置
34．．．第一半導體晶片
36．．．第二半導體晶片
40．．．半導體裝置
41．．．佈線板
42．．．第一半導體晶片
42－1．．．第一半導體晶片
42－2．．．第一半導體晶片
42－3．．．第一半導體晶片
42－4．．．第一半導體晶片
43．．．第一黏著物
43－1．．．第一黏著物
43－2．．．第一黏著物
44．．．第二半導體晶片
44－1．．．第二半導體晶片
44－2．．．第二半導體晶片
45．．．第二黏著物
46．．．電極焊墊
46a．．．電極焊墊
46b．．．電極焊墊
47－1．．．第一焊墊
47－2．．．第二焊墊
47－3．．．焊墊
47－4．．．焊墊
48．．．電極焊墊
48a．．．電極焊墊
48b．．．電極焊墊
49．．．錫球
50．．．接合導線
50－1．．．接合導線
50－2．．．接合導線
50－3．．．接合導線
51．．．凸塊
51－1．．．凸塊
51－2．．．凸塊
52．．．密封樹脂
60．．．半導體裝置
62．．．密封樹脂
70．．．半導體裝置
72．．．密封樹脂
80．．．半導體裝置
85．．．散熱器
90．．．半導體裝置
100．．．半導體裝置
101－1．．．表面保護薄膜
101－2．．．表面保護薄膜
105．．．堰堤
106．．．堰堤
107．．．堰堤
110．．．半導體裝置
111．．．電極焊墊
112．．．重佈置層
120．．．半導體裝置
125．．．半導體裝置
130．．．半導體裝置
131．．．導電元件
133．．．第三黏著物
135．．．半導體裝置
140．．．半導體裝置
150．．．半導體裝置
155．．．半導體裝置
160．．．半導體裝置
165．．．半導體裝置
170．．．半導體裝置
175．．．半導體裝置
180．．．半導體裝置
181．．．副佈線板
181A．．．副佈線板
182．．．第四黏著物
183．．．佈線層
184．．．焊墊
185．．．焊墊
186．．．導電層
187．．．焊墊
190．．．半導體裝置
191．．．被動元件
200．．．半導體裝置
201．．．半導體晶片
202．．．第四黏著物
203．．．焊墊
204．．．焊墊
210．．．半導體裝置
211．．．半導體晶片
212．．．第四黏著物
213．．．電極焊墊
230．．．半導體裝置
300．．．噴嘴
305．．．加熱黏著工具
310．．．抽吸孔
400．．．噴嘴
第1圖是為顯示習知晶片堆疊型半導體裝置之第一例子的一個橫截面圖和一個平面圖；第2圖是為顯示習知晶片堆疊型半導體裝置之第二例子的一個橫截面圖和一個平面圖；第3圖是為顯示習知晶片堆疊型半導體裝置之第三例子的一個橫截面圖和一個平面圖；第4圖是為顯示習知晶片堆疊型半導體裝置之第四例子的一個橫截面圖和一個平面圖；第5圖是為顯示本發明之第一實施例之半導體裝置的一個橫截面圖和一個平面圖；第6圖是為一個顯示本發明之第一實施例之半導體裝置之第一變化例子的橫截面圖；第7圖是為一個顯示本發明之第一實施例之半導體裝置之第二變化例子的橫截面圖；第8圖是為一個顯示本發明之第一實施例之半導體裝置之第三變化例子的橫截面圖；第9圖是為一個顯示本發明之第一實施例之半導體裝置之第四變化例子的橫截面圖；第10圖是為一個顯示本發明之第一實施例之半導體裝置之第五變化例子的橫截面圖；第11圖是為顯示本發明之第一實施例之半導體裝置之第六變化例子(第1部份)的一個橫截面圖和一個平面圖；第12圖是為顯示本發明之第一實施例之半導體裝置之第六變化例子(第2部份)的一個橫截面圖和一個平面圖；第13圖是為一個顯示本發明之第一實施例之半導體裝置之第六變化例子(第3部份)的平面圖；第14圖是為一個顯示本發明之第一實施例之半導體裝置之電極焊墊之佈置與變更結構的平面圖；第15圖是為本發明之第二實施例之半導體裝置的橫截面圖；第16圖是為本發明之第三實施例之半導體裝置的橫截面圖；第17圖是為本發明之第四實施例之半導體裝置的橫截面圖；第18圖是為一個顯示本發明之半導體裝置之第一應用例子之結構的平面圖；第19圖是為本發明之半導體裝置之第二應用例子之結構的一個平面圖和橫截面圖；第20圖是為本發明之半導體裝置之第三應用例子之結構的一個橫截面圖和一個平面圖；第21圖是為一個顯示本發明之半導體裝置之第四應用例子之結構的平面圖；第22圖是為本發明之半導體裝置之第五應用例子之結構的一個平面圖和橫截面圖；第23圖是為本發明之半導體裝置之第六應用例子之結構的一個平面圖和橫截面圖；第24圖是為本發明之第七應用例子之半導體裝置的橫截面圖；第25圖是為本發明之第八應用例子之半導體裝置的橫截面圖；第26圖是為本發明之第九應用例子之半導體裝置的橫截面圖；第27圖是為本發明之第十應用例子之半導體裝置的橫截面圖；第28圖是為本發明之第十一應用例子之半導體裝置的橫截面圖；第29圖是為一個顯示本發明之第一實施例之半導體裝置之製造方法的第一橫截面圖；第30圖是為一個顯示本發明之第一實施例之半導體裝置之製造方法的第二橫截面圖；第31圖是為一個顯示本發明之第一實施例之半導體裝置之製造方法的第三橫截面圖；第32圖是為一個顯示本發明之第一實施例之半導體裝置之製造方法的第四橫截面圖；第33圖是為一個顯示本發明之第二實施例之半導體裝置之製造方法的第一橫截面圖；第34圖是為一個顯示本發明之第二實施例之半導體裝置之製造方法的第二橫截面圖；第35圖是為一個顯示在本發明之第二實施例之半導體裝置之製造中在一個佈線板上之黏著物之佈置之第一例子的圖示；第36圖是為一個顯示在本發明之第二實施例之半導體裝置之製造中在一個佈線板上之黏著物之佈置之第二例子的圖示；第37圖是為一個顯示在本發明之第二實施例之半導體裝置之製造中在一個佈線板上之黏著物之佈置之第三例子的圖示；第38圖是為一個顯示本發明之第一實施例之半導體裝置之製造方法的第三橫截面圖；第39圖是為一個顯示本發明之第一實施例之半導體裝置之製造方法的第四橫截面圖；第40圖是為一個顯示本發明之第一實施例之半導體裝置之製造方法的第五橫截面圖；第41圖是為一個顯示本發明之第三實施例之半導體裝置之製造方法的第一橫截面圖；第42圖是為一個顯示本發明之第三實施例之半導體裝置之製造方法的第二橫截面圖；第43圖是為一個顯示本發明之第三實施例之半導體裝置之製造方法的第三橫截面圖；第44圖是為一個顯示本發明之第三實施例之半導體裝置之製造方法的第四橫截面圖；及第45圖是為一個顯示本發明之第四實施例之半導體裝置之製造方法的橫截面圖。
40．．．半導體裝置
41．．．佈線板
42．．．第一半導體晶片
43．．．第一黏著物
44．．．第二半導體晶片
45．．．第二黏著物
46．．．電極焊墊
47－1．．．第一焊墊
47－2．．．第二焊墊
48．．．電極焊墊
49．．．錫球
50．．．接合導線
51．．．凸塊
52．．．密封樹脂

Claims (19)

  1. 一種半導體裝置，包含：一個佈線板；一個安裝於該佈線板上的第一半導體元件；一個安裝於該第一半導體元件上的第二半導體元件以致於該第二半導體元件的位置是相對於該第一半導體元件的位置來移位；其中，該第二半導體元件之主表面的一部份面向該第一半導體元件；一個設置於該第二半導體元件之該主表面上的一電極接墊是藉由一個連接部件連接到該佈線板的一第二半導體元件連接接墊；該佈線板及該第一半導體元件係藉由一第一黏著物來彼此固定；該連接部件之周圍係由該第一黏著物所覆蓋。
  2. 如申請專利範圍第1項所述之半導體裝置，進一步包含一個被組構來將該第二半導體元件固定於該第一半導體元件的第二黏著物。
  3. 如申請專利範圍第1項所述之半導體裝置，其中，該佈線板和該第一半導體元件是藉著一個第一黏著物來彼此固定；該第一半導體元件和該第二半導體元件是藉著一個第二黏著物來彼此固定；且 該連接部件是由一個第三黏著物來覆蓋。
  4. 如申請專利範圍第1項所述之半導體裝置，其中，該第一半導體元件和該第二半導體元件的側表面是由覆蓋該佈線板上的一密封樹脂密封，使該第二半導體元件的後表面是曝露於外部。
  5. 如申請專利範圍第1項所述之半導體裝置，其中，該第一半導體元件的一側表面和該第二半導體元件的另一個主表面與側表面是被樹脂密封。
  6. 如申請專利範圍第2項所述之半導體裝置，其中，該佈線板包括一個第一半導體元件連接接墊；該第一半導體元件包括一電極接墊；且該第一半導體元件連接接墊和該第一半導體元件的該電極接墊是藉著一接合導線(bonding wire)來彼此連接。
  7. 如申請專利範圍第6項所述之半導體裝置，其中，一個被組構來防止第二黏著物之溢出的堰堤是設置在該第一半導體元件之該電極接墊附近。
  8. 如申請專利範圍第1項所述之半導體裝置，其中該連接部件是由一個或者多個凸塊形成。
  9. 如申請專利範圍第8項所述之半導體裝置，其中，該一個或者多個凸塊是藉著一個導電元件來連接至該佈線板的該第二半導體元件連接接墊。
  10. 如申請專利範圍第1項所述之半導體裝置，其中，數個具有實質相同厚度的該第一半導體元件是 安裝於該佈線板上；且該第二半導體元件橋接該數個第一半導體元件。
  11. 如申請專利範圍第1項所述之半導體裝置，其中，數個第二半導體元件是安裝在該第一半導體元件上。
  12. 一種半導體裝置，包含：一個佈線板；一個安裝於該佈線板上的板；一個安裝於該板上的第一半導體晶片；及一個安裝於該第一半導體晶片上的第二半導體晶片以致於該第二半導體晶片的位置是相對於該第一半導體晶片的位置移位；其中，該第二半導體晶片之主表面的一部份面向該第一半導體晶片；且一個在該第二半導體晶片之該主表面上的電極接墊是藉著一個連接部件來連接到一個第二半導體晶片連接接墊；該板及該第一半導體元件係藉由一第一黏著物來彼此固定：該連接部件之周圍係由該第一黏著物所覆蓋。
  13. 如申請專利範圍第12項所述之半導體裝置，進一步包含一個被組構來將該第二半導體元件固定於該第一半導體元件的第二黏著物。
  14. 如申請專利範圍第12項所述之半導體裝置， 其中，數個該第二半導體元件是安裝於該第一半導體元件上。
  15. 如申請專利範圍第12項所述之半導體裝置，其中，該佈線板包括一個第一半導體元件連接接墊；且該第一半導體元件連接接墊和該第一半導體元件的一電極接墊是藉著一接合導線來彼此連接。
  16. 如申請專利範圍第12項所述之半導體裝置，其中，該板為一個形成有一半導體積體電路的半導體板。
  17. 一種半導體裝置的製造方法，包含：一個把一個第一半導體晶片固定在一個佈線板上的第一步驟；及一個把一個第二半導體晶片堆疊及固定在該第一半導體晶片上，以使得該第二半導體晶片之主表面的一部份面向該第一半導體晶片的第二步驟；其中，在該第二步驟中，藉由使用一黏著物來把該第一半導體元件和該第二半導體元件彼此固定以及藉著一連接部件來把該第二半導體元件與該佈線板的一第二半導體元件連接接墊彼此連接是被同時執行；該佈線板及該第一半導體元件係藉由一第一黏著物來彼此固定；以及該連接部件之周圍係由該第一黏著物所覆蓋。
  18. 如申請專利範圍第17項所述之半導體裝置的製造方法， 其中，在該第二步驟中，該第一半導體元件和該第二半導體元件是藉著一個第二黏著物來彼此固定。
  19. 如申請專利範圍第17項所述之半導體裝置的製造方法，更包含：一個藉著接合導線來把在該佈線板上之一接墊與該第一半導體元件之一電極接墊彼此連接的第三步驟。
TW096137062A 2006-12-20 2007-10-03 半導體裝置及其製造方法 TWI396271B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006343093A JP5559452B2 (ja) 2006-12-20 2006-12-20 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
TW200828559A TW200828559A (en) 2008-07-01
TWI396271B true TWI396271B (zh) 2013-05-11

Family

ID=39541680

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096137062A TWI396271B (zh) 2006-12-20 2007-10-03 半導體裝置及其製造方法

Country Status (5)

Country Link
US (1) US7906852B2 (zh)
JP (1) JP5559452B2 (zh)
KR (1) KR100896301B1 (zh)
CN (1) CN101207114B (zh)
TW (1) TWI396271B (zh)

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7342308B2 (en) * 2005-12-20 2008-03-11 Atmel Corporation Component stacking for integrated circuit electronic package
JP5205867B2 (ja) * 2007-08-27 2013-06-05 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US20090278262A1 (en) * 2008-05-09 2009-11-12 Boon Keat Tan Multi-chip package including component supporting die overhang and system including same
DE102008035522A1 (de) * 2008-07-30 2010-02-04 Mühlbauer Ag Verfahren zur Herstellung einer Vorrichtung zur drahtlosen Kommunikation bzw. eines Prelaminats für eine solche Vorrichtung
US8014166B2 (en) * 2008-09-06 2011-09-06 Broadpak Corporation Stacking integrated circuits containing serializer and deserializer blocks using through silicon via
JP5157964B2 (ja) * 2009-02-27 2013-03-06 オムロン株式会社 光伝送モジュール、電子機器、及び光伝送モジュールの製造方法
JP2010245412A (ja) * 2009-04-09 2010-10-28 Renesas Electronics Corp 半導体集積回路装置の製造方法
JP5169985B2 (ja) * 2009-05-12 2013-03-27 富士ゼロックス株式会社 半導体装置
US8110440B2 (en) 2009-05-18 2012-02-07 Stats Chippac, Ltd. Semiconductor device and method of forming overlapping semiconductor die with coplanar vertical interconnect structure
US8236607B2 (en) * 2009-06-19 2012-08-07 Stats Chippac Ltd. Integrated circuit packaging system with stacked integrated circuit and method of manufacture thereof
US8106499B2 (en) * 2009-06-20 2012-01-31 Stats Chippac Ltd. Integrated circuit packaging system with a dual substrate package and method of manufacture thereof
US8227904B2 (en) 2009-06-24 2012-07-24 Intel Corporation Multi-chip package and method of providing die-to-die interconnects in same
US8441123B1 (en) * 2009-08-13 2013-05-14 Amkor Technology, Inc. Semiconductor device with metal dam and fabricating method
JP5646830B2 (ja) 2009-09-02 2014-12-24 ルネサスエレクトロニクス株式会社 半導体装置、半導体装置の製造方法、及びリードフレーム
US8304917B2 (en) * 2009-12-03 2012-11-06 Powertech Technology Inc. Multi-chip stacked package and its mother chip to save interposer
TWI409933B (zh) * 2010-06-15 2013-09-21 Powertech Technology Inc 晶片堆疊封裝結構及其製法
US8354297B2 (en) 2010-09-03 2013-01-15 Stats Chippac, Ltd. Semiconductor device and method of forming different height conductive pillars to electrically interconnect stacked laterally offset semiconductor die
KR20120032293A (ko) * 2010-09-28 2012-04-05 삼성전자주식회사 반도체 패키지
JP5665511B2 (ja) * 2010-12-10 2015-02-04 株式会社東芝 半導体装置の製造方法、製造プログラム、および製造装置
JP2012216644A (ja) * 2011-03-31 2012-11-08 Toshiba Corp 半導体装置及びその製造方法
US8841765B2 (en) * 2011-04-22 2014-09-23 Tessera, Inc. Multi-chip module with stacked face-down connected dies
US9449941B2 (en) * 2011-07-07 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Connecting function chips to a package to form package-on-package
US8569884B2 (en) 2011-08-15 2013-10-29 Tessera, Inc. Multiple die in a face down package
KR101831938B1 (ko) * 2011-12-09 2018-02-23 삼성전자주식회사 팬 아웃 웨이퍼 레벨 패키지의 제조 방법 및 이에 의해 제조된 팬 아웃 웨이퍼 레벨 패키지
US8704364B2 (en) * 2012-02-08 2014-04-22 Xilinx, Inc. Reducing stress in multi-die integrated circuit structures
US8704384B2 (en) 2012-02-17 2014-04-22 Xilinx, Inc. Stacked die assembly
WO2013136382A1 (ja) 2012-03-14 2013-09-19 パナソニック株式会社 半導体装置
JP2013214611A (ja) * 2012-04-02 2013-10-17 Elpida Memory Inc 半導体装置
US20130286595A1 (en) * 2012-04-27 2013-10-31 Qualcomm Incorporated Thermal management floorplan for a multi-tier stacked ic package
US8957512B2 (en) 2012-06-19 2015-02-17 Xilinx, Inc. Oversized interposer
US8869088B1 (en) 2012-06-27 2014-10-21 Xilinx, Inc. Oversized interposer formed from a multi-pattern region mask
US9026872B2 (en) 2012-08-16 2015-05-05 Xilinx, Inc. Flexible sized die for use in multi-die integrated circuit
JP5630482B2 (ja) * 2012-08-28 2014-11-26 株式会社村田製作所 回路モジュール
JP6066658B2 (ja) * 2012-10-17 2017-01-25 キヤノン株式会社 半導体装置
US9041220B2 (en) * 2013-02-13 2015-05-26 Qualcomm Incorporated Semiconductor device having stacked memory elements and method of stacking memory elements on a semiconductor device
US9547034B2 (en) 2013-07-03 2017-01-17 Xilinx, Inc. Monolithic integrated circuit die having modular die regions stitched together
US9263370B2 (en) 2013-09-27 2016-02-16 Qualcomm Mems Technologies, Inc. Semiconductor device with via bar
US9282649B2 (en) * 2013-10-08 2016-03-08 Cisco Technology, Inc. Stand-off block
KR102116979B1 (ko) * 2013-10-28 2020-06-05 삼성전자 주식회사 적층 반도체 패키지
US9915869B1 (en) 2014-07-01 2018-03-13 Xilinx, Inc. Single mask set used for interposer fabrication of multiple products
KR102320046B1 (ko) * 2014-09-19 2021-11-01 삼성전자주식회사 캐스케이드 칩 스택을 갖는 반도체 패키지
US9595513B2 (en) * 2014-12-01 2017-03-14 Micron Technology, Inc. Proximity coupling of interconnect packaging systems and methods
US11056373B2 (en) * 2015-07-21 2021-07-06 Apple Inc. 3D fanout stacking
KR102570325B1 (ko) * 2016-11-16 2023-08-25 에스케이하이닉스 주식회사 재배선 구조를 갖는 적층형 반도체 패키지
US10600679B2 (en) * 2016-11-17 2020-03-24 Samsung Electronics Co., Ltd. Fan-out semiconductor package
JP2018101699A (ja) * 2016-12-20 2018-06-28 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、固体撮像装置の製造方法および電子機器
KR102337647B1 (ko) 2017-05-17 2021-12-08 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US10103038B1 (en) 2017-08-24 2018-10-16 Micron Technology, Inc. Thrumold post package with reverse build up hybrid additive structure
US20190067248A1 (en) 2017-08-24 2019-02-28 Micron Technology, Inc. Semiconductor device having laterally offset stacked semiconductor dies
JP2019047025A (ja) * 2017-09-05 2019-03-22 東芝メモリ株式会社 半導体装置
US11735570B2 (en) * 2018-04-04 2023-08-22 Intel Corporation Fan out packaging pop mechanical attach method
KR20200102883A (ko) * 2019-02-22 2020-09-01 에스케이하이닉스 주식회사 브리지 다이를 포함한 시스템 인 패키지
CN112117242B (zh) * 2019-06-20 2023-01-31 江苏长电科技股份有限公司 芯片封装结构及其制造方法
US11282716B2 (en) 2019-11-08 2022-03-22 International Business Machines Corporation Integration structure and planar joining
CN111058006B (zh) * 2019-12-11 2021-07-27 江苏长电科技股份有限公司 一种bga电磁屏蔽产品的磁控溅射方法
US10903144B1 (en) * 2020-02-16 2021-01-26 Nanya Technology Corporation Semiconductor package and manufacturing method thereof
JP2022135727A (ja) 2021-03-05 2022-09-15 キオクシア株式会社 半導体装置
JP2022135735A (ja) 2021-03-05 2022-09-15 キオクシア株式会社 半導体装置およびその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWM266543U (en) * 2004-10-28 2005-06-01 Advanced Semiconductor Eng Multi-chip stack package
JP2006310649A (ja) * 2005-04-28 2006-11-09 Sharp Corp 半導体装置パッケージおよびその製造方法、ならびに半導体装置パッケージ用一括回路基板

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02312265A (ja) 1989-05-26 1990-12-27 Mitsubishi Electric Corp 半導体装置
JPH03255657A (ja) 1990-03-05 1991-11-14 Nec Corp 混成集積回路装置
US5239447A (en) * 1991-09-13 1993-08-24 International Business Machines Corporation Stepped electronic device package
EP0595021A1 (en) 1992-10-28 1994-05-04 International Business Machines Corporation Improved lead frame package for electronic devices
JPH09186289A (ja) 1995-12-28 1997-07-15 Lucent Technol Inc 多層積層化集積回路チップ組立体
JPH1022409A (ja) 1996-07-02 1998-01-23 Mitsubishi Electric Corp 集積回路用パッケージ
KR19990069438A (ko) * 1998-02-09 1999-09-06 김영환 칩 스택 패키지
US6340846B1 (en) * 2000-12-06 2002-01-22 Amkor Technology, Inc. Making semiconductor packages with stacked dies and reinforced wire bonds
US6507115B2 (en) 2000-12-14 2003-01-14 International Business Machines Corporation Multi-chip integrated circuit module
JP2002359345A (ja) * 2001-03-30 2002-12-13 Toshiba Corp 半導体装置及びその製造方法
US6900528B2 (en) * 2001-06-21 2005-05-31 Micron Technology, Inc. Stacked mass storage flash memory package
JP4633971B2 (ja) * 2001-07-11 2011-02-16 ルネサスエレクトロニクス株式会社 半導体装置
JP4126891B2 (ja) * 2001-08-03 2008-07-30 セイコーエプソン株式会社 半導体装置の製造方法
KR20030018204A (ko) * 2001-08-27 2003-03-06 삼성전자주식회사 스페이서를 갖는 멀티 칩 패키지
US6847105B2 (en) * 2001-09-21 2005-01-25 Micron Technology, Inc. Bumping technology in stacked die configurations
US6762509B2 (en) * 2001-12-11 2004-07-13 Celerity Research Pte. Ltd. Flip-chip packaging method that treats an interconnect substrate to control stress created at edges of fill material
JP4411027B2 (ja) 2003-08-25 2010-02-10 日本放送協会 固体撮像装置およびこれを用いた撮像系
US6930378B1 (en) * 2003-11-10 2005-08-16 Amkor Technology, Inc. Stacked semiconductor die assembly having at least one support
JP4580730B2 (ja) * 2003-11-28 2010-11-17 ルネサスエレクトロニクス株式会社 オフセット接合型マルチチップ半導体装置
US7629695B2 (en) * 2004-05-20 2009-12-08 Kabushiki Kaisha Toshiba Stacked electronic component and manufacturing method thereof
JP2006086150A (ja) * 2004-09-14 2006-03-30 Renesas Technology Corp 半導体装置
KR20060066214A (ko) * 2004-12-13 2006-06-16 주식회사 하이닉스반도체 칩 스택 패키지
US7163839B2 (en) 2005-04-27 2007-01-16 Spansion Llc Multi-chip module and method of manufacture

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWM266543U (en) * 2004-10-28 2005-06-01 Advanced Semiconductor Eng Multi-chip stack package
JP2006310649A (ja) * 2005-04-28 2006-11-09 Sharp Corp 半導体装置パッケージおよびその製造方法、ならびに半導体装置パッケージ用一括回路基板

Also Published As

Publication number Publication date
CN101207114A (zh) 2008-06-25
JP5559452B2 (ja) 2014-07-23
TW200828559A (en) 2008-07-01
JP2008159607A (ja) 2008-07-10
US20080150157A1 (en) 2008-06-26
US7906852B2 (en) 2011-03-15
KR20080058162A (ko) 2008-06-25
KR100896301B1 (ko) 2009-05-07
CN101207114B (zh) 2012-09-05

Similar Documents

Publication Publication Date Title
TWI396271B (zh) 半導體裝置及其製造方法
US11646275B2 (en) Semiconductor package
US9093291B2 (en) Flip-chip, face-up and face-down wirebond combination package
US20180025967A1 (en) Flip-chip, face-up and face-down centerbond memory wirebond assemblies
US6706557B2 (en) Method of fabricating stacked die configurations utilizing redistribution bond pads
US8076770B2 (en) Semiconductor device including a first land on the wiring substrate and a second land on the sealing portion
TWI333270B (en) Flip chip contact (fcc) power package
TWI376781B (en) Semiconductor device and method of manufacturing the same
TWI550741B (zh) 四方扁平無接腳封裝及其製造方法
US6982485B1 (en) Stacking structure for semiconductor chips and a semiconductor package using it
US20100164091A1 (en) System-in-package packaging for minimizing bond wire contamination and yield loss
US20070018312A1 (en) Wiring substrate and semiconductor package implementing the same
US20110074037A1 (en) Semiconductor device
US6969906B2 (en) Multi-chip package and method for manufacturing the same
JP2009514250A (ja) フリップチップ・オン・リード半導体パッケージの方法および装置
JP4494240B2 (ja) 樹脂封止型半導体装置
US20170033084A1 (en) Multi-chip package having encapsulation body to replace substrate core
KR100394030B1 (ko) 적층형 반도체 패키지
US9136219B2 (en) Expanded semiconductor chip and semiconductor device
US20220375815A1 (en) Semiconductor Package and Method for Manufacturing the Same
US20230274999A1 (en) Semiconductor Device and Method of Manufacture
US8039941B2 (en) Circuit board, lead frame, semiconductor device, and method for fabricating the same
US7968993B2 (en) Stacked semiconductor device and semiconductor memory device
JP4140012B2 (ja) チップ状電子部品、その製造方法及び実装構造
JP2004006482A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees