JP2012216644A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2012216644A
JP2012216644A JP2011080242A JP2011080242A JP2012216644A JP 2012216644 A JP2012216644 A JP 2012216644A JP 2011080242 A JP2011080242 A JP 2011080242A JP 2011080242 A JP2011080242 A JP 2011080242A JP 2012216644 A JP2012216644 A JP 2012216644A
Authority
JP
Japan
Prior art keywords
semiconductor chip
control element
adhesive layer
substrate
outer edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011080242A
Other languages
English (en)
Inventor
Jun Tanaka
潤 田中
Yoshiyasu Ando
善康 安藤
Akira Tanimoto
亮 谷本
Yasuo Takemoto
康男 竹本
Koichi Miyashita
浩一 宮下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011080242A priority Critical patent/JP2012216644A/ja
Priority to US13/233,321 priority patent/US20120248628A1/en
Priority to CN2011102751228A priority patent/CN102738133A/zh
Publication of JP2012216644A publication Critical patent/JP2012216644A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】 半導体チップの歪みを抑制する半導体装置及びその製造方法を提供する。
【解決手段】 実施形態に係る半導体装置では、基板を持つ。前記基板上には制御素子が設けられる。前記基板上に前記制御素子を覆うように接着層が設けられる。前記接着層上には第１の半導体チップが設けられる。前記第１の半導体チップの底面積が、前記制御素子の上面の面積よりも大きく、平面視において前記制御素子及び前記第１の半導体チップの一部が重なる。
【選択図】 図１

Description

本発明の実施形態は、半導体装置及びその製造方法に関する。
近年、複数の半導体チップを１つのパッケージに納めた半導体装置の開発が種々行われている。パッケージの小型化のため、半導体装置には、半導体チップが接着剤を介して積層した構造が用いられている。
積層構造の半導体装置において、下層に接着層が設けられた半導体チップを、半導体チップよりサイズの小さい制御素子上に積層することにより形成する場合がある。この場合、制御素子と半導体チップとの間の接着層を介して、制御素子上の半導体チップが歪むため、半導体チップの動作信頼性や半導体チップと接着層との接合の信頼性に影響するという問題があった。
特開２００２−３６８１９０号公報
本発明が解決しようとする課題は、半導体チップの歪みを抑制する半導体装置及びその製造方法を提供することである。
上記課題を解決するために実施形態に係る半導体装置は、基板を持つ。前記基板上には制御素子が設けられる。前記基板上に前記制御素子を覆うように接着層が設けられる。前記接着層上には第１の半導体チップが設けられる。前記第１の半導体チップの底面積が、前記制御素子の上面の面積よりも大きく、平面視において前記制御素子及び前記第１の半導体チップの一部が重なる。
第１の実施形態に係る半導体装置を示す断面図。 第１の実施形態に係る半導体装置を示す平面図。 第１の実施形態に係る半導体装置を示す断面図。 第１の実施形態に係る半導体装置の製造方法を示す断面図。 第２の実施形態に係る半導体装置を示す断面図。 第２の実施形態に係る半導体装置を示す平面図。 第２の実施形態に係る半導体装置の製造方法を示す断面図。
以下、本発明の実施形態について図面を参照しながら説明する。なお、以下の実施形
態では、図面中の同一部分には同一番号を付してその詳しい説明は適宜省略し、異なる部分について適宜説明する。また、実施の形態の説明における上下左右等方向を示す語は、後述する半田ボール１１が設けられる面側を下とした場合における相対的な方向を指す。従って、重力加速度方向を下とした場合の方向と異なる場合がある。
（第１の実施形態）
図１及び図３は、第１の実施形態に係る半導体装置１の断面図であり、図２は、第１の実施形態に係る半導体装置１を示す平面図である。ここに例示する半導体装置１は、所謂ＢＧＡ（Ball Grid Array）型の半導体パッケージに収容された半導体記憶装置である。
半導体チップ９は、例えば、ＮＡＮＤ型フラッシュメモリである。制御素子４は、例えばメモリコントローラであり、半導体チップ９の動作を制御する。
図１に示すように、半導体装置１は、基板２、基板２上に配置された制御素子４、及び制御素子４上に接着層８を介して設けられた半導体チップ９を備えている。基板２は、例えば多層配線を有するガラスエポキシ基板２が用いられる。
制御素子４は、裏面に設けられた接着層３を介して基板２の表面に実装されている。接着層３には、例えば熱硬化性のエポキシ樹脂が用いられる。接着層３の膜厚は、例えば１０μｍ程度であり、制御素子４の膜厚は、例えば３０μｍ程度である。制御素子４上には電極パッド５が設けられ、電極パッド５と基板２の表面に設けられた接続端子６とは、金属ワイヤ７により電気的に接続されている。
制御素子４を覆うように、接着層８が設けられる。接着層８は、制御素子４の一部、すなわち制御素子４の上面又は上面及び側面の一部を覆ってもよく、制御素子４の上面及び側面の全体を覆っていてもよい。
接着層８は、半導体チップ９の外縁内における接着層８及び制御素子４の体積に相当する接着層８が、半導体チップ９の外縁外に設けられてもよい。この場合、半導体チップ９外縁内における接着層８が、半導体チップ９の外縁外へ排出されているため、接着層８から半導体チップ９へ加わる応力が減少し、半導体チップ９の歪みが抑制される。
接着層８は、例えば半導体チップ９の裏面にダイアタッチフィルムを貼り付けたものを制御素子４に圧着したものである。接着層８は、例えばエポキシ樹脂を含み、接着層８の粘度は、例えば８０〜１６０℃において、１００〜１００００Ｐａ・Ｓである。接着層８の膜厚は、例えば４０〜１５０μｍである。
接着層８上には半導体チップ９が設けられる。半導体チップ９の底面積は、制御素子４の上面の面積よりも大きい。また、図２のように、半導体チップ９は、平面視において制御素子４の外縁の少なくとも一辺が、半導体チップ９の外縁を突出するように設けられる。図２のように、平面視において制御素子４の外縁の二辺が、半導体チップ９の外縁を突出している場合には、接着層８が半導体チップ９の外縁外に排出されやすく、半導体チップ９の歪みを抑制することができる。
半導体チップ９上に設けられた電極パッド５は、基板２の表面に設けられた接続端子６と金属ワイヤ７により接続されている。
図３のように、半導体チップ９上に、接着層１２を介して半導体チップ１３が設けられてもよい。半導体チップ１３は、図３に示すように、半導体チップ９及び半導体チップ１３上の電極パッド５を露出するように、階段状に水平方向に位置をずらして積層される。半導体チップ９及び半導体チップ１３の一層当たりの膜厚は、３０〜１００μｍ程度である。
基板２上の接続端子６は、基板２の内部に形成された配線層（図示なし）を介して、基板２の裏面に設けられたはんだボール１１に電気的に接続されている。はんだボール１１は、外部回路に接続され、半導体チップ９及び制御素子４と外部回路とを電気的に接続する。
さらに、半導体チップ９及び制御素子４を覆うように封止樹脂１０が設けられ、半導体チップ９及び制御素子４は外界に対して封止されている。
以上により、第１の実施形態に係る半導体装置１が構成される。
次に、第１の実施形態に係る半導体装置１の製造方法について図４を参照して以下説明する。
図４（ａ）乃至（ｅ）は、第１の実施形態に係る半導体装置１の製造方法を示す断面図である。
まず、図４（ａ）に示すように、多層配線を含むガラスエポキシ樹脂を用いた基板２上に接着層３を介して制御素子４を積層する。例えば、接着層３と接着層３上に設けられた制御素子４を基板２上に圧着する。接着層３は、熱硬化性を有する例えばエポキシ樹脂が用いられる。その後、基板２を加熱し、接着層３を硬化させ、制御素子４を基板２上に固定する。
次に、図４（ｂ）に示すように、基板２上に設けられた接続端子６と制御端子上に設けられた電極パッド５とを接続する金属ワイヤ７を形成する。
次に、図４（ｃ）に示すように、制御素子４の上面の一部を覆うように、接着層８が設けられた半導体チップ９の裏面を制御素子４の上面及び基板２の表面に圧着する。このとき、制御素子４の外縁の少なくとも一辺が前記第１の半導体チップ９の外縁より突出するように圧着する。これにより、平面視において半導体チップ９の外縁内における接着層３及び制御素子４の体積に相当する接着層８が、半導体チップ９外縁外へ排出される。このため、接着層８から半導体チップ９へ加わる応力が減少し、半導体チップ９の歪みが抑制される。半導体チップ９の底面積は、制御素子４の上面の面積よりも大きい。
接着層８は、例えば、半導体チップ９が設けられた半導体ウェーハの裏面にＤＡＦ（Die Attach Film）を貼り付けることにより形成する。また、半導体ウェーハの裏面に熱硬化性の樹脂を含んだ接着剤を塗布し、乾燥させることにより形成してもよい。
接着層８は、粘度が低い例えば熱硬化性のエポキシ樹脂を用いる。接着層８が硬化される前の粘度は、例えば１００〜１００００Ｐａ・ｓであるものとし、硬化後の弾性率を、例えば１〜１０００ＭＰａとする。接着層８に粘度が低い樹脂を用いることにより、金属ワイヤ７の変形を防止することができる。その後、基板２を加熱し、接着層８を硬化させ、半導体チップ９を制御素子４上に固定する。
次に、図４（ｄ）のように、裏面に接着層１２を設けた半導体チップ１３を、半導体チップ９上に積層する。半導体チップ９及び半導体チップ１３上の電極パッド５を露出するように階段状に水平方向に位置をずらして積層する。
その後、基板２を加熱し、半導体チップ１３の裏面に形成された接着層１２を硬化させ、階段状に積層された半導体チップ１３を固定する。次いで、半導体チップ９上に設けられた電極パット５と接続端子６とを接続する金属ワイヤ７を形成する。
次に、図４（ｅ）のように、基板２上に制御素子４及び半導体チップ９を覆うように、封止樹脂１０を形成する。その後、基板２の裏面に、はんだボール１１を配設する。
以上により、図１に示す第１の実施形態に係る半導体装置１が形成される。
以上のように、本発明の第１の実施形態によれば、半導体チップ９は、平面視において制御素子４の外縁の少なくとも一辺が、半導体チップ９の外縁を突出するように設けられている。これにより、接着層８が半導体チップ９の外縁外に排出され、接着層８から半導体チップ９へ加わる応力が減少し、半導体チップ９の歪みが抑制される。
さらに、平面視において制御素子４の外縁の二辺が、半導体チップ９の外縁を突出している場合には、接着層８が半導体チップ９の外縁外に排出されやすく、半導体チップ９の歪みをさらに抑制することができる。
（第２の実施形態）
本発明の第２の実施形態による半導体装置１について図５及び図６を用いて説明する。この第２の実施形態の構成について図１の第１の実施形態の半導体装置１の構成と同一部分は同一符号で示し、その詳細な説明を省略する。
第１の実施形態と異なる点は、基板２上に接着層１４を介して半導体チップ１５が設けられ、半導体チップ１５上に接着層３を介して制御素子４が設けられている点である。図６のように、半導体チップ１５上に制御素子４が２つ設けられていてもよい。
本発明の第２の実施形態による半導体装置１の製造方法について図７を用いて説明する。
まず、図７（ａ）に示すように、多層配線を含むガラスエポキシ樹脂からなる基板２上に接着層１４を介して半導体チップ１５を積層する。例えば、接着層１４と接着層１４上に設けられた半導体チップ１５を基板２上に圧着する。接着層１４は、熱硬化性を有する例えばエポキシ樹脂が用いられる。その後、基板２を加熱し、接着層１４を硬化させ、半導体チップ１５を基板２上に固定する。その後、基板２上に設けられた接続端子６と半導体チップ１５上に設けられた電極パッド５とを接続する金属ワイヤ７を形成する。
次に、図７（ｂ）に示すように、半導体チップ１５上に接着層３を介して、制御素子４を積層する。例えば、接着層３と接着層３上に設けられた制御素子４を半導体チップ１５上に圧着する。接着層３は、熱硬化性を有する例えばエポキシ樹脂が用いられる。その後、基板２を加熱し、接着層３を硬化させ、制御素子４を半導体チップ１５上に固定する。次いで、基板２上に設けられた接続端子６と制御素子４上に設けられた電極パッド５とを接続する金属ワイヤ７を形成する。
次に、図７（ｃ）に示すように、制御素子４の上面の一部を覆うように、裏面に接着層８が設けられた半導体チップ９を圧着する。このとき、制御素子４の外縁の少なくとも一辺が前記第１の半導体チップ９の外縁より突出するように圧着する。半導体チップ９の底面積は、制御素子４の上面の面積よりも大きい。
接着層８は、粘度が低い例えば熱硬化性のエポキシ樹脂を用いる。接着層８が硬化される前の粘度は、例えば１〜１００００Ｐａ・ｓであるものとし、硬化後の弾性率を、例えば１〜１０００ＭＰａとする。平面視において半導体チップ９の外縁内における接着層３及び制御素子４の体積に相当する接着層８が、半導体チップ９外縁外へ排出される。これにより、接着層８から半導体チップ９へ加わる応力が減少し、半導体チップ９の歪みが抑制される。その後、基板２を加熱し、接着層８を硬化させ、半導体チップ９を制御素子４上に固定する。
次に、図７（ｄ）のように、裏面に接着層１２を設けた半導体チップ１３を、半導体チップ９上に積層してもよい。半導体チップ９及び半導体チップ１３上の電極パッド５を露出するように階段状に水平方向に位置をずらして積層する。
その後、基板２を加熱し、半導体チップ１３の裏面に設けられる接着層１２を硬化させ、階段状に積層された半導体チップ１３を固定する。次いで、半導体チップ９及び半導体チップ１３上に設けられた電極パット５と接続端子６とを接続する金属ワイヤ７を形成する。
次に、第１の実施形態と同様に、図４（ｅ）のように、基板２上に制御素子４、半導体チップ９及び半導体チップ１３を覆うように、封止樹脂１０を形成する。その後、基板２の裏面に、はんだボール１１を配設する。
以上により、第２の実施形態に係る半導体装置１が形成される。
なお、基板２上に設けられた接続端子６と制御素子４及び半導体チップ９上に設けられた電極パッド５とを接続する金属ワイヤ７は、基板２上に半導体チップ１５、半導体チップ９及び半導体チップ１３を積層した後に、一括して形成してもよい。
なお、本実施形態においては、基板２と制御素子４との間に、半導体チップ１５が１層あるという前提で説明したが、半導体チップ１５は２層以上形成されてもよい。
以上のように、本発明の第２の実施形態によれば、半導体チップ９は、平面視において制御素子４の外縁の少なくとも一辺が、半導体チップ９の外縁を突出するように設けられている。これにより、接着層８が半導体チップ９の外縁外に排出され、接着層８から半導体チップ９へ加わる応力が減少し、半導体チップ９の歪みが抑制される。
さらに、平面視において制御素子４の外縁の二辺が、半導体チップ９の外縁を突出している場合には、接着層８が半導体チップ９の外縁外に排出されやすく、半導体チップ９の歪みをさらに抑制することができる。
なお、上述した第１の実施形態及び第２の実施形態に係る半導体装置１は、複数の半導体チップ１３を積層した構造であるものとして説明したが、制御素子４上に１層だけ半導体チップ１３が設けられたものでもよい。
なお、本発明は、上述の実施形態にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの実施形態は、その他のさまざまな形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
１…半導体装置
２…基板
３、８、１２、１４…接着層
４…制御素子
５…電極パッド
６…接続端子
７…金属ワイヤ
９、１３、１５…半導体チップ
１０…封止樹脂
１１…はんだボール

Claims (6)

  1. 基板と、
    前記基板上に第１の接着層を介して設けられた制御素子と、
    前記基板上に前記制御素子を覆うように設けられた第２の接着層と、
    前記第２の接着層上に設けられた第１の半導体チップと、
    を備えた半導体装置であって、
    前記第１の半導体チップの底面積が、前記制御素子の上面の面積よりも大きく、前記制御素子の外縁の少なくとも一辺が前記第１の半導体チップの外縁より突出していることを特徴とする半導体装置。
  2. 少なくとも前記第１の半導体チップの外縁内における第１の接着層及び前記制御素子の体積に相当する前記第２の接着層が、前記第１の半導体チップの外縁外に設けられていることを特徴とする請求項１に記載の半導体装置。
  3. 前記制御素子の外縁の二辺が前記第１の半導体チップの外縁より突出していることを特徴とする請求項１又は請求項２に記載の半導体装置。
  4. 前記基板と前記制御素子との間に第２の半導体チップが設けられたことを特徴とする請求項１に記載の半導体装置。
  5. 基板上に制御素子を形成し、
    接着層が設けられた第１の半導体チップの裏面を前記制御素子の上面及び前記基板の表面に圧着する半導体装置の製造方法であって、
    前記第１の半導体チップを圧着する際、前記第１の半導体チップの底面積が、前記制御素子の上面の面積よりも大きく、前記制御素子の外縁の少なくとも一辺が前記第１の半導体チップの外縁より突出することを特徴とする半導体装置の製造方法。
  6. 基板上に第１の半導体チップを形成し、
    前記第１の半導体チップ上に制御素子を形成し、
    接着層が設けられた第２の半導体チップの裏面を前記制御素子の上面及び前記第１の半導体チップの表面に圧着する半導体装置の製造方法であって、
    前記第１の半導体チップの底面積が、前記制御素子の上面の面積よりも大きく、前記制御素子の外縁の少なくとも一辺が前記第１の半導体チップの外縁より突出することを特徴とする半導体装置の製造方法。
JP2011080242A 2011-03-31 2011-03-31 半導体装置及びその製造方法 Pending JP2012216644A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011080242A JP2012216644A (ja) 2011-03-31 2011-03-31 半導体装置及びその製造方法
US13/233,321 US20120248628A1 (en) 2011-03-31 2011-09-15 Semiconductor device and method of fabricating the same
CN2011102751228A CN102738133A (zh) 2011-03-31 2011-09-16 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011080242A JP2012216644A (ja) 2011-03-31 2011-03-31 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2012216644A true JP2012216644A (ja) 2012-11-08

Family

ID=46926129

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011080242A Pending JP2012216644A (ja) 2011-03-31 2011-03-31 半導体装置及びその製造方法

Country Status (3)

Country Link
US (1) US20120248628A1 (ja)
JP (1) JP2012216644A (ja)
CN (1) CN102738133A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014175459A (ja) * 2013-03-08 2014-09-22 Hitachi Chemical Co Ltd 半導体装置及び半導体装置の製造方法
JP2017165981A (ja) * 2017-06-06 2017-09-21 日立化成株式会社 フィルム状接着剤及びダイシングダイボンディング一体型接着シート
JP2017168850A (ja) * 2017-04-19 2017-09-21 日立化成株式会社 半導体装置、半導体装置の製造方法及びフィルム状接着剤
JP6222395B1 (ja) * 2017-08-07 2017-11-01 日立化成株式会社 フィルム状接着剤及びダイシングダイボンディング一体型接着シート
JP2018041966A (ja) * 2017-10-05 2018-03-15 日立化成株式会社 フィルム状接着剤及びダイシングダイボンディング一体型接着シート
KR101933364B1 (ko) * 2013-01-09 2018-12-27 샌디스크 세미컨덕터 (상하이) 컴퍼니, 리미티드 반도체 다이를 매립 및/또는 이격시키기 위한 독립적인 필름을 포함하는 반도체 디바이스
US11011505B2 (en) 2018-09-12 2021-05-18 Toshiba Memory Corporation Semiconductor memory and manufacturing method thereof

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102116987B1 (ko) 2013-10-15 2020-05-29 삼성전자 주식회사 반도체 패키지
KR102344987B1 (ko) * 2013-12-24 2021-12-30 닛토덴코 가부시키가이샤 다이싱·다이 본드 필름, 반도체 장치의 제조 방법 및 반도체 장치
DE112016006704T5 (de) * 2016-04-02 2018-12-13 Intel Corporation Halbleiterbaugruppe mit abgestütztem gestapeltem Halbleiterplättchen
JP7427480B2 (ja) 2020-03-09 2024-02-05 キオクシア株式会社 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6885106B1 (en) * 2001-01-11 2005-04-26 Tessera, Inc. Stacked microelectronic assemblies and methods of making same
JP2008283024A (ja) * 2007-05-11 2008-11-20 Spansion Llc 半導体装置及びその製造方法
JP2010118554A (ja) * 2008-11-13 2010-05-27 Nec Electronics Corp 半導体装置およびその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4790157B2 (ja) * 2001-06-07 2011-10-12 ルネサスエレクトロニクス株式会社 半導体装置
JP5559452B2 (ja) * 2006-12-20 2014-07-23 富士通セミコンダクター株式会社 半導体装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6885106B1 (en) * 2001-01-11 2005-04-26 Tessera, Inc. Stacked microelectronic assemblies and methods of making same
JP2008283024A (ja) * 2007-05-11 2008-11-20 Spansion Llc 半導体装置及びその製造方法
JP2010118554A (ja) * 2008-11-13 2010-05-27 Nec Electronics Corp 半導体装置およびその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101933364B1 (ko) * 2013-01-09 2018-12-27 샌디스크 세미컨덕터 (상하이) 컴퍼니, 리미티드 반도체 다이를 매립 및/또는 이격시키기 위한 독립적인 필름을 포함하는 반도체 디바이스
JP2014175459A (ja) * 2013-03-08 2014-09-22 Hitachi Chemical Co Ltd 半導体装置及び半導体装置の製造方法
JP2017168850A (ja) * 2017-04-19 2017-09-21 日立化成株式会社 半導体装置、半導体装置の製造方法及びフィルム状接着剤
JP2017165981A (ja) * 2017-06-06 2017-09-21 日立化成株式会社 フィルム状接着剤及びダイシングダイボンディング一体型接着シート
JP6222395B1 (ja) * 2017-08-07 2017-11-01 日立化成株式会社 フィルム状接着剤及びダイシングダイボンディング一体型接着シート
JP2018014501A (ja) * 2017-08-07 2018-01-25 日立化成株式会社 フィルム状接着剤及びダイシングダイボンディング一体型接着シート
JP2018041966A (ja) * 2017-10-05 2018-03-15 日立化成株式会社 フィルム状接着剤及びダイシングダイボンディング一体型接着シート
US11011505B2 (en) 2018-09-12 2021-05-18 Toshiba Memory Corporation Semiconductor memory and manufacturing method thereof

Also Published As

Publication number Publication date
CN102738133A (zh) 2012-10-17
US20120248628A1 (en) 2012-10-04

Similar Documents

Publication Publication Date Title
JP2012216644A (ja) 半導体装置及びその製造方法
JP5936968B2 (ja) 半導体装置とその製造方法
JP5032623B2 (ja) 半導体記憶装置
JP4746646B2 (ja) 積層型電子部品
JP5337110B2 (ja) 半導体記憶装置
JP5529371B2 (ja) 半導体装置及びその製造方法
JP2013008963A (ja) 半導体装置とその製造方法
TWI724744B (zh) 半導體裝置及半導體裝置之製造方法
US20120153432A1 (en) Semiconductor device and method for manufacturing same
JPWO2007026392A1 (ja) 半導体装置およびその製造方法
US20130015570A1 (en) Stacked semiconductor package and manufacturing method thereof
JP2016062995A (ja) 半導体装置および半導体装置の製造方法
JP2015177061A (ja) 半導体装置の製造方法および半導体装置
JP2014187221A (ja) 半導体装置とその製造方法
JP2007281129A (ja) 積層型半導体装置
JP2012009655A (ja) 半導体パッケージおよび半導体パッケージの製造方法
KR101123799B1 (ko) 반도체 패키지 및 그 제조방법
JP4602223B2 (ja) 半導体装置とそれを用いた半導体パッケージ
US8975758B2 (en) Semiconductor package having interposer with openings containing conductive layer
CN102751203A (zh) 半导体封装结构及其制作方法
JP2013157363A (ja) 積層型半導体装置
JP2016063002A (ja) 半導体装置およびその製造方法
JP2007234683A (ja) 半導体装置およびその製造方法
TWI459515B (zh) 半導體封裝結構
JP5845855B2 (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130510

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130517

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130913