JP5032623B2 - 半導体記憶装置 - Google Patents

半導体記憶装置 Download PDF

Info

Publication number
JP5032623B2
JP5032623B2 JP2010072921A JP2010072921A JP5032623B2 JP 5032623 B2 JP5032623 B2 JP 5032623B2 JP 2010072921 A JP2010072921 A JP 2010072921A JP 2010072921 A JP2010072921 A JP 2010072921A JP 5032623 B2 JP5032623 B2 JP 5032623B2
Authority
JP
Japan
Prior art keywords
semiconductor memory
organic substrate
memory device
memory chip
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010072921A
Other languages
English (en)
Other versions
JP2011205013A (ja
Inventor
斉 石井
尚久 奥村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010072921A priority Critical patent/JP5032623B2/ja
Priority to TW100107016A priority patent/TWI442325B/zh
Priority to CN2011100524056A priority patent/CN102201414B/zh
Priority to CN2011200565899U priority patent/CN202205748U/zh
Priority to US13/051,582 priority patent/US8314478B2/en
Publication of JP2011205013A publication Critical patent/JP2011205013A/ja
Application granted granted Critical
Publication of JP5032623B2 publication Critical patent/JP5032623B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、半導体記憶装置に関する。
近年では、携帯電話やパーソナルコンピュータなどの電子機器の記憶装置としてＮＡＮＤ型フラッシュメモリなどの記憶素子を用いた半導体記憶装置が多く使用されている。電子機器で使用される半導体記憶装置として、メモリカード（半導体メモリカード）を例示することができる。
半導体記憶装置では、半導体メモリチップやコントローラチップなどの半導体チップは外部端子が形成された配線基板上に搭載される。半導体チップの電極はワイヤボンディングを適用して配線基板の接続パッドと電気的に接続され、さらに半導体チップ全体を覆うように樹脂封止される。
このような半導体記憶装置の使用が広まる中で、半導体記憶装置の製造コストの抑制が進められている。例えば、配線基板には比較的高価な材料で構成される有機基板が用いられており、この有機基板の形状を平面視においてＬ字状にすることで、有機基板の使用量を抑えて、半導体記憶装置の製造コストを抑制する技術が特許文献１に開示されている。
しかしながら、特許文献１に開示のものは、半導体記憶装置において、比較的大きな領域を占める半導体メモリチップの載置領域が有機基板で構成されている。そのため、製造コストの抑制効果が限定的であるという問題がある。
特開２００４−３４９３９６号公報
本発明は、有機基板の使用量を抑えて、製造コストの抑制を図ることのできる半導体記憶装置を提供することを目的とする。
本願発明の一態様によれば、一方の面に外部接続端子が設けられた有機基板と、半導体メモリチップとを備える半導体記憶装置であって、有機基板の他方面に接着される接着部、および半導体メモリチップが載置される載置部を有するリードフレームと、外部接続端子を露出させて、有機基板、リードフレーム、および半導体メモリチップを封止するとともに、平面視において略方形形状を呈する樹脂モールド部と、をさらに備え、有機基板は、接着部に接着された状態で、平面視において載置部とほとんど重ならない形状に個片化されており、リードフレームには、載置部および接着部の少なくとも一方から、樹脂モールド部の少なくとも２つ以上の辺に向けて延びるように複数の延出部が形成されていることを特徴とする半導体記憶装置が提供される。
本発明によれば、有機基板の使用量を抑えて、製造コストの抑制を図ることができるという効果を奏する。また、樹脂モールド部を形成する工程において、金型によるリードフレームの保持力を向上させることができるという効果を奏する。
図１は、本発明の実施の形態に係る半導体記憶装置の外観を示す平面図。 図２は、図１に示す半導体記憶装置の外観を示す底面図。 図３は、図１に示す半導体記憶装置の内部構成を模式的に示す図。 図４は、図１に示す半導体記憶装置のＡ−Ａ線に沿った断面構造を示す横断面図。 図５は、有機基板の底面図。 図６は、リードフレームの平面図。 図７は、半導体記憶装置の製造工程を説明するためのフローチャート。 図８は、半導体記憶装置の製造工程を説明するための図。 図９は、半導体記憶装置の製造工程を説明するための図。 図１０は、半導体記憶装置の製造工程を説明するための図。 図１１は、半導体記憶装置の製造工程を説明するための図。 図１２は、半導体記憶装置の製造工程を説明するための図。 図１３は、半導体記憶装置の製造工程を説明するための図。 図１４は、従来例としての半導体記憶装置の内部構成を模式的に示す図。 図１５は、図１４に示す半導体記憶装置の断面構造を示す横断面図。
以下に添付図面を参照して、本発明の実施の形態にかかる半導体記憶装置を詳細に説明する。なお、この実施の形態により本発明が限定されるものではない。
（第１の実施の形態）
図１は、本発明の第１の実施の形態にかかる半導体記憶装置の外観を示す平面図である。図２は、図１に示す半導体記憶装置の外観を示す底面図である。図３は、図１に示す半導体記憶装置の内部構成を模式的に示す図である。図４は、図１に示す半導体記憶装置のＡ−Ａ線に沿った断面構造を示す横断面図である。半導体記憶装置１０は、例えば、マイクロＳＤカード（登録商標）である。
半導体記憶装置１０は、有機基板１１、リードフレーム１３、半導体メモリチップ１５、コントローラチップ１６、電子部品１７、樹脂モールド部１８を備えて構成される。半導体記憶装置１０は、図１，２に示すように、底面側に外部接続端子１９を露出させた状態で、その外周が樹脂モールド部１８に覆われている。半導体記憶装置１０は、樹脂モールド部１８に覆われることで、平面視において略方形形状を呈する。
有機基板１１は、たとえば絶縁性樹脂基板の内部や表面に配線網を設けたものであり、素子搭載基板と端子形成基板とを兼ねる。このような有機基板１１として、ガラス−エポキシ樹脂やＢＴ樹脂（ビスマレイミド・トリアジン樹脂）などを使用したプリント配線板が使用される。詳細な図示は省略するが、有機基板１１は、多層構造となっており、各層ごとで使用される材料が異なる場合がある。
図５は、有機基板１１の底面図である。有機基板１１の底面（一方の面）１１ａには、金属層からなる外部接続端子１９が設けられる。外部接続端子１９は、半導体記憶装置１０の入出力端子となる。有機基板１１は、半導体記憶装置１０の内部構成を平面視した場合において、後述するリードフレーム１３の載置部２１とほとんど重ならない形状に個片化されている（図９も参照）。言い換えると、平面視した場合において、有機基板１１と載置部２１が重なる部分よりも、有機基板１１とメモリチップ載置部２１が重ならない部分の方が大きいといえる。
有機基板１１の上面１１ｂ（他方の面）は、コントローラチップ１６や電子部品１７を搭載する搭載面となっている。そのため、有機基板１１の上面１１ｂの面積は、コントローラチップ１６や電子部品１７を上面から見た面積よりも大きくなっている。有機基板１１の上面１１ｂには、複数の接続パッド（図示せず）が形成されている。接続パッドと外部接続端子１９との間や、接続パッド同士の間が、有機基板１１の内部配線（スルーホールなど）を介して電気的に接続されている。半導体メモリチップ１５やコントローラチップ１６の電極パッド（図示せず）を接続パッドと電気的に接続することで、半導体メモリチップ１５、コントローラチップ１６、外部接続端子１９等の各要素が電気的に接続される。
ここで、複数の接続パッドのうち半導体メモリチップ１５に接続される接続パッドは、外部端子が並ぶ方向と略平行に配置されている。また、複数の接続パッドのうちコントローラチップ１６に接続される接続パッドは、コントローラチップ１６の電極パッド付近に配置されている。その結果、半導体メモリチップ１５の電極パッドと、有機基板１１の上面１１ｂに配置された接続パッドとを、金属ワイヤ２８で直接接続することができる。また、コントローラチップ１６の電極パッドと、有機基板１１の上面１１ｂに配置された接続パッドを金属ワイヤ２７で直接接続することができる。また、半導体メモリチップ１５に接続される接続パッド及びコントローラチップ１６に接続される接続パッドを、半導体メモリチップ１５の電極パッドとコントローラチップ１６の電極パッドの間に配置することにより、半導体メモリチップ１５に接続される接続パッドとコントローラチップ１６の距離を短くすることができる。その結果、半導体メモリチップ１５とコントローラチップ１６を低抵抗で接続することができる。なお、有機基板１１の接続パッドの配置は上述の場合に限られない。例えば、コントローラチップ１６を、図３に示した配置から１８０度回転させた場合は、コントローラチップ１６に接続される接続パッドは、半導体メモリチップ１５に接続される接続パッドに対してコントローラチップ１６を挟むように配置される。
また、複数の接続パッドのうち半導体メモリチップ１５に電気的に接続される接続パッドのピッチは、略８０〜１５０μｍ程度であり、コントローラチップ１６に電気的に接続される接続パッドのピッチは略５０〜１２０μｍ程度である。すなわち、半導体メモリチップ１５に電気的に接続される接続パッドの間隔よりもコントローラチップ１６に電気的に接続される接続パッドの間隔の方が小さくなっている。
図６は、リードフレーム１３の平面図である。リードフレーム１３は、有機基板１１に使用される材料よりも比較的安価となる汎用材料、例えば、４２Ａｌｌｏｙや銅を用いて構成される。リードフレーム１３は、メモリチップ載置部（載置部）２１、基板接着部２２、連結部２３を有している。
メモリチップ載置部２１は、半導体メモリチップ１５を載置するための領域である。メモリチップ載置部２１の周囲には、メモリチップ載置部２１から延びるように、基板接着部２２や、連結部２３が形成されている。基板接着部２２は、有機基板１１の上面１１ｂに接着剤を用いて接着される領域である。基板接着部２２を有機基板１１の上面１１ｂに接着することで、メモリチップ載置部２１は、平面視において有機基板１１とほとんど重ならない位置に位置決めされる。
また、メモリチップ載置部２１と有機基板１１とは、平面視においてほとんど重なっていないものの、一部の領域で互いに重なっている部分がある。この重なっている部分でも、メモリチップ載置部２１と有機基板１１とが接合される。メモリチップ載置部２１が有機基板１１に接合されることにより、有機基板１１とリードフレーム１３との接触面積が大きくなる。したがって、基板接着部２２のみで有機基板１１と接着される場合に比べて、有機基板１１とリードフレーム１３との接着力を強化することができる。なお、メモリチップ載置部２１と有機基板１１とが重なる部分に接着剤を用いて接着することも可能である。その結果、有機基板１１とリードフレーム１３との接着力をさらに強化することができる。
連結部２３は、メモリチップ載置部２１や基板接着部２２から、半導体記憶装置１０の外部、すなわち、後述する樹脂モールド部１８の外部に向けて延びるように形成されている。図６に示すように、リードフレーム１３には、複数の連結部２３が形成されている。連結部２３は、半導体記憶装置の製造段階において複数のリードフレーム１３同士を連結させる。このように、複数のリードフレーム１３を連結させることで、一括して多数の半導体記憶装置１０を製造することができる。図６において、半導体記憶装置の外形を二点差線で示している。本実施の形態では、平面視において略方形形状を呈する半導体記憶装置１０の４辺すべてに向けて延びるように、複数の連結部２３が形成されている。
また、平面視における半導体記憶装置１０の４辺のうち少なくとも１辺で、２つ以上の連結部２３がその１辺に向けて延びるように設けられている。なお、本実施の形態では、半導体記憶装置１０の４辺すべてで、２つ以上の連結部２３がその１辺に向けて延びるように設けられている。
連結部２３は、余り部１３ａと延出部１３ｂとを含んで構成される。余り部１３ａは、半導体記憶装置１０の外形からはみ出す部分であり、最終的に切断されて除去される。延出部１３ｂは、半導体記憶装置１０の最終的な外径からはみ出さずに、半導体記憶装置１０の一部を構成する。連結部２３は、メモリチップ載置部２１や基板接着部２２側の根元部よりも、半導体記憶装置１０の外部との境界部分のほうが、平面視において細くなるように形成されている。特に、本実施の形態では、半導体記憶装置１０の外部との境界部分の近傍で細くなるように形成されている。
半導体メモリチップ１５は、ＮＡＮＤ型フラッシュメモリなどの記憶素子である。半導体メモリチップ１５はその１辺に電極パッドを複数個有している。半導体メモリチップ１５の電極パッドのピッチは、略８０μｍ程度以上であり、有機基板１１の複数の接続パッドのうち半導体メモリチップ１５に電気的に接続される接続パッドは、半導体メモリチップに合わせて、略８０〜１５０μｍに形成される。メモリチップ載置部２１上には、複数の半導体メモリチップ１５が積層される。複数の半導体メモリチップ１５のうち、最下層の半導体メモリチップ１５は、メモリチップ載置部２１に対して接着材料２５によって接着される。接着材料２５としては、例えば、一般的なポリイミド樹脂、エポキシ樹脂、アクリル樹脂などを主成分とする熱硬化性または光硬化性のダイアタッチフィルム（接着剤フィルム）あるいは液状材料が用いられる。
メモリチップ載置部２１に接着された最下層の半導体メモリチップ１５の上に、別の半導体メモリチップ１５を階段状に接着することで、複数の半導体メモリチップ１５が積層される。半導体メモリチップ１５を階段状に積層することで、半導体メモリチップ１５の一辺側に設けられた電極パッドを露出させることができる。また、それぞれの半導体メモリチップ１５の電極パッドが配置された辺が有機基板１１と対向するように積層されている。この露出された電極パッドが、Ａｕワイヤなどの金属ワイヤ２７で有機基板１１の接続パッドと電気的に接続（ワイヤボンディング）される。
コントローラチップ１６は、有機基板１１の上面１１ｂに搭載される。コントローラチップ１６は、複数の半導体メモリチップ１５から、データの書き込みや読み出しを行う半導体メモリチップ１５を選択する。コントローラチップ１６は、選択した半導体メモリチップ１５へのデータの書き込みや、選択した半導体メモリチップ１５に記憶されたデータの読み出しなどを行う。コントローラチップ１６の上面には、電極パッド（図示せず）が形成されている。また、コントローラチップ１６の複数の電極パッドは、コントローラチップ１６の周辺に配置されている。コントローラチップ１６が有する電極パッドの数は、半導体メモリチップ１５が有する電極パッドの数よりも多い。また、コントローラチップ１６が有する電極パッドのピッチは、略３０〜１００μｍ程度であり、有機基板１１の複数の接続パッドのうちコントローラチップ１６に電気的に接続される接続パッドの間隔よりも狭い。コントローラチップ１６の電極パッドと有機基板１１の接続パッドとが金属ワイヤ２８でワイヤボンディングされる。
電子部品１７は、有機基板１１の上面１１ｂに搭載される。電子部品１７は、例えば、チップコンデンサーや抵抗やインダクタである。ここで、電子部品１７が有機基板１１上に配置されることにより、金属ワイヤで接続されることなく有機基板の内部配線を介して、半導体メモリチップ１５や、コントローラチップ１６と電気的に接続される。その結果、半導体記憶装置１０の寄生容量、寄生抵抗を低減することができる。
樹脂モールド部１８は、有機基板１１の上面１１ｂおよびリードフレーム１３の両面を樹脂系材料で封止することで形成される。有機基板１１の上面１１ｂのみを樹脂材料で封止することで、外部接続端子１９を外部に露出させている。樹脂モールド部１８は、半導体記憶装置１０の外殻を構成する。樹脂モールド部１８は、半導体メモリチップ１５やコントローラチップ１６を完全に覆う高さで形成されている。樹脂モールド部１８は、半導体メモリチップ１５などの実装部品が実装された有機基板１１およびリードフレーム１３を金型で覆い、軟化させた樹脂系材料をその金型内に注入することで形成される。
次に、半導体記憶装置１０の製造工程について説明する。図７は、半導体記憶装置１０の製造工程を説明するためのフローチャートである。図８〜図１３は、半導体記憶装置１０の製造工程を説明するための図である。
まず、有機基板１１を個片化する（ステップＳ１）。有機基板１１の個片化は、ダイシングブレード（図示せず）を用いた一般的な工程により行われるため、詳細な説明を省略する。次に、リードフレーム１３の基板接着部２２に接着剤３０を塗布する（ステップＳ２，図８も参照）。接着剤３０としては、例えば、一般的なポリイミド樹脂、エポキシ樹脂、アクリル樹脂などを主成分とする熱硬化性または光硬化性のダイアタッチフィルム（接着剤フィルム）あるいは液状材料が用いられる。なお、メモリチップ載置部２１と有機基板１１とが重なる部分にも接着剤３０が塗布される。ここで、基板接着部２２のみに接着剤３０を塗布して、メモリチップ載置部と２１有機基板１１とが重なる部分に塗布された接着剤３０を省略することができる。
次に、接着剤３０が塗布された基板接着部２２に、有機基板１１の上面１１ｂを接着させる（ステップＳ３，図９も参照）。次に、有機基板１１の上面１１ｂにコントローラチップ１６と電子部品１７を実装する（ステップＳ４，図１０も参照）。次に、メモリチップ載置部２１に接着材料２５を介して半導体メモリチップ１５を接着させ、さらにその上に半導体メモリチップ１５を接着させて、半導体メモリチップ１５を積層させる（ステップＳ５，図１１も参照）。
次に、半導体メモリチップ１５の電極パッドと有機基板１１の接続パッド、およびコントローラチップ１６の電極パッドと有機基板１１の接続パッドとを、金属ワイヤ２７，２８でワイヤボンディングする（ステップＳ６，図１２も参照）。次に、有機基板１１の上面１１ｂおよびリードフレーム１３の両面を樹脂系材料で封止して、樹脂モールド部１８を形成し、余り部１３ａを切除する（ステップＳ７，図１３も参照）。なお、図１３では、樹脂モールド部１８に覆われているため実際は視認できない内部の構成（半導体メモリチップ１５など）も、説明の便宜のために示している。上記、一連の工程によって、半導体記憶装置１０が製造される。
図１４は、従来例としての半導体記憶装置１００の内部構成を模式的に示す図である。図１５は、図１４に示す半導体記憶装置１００の断面構造を示す横断面図である。図１４、図１５に示すように、従来の半導体記憶装置１００では、半導体メモリチップ１１５を、有機基板１１１上に積層している。したがって、半導体メモリチップ１１５を載置するための領域を備える大きさで有機基板１１１が形成されている。
一方、本実施の形態に係る半導体記憶装置１０では、有機基板１１が、半導体記憶装置１０の内部構成を平面視した場合において、メモリチップ載置部２１とほとんど重ならない形状に個片化されているため、従来例に比べて、有機基板１１が小型になり、有機基板１１の使用量を大幅に抑えることができる。これにより、半導体記憶装置１０の製造コストの抑制を図ることができる。なお、有機基板１１を、外部接続端子１９が設けられる領域Ｓ（図５を参照）と略同じ平面形状に個片化することで、有機基板１１のさらなる小型化を図ってもよい。
また、平面視において略方形形状を呈する半導体記憶装置１０の４辺すべてに向けて延びるように、複数の連結部２３が形成されている。すなわち、リードフレーム１３から４方向に連結部２３が延びている。樹脂モールド部１８を形成する工程では、４方向に延びた連結部２３が金型に挟持されることで、リードフレーム１３が保持されることとなる。連結部２３が、４方向に延びた連結部２３で保持されるので、金型によるリードフレーム１３の保持力が増す。
特に、メモリチップ載置部３１を、金型内で適正な位置に保持させやすくなる。金型に樹脂系材料を注入した際に、その注入圧によってリードフレーム１３が動いてしまうと、半導体メモリチップ１５が樹脂モールド部１８から露出してしまったりするが、このような問題の発生を抑えて、歩留まりの向上を図ることができる。なお、連結部２３は、平面視における半導体記憶装置１０の４辺すべてに向けて延びていなくともよい。少なくとも平面視における半導体記憶装置１０の２つ以上の辺に向けて延びるように複数の連結部２３が設けられていればよい。
また、平面視における半導体記憶装置１０の４辺のうち少なくとも１辺で、２つ以上の連結部２３がその１辺に向けて延びるように設けられているので、上述した金型によるリードフレーム１３の保持力をより一層高めることができる。
また、連結部２３は、基板接着部２２からも延びるように形成されている。したがって、上記と同様の理由により、樹脂モールド部１８を形成する工程での、金型による基板接着部２２の保持力が増す。ここで、半導体記憶装置１０では、有機基板１１の底面１１ａを露出させている。したがって、樹脂モールド部１８を形成する工程では、有機基板１１の底面１１ａと金型とを密着させることで、底面１１ａと金型との隙間に樹脂が侵入するのを防ぐ必要がある。
例えば、有機基板１１が金型から離れる方向にリードフレーム１３、特に基板接着部２２が変形してしまうと、有機基板１１の底面１１ａと金型との間に隙間ができて、樹脂が侵入しやすくなる。底面１１ａと金型との隙間に侵入した樹脂によって、外部接続端子１９が覆われてしまうと、外部機器との接触不良を起こしたり、バリを切除する余計な手間が発生したりするという問題がある。一方、本実施の形態では、基板接着部２２から延びる連結部２３（延出部１３ｂ）によって、金型による基板接着部２２の保持力を高めることができるので、リードフレーム１３の変形、特に基板接着部２２の変形を抑えることができ、有機基板１１を確実に金型に密着させやすくなる。これにより、基板１１の底面１１ａと金型の隙間に樹脂が侵入してしまうのを抑えて、歩留まりの向上や製造コストの抑制を図ることができる。また、基板接着部２２から２つの連結部２３（延出部１３ｂ）が樹脂モールド部の２つの辺に向けて延びている。その結果、基板１１の底面１１ａと金型の隙間に樹脂が侵入してしまうのを効果的に抑えることができる。
また、連結部２３は、メモリチップ載置部２１や基板接着部２２側の根元部よりも、半導体記憶装置１０の外部との境界部分のほうが、平面視において細くなるように形成されているので、余り部２３ａを切除する際に、連結部２３の切断面積を小さくすることができる。したがって、連結部２３を切断する工具の磨耗を抑えて、工具の長寿命化を図ることができる。また、連結部２３の根元部は、半導体記憶装置１０の外部との境界部分よりも太くなっているので、連結部２３の強度が低下するのを抑えることができる。これにより、上述した金型によるリードフレーム１３の保持力が低下してしまうことを抑えることができる。
また、リードフレーム１３を有機基板１１に接触させることにより、有機基板１１とメモリチップ載置部２１との相対的な位置関係が決定される。リードフレーム１３を有機基板１１に接触させることにより、半導体メモリチップ１５と有機基板１１との位置ずれが少なくなり、ワイヤボンディング工程での施工不良を抑えて歩留まりの低下を抑制することができる。なお、有機基板１１とリードフレーム１３とは、最終的に樹脂モールド部１８によって封止されるので、有機基板１１とリードフレーム１３との接着には、高い信頼性が要求されず、樹脂モールド部１８の形成工程まで両者の接着が維持されていればよい。すなわち、メモリチップ載置部２１と基板接着部２２のみに接着剤３０を塗布して、メモリチップ載置部と２１有機基板１１とが重なる部分に塗布された接着剤３０を省略することができる。例えば、メモリチップ載置部と２１有機基板１１とが重なる部分が少ない場合など、接着剤３０がメモリチップ載置部と２１有機基板１１とが重なる部分からはみ出ることを防止することができる。
また、リードフレーム１３のほぼ中央部に位置し、メモリチップ載置部２１と有機基板１１が重なる部分から樹脂モールド部１８の外部に向けて延びる連結部２３−１も、有機基板１１と重なっている。その結果、リードフレーム１３と有機基板１１とが接触する面積を増やすことができる。よって、半導体メモリチップ１５と有機基板１１との位置ずれが少なくなり、ワイヤボンディング工程での施工不良を抑えて歩留まりの低下を抑制することができる。
コントローラチップ１６は、半導体メモリチップ１５に比べて、形成される電極パッドの数が多くなりやすい。また、コントローラチップ１６は、半導体メモリチップ１５に比べて、上面から見た平面形状が小さく形成されやすい。したがって、コントローラチップ１６をワイヤボンディングするための電極パッドや接続パッドは、半導体メモリチップ１５をワイヤボンディングするための電極パッドや接続パッドに比べて密集して形成される。本実施の形態では、コントローラチップ１６を、リードフレーム１３上ではなく有機基板１１上に実装しているので、電極パッドや接続パッドが密集して形成された条件でも、ワイヤボンディングを確実に行うことができる。一方、半導体メモリチップ１５のワイヤボンディングを行うための電極パッドや接続パッドはその間隔が比較的広い。そのため、半導体メモリチップ１５のワイヤボンディングは比較的容易であり、半導体メモリチップ１５をリードフレーム１３上に実装することで、互いの距離が多少離れてもワイヤボンディングを行うことができる。
また、コントローラチップ１６や電子部品１７を、有機基板１１の上面１１ｂに実装するので、有機基板１１の底面１１ａ側、すなわち外部接続端子１９が形成された側を略平坦にすることができる。これにより、半導体記憶装置１０の小型化に寄与することができる。また、半導体記憶装置１０の外周面の凹凸を減らすことで、半導体記憶装置１０の電子機器への円滑な挿入、抜取りの実現に寄与することができる。
また、外部接続端子、半導体メモリチップ１５、コントローラチップ１６および電子部品１７は、有機基板１１の内部配線を介して接続されている。すなわち、半導体メモリチップ１５、コントローラチップ１６および電子部品１７は、リード部品を介さずに電気的に接続されている。これにより、余り部１３ａの切除部分は、樹脂モールド部１８の外側面に露出するが、この部分に絶縁処理を行うなどの手間を省くことができ、半導体記憶装置１０の製造コストをより一層抑制することができる。
また、有機基板１１の平面形状を小型化することで、電子部品１７の実装工程などで有機基板１１に加えられる熱による有機基板１１の変形を抑えることができる。上述したように、有機基板１１は多層構造となっており、各層ごとで使用される材料が異なる場合がある。各層ごとに材料が異なることで、各層ごとに線膨張係数も異なることとなるため、熱履歴による変形が生じやすくなる。ここで、有機基板１１の平面形状を小型化することで、半導体記憶装置１０全体に占める有機基板１１の割合が少なくなり、半導体記憶装置１０全体の変形を生じにくくすることができる。
なお、メモリチップ載置部２１と有機基板１１との相対的な位置関係の決定は、リードフレーム１３の接着によって行われる場合に限らない。例えば、有機基板１１とリードフレーム１３とを、樹脂モールド部１８を形成するための金型で別々に固定してもよい。有機基板１１とリードフレーム１３とが金型に固定されることで、お互いの相対的な位置関係が決定される。
なお、本実施の形態では、メモリチップ載置部２１上に複数の半導体メモリチップ１５を積層する例を挙げて説明したがこれに限られず、１枚の半導体メモリチップ１５のみをメモリチップ載置部２１上に接着させて半導体記憶装置１０を構成しても構わない。
また、半導体記憶装置１０の製造工程は、図７のフローチャートで示す場合に限られない。例えば、有機基板１１をリードフレーム１３に接着する前に、コントローラチップ１６と電子部品を有機基板１１に実装させてもよい。また、有機基板１１を個片化する前にコントローラチップ１６と電子部品を有機基板１１に実装させてもよい。
また、本実施の形態では、半導体記憶装置１０としてマイクロＳＤカードを例に挙げて説明したが、これに限定されず、半導体メモリチップを備えて構成される種々の記憶装置に本発明を適用することができる。
１０ 半導体記憶装置、１１ 有機基板、１１ａ 底面（一方の面）、１１ｂ 上面（他方の面）、１３ リードフレーム、１３ａ 余り部、１３ｂ 延出部、１５ 半導体メモリチップ、１６ コントローラチップ、１７ 電子部品、１８ 樹脂モールド部、１９ 外部接続端子、２１ メモリチップ載置部、２２ 基板接着部、２３ 連結部、２５ 接着材料、２７，２８ 金属ワイヤ、３０ 接着剤、１００ 半導体記憶装置、１１１ 有機基板、１１５ 半導体メモリチップ、Ｓ 領域。

Claims (5)

  1. 一方の面に外部接続端子が設けられた有機基板と、半導体メモリチップとを備える半導体記憶装置であって、
    前記有機基板の他方面に接着される接着部、および前記半導体メモリチップが載置される載置部を有するリードフレームと、
    前記外部接続端子を露出させて、前記有機基板、前記リードフレーム、および前記半導体メモリチップを封止するとともに、平面視において略方形形状を呈する樹脂モールド部と、をさらに備え、
    前記有機基板は、前記接着部に接着された状態で、平面視において前記載置部とほとんど重ならない形状に個片化されており、
    前記リードフレームには、前記載置部および前記接着部の少なくとも一方から、前記樹脂モールド部の少なくとも２つ以上の辺に向けて延びるように複数の延出部が形成されていることを特徴とする半導体記憶装置。
  2. 前記延出部は、前記載置部または前記接着部側の根元部分よりも、前記樹脂モールド部の外部との境界部分のほうが、平面視において細く形成されていることを特徴とする請求項１に記載の半導体記憶装置。
  3. 前記リードフレームには、前記樹脂モールド部の少なくとも１つの辺に向けて複数の前記延出部が延びるように形成されていることを特徴とする請求項１または２に記載の半導体記憶装置。
  4. 前記有機基板の一部と前記載置部の一部とが、平面視において重なっていることを特徴とする請求項１〜３のいずれか１項に記載の半導体記憶装置。
  5. 前記接着部から２つの前記延出部が前記樹脂モールド部の２つの辺に向けて延びていることを特徴とする請求項１〜４のいずれか１項に記載の半導体記憶装置。
JP2010072921A 2010-03-26 2010-03-26 半導体記憶装置 Expired - Fee Related JP5032623B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2010072921A JP5032623B2 (ja) 2010-03-26 2010-03-26 半導体記憶装置
TW100107016A TWI442325B (zh) 2010-03-26 2011-03-03 Semiconductor memory device and manufacturing method thereof
CN2011100524056A CN102201414B (zh) 2010-03-26 2011-03-04 半导体存储装置及其制造方法
CN2011200565899U CN202205748U (zh) 2010-03-26 2011-03-04 半导体存储装置
US13/051,582 US8314478B2 (en) 2010-03-26 2011-03-18 Semiconductor memory device and manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010072921A JP5032623B2 (ja) 2010-03-26 2010-03-26 半導体記憶装置

Publications (2)

Publication Number Publication Date
JP2011205013A JP2011205013A (ja) 2011-10-13
JP5032623B2 true JP5032623B2 (ja) 2012-09-26

Family

ID=44655420

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010072921A Expired - Fee Related JP5032623B2 (ja) 2010-03-26 2010-03-26 半導体記憶装置

Country Status (4)

Country Link
US (1) US8314478B2 (ja)
JP (1) JP5032623B2 (ja)
CN (2) CN102201414B (ja)
TW (1) TWI442325B (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5032623B2 (ja) * 2010-03-26 2012-09-26 株式会社東芝 半導体記憶装置
JP5337110B2 (ja) 2010-06-29 2013-11-06 株式会社東芝 半導体記憶装置
JP2012212417A (ja) 2011-03-24 2012-11-01 Toshiba Corp 半導体メモリカード
JP2013025540A (ja) * 2011-07-20 2013-02-04 Toshiba Corp 半導体記憶装置
JP2013062470A (ja) * 2011-09-15 2013-04-04 Powertech Technology Inc 半導体装置
US8611437B2 (en) 2012-01-26 2013-12-17 Nvidia Corporation Ground referenced single-ended signaling
US9338036B2 (en) 2012-01-30 2016-05-10 Nvidia Corporation Data-driven charge-pump transmitter for differential signaling
US9170980B2 (en) * 2013-03-15 2015-10-27 Nvidia Corporation Ground-referenced single-ended signaling connected graphics processing unit multi-chip module
US9171607B2 (en) 2013-03-15 2015-10-27 Nvidia Corporation Ground-referenced single-ended system-on-package
US9153539B2 (en) * 2013-03-15 2015-10-06 Nvidia Corporation Ground-referenced single-ended signaling connected graphics processing unit multi-chip module
US9153314B2 (en) 2013-03-15 2015-10-06 Nvidia Corporation Ground-referenced single-ended memory interconnect
US9147447B2 (en) * 2013-03-15 2015-09-29 Nvidia Corporation Ground-referenced single-ended memory interconnect
US9251870B2 (en) * 2013-04-04 2016-02-02 Nvidia Corporation Ground-referenced single-ended memory interconnect
USD730908S1 (en) * 2014-05-02 2015-06-02 Samsung Electronics Co., Ltd. Memory card
USD730910S1 (en) * 2014-05-02 2015-06-02 Samsung Electronics Co., Ltd. Memory card
USD730907S1 (en) * 2014-05-02 2015-06-02 Samsung Electronics Co., Ltd. Memory card
USD727912S1 (en) * 2014-06-27 2015-04-28 Samsung Electronics Co., Ltd. Memory card
USD727913S1 (en) * 2014-06-27 2015-04-28 Samsung Electronics Co., Ltd. Memory card
USD730909S1 (en) * 2014-06-27 2015-06-02 Samsung Electronics Co., Ltd. Memory card
USD729251S1 (en) * 2014-06-27 2015-05-12 Samsung Electronics Co., Ltd. Memory card
USD727911S1 (en) * 2014-06-27 2015-04-28 Samsung Electronics Co., Ltd. Memory card
USD736214S1 (en) * 2014-07-01 2015-08-11 Samsung Electronics Co., Ltd. Memory card
USD736215S1 (en) * 2014-07-01 2015-08-11 Samsung Electronics Co., Ltd. Memory card
USD736212S1 (en) * 2014-07-01 2015-08-11 Samsung Electronics Co., Ltd. Memory card
USD727910S1 (en) * 2014-07-02 2015-04-28 Samsung Electronics Co., Ltd. Memory card
USD798868S1 (en) * 2015-08-20 2017-10-03 Isaac S. Daniel Combined subscriber identification module and storage card
USD773466S1 (en) * 2015-08-20 2016-12-06 Isaac S. Daniel Combined secure digital memory and subscriber identity module
USD783621S1 (en) * 2015-08-25 2017-04-11 Samsung Electronics Co., Ltd. Memory card
USD783622S1 (en) * 2015-08-25 2017-04-11 Samsung Electronics Co., Ltd. Memory card
JP2022039765A (ja) * 2020-08-28 2022-03-10 キオクシア株式会社 プリント配線板、メモリシステム、およびプリント配線板の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1068640A1 (de) * 1998-04-06 2001-01-17 Infineon Technologies AG Verwendung der baulichen beschaffenheit eines elektronischen bauteils als referenz bei der positionierung des bauteils
JP2002288618A (ja) * 2001-03-23 2002-10-04 Toshiba Corp 携帯可能電子媒体及び電子回路部品
JP2004349396A (ja) 2003-05-21 2004-12-09 Renesas Technology Corp 半導体装置およびその製造方法
US7193305B1 (en) * 2004-11-03 2007-03-20 Amkor Technology, Inc. Memory card ESC substrate insert
US20060267173A1 (en) * 2005-05-26 2006-11-30 Sandisk Corporation Integrated circuit package having stacked integrated circuits and method therefor
JP2007193763A (ja) * 2005-12-20 2007-08-02 Toshiba Corp 半導体メモリカード
US20090096073A1 (en) * 2007-10-16 2009-04-16 Kabushiki Kaisha Toshiba Semiconductor device and lead frame used for the same
JP4945682B2 (ja) * 2010-02-15 2012-06-06 株式会社東芝 半導体記憶装置およびその製造方法
JP2011181697A (ja) * 2010-03-01 2011-09-15 Toshiba Corp 半導体パッケージおよびその製造方法
JP5032623B2 (ja) * 2010-03-26 2012-09-26 株式会社東芝 半導体記憶装置
JP5337110B2 (ja) * 2010-06-29 2013-11-06 株式会社東芝 半導体記憶装置
JP5242644B2 (ja) * 2010-08-31 2013-07-24 株式会社東芝 半導体記憶装置

Also Published As

Publication number Publication date
CN202205748U (zh) 2012-04-25
US8314478B2 (en) 2012-11-20
CN102201414B (zh) 2013-12-18
US20110233741A1 (en) 2011-09-29
TWI442325B (zh) 2014-06-21
TW201203128A (en) 2012-01-16
JP2011205013A (ja) 2011-10-13
CN102201414A (zh) 2011-09-28

Similar Documents

Publication Publication Date Title
JP5032623B2 (ja) 半導体記憶装置
JP5337110B2 (ja) 半導体記憶装置
JP5529371B2 (ja) 半導体装置及びその製造方法
JP6125332B2 (ja) 半導体装置
JP2015176906A (ja) 半導体装置および半導体装置の製造方法
JP2012216644A (ja) 半導体装置及びその製造方法
JP2015177061A (ja) 半導体装置の製造方法および半導体装置
US8603865B2 (en) Semiconductor storage device and manufacturing method thereof
JP2017055052A (ja) 半導体装置および半導体装置の製造方法
US20110210432A1 (en) Semiconductor device and method of manufacturing the same
JP4918391B2 (ja) 半導体装置
JP2008187076A (ja) 回路装置およびその製造方法
JP4942452B2 (ja) 回路装置
JP4435074B2 (ja) 半導体装置およびその製造方法
US9318354B2 (en) Semiconductor package and fabrication method thereof
CN202940236U (zh) 封装基板构造
JP5620437B2 (ja) 半導体装置
TWI435419B (zh) 半導體記憶裝置及其製造方法
JP2005150771A (ja) 配線基板、半導体装置およびパッケージスタック半導体装置
JP2007234683A (ja) 半導体装置およびその製造方法
JP4764196B2 (ja) 半導体装置の製造方法
US20160190045A1 (en) Semiconductor device and method of making the same
JP2005328005A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2012244063A (ja) 集積回路チップパッケージおよびその製作方法
JP2006269565A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120530

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120605

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120628

R151 Written notification of patent or utility model registration

Ref document number: 5032623

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150706

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees