JP2005328005A - 半導体装置及びその製造方法、回路基板並びに電子機器 - Google Patents

半導体装置及びその製造方法、回路基板並びに電子機器 Download PDF

Info

Publication number
JP2005328005A
JP2005328005A JP2004146942A JP2004146942A JP2005328005A JP 2005328005 A JP2005328005 A JP 2005328005A JP 2004146942 A JP2004146942 A JP 2004146942A JP 2004146942 A JP2004146942 A JP 2004146942A JP 2005328005 A JP2005328005 A JP 2005328005A
Authority
JP
Japan
Prior art keywords
semiconductor chip
electrode
wire
semiconductor device
intermediate point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004146942A
Other languages
English (en)
Other versions
JP4544407B2 (ja
Inventor
Shingo Horii
真吾 堀井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004146942A priority Critical patent/JP4544407B2/ja
Publication of JP2005328005A publication Critical patent/JP2005328005A/ja
Application granted granted Critical
Publication of JP4544407B2 publication Critical patent/JP4544407B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/48479—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85186—Translational movements connecting first outside the semiconductor or solid-state body, i.e. off-chip, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 半導体装置の高信頼性化及び薄型化を図ることにある。
【解決手段】 半導体装置は、配線パターン１４，１６を有する配線基板１０と、配線基板１０に搭載され第１の電極２４を有する第１の半導体チップ２０と、第１の電極２４と間隔をあけてオーバーラップするように第１の半導体チップ２０に搭載された第２の半導体チップ３０と、第１の半導体チップ２０と第２の半導体チップ３０との間に介在するスペーサ４０と、配線パターン１４と第１の電極２４とを電気的に接続するワイヤ５０と、を含む。ワイヤ５０は、第２の半導体チップ３０のオーバーラップする範囲の外側に最頂部５４が位置し、かつ、第２の半導体チップ３０のオーバーラップする範囲の境界部５７から第１の電極２４との接続部５８までの部分が、配線基板１０の面とほぼ平行に延出されてなる。
【選択図】 図１

Description

本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
複数の半導体チップをスペーサを介して積層し、１つの半導体装置を製造することが知られている。配線基板の配線パターンと半導体チップの電極は、例えばワイヤによって電気的に接続される。ワイヤボンディング接続では、ワイヤを配線パターンにファーストボンディングし、半導体チップ上にセカンドボンディングする、いわゆるリバースボンディングが知られている。リバースボンディングでは、ワイヤの低ループ化を図ることによって、半導体装置の薄型化を図ることができる。
さらに半導体装置の薄型化を図るために、スペーサを薄くして、上下の半導体チップの間隔を狭くすることが好ましい。従来技術では、ワイヤをその最頂部から斜め下方に引き出して上下の半導体チップの間隔に進入させていたので、スペーサに一定の厚みが必要であった。また、リバースボンディングでは、ファーストボンディングからの立ち上がり部（ネック部）を急な角度で倒し込むと、ワイヤにダメージが加えられ、半導体装置の信頼性が損なわれることがあった。
本発明の目的は、半導体装置の高信頼性化及び薄型化を図ることにある。
特許第３３７０５３９号公報
（１）本発明に係る半導体装置は、
配線パターンを有する配線基板と、
前記配線基板に搭載され、第１の電極を有する第１の半導体チップと、
前記第１の電極と間隔をあけてオーバーラップするように前記第１の半導体チップに搭載された第２の半導体チップと、
前記第１の半導体チップと前記第２の半導体チップとの間に介在するスペーサと、
前記配線パターンと前記第１の電極とを電気的に接続するワイヤと、
を含み、
前記ワイヤは、
前記第２の半導体チップのオーバーラップする範囲の外側に最頂部が位置し、かつ、
前記第２の半導体チップのオーバーラップする範囲の境界部から前記第１の電極との接続部までの部分が、前記配線基板の面とほぼ平行に延出されてなる。本発明によれば、ワイヤは、上段の第２の半導体チップのオーバーラップする範囲の境界部から、下段の第１の半導体チップの第１の電極との接続部までの部分が、配線基板の面とほぼ平行になるように延出されている。したがって、上下の半導体チップの間隔を可能な限り狭くすることができ、半導体装置の薄型化を図ることができる。また、ワイヤは、上段の第２の半導体チップのオーバーラップする範囲の外側に最頂部が位置している。したがって、ワイヤの配線パターンからの立ち上がり部が急な角度で倒し込まれるのを防止し、ワイヤにダメージが加えられるのを回避することができ、半導体装置の高信頼性化を図ることができる。
（２）この半導体装置において、
前記ワイヤは、
前記配線パターン上に配置されたバンプを有し、
前記バンプから、前記配線基板の面に対してほぼ垂直に立ち上がるように、第１中間点まで延出され、
前記第１中間点から、前記第１の電極に近づく方向であって前記配線基板から離れる方向に、第２中間点まで延出され、
いずれかに前記最頂部を有するように、前記第２中間点から前記第１の電極に近づく方向に第３中間点まで延出され、
前記第３中間点から、前記第１の電極に近づく方向であって前記配線基板に近づく方向に、第４中間点まで延出され、
前記第４中間点から、前記境界部を通過するとともに前記配線基板の面に対してほぼ平行に、前記接続部まで延出されてなる半導体装置。
（３）この半導体装置において、
前記ワイヤの前記第２中間点から前記第３中間点までの部分は、前記配線基板の面に対してほぼ平行に延出されてなる半導体装置。
（４）この半導体装置において、
前記ワイヤの前記最頂部は、前記第２の半導体チップの最底面よりも高い位置に配置されてなる半導体装置。これによって、ワイヤの最頂部までの軌道が緩やかなカーブになるので、ワイヤにダメージが加えられるのを回避することができる。
（５）この半導体装置において、
前記第１の半導体チップの平面形状は、前記第２の半導体チップの平面形状とほぼ同じである半導体装置。
（６）この半導体装置において、
前記第１の半導体チップの平面形状は、前記第２の半導体チップの平面形状よりも小さい半導体装置。
（７）この半導体装置において、
前記第２の半導体チップは、第２の電極を有し、
前記配線パターンと前記第２の電極とを電気的に接続する他のワイヤをさらに含む半導体装置。
（８）本発明に係る回路基板には、上記半導体装置が実装されている。
（９）本発明に係る電子機器は、上記半導体装置を有する。
（１０）本発明に係る半導体装置の製造方法は、
（ａ）前記配線パターンを有する配線基板に、第１の電極を有する第１の半導体チップを搭載すること、
（ｂ）前記配線パターンと前記第１の電極とを電気的に接続するように、ワイヤを前記配線パターンにボンディングし、その後に前記第１の電極にボンディングすること、
（ｃ）第２の半導体チップを、前記第１の電極と間隔をあけてオーバーラップするように第１の半導体チップに搭載すること、
を含み、
前記（ｂ）工程で、前記ワイヤを、
前記第２の半導体チップのオーバーラップする範囲の外側に最頂部が位置し、かつ、
前記第２の半導体チップのオーバーラップする範囲の境界部から前記第１の電極との接続部までの部分が、前記配線基板の面とほぼ平行に延出させる。本発明によれば、ワイヤを、上段の第２の半導体チップのオーバーラップする範囲の境界部から、下段の第１の半導体チップの第１の電極との接続部までの部分が、配線基板の面とほぼ平行になるように延出させる。したがって、上下の半導体チップの間隔を可能な限り狭くすることができ、半導体装置の薄型化を図ることができる。また、ワイヤを、上段の第２の半導体チップのオーバーラップする範囲の外側に最頂部が位置するように形成する。したがって、ワイヤの配線パターンからの立ち上がり部が急な角度で倒し込まれるのを防止し、ワイヤにダメージが加えられるのを回避することができ、半導体装置の高信頼性化を図ることができる。
以下、本発明の実施の形態について図面を参照して説明する。
図１は本発明の実施の形態に係る半導体装置を示す図であり、図２はその変形例を示す図である。図３（Ａ）〜図５（Ｃ）は、本発明の実施の形態に係る半導体装置の製造方法を示す図である。図５（Ｃ）は、半導体装置のワイヤ形状を示す図である。図１に示すように、半導体装置１は、配線基板１０と、第１の半導体チップ２０と、第２の半導体チップ３０と、スペーサ４０と、ワイヤ（第１のワイヤ）５０と、を含む。
図１に示す例では、配線基板１０は、ベース基板１２と、ベース基板１２に形成された配線パターン１４，１６と、を有する。ベース基板１２は、樹脂基板（例えばエポキシ基板又はポリイミド基板）などの有機系材料から構成されてもよいし、セラミック基板又はガラス基板などの無機系の材料から構成されてもよいし、それらの材料の複合構造の基板（例えばガラスエポキシ基板）であってもよい。ベース基板１２の両面に、配線パターン（例えばＣｕパターン）１４，１６が形成されていてもよい。各配線パターン１４，１６は、複数の配線からなり、各配線の一部が接続部（例えばランド）となっている。ベース基板１２に図示しないスルーホールが形成され、配線基板１０の両面（配線パターン１４，１６）の電気的導通を図ってもよい。配線基板１０には、配線パターン１４，１６の一部を覆うように、図示しない絶縁膜が形成されている。配線基板１０は、半導体パッケージ用のインタポーザであってもよいし、単層基板又は多層基板のいずれであってもよいし、リジッド基板又はフレキシブル基板のいずれであってもよい。
変形例として、配線基板は金属基板であってもよい。金属基板として、金属性の板材を打ち抜き加工して形成されるリードフレームを使用してもよい。リードフレームは、複数のリードからなる配線パターンを有する。
第１の半導体チップ（第１の集積回路チップ）２０は、集積回路２２と、集積回路２２に電気的に接続された複数の第１の電極２４と、を有する。複数の第１の電極２４は、第１の半導体チップ２０の集積回路２２側の面に配列され、集積回路２２の外側（例えば第１の半導体チップの外形の４辺又は２辺に沿った領域）に配列されていてもよい。第１の電極２４は、薄く平らなパッド（例えばアルミパッド）のみであってもよいが、図１に示すようにパッド上で突起するバンプ（例えばボールバンプ）をさらに有してもよい。なお、第１の半導体チップ２０には、図示しないパッシベーション膜（例えばシリコン酸化膜）が形成されている。
第２の半導体チップ（第２の集積回路チップ）３０は、集積回路３２と、集積回路３２に電気的に接続された複数の第２の電極３４と、を有する。第２の電極３４の配列及び構造は、第１の電極２４の内容を適用することができる。第２の半導体チップ３０には、図示しないパッシベーション膜（例えばシリコン酸化膜）が形成されている。
図１に示す例では、第１の半導体チップ２０の平面形状は、第２の半導体チップ３０の平面形状とほぼ同じである。第１及び第２の半導体チップ２０，３０の平面形状は矩形形状であってもよい。
第１の半導体チップ２０は、配線基板１０に搭載されている。第１の半導体チップ２０は、第１の電極２４の形成面とは反対の面が配線基板１０側を向くように（すなわちフェースアップの向きに）搭載されている。第１の半導体チップ２０と配線基板１０との間に接着材料１８を介在させてもよい。
第２の半導体チップ３０は、スペーサ４０を介して、第１の半導体チップ２０に搭載されている。スペーサ４０は、所定の厚みを有し、第１の半導体チップ２０と第２の半導体チップ３０との間に介在しているので、第１の半導体チップ２０と第２の半導体チップ３０との間に所定間隔を設けることができる。図１に示す例では、第１及び第２の半導体チップ２０，３０の全部同士がオーバーラップしてもよい。第２の半導体チップ３０は、第１の電極２４と間隔をあけてオーバーラップしている。
スペーサ４０は絶縁性材料からなり、樹脂（例えば熱硬化性樹脂）で形成してもよい。スペーサ４０は、図１に示すように後述のワイヤ５０の一部及び第１の電極２４を封止してもよいが、ワイヤ５０及び第１の電極２４を避けるように設けられていてもよい。スペーサ４０は、内部に分散された複数のボール（塊）４２を有していてもよい。ボール４２も絶縁性材料からなる。スペーサ４０が複数のボール４２を有することによって、第１の半導体チップ２０と第２の半導体チップ３０との間に少なくとも１つのボール４２が介在するので、第１の半導体チップ２０と第２の半導体チップ３０との間に、容易かつ確実に所定間隔をあけることができる。
ワイヤ５０は、配線基板１０（配線パターン１４）と第１の半導体チップ２０（第１の電極２４）とを電気的に接続する。配線パターン１４の複数の接続部のそれぞれが、複数の第１の電極２４のいずれかに電気的に接続されていてもよい。ワイヤ５０は導電性材料からなり、例えば金ワイヤであってもよい。配線パターン１４にファーストボンディングし、その後に第１の電極２４にセカンドボンディングする、いわゆるリバースボンディングによってワイヤ５０を形成してもよい。
ワイヤ５０のループ形状について説明する。図１に示すように、ワイヤ５０は、配線パターン１４（接続部）上に配置されたバンプ５１を有し、バンプ５１から配線基板１０に離れる方向（上方）に延出されている。ワイヤ５０の最頂部（最も高い部分）５４は、第２の半導体チップ３０のオーバーラップする範囲の外側に位置している。最頂部５４は、上段の第２の半導体チップ３０の最底面（第２の電極３４の形成面とは反対の面）よりも高い位置に配置されていてもよいし、上段の第２の半導体チップ３０の最頂面（第２の電極３４の形成面）とほぼ同じ又はそれよりも高い位置に配置されていてもよい。これによれば、ワイヤ５０の最頂部５４までの軌道が緩やかなカーブになるので、ワイヤ５０にダメージが加えられるのを回避することができる。ワイヤ５０は、最頂部５４から配線基板１０に近づく方向（斜め下方）に延出され、第１の半導体チップ２０と第２の半導体チップ３０との間隔に進入している。ワイヤ５０は、第２の半導体チップ３０のオーバーラップする範囲の境界部５７を通過し、第１の電極２４との接続部５８まで延出されている。ここで、境界部５７は、ワイヤ５０の第２の半導体チップ３０の端部直下に配置される部分であり、接続部５８は、ワイヤ５０の第１の電極２４の直上に配置される部分である。図１に示すように、ワイヤ５０の境界部５７から接続部５８までの部分は、配線基板１０の面（又は第１の半導体チップ２０の面）に対して、誤差の範囲を含む程度にほぼ平行に延出されている。ワイヤ５０の境界部５７から接続部５８までの部分は直線状に延出されている。境界部５７（接続部５８）の高さ方向の位置は、第１の半導体チップ２０の最頂面（第１の電極２４の形成面）と第２の半導体チップ３０の最底面（第２の電極３４の形成面とは反対の面）との間に配置されている。
ワイヤ５０のループ形状の具体例について、図５（Ｃ）を参照して説明する。図５（Ｃ）に示す例では、ワイヤ５０は、配線基板１０の配線パターン１４（バンプ５１）から、第１の半導体チップ２０の第１の電極２４（接続部５８）までの間に、複数の中間点（第１〜第４中間点５２，５３，５５，５６）を有している。ワイヤ５０は、各中間点において屈曲している。
ワイヤ５０のバンプ５１から第１中間点５２までの部分は、配線基板１０の面に対してほぼ垂直に立ち上がるように延出されている。
ワイヤ５０の第１中間点５２から第２中間点５３までの部分は、第１の電極２４に近づく方向であって配線基板１０から離れる方向に、すなわち斜め上方に延出されている。配線基板１０の面と平行な面と、第１中間点５２から第２中間点５３までを結ぶ線との、第１の半導体チップ２０側のなす角θは、例えば、４５°≦θ≦７５°であってもよい。この程度の角度であれば、ワイヤ５０を急な角度で倒し込むことを防止することができ、ワイヤ５０にダメージが加えられるのを回避することができる。
ワイヤ５０の第２中間点５３から第３中間点５５までの部分は、第１の電極２４に近づく方向に延出されている。ワイヤ５０のかかる部分は、配線基板１０の面に対してほぼ平行に延出されていてもよいし、斜め上方に延出されていてもよいし、斜め下方に延出されていてもよい。なお、最頂部５４は、ワイヤ５０のかかる部分のいずれかの位置に配置されている。
ワイヤ５０の第３中間点５３から第４中間点５６までの部分は、第１の電極２４に近づく方向であって配線基板１０に近づく方向に、すなわち斜め下方に延出されている。第４中間点５６の高さ方向の位置は、第１の半導体チップ２０の最頂面（第１の電極２４の形成面）と第２の半導体チップ３０の最底面（第２の電極３４の形成面とは反対の面）との間に配置されている。図５（Ｃ）に示すように、第４中間点５６は、第２の半導体チップ３０のオーバーラップする範囲の外側に配置されていてもよい。
ワイヤ５０の第４中間点５６から接続部５８までの部分は、上述の境界部５７を通過するとともに配線基板１０の面に対してほぼ平行に延出されている。図５（Ｃ）に示す例とは別に、境界部５７と第４中間点５６とは一致していてもよい。
半導体装置１は、配線パターン１４と第２の電極３４とを電気的に接続する他のワイヤ（第２のワイヤ）６０と、配線基板１０上の部品（例えば第１及び第２の半導体チップ２０，３０など）を封止する樹脂封止部６２と、配線基板１０（配線パターン１６）に電気的に接続された複数の外部端子（例えばハンダボール）６４との少なくとも１つをさらに有していてもよい。
本実施の形態によれば、ワイヤ５０は、上段の第２の半導体チップ３０のオーバーラップする範囲の境界部５７から、下段の第１の半導体チップ２０の第１の電極２４との接続部５８までの部分が、配線基板１０の面とほぼ平行になるように延出されている。したがって、上下の半導体チップの間隔を可能な限り狭くすることができ、半導体装置の薄型化を図ることができる。また、ワイヤ５０は、上段の第２の半導体チップ３０のオーバーラップする範囲の外側に最頂部５４が位置している。したがって、ワイヤ５０の配線パターン１４からの立ち上がり部が急な角度で倒し込まれるのを防止し、ワイヤ５０にダメージが加えられるのを回避することができ、半導体装置の高信頼性化を図ることができる。
本実施の形態の変形例として、図２に示すように、第１の半導体チップ１２０の平面形状は、第２の半導体チップ３０の平面形状よりも小さくてもよい。第１の半導体チップ１２０は、集積回路１２２及び第１の電極１２４を有し、それらの説明は上述した通りである。図２に示す例では、上段の第２の半導体チップ３０の一部（例えば中央部）が第１の半導体チップ１２０の全部にオーバーラップしている。第２の半導体チップ３０が第１の半導体チップ１２０の外周の全部から突出するように（はみ出すように）してもよい。
本発明は、配線基板１０上に２つの半導体チップをスタックする場合に限定されるものではなく、３つ以上の半導体チップをスタックする場合にも適用することができる。その場合、上段の半導体チップが下段の半導体チップの電極と間隔をあけてオーバーラップする場合、ワイヤ５０の形態を適用すると上述の効果を奏することができる。
本実施の形態に係る半導体装置の製造方法は、図３（Ａ）〜図５（Ｃ）に示すワイヤボンディング工程を含む。半導体装置の製造方法は、上述の半導体装置を得るために必要な製造工程を含む。配線基板１０に第１の半導体チップ２０を搭載した後、ワイヤボンディング工程を行う。ワイヤボンディング工程では、配線パターン１４にファーストボンディングし、その後、第１の電極２４にセカンドボンディングする。
ワイヤ５０を支持するツール（例えばキャピラリ）７０を用意し、ツール７０の先端から突出するワイヤ５０の先端部を、ボール状に溶融及び形成する。そして、ツール７０を配線パターン１４の接続部（例えばランド）の上方に配置し、ワイヤ５０の先端部を配線パターン１４の接続部にボンディングする。ボンディング時に圧力、熱及び超音波振動を加えてもよい。こうして、配線パターン１４上にバンプ５１を形成する。
図３（Ａ）に示すように、ツール７０を上方に（配線基板１０の面に対して）垂直移動させて、ワイヤ５０をバンプ５１からまっすぐ上方に延出させる。
次に、図３（Ｂ）に示すように、ツール７０を、セカンドボンディング地点の第１の電極２４から離れる方向に（配線基板１０の面に対して）水平移動させる。すなわち、ワイヤ５０の、バンプ５１から第１中間点５２までの部分をまっすぐ上方に延出させ、かつ、第１中間点５２からツール７０の先端までの部分を斜め上方に延出させることができる。
次に、図３（Ｃ）に示すように、第２中間点５３を起点として、ツール７０を上方に垂直移動させる。これによって、ワイヤ５０を第２中間点５３において屈曲させることができる。ワイヤ５０の第２中間点５３からツール７０の先端までの部分は、まっすぐ上方に延出させる。
次に、図４（Ａ）に示すように、ツール７０を、第１の電極２４から離れる方向に水平移動させる。こうして、ワイヤ５０の第２中間点５３からツール７０の先端までの部分を斜め上方に延出させることができる。
次に、図４（Ｂ）に示すように、第３中間点５５を起点として、ツール７０を上方に垂直移動させる。これによって、ワイヤ５０を第３中間点５５において屈曲させることができる。ワイヤ５０の第３中間点５３からツール７０の先端までの部分は、まっすぐ上方に延出させる。
次に、図５（Ａ）に示すように、ツール７０を、第１の電極２４に近づく方向に水平移動させる。こうして、ワイヤ５０の第３中間点５５からツール７０の先端までの部分を斜め上方に延出させることができる。
次に、図５（Ｂ）に示すように、第４中間点５６を起点として、ツール７０を上方に垂直移動させる。これによって、ワイヤ５０を第４中間点５６において屈曲させることができる。ワイヤ５０の第４中間点５６からツール７０の先端までの部分は、まっすぐ上方に延出させる。
最後に、図５（Ｃ）に示すように、ツール７０を、ファーストボンディング地点であるバンプ５１を軸として回転移動させ、ワイヤ５０の一部を第１の電極２４にボンディングする。ボンディング時に圧力、熱及び超音波振動を加えてもよい。こうして、配線パターン１４と第１の電極２４とをワイヤボンディング接続することができる。
上述のワイヤボンディング工程終了後、第２の半導体チップ３０を、第１の電極２４と間隔をあけてオーバーラップするように第１の半導体チップ２０に搭載する。その後、配線パターン１４と第２の電極３４とをワイヤ６０によって電気的に接続し、配線基板１０上の部品を樹脂封止（例えばモールディング）してもよい。配線基板１０に外部端子６４を設けてもよい。こうして、図１に示す半導体装置１を製造することができる。本実施の形態によれば、薄型かつ信頼性の高い半導体装置を製造することができる。
図６には、上述の半導体装置１が実装された回路基板１０００が示されている。本実施の形態に係る電子機器として、図７にはノート型パーソナルコンピュータ２０００が示され、図８には携帯電話３０００が示されている。
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
図１は、本発明の実施の形態に係る半導体装置を示す図である。 図２は、本発明の実施の形態の変形例に係る半導体装置を示す図である。 図３（Ａ）〜図３（Ｃ）は、本発明の実施の形態に係る半導体装置の製造方法を示す図である。 図４（Ａ）及び図４（Ｂ）は、本発明の実施の形態に係る半導体装置の製造方法を示す図である。 図５（Ａ）〜図５（Ｃ）は、本発明の実施の形態に係る半導体装置の製造方法を示す図である。 図６は、本発明の実施の形態に係る半導体装置が実装された回路基板を示す図である。 図７は、本発明の実施の形態に係る半導体装置を有する電子機器を示す図である。 図８は、本発明の実施の形態に係る半導体装置を有する電子機器を示す図である。
符号の説明
１０…配線基板 １４…配線パターン ２０…第１の半導体チップ
２４…第１の電極 ３０…第２の半導体チップ ３４…第２の電極 ４０…スペーサ
５０…ワイヤ ５１…バンプ ５２…第１中間点 ５３…第２中間点 ５４…最頂部
５５…第３中間点 ５６…第４中間点 ５７…境界部 ５８…接続部 ６０…ワイヤ
１２０…第１の半導体チップ １２４…第１の電極

Claims (10)

  1. 配線パターンを有する配線基板と、
    前記配線基板に搭載され、第１の電極を有する第１の半導体チップと、
    前記第１の電極と間隔をあけてオーバーラップするように前記第１の半導体チップに搭載された第２の半導体チップと、
    前記第１の半導体チップと前記第２の半導体チップとの間に介在するスペーサと、
    前記配線パターンと前記第１の電極とを電気的に接続するワイヤと、
    を含み、
    前記ワイヤは、
    前記第２の半導体チップのオーバーラップする範囲の外側に最頂部が位置し、かつ、
    前記第２の半導体チップのオーバーラップする範囲の境界部から前記第１の電極との接続部までの部分が、前記配線基板の面とほぼ平行に延出されてなる半導体装置。
  2. 請求項１記載の半導体装置において、
    前記ワイヤは、
    前記配線パターン上に配置されたバンプを有し、
    前記バンプから、前記配線基板の面に対してほぼ垂直に立ち上がるように、第１中間点まで延出され、
    前記第１中間点から、前記第１の電極に近づく方向であって前記配線基板から離れる方向に、第２中間点まで延出され、
    いずれかに前記最頂部を有するように、前記第２中間点から前記第１の電極に近づく方向に第３中間点まで延出され、
    前記第３中間点から、前記第１の電極に近づく方向であって前記配線基板に近づく方向に、第４中間点まで延出され、
    前記第４中間点から、前記境界部を通過するとともに前記配線基板の面に対してほぼ平行に、前記接続部まで延出されてなる半導体装置。
  3. 請求項２記載の半導体装置において、
    前記ワイヤの前記第２中間点から前記第３中間点までの部分は、前記配線基板の面に対してほぼ平行に延出されてなる半導体装置。
  4. 請求項１から請求項３のいずれかに記載の半導体装置において、
    前記ワイヤの前記最頂部は、前記第２の半導体チップの最底面よりも高い位置に配置されてなる半導体装置。
  5. 請求項１から請求項４のいずれかに記載の半導体装置において、
    前記第１の半導体チップの平面形状は、前記第２の半導体チップの平面形状とほぼ同じである半導体装置。
  6. 請求項１から請求項４のいずれかに記載の半導体装置において、
    前記第１の半導体チップの平面形状は、前記第２の半導体チップの平面形状よりも小さい半導体装置。
  7. 請求項１から請求項６のいずれかに記載の半導体装置において、
    前記第２の半導体チップは、第２の電極を有し、
    前記配線パターンと前記第２の電極とを電気的に接続する他のワイヤをさらに含む半導体装置。
  8. 請求項１から請求項７のいずれかに記載の半導体装置が実装された回路基板。
  9. 請求項１から請求項７のいずれかに記載の半導体装置を有する電子機器。
  10. （ａ）前記配線パターンを有する配線基板に、第１の電極を有する第１の半導体チップを搭載すること、
    （ｂ）前記配線パターンと前記第１の電極とを電気的に接続するように、ワイヤを前記配線パターンにボンディングし、その後に前記第１の電極にボンディングすること、
    （ｃ）第２の半導体チップを、前記第１の電極と間隔をあけてオーバーラップするように第１の半導体チップに搭載すること、
    を含み、
    前記（ｂ）工程で、前記ワイヤを、
    前記第２の半導体チップのオーバーラップする範囲の外側に最頂部が位置し、かつ、
    前記第２の半導体チップのオーバーラップする範囲の境界部から前記第１の電極との接続部までの部分が、前記配線基板の面とほぼ平行に延出させる半導体装置の製造方法。
JP2004146942A 2004-05-17 2004-05-17 半導体装置及びその製造方法、回路基板並びに電子機器 Expired - Fee Related JP4544407B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004146942A JP4544407B2 (ja) 2004-05-17 2004-05-17 半導体装置及びその製造方法、回路基板並びに電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004146942A JP4544407B2 (ja) 2004-05-17 2004-05-17 半導体装置及びその製造方法、回路基板並びに電子機器

Publications (2)

Publication Number Publication Date
JP2005328005A true JP2005328005A (ja) 2005-11-24
JP4544407B2 JP4544407B2 (ja) 2010-09-15

Family

ID=35474083

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004146942A Expired - Fee Related JP4544407B2 (ja) 2004-05-17 2004-05-17 半導体装置及びその製造方法、回路基板並びに電子機器

Country Status (1)

Country Link
JP (1) JP4544407B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008187109A (ja) * 2007-01-31 2008-08-14 Toshiba Corp 積層型半導体装置とその製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000049279A (ja) * 1998-07-30 2000-02-18 Sanyo Electric Co Ltd 半導体装置
JP2000058743A (ja) * 1998-07-31 2000-02-25 Sanyo Electric Co Ltd 半導体装置
JP2000091355A (ja) * 1998-09-10 2000-03-31 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2002093992A (ja) * 2000-09-13 2002-03-29 Seiko Epson Corp 半導体装置及びその製造方法
JP2003179200A (ja) * 2001-12-10 2003-06-27 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
JP2003303937A (ja) * 2002-04-05 2003-10-24 Nec Electronics Corp 半導体装置及びその製造方法
JP2005228930A (ja) * 2004-02-13 2005-08-25 Toshiba Corp 半導体装置及びその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000049279A (ja) * 1998-07-30 2000-02-18 Sanyo Electric Co Ltd 半導体装置
JP2000058743A (ja) * 1998-07-31 2000-02-25 Sanyo Electric Co Ltd 半導体装置
JP2000091355A (ja) * 1998-09-10 2000-03-31 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2002093992A (ja) * 2000-09-13 2002-03-29 Seiko Epson Corp 半導体装置及びその製造方法
JP2003179200A (ja) * 2001-12-10 2003-06-27 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
JP2003303937A (ja) * 2002-04-05 2003-10-24 Nec Electronics Corp 半導体装置及びその製造方法
JP2005228930A (ja) * 2004-02-13 2005-08-25 Toshiba Corp 半導体装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008187109A (ja) * 2007-01-31 2008-08-14 Toshiba Corp 積層型半導体装置とその製造方法
US8039970B2 (en) 2007-01-31 2011-10-18 Kabushiki Kaisha Toshiba Stacked semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
JP4544407B2 (ja) 2010-09-15

Similar Documents

Publication Publication Date Title
JP3865055B2 (ja) 半導体装置の製造方法
TWI277187B (en) Semiconductor device and manufacturing method for the same
JP5529371B2 (ja) 半導体装置及びその製造方法
JP5032623B2 (ja) 半導体記憶装置
JP2001127246A (ja) 半導体装置
JP2003179099A (ja) 半導体装置およびその製造方法
JP2002110898A (ja) 半導体装置
JP2008166439A (ja) 半導体装置およびその製造方法
JP2009044110A (ja) 半導体装置及びその製造方法
KR20010104217A (ko) 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기
TWI527186B (zh) 半導體封裝及其製造方法
US7410827B2 (en) Semiconductor device and method of fabricating the same, circuit board, and electronic instrument
JP2003243605A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
TWI559464B (zh) 封裝模組及其基板結構
JP6486855B2 (ja) 半導体装置および半導体装置の製造方法
JP4544407B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US6770511B2 (en) Semiconductor device, and its manufacturing method, circuit substrate, and electronic apparatus
JP3867796B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2007173655A (ja) 半導体装置
JP2008053406A (ja) 半導体装置およびその製造方法
JP2007150346A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2008109024A (ja) 半導体装置及び電子デバイス、並びに、電子デバイスの製造方法
JP2008311347A (ja) 半導体モジュール及びその製造方法
WO2014103855A1 (ja) 半導体装置およびその製造方法
JP2007234683A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060112

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070425

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100324

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100521

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100609

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130709

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100622

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees