JP2008109024A - 半導体装置及び電子デバイス、並びに、電子デバイスの製造方法 - Google Patents

半導体装置及び電子デバイス、並びに、電子デバイスの製造方法 Download PDF

Info

Publication number
JP2008109024A
JP2008109024A JP2006292472A JP2006292472A JP2008109024A JP 2008109024 A JP2008109024 A JP 2008109024A JP 2006292472 A JP2006292472 A JP 2006292472A JP 2006292472 A JP2006292472 A JP 2006292472A JP 2008109024 A JP2008109024 A JP 2008109024A
Authority
JP
Japan
Prior art keywords
resin
semiconductor device
wiring
resin portion
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006292472A
Other languages
English (en)
Inventor
Naohiro Nakagawa
尚広 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006292472A priority Critical patent/JP2008109024A/ja
Publication of JP2008109024A publication Critical patent/JP2008109024A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1301Shape
    • H01L2224/13016Shape in side view
    • H01L2224/13018Shape in side view comprising protrusions or indentations
    • H01L2224/13019Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]

Abstract

【課題】信頼性の高い電子デバイスを効率よく製造することが可能な半導体装置、信頼性の高い電子デバイス、及び、その製造方法を提供する。
【解決手段】半導体装置は、電極12が形成された半導体基板10と、半導体基板10における電極12が形成された面15に形成された、第1の樹脂部22と、第1の樹脂部の側方に配置された、第1の樹脂部に接触する第2の樹脂部24とを含む樹脂突起20と、樹脂突起上に形成された電気的接続部32を有し、第1及び第2の樹脂部上を通るように形成された、電極に電気的に接続された配線30と、を含む。第2の樹脂部24の上面は、頂点が第1の樹脂部の側方に位置する凸曲面であり、第1の樹脂部22は、第2の樹脂部24の頂点よりも高さが高い。
【選択図】図1

Description

本発明は、半導体装置及び電子デバイス、並びに、電子デバイスの製造方法に関する。
電子デバイスを小型化するためには、半導体装置の外形は小さい方が好ましい。しかし、半導体装置の役割が多様化するにつれ、半導体チップに形成される集積回路の高集積化が進み、これに伴って、半導体チップのピン数の増加が進んでいる。すなわち、現在では、半導体装置の小型化と、集積回路の高集積化及び電極の増加という要求を同時に満たすことが可能な半導体装置の開発が進んでいる。
この要求に応えることができる半導体装置として、半導体チップ上に配線が形成されたタイプの半導体装置が注目を集めている。このタイプの半導体装置では、半導体装置の外形を半導体チップの外形とほぼ同じにすることができるため、半導体装置の小型化が可能である。
特開平2−272737号公報
半導体装置が小型化、高集積化すれば、これを配線基板等に実装することが困難になる。しかし、電子デバイスの信頼性を確保するためには、実装後においても、半導体装置の信頼性を維持することが重要である。
本発明の目的は、信頼性の高い電子デバイスを効率よく製造することが可能な半導体装置、信頼性の高い電子デバイス、及び、信頼性の高い電子デバイスを効率よく製造する方法を提供することにある。
(1)本発明に係る半導体装置は、
電極が形成された半導体基板と、
前記半導体基板における前記電極が形成された面に形成された、第1の樹脂部と、前記第1の樹脂部の側方に配置された、前記第1の樹脂部に接触する第2の樹脂部とを含む樹脂突起と、
前記樹脂突起上に形成された電気的接続部を有し、前記第1及び第2の樹脂部上を通るように形成された、前記電極に電気的に接続された配線と、
を含み、
前記第2の樹脂部の上面は、頂点が前記第1の樹脂部の側方に位置する凸曲面であり、
前記第1の樹脂部は、前記第2の樹脂部の頂点よりも高さが高い。
本発明によると、樹脂突起は、第1及び第2の樹脂部を含む。そのため、半導体基板と配線基板とが平行になるように、かつ、半導体基板と配線基板とが設計通りの間隔になるように、半導体装置を配線基板に搭載することができる。
すなわち、本発明によると、信頼性の高い電子デバイスを効率よく製造することが可能な、実装性に優れた半導体装置を提供することができる。
(2)この半導体装置において、
前記第2の樹脂部は、前記第1の樹脂部の両側に配置されていてもよい。
(3)この半導体装置において、
前記第2の樹脂部は、前記第1の樹脂部の片側のみに配置されていてもよい。
(4)この半導体装置において、
前記第2の樹脂部は、前記第1の樹脂部を囲むように形成されていてもよい。
(5)この半導体装置において、
前記第1及び第2の樹脂部は、同じ材料で構成されていてもよい。
(6)この半導体装置において、
前記第2の樹脂突起は、前記第1の樹脂突起よりも硬い材料で構成されていてもよい。
(7)本発明に係る電子デバイスは、
ベース基板と配線パターンとを有する配線基板と、
電極が形成された半導体チップと、前記半導体チップにおける前記電極が形成された面に形成された、第1の樹脂部と、前記第1の樹脂部の側方に配置された、前記第1の樹脂部と接触する第2の樹脂部とを含む樹脂突起と、前記樹脂突起上に形成された電気的接続部を有し、前記第1及び第2の樹脂部上を通るように形成された、前記電極に電気的に接続された配線と、を有し、前記電気的接続部が前記配線パターンに接触するように、前記配線基板に搭載された半導体装置と、
前記配線基板と前記半導体装置とを接着する接着剤と、
を含む。
本発明によると、配線と配線パターンとが適切な圧力で押圧された、電気的な接続信頼性の高い電子デバイスを提供することができる。
(8)この電子デバイスにおいて、
前記半導体装置は、前記配線における前記第1の部分と重複する領域の少なくとも一部が前記配線パターンに接触するように、前記配線基板に搭載されていてもよい。
(9)この電子デバイスにおいて、
前記半導体装置は、前記配線における前記第2の部分と重複する領域の少なくとも一部が前記配線パターンに接触するように、前記配線基板に搭載されていてもよい。
(10)本発明に係る電子デバイスの製造方法は、
ベース基板と配線パターンとを有する配線基板を用意する工程と、
電極が形成された半導体チップと、前記半導体チップにおける前記電極が形成された面に形成された、第1の樹脂部と、前記第1の樹脂部の側方に配置された、前記第1の樹脂部に接触する第2の樹脂部とを含む樹脂突起と、前記樹脂突起上に形成された電気的接続部を有し、前記第1及び第2の樹脂部上を通るように形成された、前記電極に電気的に接続された配線と、を有する半導体装置を用意する工程と、
前記配線基板に前記半導体装置を搭載して、前記配線パターンと前記電気的接続部とを接触させて電気的に接続する工程と、
を含み、
前記半導体装置において、前記第2の樹脂部の上面は、頂点が前記第1の樹脂部の側方に位置する凸曲面であり、かつ、前記第1の樹脂部は前記第2の樹脂部の頂点よりも高さが高くなるように形成されている。
本発明によると、半導体基板と配線基板とが平行になるように、かつ、半導体基板と配線基板とが適当な間隔になるように、電子デバイスを製造することができる。
(11)この電子デバイスの製造方法において、
前記配線基板に前記半導体装置を搭載する工程では、
前記配線における前記第1の樹脂部と重複する部分の少なくとも一部を前記配線パターンに接触させてもよい。
(12)この電子デバイスの製造方法において、
前記配線基板に前記半導体装置を搭載する工程では、
前記配線における前記第2の樹脂部と重複する部分の少なくとも一部を前記配線パターンに接触させてもよい。
以下、本発明を適用した実施の形態について図面を参照して説明する。ただし、本発明は以下の実施の形態に限定されるものではない。また、本発明は、以下の内容を自由に組み合わせたものを含むものとする。
1.半導体装置
以下、本発明を適用した実施の形態に係る半導体装置1について説明する。図1(A)〜図8は、本実施の形態に係る半導体装置の構成、及び、その製造方法について説明するための図である。
(1)半導体装置の構成
以下、本発明を適用した実施の形態に係る半導体装置1の構成について説明する。図1(A)〜図1(C)は、半導体装置1の構成について説明するための図である。ここで、図1(A)は半導体装置1の上視図であり、図1(B)は図1(A)のIB−IB線断面の一部拡大図であり、図1(C)は、半導体装置1の斜視図の一部拡大図である。
本実施の形態に係る半導体装置は、図1(A)〜図1(C)に示すように、複数の電極12が形成された半導体基板10を含む。半導体基板10は、例えばシリコン基板であってもよい。半導体基板10は、チップ状をなしていてもよい。この場合、半導体基板10における電極12が形成された面15の外形は、図1(A)に示すように、矩形(長方形又は正方形)であってもよい。ただし、半導体基板10は、ウエハ状をなしていてもよい(図2(A)参照)。半導体基板10には、1つ又は複数の(半導体チップには1つの、半導体ウエハには複数の)集積回路14が形成されていてもよい(図1(B)参照)。集積回路14の構成は特に限定されないが、例えば、トランジスタ等の能動素子や、抵抗、コイル、コンデンサ等の受動素子を含んでいてもよい。
半導体基板10には、図1(A)及び図1(B)に示すように、電極12が形成されている。電極12は、半導体基板10の内部と電気的に接続されていてもよい。電極12は、集積回路14と電気的に接続されていてもよい。あるいは、集積回路14に電気的に接続されていない導電体(導電パッド)を含めて、電極12と称してもよい。電極12は、半導体基板10の内部配線の一部であってもよい。このとき、電極12は、半導体基板10の内部配線のうち、外部との電気的な接続に利用される部分であってもよい。電極12は、アルミニウム又は銅等の金属で形成されていてもよい。
半導体基板10は、図1(B)に示すように、パッシベーション膜16を有していてもよい。パッシベーション膜16は、電極12を露出させるように形成される。パッシベーション膜16には、電極12を露出させる開口が形成されていてもよい。すなわち、半導体基板10の内部配線のうち、パッシベーション膜16からの露出部を指して、電極12と称してもよい。パッシベーション膜16は、例えば、SiOやSiN等の無機絶縁膜であってもよい。あるいは、パッシベーション膜16は、ポリイミド樹脂などの有機絶縁膜であってもよい。
本実施の形態に係る半導体装置は、図1(A)〜図1(C)に示すように、樹脂突起20を含む。樹脂突起20は、半導体基板10の面15上に形成されている。樹脂突起20は、図1(B)に示すように、パッシベーション膜16上に形成されていてもよい。
樹脂突起20の形状は特に限定されるものではない。面15の外形が矩形をなす場合、樹脂突起20は、面15のいずれかの辺に平行に延びる形状をなしていてもよい。例えば、面15の外形が長方形である場合、樹脂突起20は、長方形の長辺に沿って延びる形状をなしていてもよい。この場合、樹脂突起20は、当該長辺の周辺領域に(当該長辺に近接するように)配置されていてもよい。あるいは、樹脂突起20は、上視図において円形をなしていてもよい。この場合、樹脂突起20は、半球状をなしていてもよい。なお、ここでいう半球状とは、厳密な半球形状のみならず、これに類する形状を含むものとする。
樹脂突起20は、図1(A)〜図1(C)に示すように、第1の樹脂部22と、第1の樹脂部22の側方に配置された第2の樹脂部24とを含む。第1の樹脂部22と第2の樹脂部24とは、接触するように形成されている。第1及び第2の樹脂部22,24は、面15のいずれかの辺に平行に延びる形状をなしていてもよい。第2の樹脂部24は、図1(A)〜図1(C)に示すように、第1の樹脂部22の両側に配置されていてもよい。
本実施の形態では、第2の樹脂部24の上面は、頂点が第1の樹脂部22の側方に配置される凸曲面となっている。そして、第2の樹脂部24の頂点は、第2の樹脂部24における第1の樹脂部22との接触面よりも高さが高くなっていてもよい。すなわち、樹脂突起20の上面は、第1の樹脂部22の頂点と第2の樹脂部24の頂点との間に形成された凹部を有する形状をなしていてもよい(図1(B)参照)。
また、第1の樹脂部22は、第2の樹脂部24よりも高さが高い。詳しくは、第1の樹脂部22における配線30と重複する領域は、第2の樹脂部24における配線30と重複する領域よりも高さが高くなっていてもよい。なお、ここで言う高さとは、第1及び第2の樹脂部22,24の、半導体チップ10の厚み方向(面15と直交する方向)の幅であってもよい。そして、第1の樹脂部22の高さとは、面15(パッシベーション膜16)から第1の樹脂部22の頂点までの距離であってもよい。また、第2の樹脂部24の高さとは、面15(パッシベーション膜16)から第2の樹脂部24の頂点までの距離であってもよい。
なお、第2の樹脂部24の高さは、半導体装置1を配線基板等に実装する際の、樹脂突起20のつぶれ量に基づいて設計してもよい。後述するように、半導体装置1によると、第2の樹脂部24によって樹脂突起20の変形を規制することができる。そのため、第2の樹脂部24の高さを、樹脂突起20のつぶれ量に基づいて設計することで、実装性の高い半導体装置を提供することが可能になる。
なお、第1の樹脂部22の上面も、凸曲面となっていてもよい。また、第1の樹脂部22は、第2の樹脂部24よりも、底面の幅が広くなっていてもよい。
第1及び第2の樹脂部22,24(樹脂突起20)の材料は特に限定されるものではなく、既に公知となっているいずれかの材料で構成されていてもよい。第1及び第2の樹脂部22,24は、例えば、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、アクリル樹脂、フェノール樹脂、シリコーン樹脂、変性ポリイミド樹脂、ベンゾシクロブテン(BCB;benzocyclobutene)、ポリベンゾオキサゾール(PBO;polybenzoxazole)等の樹脂で形成してもよい。第1及び第2の樹脂部22,24は、同じ材料で構成されていてもよく、異なる材料で構成されていてもよい。第1及び第2の樹脂部22,24が異なる材料で構成されている場合、第2の樹脂部24は、第1の樹脂部22よりも硬い材料で構成されていてもよい。例えば、第1の樹脂部22をフェノール樹脂で構成し、第2の樹脂部24をポリイミド樹脂又はアクリル樹脂で構成してもよい。
本実施の形態に係る半導体装置は、図1(A)〜図1(C)に示すように、配線30を含む。配線30は、電極12と電気的に接続されている。配線30は、樹脂突起20上に配置された電気的接続部32を含む。すなわち、配線30のうち、樹脂突起20上(樹脂突起20の上面)に配置された領域を指して、電気的接続部32と称してもよい。なお、電気的接続部32とは、配線30のうち、他の電子部品の導電部(配線基板の配線パターンなど)との電気的な接続に利用される部分である。配線30における二つの第2の樹脂部24の頂点に挟まれた領域を指して、電気的接続部32と称してもよい。あるいは、配線30における第1の樹脂部22に接触する部分のみを指して、電気的接続部32と称してもよい。あるいは、配線30における第2の樹脂部24よりも上の領域(第2の樹脂部24から突出した領域)のみを指して、電気的接続部32と称してもよい。
配線30は、第1及び第2の樹脂部22,24上を通るように形成されている。配線30は、電極12上から、第2の樹脂部24、第1の樹脂部22、及び、第2の樹脂部24の上を通り、パッシベーション膜16上に至るように形成されていてもよい。すなわち、第1及び第2の樹脂部22,24は、配線30が延びる方向に配列されていてもよい。
配線30に適用可能な材料は特に限定されるものではない。配線30は、例えば、Au、TiW、Cu、Ni、Pd、Al、Cr、Ti、W、NiV、鉛フリーはんだなどによって構成されていてもよい。また、配線30の構造も特に限定されるものではない。例えば、配線30は複数層で形成されていてもよい。このとき、配線30は、チタンタングステンによって形成された第1の層と、金によって形成された第2の層とを含んでいてもよい(図示せず)。あるいは、配線30は、単層で形成されていてもよい。
本実施の形態に係る半導体装置1は以上の構成を備えていてもよい。なお、半導体装置1が奏する作用効果については後述する。
(2)半導体装置の製造方法
以下、本実施の形態に係る半導体装置1の製造方法について説明する。図2(A)〜図4(C)は、半導体装置1を製造する方法について説明するための図である。
本実施の形態に係る半導体装置の製造方法は、図2(A)及び図2(B)に示す、半導体基板11を用意することを含む。ここで、図2(A)は半導体基板11の概略図であり、図2(B)は半導体基板11の断面図の一部拡大図である。
半導体基板11は、図2(A)に示すように、ウエハ状をなす。そして、ウエハ状の半導体基板11は、複数の半導体チップ(半導体基板10)となる領域100を有する。ただし、半導体基板として半導体チップ(図1(A)参照)を用意して以下の各工程を行ってもよい。
半導体基板11には、図2(B)に示すように、電極12が形成されている。半導体基板11は、電極12を露出させるパッシベーション膜16を有していてもよい。
本実施の形態に係る半導体装置の製造方法は、図3(A)〜図3(C)に示すように、樹脂突起20を形成することを含む。
はじめに、図3(A)に示すように、半導体基板11に樹脂材料25を設ける。その後、図3(B)に示すように、樹脂材料25の一部を除去して、樹脂材料25をパターニングする。その後、パターニングされた樹脂材料25を硬化(例えば熱硬化)させることによって、図3(C)に示すように、第1及び第2の樹脂部22,24を有する樹脂突起20を形成してもよい。本実施の形態では、樹脂材料25を溶融させた後に硬化させることによって、樹脂突起20を形成してもよい。このとき、樹脂材料25の溶融条件や、硬化条件を調整することによって、第1及び第2の樹脂部22,24の形状(上面の形状)を制御することができる。例えば、樹脂材料25を、表面のみが溶融し、中心が溶融しないように(半溶融状態まで)加熱し、その後硬化させることによって、上面が凸曲面となるように、第1及び第2の樹脂部22,24を形成することができる。
なお、本実施の形態では、樹脂材料25を、第2の樹脂部24となる部分の幅が、第1の樹脂部22となる部分の幅よりも狭くなるようにパターニングしてもよい(図3(B)及び図3(C)参照)。これを硬化させることにより、第2の樹脂部24を、第1の樹脂部22よりも高さが低くなるように形成することができる。
ただし、樹脂突起20(第1及び第2の樹脂部22,24)を形成する方法はこれに限られるものではない。例えば、第2の樹脂部24は、第1の樹脂部22と同じ高さに形成した後に、これを低くすることで形成してもよい。あるいは、樹脂突起20は、型成型によって形成してもよい。この場合、樹脂突起20は一体的に(第1及び第2の樹脂部22,24の境界が現れないように)形成することができる。また、第1及び第2の樹脂部22,24は、同時に形成してもよいが、別工程で形成してもよい。例えば、第1の樹脂部22を形成した後に、第2の樹脂部24を形成してもよい。
本実施の形態に係る半導体装置の製造方法は、図4(A)〜図4(C)に示すように、配線30を形成することを含む。図4(A)〜図4(C)は、配線30を形成する工程の一例を説明するための図である。
本工程は、図4(A)に示すように、金属層35を形成することを含む。金属層35は、電極12、パッシベーション膜16、樹脂突起20(第1及び第2の樹脂部22,24)を覆うように形成してもよい。金属層35は、例えばスパッタリングによって形成することができる。金属層35は、単層の金属層であってもよく、複数層の金属層であってもよい。
そして、図4(B)に示すように、金属層35上にマスク37を形成する。マスク37は、金属層35のうち、配線30となる領域のみを覆うようにパターニングされていてもよい。
そして、図4(C)に示すように、金属層35におけるマスク37からの露出領域を除去することによって、配線30を形成することができる。
ただし、配線30を形成する方法はこれに限られるものではなく、既に公知となっているいずれかの方法を適用してもよい。配線30は、例えば、インクジェット法やメッキ法を適用して形成してもよい。
そして、半導体基板11を切断する工程や、検査工程などをさらに経て、図1(A)〜図1(C)に示す、半導体装置1を製造することができる。
2.電子デバイス
以下、本発明を適用した実施の形態に係る電子デバイス2について説明する。図5(A)〜図8は、本発明を適用した実施の形態に係る電子デバイス2について説明するための図である。
(1)電子デバイスの製造方法
以下、本発明を適用した実施の形態に係る電子デバイス2の製造方法について説明する。図5(A)〜図5(C)は、本発明を適用した実施の形態に係る電子デバイスの製造方法について説明するための図である。
本実施の形態に係る電子デバイスの製造方法は、半導体装置1を用意することを含む。半導体装置1は、上述したいずれかの構成をなす。
本実施の形態に係る電子デバイスの製造方法は、配線基板50を用意することを含む。以下、配線基板50の構成について説明する。
配線基板50は、ベース基板52と、配線パターン54とを含む。ベース基板52(配線基板50)は、電気光学パネル(液晶パネル・エレクトロルミネッセンスパネル等)の一部であってもよい。このとき、ベース基板52は、例えば、セラミック基板やガラス基板であってもよい。また、配線パターン54の材料についても特に限定されるものではないが、例えば、ITO(Indium Tin Oxide)、Cr、Alなどの金属膜、金属化合物膜、又は、これらの複合膜によって形成されていてもよい。なお、配線パターン54は、液晶を駆動する電極(走査電極、信号電極、対向電極等)に電気的に接続されていてもよい。ただし、配線基板50は、樹脂基板であってもよい。
本実施の形態に係る電子機器の製造方法は、配線基板50に半導体装置1を搭載することを含む。本工程では、配線基板50に半導体装置1を搭載して、電気的接続部32(配線30)と配線パターン54とを接触させて電気的に接続させる。本工程では、配線30における第1の樹脂部22と重複する領域の少なくとも一部を、配線パターン54に接触させる。本工程では、配線30における第2の樹脂部24と重複する領域(第2の樹脂部24の頂点と重複する領域)を、配線パターン54に接触させてもよい。以下、図5(A)〜図5(C)を参照して、配線基板50に半導体装置1を搭載する工程について説明する。
はじめに、図5(A)に示すように、半導体装置1を配線基板50上に配置する。ここでは、半導体装置1を、半導体基板10の面15が配線基板50を向くように配置する。また、半導体装置1の電気的接続部32(樹脂突起20)と配線基板50の配線パターン54とが対向(重複)するように、半導体装置1と配線基板50との位置合わせをする。例えば、図示しない治具(ボンディングツール)によって、半導体装置1を保持し、半導体装置1と配線基板50との位置合わせを行ってもよい。このとき、半導体装置1を、面15が配線基板50と平行になるように保持してもよい。なお、治具にはヒータが内蔵されていてもよく、これにより、半導体装置1を加熱してもよい。半導体装置1を加熱することによって、電気的接続部32が加熱され、電気的接続部32と配線パターン54とを確実に電気的に接続することができる。
なお、半導体装置1と配線基板50との間には、予め、接着材料72を設けておいてもよい。接着材料72は、ペースト状あるいはフィルム状で設けてもよい。接着材料72は、導電粒子などを含まない絶縁性の材料(NCP,NCF)であってもよい。接着材料72は、例えば、配線基板50上に設けてもよい。
その後、図5(B)及び図5(C)に示すように、半導体装置1と配線基板50とを近接させて電気的接続部32と配線パターン54とを接触させて、両者を電気的に接続させる。本工程では、半導体基板10と配線基板50とによって樹脂突起20を押しつぶして、図5(C)に示すように、樹脂突起20を弾性変形させてもよい。これによると、樹脂突起20の弾性力によって、電気的接続部32と配線パターン54とを押し付けることができるため、電気的な接続信頼性の高い電子機器を製造することができる。本工程では、また、配線30における第2の樹脂部24と重複する領域の少なくとも一部が配線パターン54に接触するように、半導体装置1と配線基板50とを近接させてもよい。
そして、図5(C)に示すように、半導体装置1と配線基板50との間に、接着剤70を形成する。接着剤70は、接着材料72を硬化させることによって形成することができる。接着剤70によって、半導体装置1と配線基板50とを接着(固着)する。接着剤70によって、半導体基板10と配線基板50との間隔を維持してもよい。すなわち、接着剤70によって、樹脂突起20が弾性変形した状態を維持してもよい。例えば、樹脂突起20が弾性変形した状態で接着剤70を形成することで、樹脂突起20が弾性変形した状態を維持することができる。
以上の工程によって、図5(C)に示す、電子デバイス2を製造してもよい。
(2)電子デバイス2の構成
電子デバイス2は、配線基板50を有する。配線基板50は、ベース基板52と配線パターン54とを含む。電子デバイス2は、半導体装置1を有する。そして、電子デバイス2によると、半導体装置1は、配線基板50に搭載されている。半導体装置1は、電気的接続部32が配線パターン54と接触するように配線基板50に搭載されている。半導体装置1は、配線30における第1の樹脂部22と重複する領域の少なくとも一部が配線パターン54と接触するように、配線基板50に搭載されていてもよい。半導体装置1は、また、配線30における第2の樹脂部24と重複する領域の少なくとも一部が配線パターン54と接触するように、配線基板50に搭載されていてもよい。電子デバイス2は、半導体装置1と配線基板50とを接着する接着剤70を含む。
電子デバイス2は、表示デバイス(パネルモジュール)であってもよい。図6には、表示デバイスとしての電子デバイス2の概略図を示す。表示デバイスは、例えば液晶表示デバイスやEL(Electrical Luminescence)表示デバイスであってもよい。そして、半導体装置1(半導体チップ)は、表示デバイスを制御するドライバICであってもよい。
また、図7及び図8には、電子デバイス2を有する電子機器の一例として、ノート型パーソナルコンピュータ1000及び携帯電話2000を示す。
3.効果
以下、本発明が奏する作用効果について説明する。
従来、半導体装置を配線基板に搭載する工程では、ボンディングツールの精度や、電気的接続部のレイアウトや、接着材料の流動等の影響を受けて、半導体基板と配線基板を平行に保つことが困難な事態が生じることがあった。半導体基板と配線基板とが傾いていると、すべての電気的接続部32を均一な力で配線パターン54に押し付けることが困難になるおそれがある。
ところで、先に説明したように、半導体装置1は、樹脂突起20を有する。そして、樹脂突起20は、第1の樹脂部22と、第1の樹脂部22の側方に配置された第2の樹脂部24とを有する。そのため、半導体基板10と配線基板50とが平行になるように、半導体装置1を配線基板50に搭載することができる。
詳しくは、半導体装置1によると、これを配線基板50に搭載する工程で半導体基板10と配線基板50とが傾いた場合、第1の樹脂部22が配線基板50に接触した後に、2個の第2の樹脂部24の一方が先に配線基板50に接触する。すると、配線基板50と接触した第2の樹脂部24によって、樹脂突起20の押圧抵抗が高まるため、傾いていた方向とは反対方向に向けて力がはたらく。この力によって、半導体装置1と配線基板50との傾きが補正され、半導体基板10と配線基板50とが平行になるように、半導体装置1を配線基板50に搭載することができる。
すなわち、本発明によると、半導体基板10と配線基板50とが平行に配置された、信頼性の高い電子デバイスを効率よく製造することが可能になる。
また、電子デバイス2によると、樹脂突起20の弾性力によって、電気的接続部32が配線パターン54に押し付けられ、これによって両者の電気的な接続信頼性を維持することができる。しかし、半導体チップ10と配線基板50とを近接させ過ぎると、樹脂突起20が過剰に変形し、破壊されるおそれがある。逆に、半導体チップ10と配線基板50との間隔が広いと、配線30と配線パターン54との電気的な接続信頼性を確保することが困難になるおそれがある。そのため、信頼性の高い電子デバイスを製造するためには、半導体チップ10と配線基板50との間隔を適正値に制御する必要がある。逆に言うと、半導体チップ10と配線基板50との間隔を適正値に制御することができれば、信頼性の高い電子デバイスを製造することができる。
ところで、半導体装置1によると、樹脂突起20は、第1及び第2の樹脂部22,24を有する。そして、第2の樹脂部24は、第1の樹脂部22よりも高さが低い。そのため、半導体装置1を配線基板50に搭載する工程で、第2の樹脂部24(配線30における第2の樹脂部24と重複する部分)が配線基板50に接触すると、樹脂突起20は変形しにくくなる。このことから、半導体装置1によると、樹脂突起20(第2の樹脂部24)によって、半導体チップ10と配線基板50との間隔を規制することができる。そのため、半導体装置1によると、半導体チップ10と配線基板50とが設計通りの間隔をあけて配置された電子デバイスを製造することができる。すなわち、本発明によると、電気的接続部32と配線パターン54とが設計通りの荷重で押し付けられた信頼性の高い電子デバイスを、効率よく製造する方法を提供することができるとともに、信頼性の高い電子デバイスを効率よく製造することが可能な半導体装置を提供することができる。
また、半導体装置1によると、第1の樹脂部22の両側に第2の樹脂部24が形成されているため、第1の樹脂部22の幅方向への変形を規制することができる。そのため、第1の樹脂部22が破壊しにくくなる。また、第1の樹脂部22の縦方向への弾性力が大きくなるため、配線30を配線パターン54に押し付ける力が大きい、信頼性の高い電子デバイスを製造することができる。
なお、第2の樹脂部24が第1の樹脂部22と同じ材料で構成されている場合にも、半導体装置1は上述した効果を奏することができるが、第2の樹脂部24が第1の樹脂部22よりも硬い材料で構成されている場合、この効果が顕著になる。
さらに、半導体装置1によると、樹脂突起20の底面の面積を広くすることができる。そのため、樹脂突起20が集積回路14(素子領域)と重複するように形成されている場合であっても、半導体装置1を配線基板50に搭載する工程で集積回路14に大きな圧力が加わることを防止することができるため、集積回路14の特性が変化しないように電子デバイスを製造することができる。
さらに、半導体装置1によると、樹脂突起20の上面は凹部を有する形状になる。そのため、配線30と樹脂突起20との剥離が起こりにくい、信頼性の高い半導体装置を提供することができる。
4.変形例
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
例えば、半導体装置は、1つの第1の樹脂部22に対して、1つの第2の樹脂部24を有していてもよい。これによっても、半導体装置1と同様の作用効果を奏することが可能になる。このとき、第2の樹脂部24は、半導体基板10における第1の樹脂部22よりも外側の領域に配置されていてもよい。あるいは、第2の樹脂部24は、半導体基板10における第1の樹脂部22よりも内側の領域に配置されていてもよい。また、第2の樹脂部24は、第1の樹脂部22と電極12との間に配置されていてもよく、第2の樹脂部24と電極12とによって第1の樹脂部22を挟むように配置されていてもよい。
あるいは、半導体装置は、図9(A)及び図9(B)に示すように、樹脂突起40を含んでいてもよい。樹脂突起40は、上視図において円形をなしていてもよい。樹脂突起40は、第1の樹脂部42と、第1の樹脂部42の側方に配置された第2の部分44とを含む。そして、第2の樹脂部44は、第1の樹脂部42を囲むように形成されている。これによっても、信頼性の高い半導体装置を提供することができる。なお、図9(A)は、本変形例に係る半導体装置の上視図の一部拡大図であり、図9(B)は、この半導体装置の斜視図である。
半導体装置について説明するための図。 半導体装置の製造方法について説明するための図。 半導体装置の製造方法について説明するための図。 半導体装置の製造方法について説明するための図。 電子デバイスの製造方法について説明するための図。 電子デバイスの製造方法について説明するための図。 電子機器の一例を示す図。 電子機器の一例を示す図。 変形例に係る半導体装置について説明するための図。
符号の説明
1…半導体装置、 2…電子デバイス、 10…半導体基板、 11…半導体基板、 12…電極、 14…集積回路、 16…パッシベーション膜、 20…樹脂突起、 22…第1の樹脂部、 24…第2の樹脂部、 25…樹脂材料、 30…配線、 32…電気的接続部、 35…金属層、 37…マスク、 42…第1の樹脂部、 44…第2の樹脂部、 50…配線基板、 52…ベース基板、 54…配線パターン、 70…接着剤、 72…接着材料、 100…領域

Claims (12)

  1. 電極が形成された半導体基板と、
    前記半導体基板における前記電極が形成された面に形成された、第1の樹脂部と、前記第1の樹脂部の側方に配置された、前記第1の樹脂部に接触する第2の樹脂部とを含む樹脂突起と、
    前記樹脂突起上に形成された電気的接続部を有し、前記第1及び第2の樹脂部上を通るように形成された、前記電極に電気的に接続された配線と、
    を含み、
    前記第2の樹脂部の上面は、頂点が前記第1の樹脂部の側方に位置する凸曲面であり、
    前記第1の樹脂部は、前記第2の樹脂部の頂点よりも高さが高い半導体装置。
  2. 請求項1記載の半導体装置において、
    前記第2の樹脂部は、前記第1の樹脂部の両側に配置されている半導体装置。
  3. 請求項1記載の半導体装置において、
    前記第2の樹脂部は、前記第1の樹脂部の片側のみに配置されている半導体装置。
  4. 請求項1記載の半導体装置において、
    前記第2の樹脂部は、前記第1の樹脂部を囲むように形成されている半導体装置。
  5. 請求項1から請求項4のいずれかに記載の半導体装置において、
    前記第1及び第2の樹脂部は、同じ材料で構成されている半導体装置。
  6. 請求項1から請求項4のいずれかに記載の半導体装置において、
    前記第2の樹脂突起は、前記第1の樹脂突起よりも硬い材料で構成されている半導体装置。
  7. ベース基板と配線パターンとを有する配線基板と、
    電極が形成された半導体チップと、前記半導体チップにおける前記電極が形成された面に形成された、第1の樹脂部と、前記第1の樹脂部の側方に配置された、前記第1の樹脂部と接触する第2の樹脂部とを含む樹脂突起と、前記樹脂突起上に形成された電気的接続部を有し、前記第1及び第2の樹脂部上を通るように形成された、前記電極に電気的に接続された配線と、を有し、前記電気的接続部が前記配線パターンに接触するように、前記配線基板に搭載された半導体装置と、
    前記配線基板と前記半導体装置とを接着する接着剤と、
    を含む電子デバイス。
  8. 請求項7記載の電子デバイスにおいて、
    前記半導体装置は、前記配線における前記第1の部分と重複する領域の少なくとも一部が前記配線パターンに接触するように、前記配線基板に搭載されている電子デバイス。
  9. 請求項7又は請求項8記載の電子デバイスにおいて、
    前記半導体装置は、前記配線における前記第2の部分と重複する領域の少なくとも一部が前記配線パターンに接触するように、前記配線基板に搭載されている電子デバイス。
  10. ベース基板と配線パターンとを有する配線基板を用意する工程と、
    電極が形成された半導体チップと、前記半導体チップにおける前記電極が形成された面に形成された、第1の樹脂部と、前記第1の樹脂部の側方に配置された、前記第1の樹脂部に接触する第2の樹脂部とを含む樹脂突起と、前記樹脂突起上に形成された電気的接続部を有し、前記第1及び第2の樹脂部上を通るように形成された、前記電極に電気的に接続された配線と、を有する半導体装置を用意する工程と、
    前記配線基板に前記半導体装置を搭載して、前記配線パターンと前記電気的接続部とを接触させて電気的に接続する工程と、
    を含み、
    前記半導体装置において、前記第2の樹脂部の上面は、頂点が前記第1の樹脂部の側方に位置する凸曲面であり、かつ、前記第1の樹脂部は前記第2の樹脂部の頂点よりも高さが高くなるように形成されている電子デバイスの製造方法。
  11. 請求項10記載の電子デバイスの製造方法において、
    前記配線基板に前記半導体装置を搭載する工程では、
    前記配線における前記第1の樹脂部と重複する部分の少なくとも一部を前記配線パターンに接触させる電子デバイスの製造方法。
  12. 請求項10又は請求項11記載の電子デバイスの製造方法において、
    前記配線基板に前記半導体装置を搭載する工程では、
    前記配線における前記第2の樹脂部と重複する部分の少なくとも一部を前記配線パターンに接触させる電子デバイスの製造方法。
JP2006292472A 2006-10-27 2006-10-27 半導体装置及び電子デバイス、並びに、電子デバイスの製造方法 Withdrawn JP2008109024A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006292472A JP2008109024A (ja) 2006-10-27 2006-10-27 半導体装置及び電子デバイス、並びに、電子デバイスの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006292472A JP2008109024A (ja) 2006-10-27 2006-10-27 半導体装置及び電子デバイス、並びに、電子デバイスの製造方法

Publications (1)

Publication Number Publication Date
JP2008109024A true JP2008109024A (ja) 2008-05-08

Family

ID=39442110

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006292472A Withdrawn JP2008109024A (ja) 2006-10-27 2006-10-27 半導体装置及び電子デバイス、並びに、電子デバイスの製造方法

Country Status (1)

Country Link
JP (1) JP2008109024A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011029342A (ja) * 2009-07-23 2011-02-10 Renesas Electronics Corp 半導体装置の製造方法、半導体装置、及び半導体製造装置
JP2017034083A (ja) * 2015-07-31 2017-02-09 大日本印刷株式会社 基板ユニット、接着基板ユニット及び導電ユニット
JP2017034084A (ja) * 2015-07-31 2017-02-09 大日本印刷株式会社 基板ユニット、接着基板ユニット及び導電ユニット

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011029342A (ja) * 2009-07-23 2011-02-10 Renesas Electronics Corp 半導体装置の製造方法、半導体装置、及び半導体製造装置
US8541300B2 (en) 2009-07-23 2013-09-24 Renesas Electronics Corporation Method of manufacturing semiconductor device, semiconductor device thus manufactured, and semiconductor manufacturing apparatus
JP2017034083A (ja) * 2015-07-31 2017-02-09 大日本印刷株式会社 基板ユニット、接着基板ユニット及び導電ユニット
JP2017034084A (ja) * 2015-07-31 2017-02-09 大日本印刷株式会社 基板ユニット、接着基板ユニット及び導電ユニット

Similar Documents

Publication Publication Date Title
JP3994262B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US9257404B2 (en) Semiconductor device, having through electrodes, a manufacturing method thereof, and an electronic apparatus
US6521483B1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
JP2005340761A (ja) 半導体装置の実装方法、回路基板、電気光学装置並びに電子機器
JP4645832B2 (ja) 半導体装置及びその製造方法
JP4353289B2 (ja) 電子デバイス及び電子機器
JP2004327527A (ja) 電子装置及びその製造方法並びに電子機器
JP4061506B2 (ja) 半導体装置の製造方法
JP4145902B2 (ja) 半導体装置及びその製造方法
JP2008109024A (ja) 半導体装置及び電子デバイス、並びに、電子デバイスの製造方法
JP2008218758A (ja) 電子回路実装構造体
JP4888650B2 (ja) 半導体装置及び電子デバイスの製造方法
JP4873144B2 (ja) 電子デバイスの製造方法、及び、半導体装置
JP4273347B2 (ja) 半導体装置
JP2007019410A (ja) 半導体装置、及び、電子モジュールの製造方法
JP4692719B2 (ja) 配線基板、半導体装置及びその製造方法
JP5299626B2 (ja) 半導体装置およびその製造方法、並びに、電子デバイスの製造方法
JP4692720B2 (ja) 配線基板、半導体装置及びその製造方法
JP4858161B2 (ja) 半導体装置及び電子デバイスの製造方法
JP2008147367A (ja) 半導体装置及びその製造方法
JP2008171942A (ja) 電子デバイス及びその製造方法
JP2008091691A (ja) 半導体装置、電子デバイス、及び、電子デバイスの製造方法
JP2008091611A (ja) 半導体装置、電子デバイス、及び、電子デバイスの製造方法
JP2008103584A (ja) 半導体装置及び電子デバイス、並びに、それらの製造方法
JP4110421B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Effective date: 20080701

Free format text: JAPANESE INTERMEDIATE CODE: A7424

A621 Written request for application examination

Effective date: 20090806

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Effective date: 20100127

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20110404