JP4692719B2 - 配線基板、半導体装置及びその製造方法 - Google Patents
配線基板、半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP4692719B2 JP4692719B2 JP2004365628A JP2004365628A JP4692719B2 JP 4692719 B2 JP4692719 B2 JP 4692719B2 JP 2004365628 A JP2004365628 A JP 2004365628A JP 2004365628 A JP2004365628 A JP 2004365628A JP 4692719 B2 JP4692719 B2 JP 4692719B2
- Authority
- JP
- Japan
- Prior art keywords
- resin layer
- electrical connection
- opening
- semiconductor device
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
- H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
- H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Wire Bonding (AREA)
Description
前記ベース基板に設けられた配線パターンと、
前記配線パターンを部分的に覆う樹脂層と、
を含み、
前記樹脂層は、前記樹脂層を囲む最も小さい矩形の内側であって前記矩形に内接する円又は楕円よりも外側の角部領域内に、2つ以上の離れた部分を有する。本発明によると、接着シートを、樹脂層との間にボイドが発生しないように設けることができる。そのため、接着層を、配線基板と密着性が高くなるように形成することができるため、信頼性の高い電子部品を製造することが可能になる。
(2)この配線基板において、
開口を有する第2の樹脂層をさらに有し、
前記樹脂層は、前記開口の内側の領域に配置されていてもよい。
(3)この配線基板において、
前記第2の樹脂層の前記開口は、前記ベース基板の面と平行に拡がる溝部を有してもよい。
(4)この配線基板において、
前記第2の樹脂層の前記開口は矩形をなし、
前記第2の樹脂層は、前記開口に連通する凹部を有してもよい。
(5)本発明に係る半導体装置は、ベース基板と、前記ベース基板に設けられた、複数の電気的接続部を有する配線パターンと、前記電気的接続部を避けて配置された、前記配線パターンを部分的に覆う樹脂層とを含む配線基板と、
複数の電極を有し、それぞれの前記電極がいずれかの前記電気的接続部と対向するように前記配線基板に搭載された半導体チップと、
前記配線基板と前記半導体チップとの間に配置されて、両者を接着する接着層と、
を含み、
前記樹脂層は、前記樹脂層を囲む最も小さい矩形の内側であって前記矩形に内接する円又は楕円よりも外側の角部領域内に、2つ以上の離れた部分を有する。本発明によると、樹脂層と接着層との密着性の高い、信頼性の高い半導体装置を提供することができる。
(6)この半導体装置において、
前記配線基板は、開口を有する第2の樹脂層をさらに含み、
前記樹脂層は、前記開口の内側の領域に配置されていてもよい。
(7)この半導体装置において、
前記第2の樹脂層の前記開口は、前記ベース基板の面と平行に拡がる溝部を有してもよい。
(8)この半導体装置において、
前記第2の樹脂層の前記開口は矩形をなし、
前記第2の樹脂層は、前記開口に連通する凹部を有してもよい。
(9)本発明に係る半導体装置の製造方法は、ベース基板と、前記ベース基板に設けられた、複数の電気的接続部を有する配線パターンと、前記電気的接続部を避けて配置された、前記配線パターンを部分的に覆う樹脂層とを含む配線基板を用意すること、
前記配線基板に、接着シートを、前記樹脂層を覆うように設けること、
複数の電極を有する半導体チップを、それぞれの前記電極がいずれかの前記電気的接続部と対向するように前記配線基板に搭載して、前記電極と前記電気的接続部とを電気的に接続すること、及び、
前記接着シートを利用して、前記配線基板と前記半導体チップとの間に、両者を接着する接着層を形成することを含み、
前記樹脂層は、前記樹脂層を囲む最も小さい矩形の内側であって前記矩形に内接する円又は楕円よりも外側の角部領域内に、2つ以上の離れた部分を有する。本発明によると、接着層を、樹脂層との密着性が高くなるように形成することができるため、信頼性の高い半導体装置を製造することができる。
(10)この半導体装置の製造方法において、
前記配線基板は、開口を有する第2の樹脂層をさらに含み、
前記樹脂層は、前記開口の内側の領域に配置されていてもよい。
(11)この半導体装置の製造方法において、
前記第2の樹脂層の前記開口は、前記ベース基板の面と平行に拡がる溝部を有し、
前記接着シートを、前記溝部と部分的にオーバーラップするように設けてもよい。
(12)この半導体装置の製造方法において、
前記第2の樹脂層の前記開口は矩形をなし、
前記第2の樹脂層は、前記開口に連通する凹部を有し、
前記接着シートを、前記凹部と部分的にオーバーラップするように設けてもよい。
(13)この半導体装置の製造方法において、
前記接着シートを設ける工程は、前記接着シートを前記配線基板に向かって押圧することを含んでもよい。
図1(A)〜図5は、本発明を適用した第1の実施の形態に係る半導体装置の製造方法について説明するための図である。
図9に示す例では、配線基板は、樹脂層35を含む。樹脂層35は、樹脂層35を囲む最も小さい矩形に囲まれた領域内で、2つ以上の離れた部分36に分割されてなる。部分36は、例えば、図9に示すように、1辺が矩形の辺に沿って延びる三角形をなしていてもよい。これによっても、上記の樹脂層30と同様の効果を奏することができ、信頼性の高い半導体装置を製造することができる。
図12(A)〜図16は、本発明を適用した第2の実施の形態に係る半導体装置の製造方法について説明するための図である。
Claims (7)
- ベース基板と、
前記ベース基板の半導体チップが接着シートを介して搭載される側の面に設けられ、前記半導体チップと電気的に接続される電気的接続部を有する配線パターンと、
前記配線パターンを部分的に覆う第1の樹脂層と、
矩形の開口を有する第2の樹脂層と、
を含み、
前記第1の樹脂層は、前記開口の内側の領域に配置され、かつ、前記第1の樹脂層を囲む最も小さい矩形の内側であって前記矩形に内接する円又は楕円よりも外側の角部領域内に、2つ以上の離れた部分を有し、
前記第2の樹脂層の前記開口は、前記ベース基板の面と平行に拡がり、前記第2の樹脂層は、前記開口に連通する溝部を有し、
前記電気的接続部は、前記第1の樹脂層および前記第2の樹脂層から露出し、
前記接着シートは、前記溝部と部分的にオーバーラップするように設けられる、配線基板。 - 請求項1において、
前記溝部は、前記第2の樹脂層からなる凹部である、配線基板。 - ベース基板と、前記ベース基板に設けられた、複数の電気的接続部を有する配線パターンと、前記電気的接続部を避けて配置された、前記配線パターンを部分的に覆う第1の樹脂層と、矩形の開口を有する第2の樹脂層と、を含む配線基板と、
複数の電極を有し、それぞれの前記電極がいずれかの前記電気的接続部と対向し、かつ、電気的に接続するように前記配線基板に搭載された半導体チップと、
前記配線基板と前記半導体チップとの間に配置されて、両者を接着する接着層と、
を含み、
前記第1の樹脂層は、前記開口の内側の領域に配置され、かつ、前記第1の樹脂層を囲む最も小さい矩形の内側であって前記矩形に内接する円又は楕円よりも外側の角部領域内に、2つ以上の離れた部分を有し、
前記第2の樹脂層の前記開口は、前記ベース基板の面と平行に拡がり、前記第2の樹脂層は、前記開口に連通する溝部を有し、
前記電気的接続部は、前記第1の樹脂層および前記第2の樹脂層から露出し、
前記接着層は、前記溝部と部分的にオーバーラップするように設けられる、半導体装置。 - 請求項3において、
前記溝部は、前記第2の樹脂層からなる凹部である、半導体装置。 - ベース基板と、前記ベース基板に設けられた、複数の電気的接続部を有する配線パターンと、前記電気的接続部を避けて配置された、前記配線パターンを部分的に覆う第1の樹脂層と、矩形の開口を有する第2の樹脂層と、を含む配線基板を用意すること、
前記配線基板に、接着シートを、前記第1の樹脂層を覆うように設けること、
複数の電極を有する半導体チップを、それぞれの前記電極がいずれかの前記電気的接続部と対向するように前記配線基板に搭載して、前記電極と前記電気的接続部とを電気的に接続すること、及び、
前記接着シートを利用して、前記配線基板と前記半導体チップとの間に、両者を接着する接着層を形成することを含み、
前記第1の樹脂層は、前記開口の内側の領域に配置され、かつ、前記第1の樹脂層を囲む最も小さい矩形の内側であって前記矩形に内接する円又は楕円よりも外側の角部領域内に、2つ以上の離れた部分を有し、
前記第2の樹脂層の前記開口は、前記ベース基板の面と平行に拡がり、前記第2の樹脂層は、前記開口に連通する溝部を有し、
前記電気的接続部は、前記第1の樹脂層および前記第2の樹脂層から露出し、
前記接着シートを、前記溝部と部分的にオーバーラップするように設ける、半導体装置の製造方法。 - 請求項5において、
前記溝部は、前記第2の樹脂層からなる凹部である、半導体装置の製造方法。 - 請求項5または6において、
前記接着シートを設ける工程は、前記接着シートを前記配線基板に向かって押圧することを含む半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004365628A JP4692719B2 (ja) | 2004-12-17 | 2004-12-17 | 配線基板、半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004365628A JP4692719B2 (ja) | 2004-12-17 | 2004-12-17 | 配線基板、半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006173434A JP2006173434A (ja) | 2006-06-29 |
JP4692719B2 true JP4692719B2 (ja) | 2011-06-01 |
Family
ID=36673835
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004365628A Expired - Fee Related JP4692719B2 (ja) | 2004-12-17 | 2004-12-17 | 配線基板、半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4692719B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4692720B2 (ja) * | 2004-12-17 | 2011-06-01 | セイコーエプソン株式会社 | 配線基板、半導体装置及びその製造方法 |
JP4577228B2 (ja) | 2006-02-09 | 2010-11-10 | セイコーエプソン株式会社 | 半導体装置および半導体装置の製造方法 |
JP4876618B2 (ja) | 2006-02-21 | 2012-02-15 | セイコーエプソン株式会社 | 半導体装置および半導体装置の製造方法 |
KR20170065397A (ko) * | 2015-12-03 | 2017-06-13 | 삼성전자주식회사 | 반도체 장치 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0897313A (ja) * | 1994-09-28 | 1996-04-12 | Nec Corp | マルチチップモジュール |
JPH10233463A (ja) * | 1997-01-27 | 1998-09-02 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2001223241A (ja) * | 2000-02-07 | 2001-08-17 | Hitachi Ltd | 半導体実装構造 |
JP2001230274A (ja) * | 2000-02-14 | 2001-08-24 | Fujitsu Ltd | 実装基板及び実装方法 |
JP2006173435A (ja) * | 2004-12-17 | 2006-06-29 | Seiko Epson Corp | 配線基板、半導体装置及びその製造方法 |
-
2004
- 2004-12-17 JP JP2004365628A patent/JP4692719B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0897313A (ja) * | 1994-09-28 | 1996-04-12 | Nec Corp | マルチチップモジュール |
JPH10233463A (ja) * | 1997-01-27 | 1998-09-02 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2001223241A (ja) * | 2000-02-07 | 2001-08-17 | Hitachi Ltd | 半導体実装構造 |
JP2001230274A (ja) * | 2000-02-14 | 2001-08-24 | Fujitsu Ltd | 実装基板及び実装方法 |
JP2006173435A (ja) * | 2004-12-17 | 2006-06-29 | Seiko Epson Corp | 配線基板、半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2006173434A (ja) | 2006-06-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4058642B2 (ja) | 半導体装置 | |
JP3994262B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
WO2001026155A1 (fr) | Dispositif a semi-conducteur, procede et dispositif permettant d'obtenir ce dernier, carte de circuit imprime et equipement electronique | |
US6521483B1 (en) | Semiconductor device, method of manufacture thereof, circuit board, and electronic device | |
JP4645832B2 (ja) | 半導体装置及びその製造方法 | |
JP4692719B2 (ja) | 配線基板、半導体装置及びその製造方法 | |
JP4692720B2 (ja) | 配線基板、半導体装置及びその製造方法 | |
JP2001015629A (ja) | 半導体装置及びその製造方法 | |
JP3867796B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2010114221A (ja) | 電子装置、及び電子装置の製造方法 | |
JP2008109024A (ja) | 半導体装置及び電子デバイス、並びに、電子デバイスの製造方法 | |
JP4009872B2 (ja) | 半導体装置の製造方法 | |
JP4491380B2 (ja) | 半導体装置の製造方法 | |
JP4364181B2 (ja) | 半導体装置の製造方法 | |
JP2001189347A (ja) | 半導体装置及びその製造方法、並びに電子装置 | |
JP2004288815A (ja) | 半導体装置及びその製造方法 | |
JP3841135B2 (ja) | 半導体装置、回路基板及び電子機器 | |
JP3844079B2 (ja) | 半導体装置の製造方法 | |
JP4442426B2 (ja) | 半導体装置及びその製造方法 | |
JP2006295043A (ja) | 半導体装置及び電子モジュール、並びに、それらの製造方法 | |
JP4720992B2 (ja) | 半導体装置 | |
JP2008091691A (ja) | 半導体装置、電子デバイス、及び、電子デバイスの製造方法 | |
JP2008028116A (ja) | 電子デバイスの製造方法 | |
JP2009176931A (ja) | 半導体装置および電子機器 | |
JP2006108353A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071122 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091216 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100915 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101110 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110126 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110208 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140304 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |