JP2006108353A

JP2006108353A - 半導体装置及びその製造方法

Info

Publication number: JP2006108353A
Application number: JP2004292347A
Authority: JP
Inventors: Naoya Sato; 直也佐藤
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2004-10-05
Filing date: 2004-10-05
Publication date: 2006-04-20

Abstract

【課題】信頼性の高い半導体装置及びその製造方法を提供する。
【解決手段】半導体装置の製造方法は、複数の凹部２０を有し、複数の電気的接続部１４を有する配線パターン１２が設けられた配線基板１０に、複数のバンプ３２を有する半導体チップ３０を搭載して、それぞれの電気的接続部１４をいずれかのバンプ３２に入り込ませることを含む。凹部２０は、それぞれ、隣り合う２つの電気的接続部１４の間に配置されてなる。そして、半導体チップ３０を、それぞれのバンプ３２の先端面の端部がいずれかの凹部２０とオーバーラップするように搭載する。
【選択図】図５

Description

本発明は、半導体装置及びその製造方法に関する。

配線パターンの電気的接続部を半導体チップのバンプに入り込ませて、配線パターンと半導体チップとの電気的な接続を図ることが知られている。このとき、電気的接続部をバンプに入り込みやすくすることができれば、信頼性の高い半導体装置を製造することができる。

本発明の目的は、信頼性の高い半導体装置及びその製造方法を提供することにある。
特開平１０−３０３５３２号公報

（１）本発明に係る半導体装置の製造方法は、複数の凹部を有し、複数の電気的接続部を有する配線パターンが設けられた配線基板に、複数のバンプを有する半導体チップを搭載して、それぞれの前記電気的接続部をいずれかの前記バンプに入り込ませることを含み、
前記凹部は、それぞれ、隣り合う２つの前記電気的接続部の間に配置されてなり、
前記半導体チップを、それぞれの前記バンプの先端面の端部がいずれかの前記凹部とオーバーラップするように搭載する。本発明によれば、半導体チップを、バンプの先端面の端部が凹部とオーバーラップするように搭載する。そのため、バンプの先端面の端部がベース基板と接触しなくなり、バンプの先端面のベース基板との接触面積を小さくすることができる。これにより、配線基板と半導体チップに加えた荷重を、電気的接続部とバンプとの間に効率よく伝えることができるため、信頼性の高い半導体装置を製造することができる。
（２）本発明に係る半導体装置は、複数の凹部を有し、複数の電気的接続部を有する配線パターンが設けられた配線基板と、
複数のバンプを有し、前記配線基板に搭載された半導体チップと、
を含み、
前記凹部は、それぞれ、隣り合う２つの前記電気的接続部の間に配置されてなり、
それぞれの前記電気的接続部は、いずれかの前記バンプに入り込んでなり、
前記半導体チップは、それぞれの前記バンプの先端面の端部がいずれかの前記凹部とオーバーラップするように搭載されてなる。本発明によれば、配線基板は、隣り合う２つの電気的接続部の間に配置された凹部を有する。そのため、隣り合う２つの電気的接続部の間で配線基板の表面の距離を長くすることができ、マイグレーションを原因とする電気的接続部間のショートを防止することができる。また、凹部を有するため、配線基板は変形しやすくなっている。そのため、配線基板が変形した場合でも電気的接続部とバンプとの間に応力が発生しにくい、信頼性の高い半導体装置を提供することができる。

以下、本発明を適用した実施の形態について図面を参照して説明する。ただし、本発明は以下の実施の形態に限定されるものではない。

図１〜図６は、本発明を適用した実施の形態に係る半導体装置の製造方法について説明するための図である。

本実施の形態に係る半導体装置の製造方法は、図１及び図２に示す、配線基板１０を用意することを含んでいてもよい。なお、図１は、配線基板１０の概略図であり、図２は、図１のII−II線断面の一部拡大図である。配線基板１０の材料や構造は特に限定されず、既に公知となっているいずれかの基板を利用してもよい。配線基板１０は、フレキシブル基板であってもよく、リジッド基板であってもよい。配線基板１０は、テープ基板であってもよい。配線基板１０は、積層型の基板であってもよく、あるいは、単層の基板であってもよい。また、配線基板１０の外形も特に限定されるものではない。配線基板１０の材料についても、特に限定されるものではない。配線基板１０として、例えばポリエチレンテレフタレート（ＰＥＴ）からなる基板又はフィルムを使用してもよい。あるいは、配線基板１０としてポリイミド樹脂からなるフレキシブル基板を使用してもよい。フレキシブル基板としてFPC(Flexible Printed Circuit)や、TAB(Tape Automated Bonding)技術で使用されるテープを使用してもよい。

配線基板１０には、図１及び図２に示すように、配線パターン１２が設けられている。配線パターン１２は、配線基板１０の表面に設けられていてもよい。配線基板１０が多層基板である場合、配線パターン１２は、配線基板１０の層間に形成された部分を有していてもよい（図示せず）。配線パターン１２の構造や材料は特に限定されず、既に公知となっているいずれかの配線を利用してもよい。例えば、配線パターン１２は、銅（Ｃｕ）、クローム（Ｃｒ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、チタンタングステン（Ｔｉ−Ｗ）、金（Ａｕ）、アルミニウム（Ａｌ）、ニッケルバナジウム（ＮｉＶ）、タングステン（Ｗ）のうちのいずれかを積層して、あるいはいずれかの一層で形成されていてもよい。配線パターン１２は、複数の電気的接続部１４を含む（図２参照）。電気的接続部１４は、後述する半導体チップ３０のバンプ３２との電気的な接続に利用される部分である。配線基板１０は、図示しない保護膜をさらに有してもよい。保護膜は、配線パターン１２を部分的に覆うように形成されていてもよい。保護膜は、配線パターン１２の電気的接続部１４を露出するように形成されていてもよい。

配線基板１０は、図２に示すように、複数の凹部２０を有する。凹部２０は、それぞれ、隣り合う２つの電気的接続部１４の間に配置されてなる(図２参照)。凹部２０を形成する工程は特に限定されず、既に公知となっているいずれかの方法を適用してもよい。例えば、凹部２０は、配線パターン１２をマスクとして、配線基板１０をエッチングすることによって形成してもよい。凹部２０の深さや幅については特に限定されるものではない。例えば、凹部２０を、隣り合う２つの電気的接続部１４に隣接するように形成してもよい（図示せず）。エッチング工程の時間を調整して、凹部２０の形状を制御してもよい。

本実施の形態に係る半導体装置の製造方法は、図３に示す、半導体チップ３０を用意することを含んでいてもよい。半導体チップ３０は、複数のバンプ３２を有する（図３参照）。バンプ３２は、半導体チップ３０の内部と電気的に接続されていてもよい。あるいは、半導体チップ３０の内部と電気的に接続されていないバンプを含めて、バンプ３２と称してもよい。バンプ３２の配列は特に限定されない。バンプ３２は、半導体チップ３０の端部のみに形成されていてもよい。例えば、バンプ３２は、半導体チップ３０の４辺に沿って配列されていてもよいし、２辺に沿って配列されていてもよい。あるいは、バンプ３２は、エリアアレイ状に配置されていてもよい。バンプ３２の平面形状は特に限定されず、矩形をなしていてもよく、あるいは円形をなしていてもよい。また、バンプ３２は、それぞれ、パッド３４上に設けられていてもよい。パッド３４は、例えばＡｕ又はＡｌによって、薄く平らに形成されていてもよい。半導体チップ３０には、集積回路３１が形成されていてもよい（図３参照）。集積回路３１の構成は特に限定されないが、例えば、トランジスタ等の能動素子や、抵抗、コイル、コンデンサ等の受動素子を含んでいてもよい。

本実施の形態に係る半導体装置の製造方法は、配線基板１０に半導体チップ３０を搭載して、それぞれの電気的接続部１４をいずれかのバンプ３２に入り込ませることを含む。図４及び図５は、本工程を説明するための図である。はじめに、図４に示すように、配線基板１０上に半導体チップ３０を配置してもよい。このとき、図４に示すように、それぞれの電気的接続部１４がいずれかのバンプ３２と対向するように、配線基板１０と半導体チップ３０とを位置合わせしてもよい。また、それぞれのバンプ３２の先端面の端部がいずれかの凹部２０とオーバーラップするように、配線基板１０と半導体チップ３０とを位置合わせしてもよい。そして、図５に示すように、配線基板１０に半導体チップ３０を搭載する。このときに、それぞれの電気的接続部１４をいずれかのバンプ３２に入り込ませる。例えば、半導体チップ３０を配線基板１０に向かって押圧することによって、電気的接続部１４をバンプ３２に入り込ませてもよい。電気的接続部１４をバンプ３２に入り込ませることによって、電気的接続部１４とバンプ３２とを電気的に接続してもよい。本工程では、図５に示すように、半導体チップ３０を、それぞれのバンプ３２の先端面の端部がいずれかの凹部２０とオーバーラップするように、配線基板１０に搭載する。この方法によれば、電気的接続部１４をバンプ３２に入り込ませるときに、バンプ３２の先端面の配線基板１０との接触面積を小さくすることができる。詳しくは、バンプ３２の先端面の端部を凹部２０とオーバーラップさせるため、バンプ３２の先端面の端部は配線基板１０と接触しなくなる。そのため、バンプ３２の先端面と配線基板１０との接触面積が小さくなる。バンプ３２の先端面と配線基板１０との接触面積が小さくなると、配線基板１０及び半導体チップ３０に与えられた荷重が分散することを防止することができる。すなわち、配線基板１０及び半導体チップ３０に与えられた荷重を、電気的接続部１４とバンプ３２との間に効率よく伝えることができる。そのため、効率よく電気的接続部１４をバンプ３２に入り込ませることができ、信頼性の高い半導体装置を効率よく製造することができる。なお、配線基板１０と半導体チップ３０との間に、図示しない絶縁部を形成してもよい。絶縁部によって、配線基板１０と半導体チップ３０とを接着してもよい。

そして、配線基板１０を切断する工程や、検査工程などを経て、図６に示す半導体装置１を製造してもよい。半導体装置１は、複数の凹部２０を有し、複数の電気的接続部１４を有する配線パターン１２が設けられた配線基板１０を含む。凹部２０は、それぞれ、隣り合う２つの電気的接続部１４の間に配置されてなる。半導体装置１は、複数のバンプ３２を有し、配線基板１０に搭載された半導体チップ３０を含む。それぞれの電気的接続部１４は、いずれかのバンプ３２に入り込んでなる。半導体チップ３０は、それぞれのバンプ３２の先端面の端部がいずれかの凹部２０とオーバーラップするように搭載されてなる（図５参照）。これによれば、良好な接続状態を確保することが可能な構造をなす半導体装置を提供することができる。また、凹部２０によって、隣り合う２つの電気的接続部１４の間の配線基板１０の表面距離が長くなる。そのため、配線パターン１２が微細化し、隣り合う２つの電気的接続部１４が近接した場合でも、マイグレーションを原因とする電気的なショートの発生を防止することが可能な、信頼性の高い半導体装置を提供することができる。また、凹部２０を有することから、配線基板１０は変形しやすい。そのため、配線基板１０が膨張・収縮した場合でも、電気的接続部１４とバンプ３２との間に大きな応力がかかることを防止することが可能な、信頼性の高い半導体装置を提供することができる。

図７には、半導体装置１を有する電子デバイス１０００を示す。なお、電子デバイス１０００は、表示デバイスであってもよい。表示デバイスは、例えば液晶表示デバイスやＥＬ（Electrical Luminescence）表示デバイスであってもよい。さらに、半導体装置１を有する電子機器として、図８にノート型パーソナルコンピュータ２０００を、図９に携帯電話３０００を、それぞれ示す。

なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。

図１は、本発明を適用した実施の形態に係る半導体装置の製造方法について説明するための図である。図２は、本発明を適用した実施の形態に係る半導体装置の製造方法について説明するための図である。図３は、本発明を適用した実施の形態に係る半導体装置の製造方法について説明するための図である。図４は、本発明を適用した実施の形態に係る半導体装置の製造方法について説明するための図である。図５は、本発明を適用した実施の形態に係る半導体装置の製造方法について説明するための図である。図６は、本発明を適用した実施の形態に係る半導体装置の製造方法について説明するための図である。図７は、本発明を適用した実施の形態に係る半導体装置を有する電子デバイスを示す図である。図８は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。図９は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。

符号の説明

１０…配線基板、１２…配線パターン、１４…電気的接続部、２０…凹部、３０…半導体チップ、３２…バンプ

Claims

複数の凹部を有し、複数の電気的接続部を有する配線パターンが設けられた配線基板に、複数のバンプを有する半導体チップを搭載して、それぞれの前記電気的接続部をいずれかの前記バンプに入り込ませることを含み、
前記凹部は、それぞれ、隣り合う２つの前記電気的接続部の間に配置されてなり、
前記半導体チップを、それぞれの前記バンプの先端面の端部がいずれかの前記凹部とオーバーラップするように搭載する半導体装置の製造方法。
複数の凹部を有し、複数の電気的接続部を有する配線パターンが設けられた配線基板と、
複数のバンプを有し、前記配線基板に搭載された半導体チップと、
を含み、
前記凹部は、それぞれ、隣り合う２つの前記電気的接続部の間に配置されてなり、
それぞれの前記電気的接続部は、いずれかの前記バンプに入り込んでなり、
前記半導体チップは、それぞれの前記バンプの先端面の端部がいずれかの前記凹部とオーバーラップするように搭載されてなる半導体装置。